JP2013141301A - 撮像装置及び撮像システム - Google Patents

撮像装置及び撮像システム Download PDF

Info

Publication number
JP2013141301A
JP2013141301A JP2013048103A JP2013048103A JP2013141301A JP 2013141301 A JP2013141301 A JP 2013141301A JP 2013048103 A JP2013048103 A JP 2013048103A JP 2013048103 A JP2013048103 A JP 2013048103A JP 2013141301 A JP2013141301 A JP 2013141301A
Authority
JP
Japan
Prior art keywords
potential
signal
output
signal line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013048103A
Other languages
English (en)
Other versions
JP5627728B2 (ja
Inventor
Takanori Watanabe
高典 渡邉
Masato Shinohara
真人 篠原
Tetsuya Itano
哲也 板野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013048103A priority Critical patent/JP5627728B2/ja
Publication of JP2013141301A publication Critical patent/JP2013141301A/ja
Application granted granted Critical
Publication of JP5627728B2 publication Critical patent/JP5627728B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627Detection or reduction of inverted contrast or eclipsing effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 高輝度時の画像信号の出力低下を低減し、高輝度画素と同時に読み出される同一行画素の出力変動を低減することを課題とする。
【解決手段】 光を電荷に変換する光電変換素子(102)と、変換された電荷をフローティングノードに転送するための転送ゲート(104)と、フローティングノードの電位を信号線に出力するためのソースフォロワトランジスタ(107)と、信号線の電位を出力する際に信号線を第1および第2の電位に制限可能なクリップ回路とを有する撮像装置が提供される。
【選択図】 図1

Description

本発明は、撮像装置及び撮像システムに関する。
近年、撮像装置の進歩により、より高画質で安価なデジタルカメラが普及している。特に画素内に能動素子を持ち、周辺回路をオンチップ化できるCMOSセンサの性能向上はめざましく、一部CCDセンサに置き換わってきている。CMOSセンサでは画素ごとに電荷を光信号出力に変換するためのアクティブ素子をもっているが、画素ごとの閾値ばらつきや、リセット時のkTCノイズ(熱ノイズ)が画像の固定パターンノイズやランダムノイズの原因となる。これらのノイズを取り除くためにリセット後のリセットノイズ出力と電荷転送後の出力の差分を求めることで画像信号となる光信号のみを読み出すCDS(correlated double sampling)が提案されている。
CDSを行うCMOSセンサを用いて撮影を行う場合の問題点を以下に説明する。撮影領域内に非常に明るい光源が写っている場合、その場所の電荷変換部上にも強い光があたることになる。そのため、リセットノイズ出力が変動し、ダイナミックレンジを圧迫してしまう。結果として、強い光があたった画素においてはかえって画像信号の出力が下がるという現象が発生する(以下、高輝度時の画像信号の出力低下と呼ぶ)。例えば太陽を撮影した場合には太陽の中心部分が黒い点となり不自然な画像になる。この問題はメカニカルシャッターをつけることで静止画では解決できる。しかし、動画撮影時にはメカニカルシャッターを併用することは露光時間、コマ速を確保する上で大きなデメリットとなるため、解決手段としては実現性が低い。また、静止画撮影時においても安価なカメラではメカニカルシャッターを省略する場合が多く、この問題が発生してしまう。このような問題に鑑み、高輝度時の画像信号の出力低下を抑制する方法が提案されている。
下記の特許文献1では、リセットノイズ読み出し時の出力変動を検出し、高輝度であると判定される場合にリセットノイズ出力として所定の値を書き込む事が提案されている。この提案によると、電荷転送後の出力の読み出し時においては、高輝度時の画像信号の出力低下防止回路はカットオフ状態にあり、特に画像に影響を与えない。
特開2000−287131号公報
しかしながら、高輝度時においては強い光があたった画素以外の画像領域にも、その影響が出る場合がある。図3は従来のCMOSセンサの説明図である。301〜303はそれぞれ単位画素セルであり、二次元に配列されている。304、305は列毎に設けられた定電流源であり、画素セル301〜303の中にあるソースフォロワ用のトランジスタとともにソースフォロワアンプを構成する。定電流源304,305には共通のゲート電位307が与えられ、また共通の電源配線306が接続されている。各画素301〜303の信号は、行毎に出力端子308、309から読み出される。画素302に飽和出力以上の強い光があたった時、出力端子308の電位が下がり、定電流源304の動作範囲を逸脱する。その結果、定電流源304には所定の電流は流れなくなり、電源配線306に流れる電流量が減少する。この電流の変動により他の列の定電流源305が影響を受け、出力端子309の電位が変動し、画像へ影響を与える場合がある。それを、ウインドウチャート撮像時の模式図の図4を用いて説明する。401はダークもしくは飽和していない出力領域であり、図3の301の画素に相当する。402には飽和出力以上の光が照射されており、図3の302に相当する。403は401と同様の光が照射されている領域であり図3の303に相当する。飽和領域402の影響を受け403の出力が変動するため、横方向に筋状の画像が形成されることがある。
本発明は、上記2つの課題、すなわち、高輝度時の画像信号の出力の低下を防止し、高輝度画素と同時に読み出される同一行画素の出力変動を防止することを目的とする。
本発明の撮像装置は、光を電荷に変換する光電変換素子と、前記変換された電荷をフローティングノードに転送するための転送ゲートと、前記フローティングノードの電位に基づく信号を信号線に出力するための第1のトランジスタと、前記フローティングノードの電位をリセットするための第2のトランジスタと、を有する複数の画素を有する撮像装置であって、前記第1のトランジスタのドレインからソースへ流れる電流を供給する定電流源と、前記信号線の電位を、第1の電位と前記第1の電位と異なる第2の電位とに制限することが可能なクリップ回路と、を有し、前記クリップ回路は、前記リセット信号読み出し期間の少なくとも一部において、前記信号線の電位を第1の電位に制限し、前記光電変換信号読み出し期間の少なくとも一部において、前記信号線の電位を第2の電位に制限することを特徴とする。
本発明の撮像装置によって、高輝度時の画像信号の出力の低下を減少させると同時に、強い光が入射していない他の画素セルの出力変動を低減することができる。
第1の実施形態による撮像装置の回路図である。 第1の実施形態による撮像装置の駆動パルスの説明図である。 CMOSセンサの説明図である。 ウインドウチャート撮像時の模式図である。 第3の実施形態のスチルビデオカメラの構成例を示すブロック図である。 第4の実施形態によるビデオカメラの構成例を示すブロック図である。 第2の実施形態についての説明図である。
(第1の実施形態)
図1は、第1の実施形態による撮像装置の回路図であり、図2はその駆動パルスである。ここではトランジスタがNMOS(NチャネルMOSトランジスタ)である場合について説明するが、トランジスタのタイプとパルスの極性を反転した場合にも本実施形態の効果を得る事ができる。101は単位画素セルであり、図では省略してあるが2次元に繰り返し配列されている。以後、画素とも呼ぶ。本実施形態では、画素セル101は3トランジスタ方式であり、選択トランジスタを画素セル101内に持たない構成である。
画素セル101は、例えば、フォトダイオード102、フローティング容量103、転送ゲート104、ソースフォロワトランジスタ107、リセットトランジスタ105より構成される。ソースフォロワトランジスタ107は、ゲートがフローティングノード108に接続され、ドレインが電源109に接続される。リセットトランジスタ105は、ソースがフローティングノード108に接続され、リセットゲート106により制御される。フォトダイオード(光電変換素子)102は、光電変換により、受光した光を電荷に変換し、蓄積する。この電荷を光電荷とも呼ぶ。垂直信号線110には、複数の画素セル101が接続されている。本実施形態においては、例として、光電荷が電子の場合を説明する。
リセットトランジスタ105のドレインとソースフォロワトランジスタ107のソースは垂直信号線110に接続されている。垂直信号線110は定電流源111に接続されている。この定電流源111は、ソースフォロワトランジスタのドレインからソースへ流れる電流を供給する。そして、ソースフォロワ動作がなされる。ソースフォロワトランジスタ107は、フローティングノード108の電位に基づく信号を垂直信号線110に出力する。そして、垂直信号線110の電位は出力端子112から読み出される。その出力は、サンプルホールド回路S/H(N)に保持される。本実施形態においては、2つのサンプルホールド回路を有しており、図1において、夫々S/H(N)およびS/H(S)で示される。このS/H(N)には、フローティングノードをリセットした際のフローティングノードの電位に基づくリセット信号(以降、N信号と呼ぶ)を保持する。S/H(S)には、フォトダイオードの電荷にフローティングノードに転送された際のフローティングノードの電位基づく信号(以降、S信号と呼ぶ)を保持する。
ここで、フローティングノードがリセットされた際のフローティングノードの電位に基づく信号を読み出し、保持する期間をリセット信号読み出し期間とする。そして、光電変換素子の電荷がフローティングノードに転送された際のフローティングノードの電位に基づく信号を読み出し、保持する期間を光電変換信号読み出し期間とする。
また、このS信号は、N信号に電荷に基づく信号が加わったものである。よって、先に述べたように、S信号とN信号の差分を取ることで、画像信号を得ることが可能となる。
行選択はフローティングノード108の電位を制御することで行う。具体的には、垂直信号線110に接続されたトランジスタ114によって与えられる電位VresL113と、垂直信号線110に接続されたトランジスタ116によって与えられる電位VresH115で制御する。VresL113よりもVresH115は高い電位である。これらを、以下、リセット電位と呼ぶ。具体的に、駆動を説明する。垂直信号線110に接続されたトランジスタ114をオンする。そして、低いリセット電位VresL113を垂直信号線110に書き込むと同時に、非選択行と選択行の両方のリセットトランジスタ105をオンする。この動作によって、垂直信号線110と全ての画素のフローティングノード108に、低い電位VresL113でリセットしている。
次に、選択したい行、すなわちある列の画素のリセットトランジスタ105のみをオン状態にし、トランジスタ114をオフした後、トランジスタ116をオンする。この動作により、高いリセット電位VresH(115)を選択したい行のフローティングノード108に書き込む。つまり、トランジスタ116とリセットトランジスタ105をオンすることによって、フローティングノード108の電位をリセット電位VresH(115)にする。
さらに、トランジスタ116をオフすることで垂直信号線110をソースフォロワ動作させる。このとき、同一の垂直信号線110に複数のソースフォロワトランジスタ107が接続されている。しかし、最も高い電位のソースフォロワ、すなわち高いリセット電位VresH(115)が書き込まれた選択行のソースフォロワのみが有効となる。従って、選択行のフローティングノード電位に依存した信号が出力端子112に出力される。
この動作を、図2のタイミングチャートを用いて説明する。PresLは、トランジスタ114のゲートへ与えられるパルスである。PresHは、トランジスタ114のゲートへ与えられるパルスである。Res(非選択行)は、非選択行のリセットトランジスタ105のゲートへ与えられるパルスであり、Res(選択行)は、選択行のリセットトランジスタ105のゲートへ与えられるパルスである。S/H(N)は、N信号をサンプルホールドする際のパルスであり、Txは、画素セル101における転送ゲート104に与えられるパルスである。S/H(S)は、S信号をサンプルホールドする際のパルスである。Vclipについては、後述する。
まず上述の方法で読み出された高いリセット電位VresH115が書き込まれた選択行のN信号を信号S/H(N)のタイミングでサンプルホールド回路S/H(N)(図1)にてサンプルホールドする。次に、Txで示したタイミングで、フォトダイオード102からの光電荷をフローティングノード108に転送する。その後、出力端子112の電位、すなわちS信号を信号S/H(S)のタイミングでサンプルホールド回路S/H(S)(図1)にてサンプルホールドする。そして、図1には示していないが、S信号とN信号との差分をとることで入射光に応じた画像信号を読み出すことが可能となっている。
ここで、垂直信号線110には、クリップ回路が設けられている。このクリップ回路の動作とは、所定範囲外の信号線の電位を所定の電位に制限するものである。このような動作をクリップと呼ぶ。この所定の電位とは、例えば、定電流源111や画像信号のダイナミックレンジ等を考慮して設定する。以下に詳述する。
本実施形態におけるクリップ回路は、クリップトランジスタ118と、電源117と、切り替え手段119が含まれている。切り替え手段119によって、トランジスタ118のゲートにはクリップ電位Vclip(図2)が印加されている。このクリップ回路は、トランジスタ118のゲートに印加される電位によって、信号線の電位を切り替えることができる。電源117は、画素セル101のソースフォロワトランジスタ107の電源109と同電位にすることが可能である。また、クリップトランジスタ118のサイズは、画素セル101のソースフォロワトランジスタ107と同じにすることが好ましい。
本実施形態において、クリップ電位Vclipの電位は図2に示したパルスで与えられる。切り替え手段119によって、N信号の読み出し時にはVclipHが与えられS信号の読み出し時にはVclipLが与えられる。クリップトランジスタ118は、ゲートに与えられる電位がVclipHであるときには垂直信号線110に第1の電位VclipH’を供給する。そしてクリップトランジスタ118は、ゲートに与えられる電位がVclipLであるときには垂直信号線110に第2の電位VclipL’を供給する。つまり、リセット信号読み出し期間の少なくとも一部において、信号線の電位を第1の電位VclipH’制限し、光電変換信号読み出し期間の少なくとも一部において、信号線の電位を第2の電位VclipL’に制限している。この動作によって、飽和出力以上の光量の場合、電荷転送後の信号出力はVclipLでクリップされるため垂直信号線110の電位が下がりすぎることは無い。飽和する電位、つまり定電流源111がオフする電位に比べて、VclipL’を高く設定する。このため定電流源111には電流が流れつづけるために横筋の発生を抑制することが可能である。
また、本実施形態によると、例えば太陽のような非常に明るい被写体が撮影された場合においては、次のようになる。フローティングノード108のリセット後、リセットノイズ読み出しまでの期間にフローティングノード108の電位が大きく変動する場合がある。しかし、リセットノイズ出力の電位はVclipHで規制される電位VclipH’より下がることは無い。つまり、CDS後の画像信号のダイナミックレンジを考慮し、VclipL’を設定すればよい。
このとき、電荷転送後の信号出力時にも、飽和時と同様にVclipLで規制される電位VclipL’が出力端子112に出力される。よって、画像信号Vsigは、次式で表される。
Vsig=|VclipL’−VclipH’|
これにより高輝度時において、一定の画像信号の出力を得ることができる。
以上のように、クリップトランジスタ118は、N信号をS/H(N)によりサンプルホールドする際に垂直信号線110に第1の電位VclipH’を供給する。そしてS信号をS/H(S)によりサンプルホールドする際に垂直信号線110に第2の電位VclipL’を供給する。第1の電位VclipH’及び第2の電位VclipL’は相互に異なる電位である。本実施形態において第1の電位VclipH’は、第2の電位VclipL’より高くするとよい。
リセット後に垂直信号線110の電位を出力する際に垂直信号線110に電位VclipH’を供給することにより、リセットノイズ出力が電位VclipH’より下がることを減少させ、高輝度時の画像信号の出力の低下を減少させることができる。また、フォトダイオード102の電荷をフローティングノード108に転送した後に垂直信号線110の電位を出力する際に垂直信号線110に電位VclipL’を供給することにより、他の画素セルの出力への影響を抑制することができる。よって、画像に横筋が入ることを低減することが可能となる。
第1の電位VclipH’によって、強い光が照射された画素に生じることがある画像信号の出力の低下を生じ難くすることが可能となる。そして、第2の電位VclipL’によって、飽和光量以上の光があたった場合の横筋の発生を生じ難くすることが可能となる。
また、本実施形態においては、切り替え手段119によってトランジスタ118から2つの電位によるクリップを行った。例えば、本実施形態のようにトランジスタ118と電源117からなる組を2つ設ける。ここで、2つの電源から異なる電圧を供給させ、切り替え手段119によってトランジスタのオンとオフを切り替えることで、異なる電位でのクリップを行うことができる。このように、クリップ回路は、本実施形態の回路構成に限られるものではない。
(第2の実施形態)
第2の実施形態として、更に詳しく好適なバイアス条件について説明する。出力端子112の電位が下がりすぎることにより定電流源111が正常動作しなくなりはじめる出力端子112の電位をVlimitとする。画像信号の(電荷転送後の出力とリセットノイズ信号の差分)の取り込みのレンジ、すなわち、後段のA/D(アナログ/デジタル)変換器6(図5)の取り込みの飽和レンジをVrangeとする。A/D変換器は、出力端子112を通って出力される電位をアナログ信号からデジタル信号に変換する。
次式を満たすバイアス設定にすることにより横筋の防止ができ、かつ、高輝度時の出力低下をわずかなものとし、A/D変換後の画像として高輝度時の出力低下を防止することが可能である。
Vlimit>VclipL’
Vsig=VclipL’−VclipH’
|Vsig|>|Vrange|
すなわち、第1の電位VclipH’と第2の電位VclipL’との差Vsigは、上記のA/D変換器の飽和レンジより大きい。
更に詳細に、図7に示す光量と出力電位との関係を模式的に示した図を用いて説明する。簡単のために、電位を示す縦軸において、その矢印で示す方向を負にしている。
図7において、S信号とN信号は、光量に対して増加していく。それらは、それぞれ異なる傾きを有している。そして、N信号は第1の電位VclipH’にてクリップされ、S信号は第2の電位VclipL’にてクリップされる。その様子を、実線と点線にて示し、クリップ時の光量をaとbとする。そしてVlimitを点線にて示している。
ここで、S信号とN信号の差分が画像信号となる。図7のPは、その画像信号を示す。図7で示したように、光量変化に対するS信号変化量とN信号変化量が異なる場合がある。このような場合には、VclipH’とVclipL’の設定値によっては、S信号、N信号のいずれかが先にクリップされることとなる。図7のように先にS信号がクリップされる場合には、例えば、aとbの間において、その画像信号Pは減少してしまうことがある。
そこで、本実施形態においては、VclipH’とVclipL’の差分VsigをA/D変換器の飽和レンジVrangeより大きくしている。このような条件を満たす設定にすることにより、線形性のある画像信号を得ることが可能となる。それと同時に、複数あるクリップ回路によって生じる垂直信号線の電位のばらつきが、画像信号へ与える影響を低減することが可能となる。
よって、本実施形態によれば、横筋の防止ができ、かつ、高輝度時の出力低下をわずかなものとすることが可能となる。また、画像信号のばらつきを低減し、より高品質な画像を得ることが可能となる。なお、撮像装置に配されるA/D変換器は、単数でも複数でも良い。例えば、垂直信号線110の夫々にA/D変換器が配されていてもよい。この場合は、信号の読み出し速度の向上が可能となる。また、画素からのアナログ信号をデジタル化することで、転送における損失やノイズの影響を低減することが可能となる。
(第3の実施形態)
撮像システムに適用した例を次に示す。図5に基づいて、撮像装置をスチルビデオカメラに適用した場合の一例について詳述する。図5は、スチルビデオカメラの構成例を示すブロック図である。
図5において、1はレンズのプロテクトとメインスイッチを兼ねるバリア、2は被写体の光学像を撮像装置4に結像させるレンズ、3はレンズ2を通った光量を可変するための絞りである。4はレンズ2で結像された被写体を画像信号として取り込むための撮像装置であり、5は撮像装置4より出力される撮像信号(画像信号)をアナログ信号処理する撮像信号処理回路である。6は撮像信号処理回路5より出力される画像信号のアナログ−ディジタル変換を行うA/D変換器、7はA/D変換器6より出力された画像データに各種の補正や、データを圧縮する信号処理部である。8は撮像装置4、撮像信号処理回路5、A/D変換器6、信号処理部7に、各種タイミング信号を出力するタイミング発生部、9は各種演算とスチルビデオカメラ全体を制御する全体制御部・演算部である。10は画像データを一時的に記憶する為のメモリ部、11は記録媒体12に記録又は読み出しを行うためのインタフェース部である。そして、12は画像データの記録又は読み出しを行う為の半導体メモリ等の着脱可能な記録媒体であり、13は外部コンピュータ等と通信する為のインタフェース部である。ここで、例えば、5や6は、撮像装置4と同一半導体基板上に形成されていても良い。また、同一工程で形成することも可能である。
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。バリア1がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にA/D変換器6などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御部・演算部9は絞り3を開放にし、撮像装置4から出力された信号は撮像信号処理回路5を介してA/D変換器6で変換された後、信号処理部7に入力される。そのデータを基に露出の演算を全体制御部・演算部9で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御部・演算部9は絞り3を制御する。
次に、撮像装置4から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御部・演算部9で行う。その後、レンズ2を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ2を駆動し、演算を行う。そして、合焦が確認された後に本露光が始まる。露光が終了すると、撮像装置4から出力された画像信号は撮像信号処理回路5を介してA/D変換器6でA/D変換され、信号処理部7を通り全体制御部・演算部9によりメモリ部10に書き込まれる。その後、メモリ部10に蓄積されたデータは、全体制御部・演算部9の制御により記録媒体制御I/F部11を通り半導体メモリ等の着脱可能な記録媒体12に記録される。また、外部I/F部13を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
よって、本応用によれば、高品質な静止画を得ることが可能となる。
(第4の実施形態)
撮像システムに適用した例を次に示す。図6に基づいて、第1及び第2の実施形態の撮像装置をビデオカメラに適用した場合の一実施例について詳述する。撮像装置23は、図1の撮像装置を用いている。
21は撮影レンズで焦点調節を行うためのフォーカスレンズ21A、ズーム動作を行うズームレンズ21B、結像用のレンズ21Cを備えている。22は絞り及びメカシャッタ、23は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する撮像装置である。24は撮像装置23より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路(S/H回路)であり、映像信号を出力する。
25はサンプルホールド回路24から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Y及びクロマ信号Cを出力する。プロセス回路25から出力されたクロマ信号Cは、色信号補正回路41で、ホワイトバランス及び色バランスの補正がなされ、色差信号R−Y,B−Yとして出力される。
また、プロセス回路25から出力された輝度信号Yと、色信号補正回路41から出力された色差信号R−Y,B−Yは、エンコーダ回路(ENC回路)44で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタ電子ビューファインダ(EVF)等の電子ビューファインダへと供給される。
次いで、26はアイリス制御回路であり、サンプルホールド回路24から供給される映像信号に基づいてアイリス駆動回路27を制御する。そして、映像信号のレベルが所定レベルの一定値となるように、絞り22の開口量を制御すべくigメータ28を自動制御するものである。
33及び34は、サンプルホールド回路24から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ(BPF)である。第1のバンドパスフィルタ33(BPF1)、及び第2のバンドパスフィルタ34(BPF2)から出力された信号は、ゲート回路35及びフォーカスゲート枠信号で各々でゲートされる。そして、ピーク検出回路36でピーク値が検出されてホールドされると共に、論理制御回路37に入力される。この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。
また、38はフォーカスレンズ21Aの移動位置を検出するフォーカスエンコーダ、39はズームレンズ21Bの焦点距離を検出するズームエンコーダ、40は絞り22の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路37へと供給される。
論理制御回路37は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。まず、各々のバンドパスフィルタ33、34より供給された高周波成分のピーク値情報を取り込む。高周波成分のピーク値が最大となる位置へとフォーカスレンズ21Aを駆動すべく、フォーカス駆動回路29にフォーカスモータ30の回転方向、回転速度、回転/停止等の制御信号を供給し、これを制御する。
ズーム駆動回路31は、ズームが指示されると、ズームモータ32を回転させる。ズームモータ32が回転すると、ズームレンズ21Bが移動し、ズームが行われる。
このような応用においても、高品質な動画を得ることが可能となる。
以上のように、本発明の撮像装置によれば、高輝度時の画像信号出力の低下を低減すると同時に、高輝度画素と同時に読み出される同一行画素の出力変動を低減することができる。具体的には、各列の出力にクリップ回路を設け、クリップ電位をノイズ信号出力読み出し時と電荷転送後の出力読み出し時とで異ならせ、かつ、電荷転送後の出力読み出し時にもクリップ回路が動作する。
飽和した画素の電荷転送後の信号出力時にもクリップ回路が動作しているため、定電流源には所望の電流が流れつづけており、他の列の出力が変動することを低減することが可能となる。よって、強い光が照射された画素の画像信号の出力低下を減少させるとともに、飽和光量以上の光があたった場合の横筋の発生を低減させる効果を得ることができる。
また、それらを低減するにあたって生じる画像信号のばらつきを、減少させることが可能となり、より高品質な画像を得ることが可能となる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。例えば、画素の構成やクリップ回路の構成は、実施形態に限られることはない。更に、電荷の正負は関係なく、電位関係が反対となる撮像装置の構造の場合においても、本発明の適用は可能である。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
101 画素セル
102 フォトダイオード
103 フローティング容量
104 転送ゲート
105 リセットトランジスタ
107 ソースフォロワトランジスタ
108 フローティングノード
110 垂直信号線
111 定電流源
112 出力端子
118 クリップトランジスタ

Claims (5)

  1. 光を電荷に変換する光電変換素子と、
    前記変換された電荷をフローティングノードに転送するための転送ゲートと、
    前記フローティングノードの電位に基づく信号を信号線に出力するための第1のトランジスタと、
    前記フローティングノードの電位をリセットするための第2のトランジスタと、を有する複数の画素を有する撮像装置であって、
    前記第1のトランジスタのドレインからソースへ流れる電流を供給する定電流源と、
    前記信号線の電位を、第1の電位と前記第1の電位と異なる第2の電位とに制限することが可能なクリップ回路と、を有し、
    前記クリップ回路は、リセット信号読み出し期間の少なくとも一部において、前記信号線の電位を第1の電位に制限し、光電変換信号読み出し期間の少なくとも一部において、前記信号線の電位を第2の電位に制限することを特徴とする撮像装置。
  2. 前記電荷は電子であり、前記第1の電位は、前記第2の電位より高いことを特徴とする請求項1に記載の撮像装置。
  3. さらに、前記信号線から出力される電位をアナログ信号からデジタル信号に変換する、1つもしくは複数のA/D変換器を有し、
    前記第1の電位と前記第2の電位との差は、前記A/D変換器の飽和レンジより大きいことを特徴とする請求項1または2のいずれかに記載の撮像装置。
  4. 前記A/D変換器は、前記信号線に夫々配されていることを特徴とする請求項3に記載の撮像装置。
  5. 請求項1から4のいずれか1項に記載の撮像装置と、
    光学像を前記撮像装置に結像させるためのレンズと、
    前記レンズを通る光量を可変するための絞りとを有することを特徴とする撮像システム。
JP2013048103A 2005-06-09 2013-03-11 撮像装置及び撮像システム Expired - Fee Related JP5627728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013048103A JP5627728B2 (ja) 2005-06-09 2013-03-11 撮像装置及び撮像システム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005169780 2005-06-09
JP2005169780 2005-06-09
JP2013048103A JP5627728B2 (ja) 2005-06-09 2013-03-11 撮像装置及び撮像システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006146796A Division JP5247007B2 (ja) 2005-06-09 2006-05-26 撮像装置及び撮像システム

Publications (2)

Publication Number Publication Date
JP2013141301A true JP2013141301A (ja) 2013-07-18
JP5627728B2 JP5627728B2 (ja) 2014-11-19

Family

ID=46243623

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011278699A Expired - Fee Related JP5340374B2 (ja) 2005-06-09 2011-12-20 撮像装置及び撮像システム
JP2013048103A Expired - Fee Related JP5627728B2 (ja) 2005-06-09 2013-03-11 撮像装置及び撮像システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011278699A Expired - Fee Related JP5340374B2 (ja) 2005-06-09 2011-12-20 撮像装置及び撮像システム

Country Status (1)

Country Link
JP (2) JP5340374B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021066065A1 (ja) * 2019-09-30 2021-04-08 株式会社ニコン 撮像素子、及び、撮像装置
JPWO2021066064A1 (ja) * 2019-09-30 2021-04-08

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171761B2 (en) 2015-04-03 2019-01-01 Sony Corporation Solid-state imaging device and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230974A (ja) * 2000-02-18 2001-08-24 Canon Inc 固体撮像装置及び撮像システム
JP2004222273A (ja) * 2003-01-13 2004-08-05 Hynix Semiconductor Inc クランプ回路を有するイメージセンサ
JP2004312700A (ja) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd 撮像装置及び撮像方法
JP2005341509A (ja) * 2004-05-31 2005-12-08 Micron Technology Inc 動作安定画素バイアス回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466886B2 (ja) * 1997-10-06 2003-11-17 キヤノン株式会社 固体撮像装置
JP3750502B2 (ja) * 2000-08-03 2006-03-01 ソニー株式会社 固体撮像装置およびカメラシステム
JP3962561B2 (ja) * 2001-07-12 2007-08-22 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP4601897B2 (ja) * 2002-11-13 2010-12-22 ソニー株式会社 固体撮像装置及びその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230974A (ja) * 2000-02-18 2001-08-24 Canon Inc 固体撮像装置及び撮像システム
JP2004222273A (ja) * 2003-01-13 2004-08-05 Hynix Semiconductor Inc クランプ回路を有するイメージセンサ
JP2004312700A (ja) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd 撮像装置及び撮像方法
JP2005341509A (ja) * 2004-05-31 2005-12-08 Micron Technology Inc 動作安定画素バイアス回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021066065A1 (ja) * 2019-09-30 2021-04-08 株式会社ニコン 撮像素子、及び、撮像装置
JPWO2021066065A1 (ja) * 2019-09-30 2021-04-08
JPWO2021066064A1 (ja) * 2019-09-30 2021-04-08
WO2021066064A1 (ja) * 2019-09-30 2021-04-08 株式会社ニコン 撮像素子、及び、撮像装置
JP7384211B2 (ja) 2019-09-30 2023-11-21 株式会社ニコン 撮像素子、及び、撮像装置
JP7384212B2 (ja) 2019-09-30 2023-11-21 株式会社ニコン 撮像素子、及び、撮像装置

Also Published As

Publication number Publication date
JP5340374B2 (ja) 2013-11-13
JP5627728B2 (ja) 2014-11-19
JP2012085343A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
JP5247007B2 (ja) 撮像装置及び撮像システム
JP4290066B2 (ja) 固体撮像装置および撮像システム
US7697042B2 (en) Solid-state image pickup device and camera
US8421894B2 (en) Solid-state image pickup device and control method thereof, and camera
US7821551B2 (en) Solid-state image pickup device with an analog memory and an offset removing unit
JP4459099B2 (ja) 固体撮像装置及びカメラ
JP4459064B2 (ja) 固体撮像装置、その制御方法及びカメラ
US20050121519A1 (en) Solid state image pickup device, method of driving solid state image pickup device, and camera using the solid state image pickup device
JP2006197393A (ja) 固体撮像装置、カメラ、及び固体撮像装置の駆動方法
JP2005065184A (ja) 固体撮像装置及びその駆動方法、並びにそれを用いたビデオカメラ及びスチルカメラ
JP2005348041A (ja) 固体撮像装置および撮像システム
JP5627728B2 (ja) 撮像装置及び撮像システム
JP2005328274A (ja) 固体撮像装置および撮像システム
US8169512B2 (en) Video signal processing circuit, imaging device and video signal processing method
JP2008099040A (ja) 固体撮像装置および電子情報機器
JP2007143067A (ja) 撮像装置及び撮像システム
JP2007036457A (ja) 撮像装置
JP2006197229A (ja) 撮像装置およびカメラ
JP2018093301A (ja) 撮像素子及び撮像素子の制御方法
JP2010171878A (ja) 撮像装置及び撮像素子の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140930

R151 Written notification of patent or utility model registration

Ref document number: 5627728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees