JP2013135132A - Lead frame for semiconductor device manufacturing and semiconductor device manufacturing method - Google Patents

Lead frame for semiconductor device manufacturing and semiconductor device manufacturing method Download PDF

Info

Publication number
JP2013135132A
JP2013135132A JP2011285504A JP2011285504A JP2013135132A JP 2013135132 A JP2013135132 A JP 2013135132A JP 2011285504 A JP2011285504 A JP 2011285504A JP 2011285504 A JP2011285504 A JP 2011285504A JP 2013135132 A JP2013135132 A JP 2013135132A
Authority
JP
Japan
Prior art keywords
lead
leads
semiconductor element
element mounting
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011285504A
Other languages
Japanese (ja)
Other versions
JP5817513B2 (en
Inventor
Koji Tomita
幸治 冨田
Yoji Harikae
洋二 張替
Masaki Yazaki
雅樹 矢崎
Satoshi Shibazaki
聡 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011285504A priority Critical patent/JP5817513B2/en
Publication of JP2013135132A publication Critical patent/JP2013135132A/en
Application granted granted Critical
Publication of JP5817513B2 publication Critical patent/JP5817513B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame for manufacturing a semiconductor device, which can easily connect wires between a semiconductor element and leads with high reliability when connecting the wires in manufacturing of a semiconductor device by using a wire bonding device having a predetermined position detection mechanism; and provide a semiconductor device manufacturing method using the lead frame.SOLUTION: A lead frame for manufacturing a semiconductor device comprises: a semiconductor element mounting part; suspension leads supporting the semiconductor element mounting part; and a plurality of leads arranged in parallel with each other among the suspension leads so as to surround the semiconductor element mounting part such that a tip of each lead is opposed to the semiconductor mounting part. The plurality of leads include a first lead that is the nearest neighbor to the suspension lead; and second through n-th lead (n is an integer more than 1) which are further from the suspension lead than the first lead. The first lead includes a thick part and a thin part, and the center of an edge composing the tip of the first lead is positioned nearer to a central part in a parallel arrangement direction of the plurality of leads than a line segment that passes the center of the thick part and extends in a longitudinal direction.

Description

本発明は、半導体装置を製造するために用いられるリードフレーム及び当該リードフレームを用いた半導体装置の製造方法に関する。   The present invention relates to a lead frame used for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the lead frame.

近年、基板実装の高密度化に伴い、基板に実装される半導体装置の小型化・薄型化が要求されてきている。かかる要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂にて封止するとともに、下面側にリードの一部分を露出させてなる、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。   2. Description of the Related Art In recent years, with the increase in density of board mounting, there has been a demand for downsizing and thinning of semiconductor devices mounted on a board. In order to meet such demands, a conventional lead frame is used, and a semiconductor element mounted on the mounting surface of the lead frame is sealed with a sealing resin, and a part of the lead is exposed on the lower surface side, so-called QFN. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.

このようなＱＦＮタイプの半導体装置の一例として、図１１に示すように、４本の吊りリード４００が連続するダイパッド２００上に搭載された半導体素子１１０と、半導体素子１１０の上面の端子と外部端子３００とを電気的に接続するワイヤー１２０と、外部端子３００の下面を露出させるようにして、半導体素子１１０等を封止する封止樹脂（図示せず）とを備え、外部端子３００のうちの吊りリード４００最近傍に位置する外部端子３００は、その先端部に吊りリード４００に沿って切り欠かれてなる切欠部３００ａを有する半導体装置１００が提案されている（特許文献１参照）。   As an example of such a QFN type semiconductor device, as shown in FIG. 11, a semiconductor element 110 mounted on a die pad 200 in which four suspension leads 400 are continuous, a terminal on the upper surface of the semiconductor element 110, and an external terminal 300, a wire 120 that electrically connects to 300, and a sealing resin (not shown) that seals the semiconductor element 110 and the like so as to expose the lower surface of the external terminal 300. An external terminal 300 located in the vicinity of the suspension lead 400 has been proposed as a semiconductor device 100 having a notch 300a that is notched along the suspension lead 400 at the tip (see Patent Document 1).

特許第４３８８５８６号公報Japanese Patent No. 4388586

上記のようなＱＦＮタイプの半導体装置においては、現在のところ、外部端子ピッチ０．６５ｍｍ又は０．５０ｍｍのものが標準仕様となっているが、近年の半導体装置の高機能化等により外部端子のファインピッチ化が進められており、外部端子ピッチが０．４０ｍｍ又は０．３０ｍｍである半導体装置の開発、量産が急がれている。   At present, in the QFN type semiconductor device as described above, the external terminal pitch of 0.65 mm or 0.50 mm is a standard specification. Fine pitches are being advanced, and development and mass production of semiconductor devices having external terminal pitches of 0.40 mm or 0.30 mm are urgently needed.

一般に、図１１に示す構成を有する半導体装置１００は、ダイパッド２００、複数の外部端子３００及び吊りリード４００が枠状のフレームに連続してなるリードフレームを用いて製造され、かかるリードフレームは、所定のパターン形状を有するレジスト膜等が表面に形成された金属板にエッチング処理等を施すことにより製造される。   In general, the semiconductor device 100 having the configuration shown in FIG. 11 is manufactured using a lead frame in which a die pad 200, a plurality of external terminals 300, and a suspension lead 400 are continuous in a frame-like frame. It is manufactured by performing an etching process or the like on a metal plate on the surface of which a resist film having the pattern shape is formed.

しかし、半導体装置における外部端子のファインピッチ化が進められると、かかる半導体装置１００において、吊りリード４００の最近傍に位置する外部端子３００がさらに吊りリード４００に近接することになる。そして、吊りリード４００とその最近傍に位置する外部端子３００とのピッチが狭くなりすぎると（例えば、当該ピッチが金属板厚の８０％以下）、リードフレームを製造する際のエッチング加工等が困難となってしまう。そのため、かかる問題を解消すべく、上記半導体装置１００において、吊りリード４００の最近傍に位置する外部端子３００は、その先端部に、吊りリード４００に沿って切り欠かれてなる切欠部３００ａを有する構成となっている。   However, when the fine pitch of the external terminals in the semiconductor device is advanced, the external terminal 300 located closest to the suspension lead 400 in the semiconductor device 100 further approaches the suspension lead 400. If the pitch between the suspension lead 400 and the external terminal 300 located in the vicinity thereof becomes too narrow (for example, the pitch is 80% or less of the thickness of the metal plate), it is difficult to perform etching processing when manufacturing the lead frame. End up. Therefore, in order to solve such a problem, in the semiconductor device 100, the external terminal 300 located closest to the suspension lead 400 has a notch 300a that is notched along the suspension lead 400 at the tip. It has a configuration.

このように、吊りリード４００の最近傍に位置する外部端子３００が、その先端部に、吊りリード４００に沿って切り欠かれてなる切欠部３００ａを有することで、吊りリード４００とその最近傍に位置する外部端子３００とのピッチを、エッチング加工等が可能な程度に設定することができるものの、ダイパッド２００上に搭載される半導体素子１１０の端子と切欠部３００ａを有する外部端子３００との間のワイヤーボンディングが困難となるおそれがあるという問題がある。   Thus, the external terminal 300 located in the nearest vicinity of the suspension lead 400 has the notch portion 300a that is notched along the suspension lead 400 at the tip portion thereof, so that the suspension lead 400 and the nearest vicinity thereof are provided. Although the pitch between the external terminal 300 and the external terminal 300 can be set to such an extent that etching can be performed, the distance between the terminal of the semiconductor element 110 mounted on the die pad 200 and the external terminal 300 having the notch portion 300a. There is a problem that wire bonding may be difficult.

というのも、一般に、半導体素子１１０の端子と外部端子３００との間のワイヤーボンディングは、ワイヤーボンディング装置を用いて行われる。かかるワイヤーボンディング装置として、半導体素子１１０の端子から接続すべき外部端子３００の方向に伸ばした線分を、外部端子３００の先端部と交差した地点から所定の距離延伸させた位置を外部端子３００上の被ボンディング位置として検出する位置検出機構を有するものを用いた場合、ワイヤーの引き回し角度（半導体素子１１０の端子と当該端子に接続すべき外部端子３００上の被ボンディング位置を結ぶ線分の、外部端子３００の長手方向、すなわち外部端子３００が対向するダイパッド２００の一辺に略垂直な方向に対するなす角度）が大きくなるに従い、位置検出機構による被ボンディング位置の検出が困難となるおそれがある。特に、外部端子３００のファインピッチ化とともに、半導体素子１１０が小型化されるに従い、各外部端子３００におけるワイヤーの引き回し角度が大きくなるとともに、外部端子３００の幅が狭くなることで、ワイヤーボンディング装置による被ボンディング位置の検出がより困難となり、その結果、外部端子３００に対するワイヤーボンディングが困難を極め、ワイヤーの接続不良を引き起こしてしまうという問題がある。   This is because wire bonding between the terminal of the semiconductor element 110 and the external terminal 300 is generally performed using a wire bonding apparatus. As such a wire bonding apparatus, a position obtained by extending a line segment extending in the direction of the external terminal 300 to be connected from the terminal of the semiconductor element 110 by a predetermined distance from a point intersecting the tip of the external terminal 300 is located on the external terminal 300. When a device having a position detection mechanism for detecting the position to be bonded is used, the wire routing angle (the external line segment connecting the terminal of the semiconductor element 110 and the position to be bonded on the external terminal 300 to be connected to the terminal) As the longitudinal direction of the terminal 300, that is, the angle formed with respect to the direction substantially perpendicular to one side of the die pad 200 facing the external terminal 300 increases, it may become difficult to detect the position to be bonded by the position detection mechanism. Particularly, as the fine pitch of the external terminal 300 is reduced and the semiconductor element 110 is miniaturized, the wire routing angle of each external terminal 300 is increased and the width of the external terminal 300 is reduced. It becomes more difficult to detect the position to be bonded, and as a result, there is a problem that wire bonding to the external terminal 300 is extremely difficult and causes poor connection of wires.

上記課題に鑑みて、本発明は、半導体装置を製造するにあたり所定の位置検出機構を有するワイヤーボンディング装置を用いて半導体素子とリードとの間のワイヤーを接続する際に、高い信頼性をもって、かつ容易に当該ワイヤーを接続することのできる半導体装置製造用リードフレーム及び当該リードフレームを用いた半導体装置の製造方法を提供することを目的とする。   In view of the above problems, the present invention provides high reliability when connecting a wire between a semiconductor element and a lead using a wire bonding apparatus having a predetermined position detection mechanism in manufacturing a semiconductor device, and It is an object of the present invention to provide a lead frame for manufacturing a semiconductor device in which the wire can be easily connected and a method for manufacturing a semiconductor device using the lead frame.

上記課題を解決するために、本発明は、半導体装置を製造するために用いられるリードフレームであって、上面に半導体素子が搭載される略方形状の半導体素子搭載部と、前記半導体素子搭載部を支持する複数の吊りリードと、前記半導体素子搭載部に先端部を対向させ、かつ前記半導体素子搭載部を取り囲むようにして、隣り合う前記吊りリード間のそれぞれに並設されてなる複数のリードとを備え、前記複数のリードは、前記吊りリードの最近傍の位置に設けられてなる第１リードと、当該第１リードよりも前記吊りリードから離れた位置に設けられてなる第２〜第ｎリード（ｎは２以上の整数である）とを含み、前記第１リードは、前記第１リードに隣接する前記吊りリード側に位置する第１側面及び当該第１側面に対向する第２側面を有する肉厚部と、前記肉厚部の第１側面に連続し、前記肉厚部よりも厚さの薄い第１肉薄部と、前記第２側面に連続し、前記肉厚部よりも厚さの薄い第２肉薄部とを有し、前記リードフレームの平面視において、前記第１リードに対向する前記半導体素子搭載部の一辺に略平行な当該第１リードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第１リードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とするリードフレームを提供する（発明１）。   In order to solve the above problems, the present invention provides a lead frame used for manufacturing a semiconductor device, wherein the semiconductor element mounting portion has a substantially rectangular semiconductor element mounting portion on which a semiconductor element is mounted, and the semiconductor element mounting portion. A plurality of suspension leads that support the semiconductor element mounting portion, and a plurality of leads that are arranged in parallel between the adjacent suspension leads so as to face the semiconductor element mounting portion and surround the semiconductor element mounting portion. The plurality of leads include a first lead provided at a position closest to the suspension lead, and a second to a second lead provided at a position farther from the suspension lead than the first lead. n leads (n is an integer greater than or equal to 2), and the first lead is a first side face located on the side of the suspension lead adjacent to the first lead and a second side face facing the first side face. A thick part having a thickness, a first side of the thick part, the first thin part having a smaller thickness than the thick part, and a second side of the thick part, and being thicker than the thick part. Of the side portion constituting the tip portion of the first lead that is substantially parallel to one side of the semiconductor element mounting portion facing the first lead in a plan view of the lead frame. The center is a line segment substantially perpendicular to one side of the semiconductor element mounting portion, and the plurality of leads is more than the line segment passing through the center of the thick part of the first lead in the parallel direction of the plurality of leads. Provided is a lead frame which is located on the center side in the parallel direction (Invention 1).

なお、本発明において「肉厚部の中心を通る線分」とは、リードフレームの平面視において、肉厚部の長手方向（複数のリードの並列方向に略直交する方向）の長さの中心（中点）であって、当該肉厚部の幅方向（複数のリードの並列方向と略平行な方向）の中心（中点）を通る線分を意味するものとする。   In the present invention, the “line segment passing through the center of the thick part” means the center of the length of the thick part in the plan view of the lead frame (the direction substantially perpendicular to the parallel direction of the plurality of leads). It is a (middle point) and means a line segment passing through the center (middle point) in the width direction of the thick portion (a direction substantially parallel to the parallel direction of the plurality of leads).

上記発明（発明１）においては、前記リードフレームの平面視において、前記第１リードは、前記第１リードの第２肉薄部を構成する辺部のうちの前記第１リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部を有するのが好ましい（発明２）。   In the above invention (Invention 1), in the plan view of the lead frame, the first lead is opposed to the first lead among the side portions constituting the second thin portion of the first lead. It is preferable to have a protruding portion that protrudes from a side portion that is substantially perpendicular to one side of the mounting portion toward the side in the parallel direction of the plurality of leads (Invention 2).

上記発明（発明１，２）においては、少なくとも前記第１リードの第１肉薄部は、当該第１肉薄部における先端部の角部が前記吊りリードに沿って切り欠かれてなる切欠部を有するのが好ましい（発明３）。   In the above inventions (Inventions 1 and 2), at least the first thin portion of the first lead has a cutout portion in which a corner portion of the tip portion of the first thin portion is cut out along the suspension lead. (Invention 3)

上記発明（発明１〜３）においては、前記第２〜第ｎリードは、前記リードフレームの厚さ方向に略平行であり、かつ当該第２〜第ｎリードに対向する前記半導体素子搭載部の一辺に略垂直な２つの側面を有する肉厚部と、前記肉厚部の両側面のそれぞれに連続し、前記肉厚部よりも厚さの薄い肉薄部とを有し、前記リードフレームの平面視において、前記第２〜第ｎリードに対向する前記半導体素子搭載部の一辺に略平行な当該第２〜第ｎリードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第２〜第ｎリードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置しているのが好ましい（発明４）。   In the above inventions (Inventions 1 to 3), the second to nth leads are substantially parallel to the thickness direction of the lead frame, and the semiconductor element mounting portion faces the second to nth leads. A thick portion having two side surfaces substantially perpendicular to one side, and a thin portion that is continuous with each of both side surfaces of the thick portion and is thinner than the thick portion; In view, the center of the side portion constituting the tip of the second to nth leads that is substantially parallel to one side of the semiconductor element mounting portion that faces the second to nth leads is one side of the semiconductor element mounting portion. A line segment that is substantially perpendicular to the plurality of leads, and is located closer to the center in the parallel direction of the plurality of leads than a line segment that passes through the center of the thick portion of the second to nth leads in the parallel direction of the plurality of leads. It is preferable (Invention 4).

上記発明（発明４）においては、前記第２〜第ｎリードのそれぞれの先端部を構成する辺部の中心と、前記第２〜第ｎリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記第１リードの先端部を構成する辺部の中心と、前記第１リードの肉厚部の中心を通る線分との間の距離よりも短いのが好ましい（発明５）。   In the said invention (invention 4), the center of the side part which comprises each front-end | tip part of the said 2nd-nth lead, and the line segment which passes along the center of each thick part of the said 2nd-nth lead, Is preferably shorter than the distance between the center of the side part constituting the tip of the first lead and the line segment passing through the center of the thick part of the first lead (invention). 5).

上記発明（発明５）においては、前記第２〜第ｎリードのそれぞれの先端部を構成する辺部の中心と、前記第２〜第ｎリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記複数のリードの並列方向中央部側に向かって漸減しているのが好ましい（発明６）。   In the said invention (invention 5), the center of the side part which comprises each front-end | tip part of the said 2nd-nth lead, and the line segment which passes along the center of each thick part of the said 2nd-nth lead, It is preferable that the distance between each of the plurality of leads is gradually reduced toward the center in the parallel direction of the plurality of leads (Invention 6).

上記発明（発明４〜６）においては、前記第２リードは、前記第１リードに隣接しており、少なくとも前記第２リードは、前記第１リード側に位置する一の肉薄部の角部が切り欠かれてなる切欠部と、他の肉薄部を構成する辺部のうちの前記第２リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部とを有するのが好ましい（発明７）。   In the above inventions (Inventions 4 to 6), the second lead is adjacent to the first lead, and at least the second lead has a thin corner portion located on the first lead side. The notch portion formed by notching and the center in the parallel direction of the plurality of leads from the side portion that is substantially perpendicular to one side of the semiconductor element mounting portion that faces the second lead among the side portions constituting the other thin portion It is preferable to have a protruding portion protruding toward the portion side (Invention 7).

上記発明（発明１〜７）においては、前記複数のリードの先端部には、前記半導体素子搭載部に対向し、厚さの薄い先端側肉薄部が設けられてなるのが好ましい（発明８）。   In the said invention (invention 1-7), it is preferable that the front-end | tip part of these some leads is provided with the thin part of the front end side thin part which faces the said semiconductor element mounting part, and is thin (invention 8). .

また、本発明は、上記発明（発明１〜８）に係るリードフレームの前記半導体素子搭載部の上面に搭載された半導体素子の複数の端子のそれぞれと前記複数のリードのそれぞれとを接続するワイヤーの一端部を、前記複数のリードの上面のそれぞれにワイヤーボンディング装置を用いて接続する接続工程を含み、前記ワイヤーボンディング装置は、前記ワイヤーの一端部を接続すべき前記リードに向かって前記半導体素子の端子から伸ばした線分が、前記リードに対向する前記半導体素子搭載部の一辺に略平行な当該リードの先端部を構成する辺部と交差する点から所定の距離延伸させた地点を被ボンディング位置として検出する位置検出機構を有することを特徴とする半導体装置の製造方法を提供する（発明９）。   Moreover, this invention is a wire which connects each of the several terminal of the semiconductor element mounted in the upper surface of the said semiconductor element mounting part of the lead frame which concerns on the said invention (invention 1-8), and each of these several lead | read | reed. A connection step of connecting one end of each of the plurality of leads to each of the upper surfaces of the plurality of leads using a wire bonding apparatus, wherein the wire bonding apparatus faces the lead to which the one end of the wire is to be connected. Bonded at a point where a line extending from the terminal of the lead wire extends a predetermined distance from a point intersecting a side portion constituting the tip end portion of the lead that is substantially parallel to one side of the semiconductor element mounting portion facing the lead Provided is a method for manufacturing a semiconductor device, characterized by having a position detection mechanism for detecting the position (Invention 9).

本発明によれば、半導体装置を製造するにあたり所定の位置検出機構を有するワイヤーボンディング装置を用いて半導体素子とリードとの間のワイヤーを接続する際に、高い信頼性をもって、かつ容易に当該ワイヤーを接続することのできる半導体装置製造用リードフレーム及び当該リードフレームを用いた半導体装置の製造方法を提供することができる。   According to the present invention, when connecting a wire between a semiconductor element and a lead using a wire bonding apparatus having a predetermined position detection mechanism in manufacturing a semiconductor device, the wire can be easily and reliably provided. Can be provided, and a semiconductor device manufacturing method using the lead frame can be provided.

図１は、本発明の一実施形態に係るリードフレームを示す平面図である。FIG. 1 is a plan view showing a lead frame according to an embodiment of the present invention. 図２は、本発明の一実施形態に係るリードフレームを示す、図１におけるＡ−Ａ線切断端面図である。2 is a cross-sectional end view taken along line AA in FIG. 1, showing a lead frame according to an embodiment of the present invention. 図３は、本発明の一実施形態におけるリード（第１〜第３リード）の概略構成を示す部分拡大平面図である。FIG. 3 is a partially enlarged plan view showing a schematic configuration of leads (first to third leads) in one embodiment of the present invention. 図４は、本発明の一実施形態におけるリード（第４リード）の概略構成を示す部分拡大平面図である。FIG. 4 is a partially enlarged plan view showing a schematic configuration of a lead (fourth lead) in one embodiment of the present invention. 図５は、本発明の一実施形態におけるリード（第１〜第３リード）の概略構成を示す斜視図である。FIG. 5 is a perspective view showing a schematic configuration of leads (first to third leads) according to an embodiment of the present invention. 図６は、本発明の一実施形態におけるリード及び半導体素子搭載部の一部の構成を示す部分拡大平面図である。FIG. 6 is a partially enlarged plan view showing a partial configuration of the lead and the semiconductor element mounting portion in one embodiment of the present invention. 図７は、本発明の一実施形態に係るリードフレームの製造工程を示す切断端面図である。FIG. 7 is a cut end view showing a manufacturing process of a lead frame according to an embodiment of the present invention. 図８は、本発明の一実施形態における半導体装置の製造工程を示す切断端面図である。FIG. 8 is a cut end view showing the manufacturing process of the semiconductor device in one embodiment of the present invention. 図９は、本発明の他の実施形態におけるリードの先端部（その１）の概略構成を示す部分拡大平面図である。FIG. 9 is a partially enlarged plan view showing a schematic configuration of a tip portion (part 1) of a lead in another embodiment of the present invention. 図１０は、本発明の他の実施形態におけるリードの先端部（その２）の概略構成を示す部分拡大平面図である。FIG. 10 is a partially enlarged plan view showing a schematic configuration of the leading end portion (No. 2) of the lead in another embodiment of the present invention. 図１１は、従来のＱＦＮタイプの半導体装置の概略構成を示す平面図である。FIG. 11 is a plan view showing a schematic configuration of a conventional QFN type semiconductor device.

本発明の実施の形態を、図面を参照しながら説明する。
〔リードフレーム〕
図１は、本発明の一実施形態に係るリードフレームを示す、下面側から見た平面図であり、図２は、同実施形態に係るリードフレームを示す、図１におけるＡ−Ａ線切断端面図であり、図３は、同実施形態における複数のリード（第１〜第３リード）のうちの一のリードの概略構成を示す部分拡大平面図であり、図４は、同実施形態における第４リードの概略構成を示す部分拡大平面図であり、図５は、同実施形態におけるリード（第１〜第３リード）の概略構成を示す斜視図であり、図６は、同実施形態におけるリード（第１〜第４リード）及び半導体素子搭載部の一部の構成を示す部分拡大平面図である。 Embodiments of the present invention will be described with reference to the drawings.
〔Lead frame〕
1 is a plan view showing a lead frame according to an embodiment of the present invention as viewed from the lower surface side, and FIG. 2 is a cross-sectional view taken along line AA in FIG. 1 showing the lead frame according to the embodiment. FIG. 3 is a partially enlarged plan view showing a schematic configuration of one of a plurality of leads (first to third leads) in the same embodiment, and FIG. 4 is a first plan view in the same embodiment. FIG. 5 is a partially enlarged plan view showing a schematic configuration of four leads, FIG. 5 is a perspective view showing a schematic configuration of leads (first to third leads) in the embodiment, and FIG. 6 is a lead in the embodiment. FIG. 6 is a partial enlarged plan view showing a configuration of a part of (first to fourth leads) and a semiconductor element mounting portion.

図１〜５より明らかなように、本実施形態に係るリードフレーム１は、半導体素子が搭載される上面（搭載面）を有する略方形状の半導体素子搭載部２と、半導体素子搭載部２の周囲に、先端部を半導体素子搭載部２に対向させるようにして設けられてなる複数のリード３と、半導体素子搭載部２の四隅のそれぞれに連続し、当該半導体素子搭載部２を支持する吊りリード４とを備える。なお、本実施形態に係るリードフレーム１は、多面付けにより多数の半導体素子搭載部２を有し、各リード３は格子状に配置された複数のタイバー５により支持されているものであるが、図１及び図２においては１個の半導体素子搭載部２のみを示している。   As is apparent from FIGS. 1 to 5, the lead frame 1 according to this embodiment includes a substantially rectangular semiconductor element mounting portion 2 having an upper surface (mounting surface) on which a semiconductor element is mounted, and a semiconductor element mounting portion 2. A plurality of leads 3 that are provided in the periphery so as to face the semiconductor element mounting part 2 and the four corners of the semiconductor element mounting part 2 are continuous and support the semiconductor element mounting part 2. Lead 4 is provided. Note that the lead frame 1 according to the present embodiment has a large number of semiconductor element mounting portions 2 by multi-sided attachment, and each lead 3 is supported by a plurality of tie bars 5 arranged in a grid pattern. In FIG. 1 and FIG. 2, only one semiconductor element mounting portion 2 is shown.

半導体素子搭載部２は、肉厚部２１と、当該肉厚部２１の周縁に位置する肉薄部２２とを有し、４本の吊りリード４を介して枠部（図示せず）に連続している。肉薄部２２及び吊りリード４の厚さは、リードフレーム１における他の部分（肉厚部２１、後述するリード３の肉厚部３１１〜３４１）の厚さよりも薄く、好ましくは肉厚部２１の厚さの略半分である（図２参照）。かかる肉薄部２２の厚さは、多面付リードフレーム１を製造する際に用いられる基材の厚さにもよるが、通常５０〜１２０μｍ程度である。   The semiconductor element mounting portion 2 has a thick portion 21 and a thin portion 22 located on the periphery of the thick portion 21, and is continuous with a frame portion (not shown) via four suspension leads 4. ing. The thickness of the thin portion 22 and the suspension lead 4 is smaller than the thickness of other portions (thick portion 21, thick portions 311 to 341 of the lead 3 to be described later) in the lead frame 1, preferably the thick portion 21. It is approximately half the thickness (see FIG. 2). The thickness of the thin portion 22 is usually about 50 to 120 μm, although it depends on the thickness of the base material used when manufacturing the multifaceted lead frame 1.

リード３は、半導体素子搭載部２の各辺に沿ってそれぞれ並設されており、各吊りリード４に隣接する第１リード３１，３１と、各第１リード３１，３１に隣接する第２リード３２，３２と、各第２リード３２，３２に隣接する第３リード３３，３３と、第３リード３３，３３間に設けられている第４リード３４とを含む（図１参照）。なお、本実施形態においては、半導体素子搭載部２の各辺に沿ってそれぞれ７個（合計２８個）のリード３が並設されているが、リード３の数は半導体素子搭載部２の上面に搭載される半導体素子の端子数等に応じて適宜変更することができる。   The leads 3 are juxtaposed along each side of the semiconductor element mounting portion 2, and the first leads 31, 31 adjacent to the suspension leads 4 and the second leads adjacent to the first leads 31, 31. 32, 32, third leads 33, 33 adjacent to the second leads 32, 32, and a fourth lead 34 provided between the third leads 33, 33 (see FIG. 1). In the present embodiment, seven (3 in total) leads 3 are arranged in parallel along each side of the semiconductor element mounting portion 2, but the number of leads 3 is the upper surface of the semiconductor element mounting portion 2. It can be changed as appropriate according to the number of terminals of the semiconductor element mounted on the board.

第１リード３１は、第１リード３１に隣接する吊りリード４側に位置する第１側面３１ａ及び第１側面３１ａに対向する第２側面３１ｂを有する肉厚部３１１と、第１側面３１ａに連続する第１肉薄部３１２と、第２側面３１ｂに連続する第２肉薄部３１３とを有する（図３参照）。   The first lead 31 is continuous with the first side surface 31a and a thick portion 311 having a first side surface 31a located on the side of the suspension lead 4 adjacent to the first lead 31 and a second side surface 31b facing the first side surface 31a. The first thin portion 312 and the second thin portion 313 continuous with the second side surface 31b (see FIG. 3).

第２リード３２及び第３リード３３は、それぞれ半導体素子搭載部２の一辺に対向して並設されてなるリード３の並列方向端部側に位置する第１側面３２ａ，３３ａ及び当該リード３の並列方向中央部側に位置する第２側面３２ｂ，３３ｂを有する肉厚部３２１，３３１と、第１側面３２ａ，３３ａに連続する第１肉薄部３２２，３３２と、第２側面３２ｂ，３３ｂに連続する第２肉薄部３２３，３３３とを有する（図３参照）。   The second lead 32 and the third lead 33 are first side surfaces 32 a and 33 a located on the end side in the parallel direction of the lead 3 arranged in parallel to face one side of the semiconductor element mounting portion 2, and the lead 3. Consecutive to the thick portions 321 and 331 having the second side surfaces 32b and 33b located on the center side in the parallel direction, the first thin portions 322 and 332 continuing to the first side surfaces 32a and 33a, and the second side surfaces 32b and 33b. The second thin portions 323 and 333 are formed (see FIG. 3).

第４リード部３４は、隣接する第３リード部３３，３３側に位置する側面３４ａ，３４ａを有する肉厚部３４１と、両側面３４ａ，３４ａに連続する肉薄部３４２，３４２とを有する（図４参照）。   The fourth lead portion 34 includes a thick portion 341 having side surfaces 34a, 34a located on the side of the adjacent third lead portions 33, 33, and thin portions 342, 342 continuing to the side surfaces 34a, 34a (see FIG. 4).

なお、第１〜第４リード３１〜３４の肉厚部３１１〜３４１の上面３１ｃ〜３４ｃの所定の位置（図６において二点破線円で囲まれた領域）が、半導体素子搭載部２の上面に搭載される半導体素子の端子との間で電気的に接続するためのワイヤーが接続される位置（被ボンディング位置）ＢＰとなる。   A predetermined position (a region surrounded by a two-dot broken line circle in FIG. 6) of the upper surfaces 31c to 34c of the thick portions 311 to 341 of the first to fourth leads 31 to 34 is the upper surface of the semiconductor element mounting portion 2. This is a position (bonding position) BP to which a wire for electrical connection with a terminal of a semiconductor element mounted on the board is connected.

第１〜第３リード３１〜３３の第１肉薄部３１２〜３３２及び第２肉薄部３１３〜３３３、並びに第４リード３４の肉薄部３４２の厚さは、肉厚部３１１〜３４１の厚さよりも薄く、好ましくは肉厚部３１１〜３４１の厚さの略半分の厚さである。かかる第１肉薄部３１２〜３３２及び第２肉薄部３１３〜３３３、並びに肉薄部３４２の厚さは、リードフレーム１を製造する際に用いられる基材の厚さにもよるが、通常５０〜１２０μｍ程度である。   The first thin portions 312 to 332 and the second thin portions 313 to 333 of the first to third leads 31 to 33 and the thin portions 342 of the fourth lead 34 are thicker than the thick portions 311 to 341. It is thin, preferably about half the thickness of the thick portions 311 to 341. The thickness of the first thin part 312 to 332, the second thin part 313 to 333, and the thin part 342 depends on the thickness of the base material used when manufacturing the lead frame 1, but is usually 50 to 120 μm. Degree.

本実施形態に係るリードフレーム１の平面視において、第１〜第３リード３１〜３３に対向する半導体素子搭載部２の一辺に略平行な、第１〜第３リード３１〜３３の先端部を構成する辺部３１Ａ〜３３Ａの中点Ｐ１〜Ｐ３が、当該半導体素子搭載部２の一辺に略垂直な線分であって、第１〜第３リード３１〜３３の肉厚部３１１〜３３１の長手方向（リード３の並列方向に略直交する方向）及び幅方向（リード３の並列方向）の中心ＰC1〜ＰC3を通る線分Ｌ１〜Ｌ３よりもリード３の並列方向中央部側に位置するように、第１〜第３リード３１〜３３は構成されている（図３参照）。 In a plan view of the lead frame 1 according to the present embodiment, tip portions of the first to third leads 31 to 33 that are substantially parallel to one side of the semiconductor element mounting portion 2 facing the first to third leads 31 to 33 are shown. The midpoints P1 to P3 of the side portions 31A to 33A to be configured are line segments substantially perpendicular to one side of the semiconductor element mounting portion 2, and the thick portions 311 to 331 of the first to third leads 31 to 33 are included. The lead 3 is positioned closer to the center in the parallel direction of the lead 3 than the line segments L1 to L3 passing through the centers P C1 to P C3 in the longitudinal direction (direction substantially perpendicular to the parallel direction of the lead 3) and the width direction (parallel direction of the lead 3) Thus, the first to third leads 31 to 33 are configured (see FIG. 3).

具体的には、第１〜第３リード３１〜３３の第２肉薄部３１３〜３３３は、第２肉薄部３１３〜３３３を構成する辺部のうち、第１〜第３リード３１〜３３に対向する半導体素子搭載部２の一辺に略垂直な辺部３１３Ａ〜３３３Ａからリード３の並列方向中央部側に向かって略三角形状に突出する突出部３１４〜３３４を有する（図３及び図５参照）。   Specifically, the second thin portions 313 to 333 of the first to third leads 31 to 33 are opposed to the first to third leads 31 to 33 among the side portions constituting the second thin portions 313 to 333. Projecting portions 314 to 334 projecting in a substantially triangular shape from the side portions 313A to 333A substantially perpendicular to one side of the semiconductor element mounting portion 2 to the center side in the parallel direction of the lead 3 (see FIGS. 3 and 5) .

また、第１〜第３リード３１〜３３のそれぞれは、第１肉薄部３１２〜３３２の先端部側の角部のそれぞれ及び肉厚部３１１〜３３１の角部のそれぞれが、吊りリード４及び突出部３１４，３２４のそれぞれに沿って切り欠かれてなる切欠部３１５〜３３５を有する（図３及び図５参照）。   In addition, each of the first to third leads 31 to 33 includes the suspension lead 4 and the protrusions of the corners on the tip side of the first thin portions 312 to 332 and the corners of the thick portions 311 to 331, respectively. It has the notch parts 315-335 cut out along each of the parts 314,324 (refer FIG.3 and FIG.5).

さらに、第４リード３４は、肉薄部３４２，３４２の角部が、当該第４リード３４に隣接する２つの第３リード３３，３３の第２肉薄部３３３，３３３の突出部３３４，３３４に沿って切り欠かれてなる切欠部３４５，３４５を有する（図４参照）。   Further, the corners of the thin portions 342 and 342 of the fourth lead 34 are along the protruding portions 334 and 334 of the second thin portions 333 and 333 of the two third leads 33 and 33 adjacent to the fourth lead 34. And have cutout portions 345 and 345 that are cut out (see FIG. 4).

第１〜第３リード３１〜３３は、第１〜第３リード３１〜３３の先端部を構成する辺部３１Ａ〜３３Ａの中点Ｐ１〜Ｐ３と、第１〜第３リード３１〜３３の肉厚部３１１〜３３１の幅方向（リード３の並列方向）中心を通る線分Ｌ１〜Ｌ３との距離Ｄ１〜Ｄ３のうち、第１リード３１における当該距離Ｄ１が最も長く、リード３の並列方向中央部側に向かって漸減して、第３リード３３における当該距離Ｄ３が最も短くなるように構成されている。   The first to third leads 31 to 33 are the midpoints P1 to P3 of the side portions 31A to 33A constituting the tip portions of the first to third leads 31 to 33 and the meat of the first to third leads 31 to 33. Among the distances D1 to D3 with the line segments L1 to L3 passing through the center of the thick portions 311 to 331 in the width direction (parallel direction of the leads 3), the distance D1 in the first lead 31 is the longest, and the center in the parallel direction of the leads 3 The distance D3 in the third lead 33 is configured to be the shortest by gradually decreasing toward the portion side.

なお、第４リード３４は、第４リード３４の先端部を構成する辺部３４Ａの中点Ｐ４と、第４リード３４の肉厚部３４１の長手方向（リード３の並列方向に略直交する方向）及び幅方向（リード３の並列方向）の中心ＰC4を通る線分Ｌ４とが略一致するように構成されている。 The fourth lead 34 has a midpoint P4 of the side 34A constituting the tip of the fourth lead 34 and the longitudinal direction of the thick portion 341 of the fourth lead 34 (a direction substantially orthogonal to the parallel direction of the leads 3). ) And the line segment L4 passing through the center PC4 in the width direction (parallel direction of the leads 3).

本実施形態において、第１〜第３のリード３１〜３３における中点Ｐ１〜Ｐ３と線分Ｌ１〜Ｌ３との距離Ｄ１〜Ｄ３は、半導体素子搭載部２の上面に搭載される半導体素子における端子位置や端子ピッチ等に応じ、所定の位置検出機構を有するワイヤーボンディング装置により各リード３における被ボンディング位置が高精度に検出され得る程度に適宜設定することができる。特に、半導体装置における外部端子のファインピッチ化や半導体素子の小型化、さらには半導体素子搭載部２に複数の半導体素子が搭載されること等により、各リード３におけるワイヤーの引き回し角度（半導体素子搭載部２に搭載される半導体素子の端子と当該端子に接続すべきリード３の被ボンディング位置ＢＰを結ぶ線分の、リード３の長手方向に対するなす角度）が大きくなったり、各リード３の幅が狭くなったりすることがある。しかしながら、このような場合であっても、上記ワイヤーボンディング装置により各リード３における被ボンディング位置が高精度に検出され得るために、半導体素子搭載部２の中心ＰDPと、第１〜第４リード３１〜３４の肉厚部３１１〜３４１における長手方向及び幅方向の中心ＰC1〜ＰC4とを結ぶ線分Ｌ５が、第１〜第４リード３１〜３４の先端部を構成する辺部３１Ａ〜３４Ａに確実に交差するように、第１〜第４リード３１〜３４における中点Ｐ１〜Ｐ４と線分Ｌ１〜Ｌ４との距離Ｄ１〜Ｄ４を、余裕をもって設定してもよい（図６参照）。 In the present embodiment, the distances D1 to D3 between the midpoints P1 to P3 and the line segments L1 to L3 in the first to third leads 31 to 33 are terminals in the semiconductor element mounted on the upper surface of the semiconductor element mounting portion 2. Depending on the position, terminal pitch, etc., the position to be bonded on each lead 3 can be set appropriately to a degree that can be detected with high accuracy by a wire bonding apparatus having a predetermined position detection mechanism. In particular, the lead angle of the wire in each lead 3 (semiconductor element mounting) due to the fine pitch of the external terminals in the semiconductor device, the miniaturization of the semiconductor element, and the mounting of a plurality of semiconductor elements on the semiconductor element mounting portion 2. The angle of the line connecting the terminal of the semiconductor element mounted on the portion 2 and the bonding position BP of the lead 3 to be connected to the terminal with respect to the longitudinal direction of the lead 3), or the width of each lead 3 It may become narrower. However, even in such a case, since the position to be bonded in each lead 3 can be detected with high accuracy by the wire bonding apparatus, the center P DP of the semiconductor element mounting portion 2 and the first to fourth leads A line segment L5 connecting the longitudinal and width centers P C1 to P C4 in the thick portions 311 to 341 of the 31 to 34 is the side portions 31A to 31 that constitute the tip portions of the first to fourth leads 31 to 34. The distances D1 to D4 between the midpoints P1 to P4 and the line segments L1 to L4 in the first to fourth leads 31 to 34 may be set with a margin so as to surely cross 34A (see FIG. 6). .

上述したような構成を有する本実施形態に係るリードフレーム１によれば、第１〜第３リード３１〜３３の第２肉薄部３１３〜３３３に突出部３１４〜３３４が設けられ、第１〜第３リード３１〜３３の先端部を構成する辺部３１Ａ〜３３Ａの中点Ｐ１〜Ｐ３が、第１〜第３リード３１〜３３の肉厚部３１１〜３３１の幅方向（リード３の並列方向）中心を通る線分Ｌ１〜Ｌ３よりもリード３の並列方向中央部側に位置していることで、当該リードフレーム１を用いて半導体装置を製造する際に用いられるワイヤーボンディング装置が、半導体素子の端子から接続すべきリード３の方向に伸ばした線分を、リード３の先端部を構成する辺部３１Ａ〜３４Ａと交差した地点から所定の距離延伸させた位置を被ボンディング位置ＢＰとして検出する位置検出機構を有するものである場合、半導体素子の端子から接続すべきリード３の方向に伸ばした線分がリード３の先端部を構成する辺部３１Ａ〜３４Ａに確実に交差するため、各リード３の被ボンディング位置ＢＰを高精度で検出することができる。その結果として、当該ワイヤーボンディング装置を用いて各リード３の被ボンディング位置ＢＰに確実にワイヤーを接続することができる。   According to the lead frame 1 according to the present embodiment having the above-described configuration, the protruding portions 314 to 334 are provided on the second thin portions 313 to 333 of the first to third leads 31 to 33, and the first to first leads. The midpoints P1 to P3 of the side portions 31A to 33A constituting the tip portions of the three leads 31 to 33 are width directions of the thick portions 311 to 331 of the first to third leads 31 to 33 (parallel direction of the leads 3). The wire bonding apparatus used when manufacturing the semiconductor device using the lead frame 1 is located on the side in the parallel direction of the lead 3 with respect to the line segments L1 to L3 passing through the center, A position where a line segment extended from the terminal in the direction of the lead 3 to be connected is extended by a predetermined distance from a point intersecting the side portions 31A to 34A constituting the tip portion of the lead 3 is detected as a bonding position BP. In the case of having a position detection mechanism, the line segment extended in the direction of the lead 3 to be connected from the terminal of the semiconductor element surely intersects the side portions 31A to 34A constituting the tip portion of the lead 3, so that each lead 3 positions to be bonded BP can be detected with high accuracy. As a result, the wire can be reliably connected to the bonding position BP of each lead 3 using the wire bonding apparatus.

特に、半導体装置のファインピッチ化に伴いリード３のピッチが狭くなり（例えば、０．４０ｍｍ、０．３０ｍｍ等）、かつ半搭載素子搭載部２に搭載される半導体素子が小型化されるに従い、各リード３におけるワイヤーの引き回し角度が大きくなるとともに、リード３の幅が狭くなる。しかしながら、このような場合であっても、上記ワイヤーボンディング装置の位置検出機構により各リード３の被ボンディング位置ＢＰを高精度で検出することができ、各リード３の被ボンディング位置ＢＰに確実にワイヤーを接続することができる。   In particular, as the fine pitch of the semiconductor device is reduced, the pitch of the leads 3 is reduced (for example, 0.40 mm, 0.30 mm, etc.), and the semiconductor element mounted on the semi-mounted element mounting portion 2 is reduced in size. The wire routing angle in each lead 3 increases, and the width of the lead 3 decreases. However, even in such a case, the position to be bonded BP of each lead 3 can be detected with high accuracy by the position detection mechanism of the wire bonding apparatus, and the wire 3 is securely connected to the position to be bonded BP of each lead 3. Can be connected.

また、吊りリード４に沿って切欠部３１５が設けられているとともに、第２肉薄部３１３〜３３３の突出部３１４〜３３４に沿って切欠部３２５〜３４５が設けられていることで、吊りリード４と切欠部３１５とのピッチ、及び突出部３１４〜３３４と切欠部３２５〜３４５とのピッチを、エッチング加工等が可能な程度に設定することができ、リードフレーム１を容易に製造することができる。   Further, the notch portion 315 is provided along the suspension lead 4 and the notch portions 325 to 345 are provided along the protruding portions 314 to 334 of the second thin portions 313 to 333, so that the suspension lead 4 is provided. And the pitch between the protruding portions 314 to 334 and the notched portions 325 to 345 can be set to such an extent that etching can be performed, and the lead frame 1 can be easily manufactured. .

さらに、本実施形態に係るリードフレーム１を用いて半導体装置を製造する過程において、第１肉薄部３１２〜３３２、第２肉薄部３１３〜３３３及び肉薄部３４２，３４２の下方には封止樹脂が充填され、最終的に半導体素子ごとにダイシングされ、タイバー５から各リード３が切り離されることになるが、この場合において、これら各リード３が第１肉薄部３１２〜３３２、第２肉薄部３１３〜３３３及び肉薄部３４２，３４２を有することで、個片化された半導体装置において各リード３が下方に抜け落ちるのを防止することができる。   Further, in the process of manufacturing the semiconductor device using the lead frame 1 according to the present embodiment, a sealing resin is provided below the first thin portions 312 to 332, the second thin portions 313 to 333, and the thin portions 342 and 342. The lead 3 is filled and finally diced for each semiconductor element, and each lead 3 is separated from the tie bar 5. In this case, each lead 3 is divided into the first thin portion 312 to 332 and the second thin portion 313. By having the 333 and the thin portions 342 and 342, it is possible to prevent each lead 3 from falling down in the separated semiconductor device.

〔リードフレームの製造方法〕
上述した本実施形態に係るリードフレーム１の製造方法について説明する。
図７（ａ）〜（ｄ）は、本実施形態に係るリードフレーム１の製造工程を示す切断端面図（図１におけるＡ−Ａ線に相当する位置で切断した端面図）である。 [Lead frame manufacturing method]
A method for manufacturing the lead frame 1 according to the above-described embodiment will be described.
7A to 7D are cut end views (end views cut at a position corresponding to the line AA in FIG. 1) showing the manufacturing process of the lead frame 1 according to the present embodiment.

まず、導電性基板４０として、銅、銅合金、４２合金（Ｎｉ４１％のＦｅ合金）等の金属基板（厚み１００〜２５０μｍ）を用意する（図７（ａ）参照）。なお、導電性基板４０は、その両面（上面及び下面）に脱脂処理、洗浄処理等を施したものを用いるのが好ましい。   First, a metal substrate (thickness: 100 to 250 μm) such as copper, copper alloy, 42 alloy (Ni 41% Fe alloy) is prepared as the conductive substrate 40 (see FIG. 7A). In addition, it is preferable to use what the conductive substrate 40 gave the degreasing process, the washing process, etc. to the both surfaces (upper surface and lower surface).

次に、導電性基板４０の上面及び下面に感光性レジストを塗布し、乾燥させ、所望のフォトマスクを介して露光した後に現像してレジストパターン５１，５２を形成する（図７（ｂ）参照）。感光性レジストとしては、従来公知のものを用いることができる。なお、図７（ｂ）において、レジストパターン５１ａはリードフレーム１における半導体素子搭載部２の上面に相当する位置に、レジストパターン５１ｂはリードフレーム１におけるリード３の上面（肉厚部３１１〜３４１、並びに第１肉薄部３１２〜３３２、第２肉薄部３１３〜３３３及び肉薄部３４２，３４２の上面）に相当する位置に、レジストパターン５２はリードフレーム１における肉厚部２１の下面に相当する位置及び肉厚部３１１〜３４１の下面に相当する位置に形成されるものである。また、図示しないが、吊りリード４及びタイバー５の上面に相当する位置にもレジストパターンが形成されている。   Next, a photosensitive resist is applied to the upper and lower surfaces of the conductive substrate 40, dried, exposed through a desired photomask, and then developed to form resist patterns 51 and 52 (see FIG. 7B). ). A conventionally well-known thing can be used as a photosensitive resist. 7B, the resist pattern 51a is at a position corresponding to the upper surface of the semiconductor element mounting portion 2 in the lead frame 1, and the resist pattern 51b is the upper surface of the lead 3 in the lead frame 1 (thick portions 311 to 341, In addition, the resist pattern 52 has a position corresponding to the lower surface of the thick portion 21 in the lead frame 1 and a position corresponding to the first thin portions 312 to 332, the second thin portions 313 to 333, and the thin portions 342 and 342. It is formed at a position corresponding to the lower surface of the thick portions 311 to 341. Although not shown, resist patterns are also formed at positions corresponding to the upper surfaces of the suspension leads 4 and the tie bars 5.

続いて、レジストパターン５１，５２をマスクとして、エッチング液を用いて導電性基板４０にエッチング処理を施す（図７（ｃ）参照）。エッチング処理に用いるエッチング液は、導電性基板４０の材質に応じて適宜選択され得るものであり、例えば、導電性基板４０として銅基板を用いる場合、一般に塩化第二鉄水溶液をエッチング液として用い、導電性基板４０の両面（上面及び下面）からエッチング処理を施す。   Subsequently, using the resist patterns 51 and 52 as a mask, the conductive substrate 40 is etched using an etching solution (see FIG. 7C). The etching solution used for the etching process can be appropriately selected according to the material of the conductive substrate 40. For example, when a copper substrate is used as the conductive substrate 40, a ferric chloride aqueous solution is generally used as the etching solution, Etching is performed from both surfaces (upper surface and lower surface) of the conductive substrate 40.

このとき、導電性基板４０において、リードフレーム１における半導体素子搭載部２の肉薄部２２の下面に相当する位置、第１肉薄部３１２〜３３２、第２肉薄部３１３〜３３３及び肉薄部３４２，３４２の下面に相当する位置、吊りリード４の下面に相当する位置、並びにタイバー５の下面に相当する位置には、レジストパターンが形成されていないため、これらの部分は下面側から切り欠かれた状態、すなわちハーフエッチングされることになる。これにより、半導体素子搭載部２の肉厚部２１及びリード３の肉厚部３１１〜３４１の厚さの略半分の厚さを有する半導体素子搭載部２の肉薄部２２、リード３の第１肉薄部３１２〜３３２、第２肉薄部３１３〜３３３及び肉薄部３４２，３４２、吊りリード４、並びにタイバー５を形成することができる。   At this time, in the conductive substrate 40, the position corresponding to the lower surface of the thin portion 22 of the semiconductor element mounting portion 2 in the lead frame 1, the first thin portions 312 to 332, the second thin portions 313 to 333, and the thin portions 342 and 342. Since the resist pattern is not formed at the position corresponding to the lower surface of the wire, the position corresponding to the lower surface of the suspension lead 4, and the position corresponding to the lower surface of the tie bar 5, these portions are notched from the lower surface side. That is, half etching is performed. Thereby, the thin part 22 of the semiconductor element mounting part 2 and the first thin part of the lead 3 having a thickness approximately half the thickness of the thick part 21 of the semiconductor element mounting part 2 and the thick parts 311 to 341 of the lead 3. The portions 312 to 332, the second thin portions 313 to 333, the thin portions 342 and 342, the suspension lead 4, and the tie bar 5 can be formed.

最後に、導電性基板４０の両面（上面及び下面）に残存するレジストパターン５１，５２を剥離して除去する（図７（ｄ）参照）。これにより、本実施形態に係るリードフレーム１を製造することができる。   Finally, the resist patterns 51 and 52 remaining on both surfaces (upper surface and lower surface) of the conductive substrate 40 are peeled and removed (see FIG. 7D). Thereby, the lead frame 1 according to the present embodiment can be manufactured.

〔半導体装置の製造方法〕
本発明の一実施形態における半導体装置の製造方法について説明する。
図８（ａ）〜（ｅ）は、本発明の一実施形態における半導体装置の製造工程を示す断面図である。 [Method of Manufacturing Semiconductor Device]
A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described.
8A to 8E are cross-sectional views illustrating the manufacturing steps of the semiconductor device according to one embodiment of the present invention.

まず、図７（ａ）〜（ｄ）に示す工程により作製されたリードフレーム１を準備し、当該リードフレーム１の半導体素子搭載部２の上面に、ダイボンド材（図示せず）等により半導体素子１１を固着する（図８（ａ）参照）。   First, a lead frame 1 manufactured by the steps shown in FIGS. 7A to 7D is prepared, and a semiconductor element is formed on the upper surface of the semiconductor element mounting portion 2 of the lead frame 1 by using a die bond material (not shown) or the like. 11 is fixed (see FIG. 8A).

次に、半導体素子搭載部２に半導体素子１１が搭載されたリードフレーム１を、ワイヤーボンディング装置のステージ上に載置し、当該ワイヤーボンディング装置を用いて、半導体素子１１の端子１１ａにワイヤー１２の一端部を接続する（図８（ｂ））。なお、当該ワイヤーボンディング装置は、半導体素子１１の端子１１ａから接続すべきリード３の方向に伸ばした線分を、リード３の先端部を構成する辺部３１Ａ〜３４Ａと交差した地点から所定の距離延伸させた位置を被ボンディング位置ＢＰとして検出する位置検出機構を有するものである。   Next, the lead frame 1 on which the semiconductor element 11 is mounted on the semiconductor element mounting portion 2 is placed on the stage of the wire bonding apparatus, and the wire 12 is connected to the terminal 11a of the semiconductor element 11 using the wire bonding apparatus. One end is connected (FIG. 8B). The wire bonding apparatus has a predetermined distance from a point where a line segment extending in the direction of the lead 3 to be connected from the terminal 11 a of the semiconductor element 11 intersects the side portions 31 </ b> A to 34 </ b> A constituting the tip portion of the lead 3. It has a position detection mechanism for detecting the stretched position as a bonding position BP.

続いて、当該ワイヤーボンディング装置の位置検出機構により、各リード３の肉厚部３１１〜３４１の上面の被ボンディング位置ＢＰを検出し、当該被ボンディング位置ＢＰにワイヤー１２の他端部を接続する（図８（ｃ））。   Then, the position detection mechanism of the wire bonding apparatus detects the bonding positions BP on the upper surfaces of the thick portions 311 to 341 of the leads 3 and connects the other end of the wire 12 to the bonding positions BP ( FIG. 8 (c)).

このとき、リードフレーム１の第１〜第３リード３１〜３３の第２肉薄部３１３〜３３３に突出部３１４〜３３４が設けられ、第１〜第３リード３１〜３３の先端部を構成する辺部３１Ａ〜３３Ａの中点Ｐ１〜Ｐ３が、第１〜第３リード３１〜３３の肉厚部３１１〜３３１の幅方向（リード３の並列方向）中心を通る線分Ｌ１〜Ｌ３よりもリード３の並列方向中央部側に位置していることで、半導体素子１１の端子１１ａから接続すべきリード３の方向に伸ばした線分がリード３の先端部を構成する辺部３１Ａ〜３４Ａに確実に交差するため、各リード３の被ボンディング位置ＢＰを高精度で検出することができる。その結果として、当該ワイヤーボンディング装置を用いて各リード３の被ボンディング位置ＢＰに確実にワイヤーを接続することができ、ワイヤーボンディング装置における被ボンディング位置ＢＰの検出誤差によりワイヤーの接続不良が生じるのを防止することができる。   At this time, the protrusions 314 to 334 are provided on the second thin portions 313 to 333 of the first to third leads 31 to 33 of the lead frame 1, and the sides constituting the tip portions of the first to third leads 31 to 33 are provided. Leads 3 rather than line segments L1 to L3 in which the midpoints P1 to P3 of the portions 31A to 33A pass through the centers of the thick portions 311 to 331 of the first to third leads 31 to 33 in the width direction (parallel direction of the leads 3). Since the line segment extended in the direction of the lead 3 to be connected from the terminal 11a of the semiconductor element 11 is surely placed on the side portions 31A to 34A constituting the tip portion of the lead 3. Since they intersect, the bonding position BP of each lead 3 can be detected with high accuracy. As a result, it is possible to reliably connect a wire to the bonding position BP of each lead 3 using the wire bonding apparatus, and it is possible to cause a poor connection of the wire due to a detection error of the bonding position BP in the wire bonding apparatus. Can be prevented.

このようにして、半導体素子１１におけるすべての接続すべき端子１１ａと各リード３とをワイヤー１２により接続した後、当該リードフレーム１を成形金型内に収容し、各リード３の肉厚部３１１〜３４１の下面を外部に露出させるようにして、半導体素子１１、半導体素子搭載部２、リード３、吊りリード４及びワイヤー１２を封止樹脂１３により封止する（図８（ｄ）参照）。   In this way, after all the terminals 11a to be connected in the semiconductor element 11 and the respective leads 3 are connected by the wires 12, the lead frame 1 is accommodated in the molding die, and the thick portions 311 of the respective leads 3 are accommodated. The lower surface of .about.341 is exposed to the outside, and the semiconductor element 11, the semiconductor element mounting portion 2, the lead 3, the suspension lead 4 and the wire 12 are sealed with the sealing resin 13 (see FIG. 8D).

続いて、封止樹脂１３により封止されたリードフレーム１を成形金型から取り出し、肉厚部３１１〜３４１におけるリード３の先端部に対向する面を外部に露出させるようにして、当該肉厚部３１１〜３４１と吊りリード４とを切断し、半導体装置１０ごとに分離する。具体的には、半導体素子１１ごとにタイバー５に沿ってダイシングすることにより、各リード３の肉厚部３１１〜３４１及び各吊りリード４を切断し、タイバー５を除去する。このようにして、半導体素子搭載部２と、半導体素子搭載部２の上面に搭載された半導体素子１１と、半導体素子搭載部２と電気的に独立するようにして当該半導体素子搭載部２の周囲に設けられてなる複数の外部端子３０と、半導体素子１１の各端子１１ａと各外部端子３０とを電気的に接続するワイヤー１２と、外部端子３０の下面及び先端部に対向する側面を外部に露出させるようにして、半導体素子搭載部２、各外部端子３０、吊りリード４、半導体素子１１及びワイヤー１２を封止する封止樹脂１３とを備える半導体装置１０を得ることができる（図８（ｅ）参照）。   Subsequently, the lead frame 1 sealed with the sealing resin 13 is taken out from the molding die, and the thickness of the thick portions 311 to 341 facing the tip portion of the lead 3 is exposed to the outside. The parts 311 to 341 and the suspension leads 4 are cut and separated for each semiconductor device 10. Specifically, dicing along the tie bar 5 for each semiconductor element 11 cuts the thick portions 311 to 341 and the suspension leads 4 of each lead 3 and removes the tie bar 5. In this manner, the semiconductor element mounting portion 2, the semiconductor element 11 mounted on the upper surface of the semiconductor element mounting portion 2, and the periphery of the semiconductor element mounting portion 2 so as to be electrically independent of the semiconductor element mounting portion 2. A plurality of external terminals 30, the wires 12 that electrically connect the terminals 11 a and the external terminals 30 of the semiconductor element 11, and the side surfaces of the external terminals 30 that face the lower surface and the front end portion of the external terminals 30. The semiconductor device 10 including the semiconductor element mounting portion 2, each external terminal 30, the suspension lead 4, the semiconductor element 11, and the sealing resin 13 for sealing the wire 12 can be obtained so as to be exposed (FIG. 8 ( e)).

以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。   The embodiment described above is described for facilitating understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.

上記実施形態においては、各リード３の側面３１ａ〜３３ａ，３１ｂ〜３３ｂ，３４ａに肉薄部３１２〜３３２，３１３〜３３３，３４２が設けられているが、本発明はこのような態様に限定されるものではなく、例えば、図９（ａ）及び（ｂ）に示すように、各リード３の先端部に先端側肉薄部３１６〜３４６が設けられていてもよい。このような態様とすることで、切欠部３１５〜３３５により切り欠かれる肉厚部３１１〜３３１の面積を小さくすることができる。言い換えれば、かかる態様のリードフレームを用いて製造された半導体装置において、外部に露出する外部端子（リードフレームにおけるリード３の肉厚部３１１〜３４１に相当）の露出面積を大きくすることができる。その結果として、当該半導体装置と、それが搭載されるプリント基板等とをより良好に接続することができる。   In the said embodiment, although the thin parts 312-332,313-333,342 are provided in the side surfaces 31a-33a, 31b-33b, 34a of each lead | read | reed 3, this invention is limited to such an aspect. For example, as shown in FIGS. 9A and 9B, tip-side thin portions 316 to 346 may be provided at the tip portion of each lead 3. By setting it as such an aspect, the area of the thick parts 311-331 notched by the notch parts 315-335 can be made small. In other words, in a semiconductor device manufactured using such a lead frame, the exposed area of external terminals exposed to the outside (corresponding to the thick portions 311 to 341 of the lead 3 in the lead frame) can be increased. As a result, the semiconductor device and a printed board or the like on which the semiconductor device is mounted can be connected better.

上記実施形態においては、各リード３の肉厚部３１１〜３４１の先端部が、対向する半導体素子搭載部２の一辺と略平行な辺部３１Ａ〜３４Ａにより構成されているが、本発明はこのような態様に限定されるものではなく、図１０（ａ）及び（ｂ）に示すように、肉厚部３１１〜３４１がその先端部に向かって突出する曲線状（Ｒ状、平面視略Ｕ字状）に構成されていてもよい。   In the said embodiment, although the front-end | tip part of the thick parts 311 to 341 of each lead 3 is comprised by side part 31A-34A substantially parallel to one side of the semiconductor element mounting part 2 which opposes, this invention is this. It is not limited to such an embodiment, and as shown in FIGS. 10A and 10B, the thick portions 311 to 341 protrude toward the tip portion (R shape, substantially U in plan view). (Character shape).

上記実施形態においては、半導体素子搭載部２の各辺に対向するリード３が奇数個（７個）であるが、本発明はこのような態様に限定されるものではなく、当該リード３が偶数個であってもよい。この場合において、隣り合う吊りリード４間に並設されているリード３は、吊りリード４の最近傍に位置する第１リードから、リード３の並列方向中央部に位置する２つの第ｎリード（ｎは２以上の整数である）までを含むようにすればよい。そして、第ｎ−１リード側に位置する第ｎリードの肉薄部は、第ｎ−１リードの突出部に沿って切り欠かれてなる切欠部を有し、第ｎリードにおいて相互に対向する肉薄部は、突出部を有さずに、当該肉薄部を構成する辺部のうちの半導体素子搭載部２の一辺に略垂直な辺部がリード部３の並列方向中央部側に突出することなく第ｎリードの先端部まで延伸していればよい。   In the above embodiment, the number of leads 3 facing each side of the semiconductor element mounting portion 2 is an odd number (seven). However, the present invention is not limited to such an embodiment, and the number of leads 3 is an even number. It may be individual. In this case, the lead 3 arranged in parallel between the adjacent suspension leads 4 is changed from the first lead located closest to the suspension lead 4 to the two nth leads ( n is an integer greater than or equal to 2). The thin part of the nth lead located on the n-1st lead side has a cutout part cut out along the protruding part of the n-1st lead, and the thinned parts facing each other in the nth lead. The portion does not have a protruding portion, and a side portion substantially perpendicular to one side of the semiconductor element mounting portion 2 among the side portions constituting the thin portion does not protrude toward the central portion side of the lead portion 3 in the parallel direction. It only needs to extend to the tip of the nth lead.

上記実施形態においては、半導体素子搭載部２は肉厚部２１とその周縁に下面側からのハーフエッチング加工が施されてなる肉薄部２２とを有するが、本発明はこのような態様に限定されるものではなく、半導体素子搭載部２全体がリードフレーム１における他の部分（後述するリード３の肉薄部３１１〜３４１）の厚さよりも薄いものであってもよいし、半導体素子搭載部２全体がリード３の肉厚部３１１〜３４１と略同一の厚さを有するものであってもよい。   In the above-described embodiment, the semiconductor element mounting portion 2 has the thick portion 21 and the thin portion 22 having a peripheral portion subjected to half etching from the lower surface side, but the present invention is limited to such a mode. Instead, the entire semiconductor element mounting portion 2 may be thinner than other portions (thin portions 311 to 341 of the lead 3 to be described later) in the lead frame 1 or the entire semiconductor element mounting portion 2. May have substantially the same thickness as the thick portions 311 to 341 of the lead 3.

上記実施形態においては、第２〜第４リード３２〜３４は、隣接するリード３の突出部３１４〜３３４に沿って切り欠けられてなる切欠部３２５〜３４５を有しているが、本発明はこのような態様に限定されるものではなく、各リード３のピッチ（突出部３１４〜３３４の角部と隣接するリード３の角部との間隔）が、金属板にエッチング加工処理等を施してリードフレーム１を製造する際に、当該エッチング加工処理が可能な程度のものである場合には、第２〜第４リード３２〜３４は、切欠部３２５〜３４５を有していなくてもよいし、少なくとも第２リード３２には切欠部３２５が設けられていてもよい。   In the said embodiment, although the 2nd-4th leads 32-34 have the notch parts 325-345 cut | disconnected along the protrusion parts 314-334 of the adjacent lead 3, this invention is The pitch of each lead 3 (interval between the corners of the protrusions 314 to 334 and the corners of the adjacent leads 3) is not limited to such an embodiment, and the metal plate is subjected to etching processing or the like. When manufacturing the lead frame 1, the second to fourth leads 32 to 34 may not have the notches 325 to 345 when the etching process is possible. At least the second lead 32 may be provided with a notch 325.

上記実施形態においては、第１〜第３リード３１〜３３の突出部３１４〜３３４は、リードフレーム１の平面視において略三角形状を有するものであるが、本発明はこのような態様に限定されるものではなく、例えば、当該突出部は、リードフレームの平面視において略方形状を有するものであってもよい。この場合において、少なくとも第１リード３１以外のリード（第２〜第４リード３２〜３４）における切欠部の形状が、当該突出部の形状に対応した鉤状であるのが好ましい。   In the above embodiment, the protrusions 314 to 334 of the first to third leads 31 to 33 have a substantially triangular shape in plan view of the lead frame 1, but the present invention is limited to such an aspect. For example, the projecting portion may have a substantially rectangular shape in plan view of the lead frame. In this case, it is preferable that the shape of the notch in at least the leads (second to fourth leads 32 to 34) other than the first lead 31 is a hook shape corresponding to the shape of the protruding portion.

本発明は、ＱＦＮタイプ等のような樹脂封止型半導体装置を製造するためのリードフレームとして有用である。   The present invention is useful as a lead frame for manufacturing a resin-encapsulated semiconductor device such as a QFN type.

１…リードフレーム
２…半導体素子搭載部
３…リード
３１〜３４…第１〜第４リード
３１１〜３４１…肉厚部
３１２〜３３２…第１肉薄部
３１３〜３３３…第２肉薄部
３４２…肉薄部
３１４〜３３４…突出部
３１５〜３４５…切欠部
３１６〜３４６…先端側肉薄部
３１Ａ〜３４Ａ…辺部
Ｐ１〜Ｐ４…中点
Ｌ１〜Ｌ４…線分
４…吊りリード
１１…半導体素子
１１ａ…端子
１２…ワイヤー
１３…封止樹脂
３０…外部端子 DESCRIPTION OF SYMBOLS 1 ... Lead frame 2 ... Semiconductor element mounting part 3 ... Lead 31-34 ... 1st-4th lead 311-341 ... Thick part 312-332 ... 1st thin part 313-333 ... 2nd thin part 342 ... Thin part 314 to 334... Projection portion 315 to 345... Notch portion 316 to 346... Thin end portion on the tip side 31 A to 34 A. Side portion P 1 to P 4 ... Middle point L 1 to L 4. ... Wire 13 ... Sealing resin 30 ... External terminal

Claims (9)

半導体装置を製造するために用いられるリードフレームであって、
上面に半導体素子が搭載される略方形状の半導体素子搭載部と、
前記半導体素子搭載部を支持する複数の吊りリードと、
前記半導体素子搭載部に先端部を対向させ、かつ前記半導体素子搭載部を取り囲むようにして、隣り合う前記吊りリード間のそれぞれに並設されてなる複数のリードと
を備え、
前記複数のリードは、前記吊りリードの最近傍の位置に設けられてなる第１リードと、当該第１リードよりも前記吊りリードから離れた位置に設けられてなる第２〜第ｎリード（ｎは２以上の整数である）とを含み、
前記第１リードは、前記第１リードに隣接する前記吊りリード側に位置する第１側面及び当該第１側面に対向する第２側面を有する肉厚部と、前記肉厚部の第１側面に連続し、前記肉厚部よりも厚さの薄い第１肉薄部と、前記第２側面に連続し、前記肉厚部よりも厚さの薄い第２肉薄部とを有し、
前記リードフレームの平面視において、前記第１リードに対向する前記半導体素子搭載部の一辺に略平行な当該第１リードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第１リードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とするリードフレーム。 A lead frame used for manufacturing a semiconductor device,
A substantially rectangular semiconductor element mounting portion on which the semiconductor element is mounted on the upper surface;
A plurality of suspension leads for supporting the semiconductor element mounting portion;
A plurality of leads arranged in parallel between each of the adjacent suspension leads so as to face the semiconductor element mounting portion and to surround the semiconductor element mounting portion;
The plurality of leads include a first lead provided at a position closest to the suspension lead, and second to n-th leads (n) provided at positions farther from the suspension lead than the first lead. Is an integer greater than or equal to 2),
The first lead includes a thick side portion having a first side surface located on the side of the suspension lead adjacent to the first lead and a second side surface facing the first side surface, and a first side surface of the thick portion. A first thin portion that is continuous and thinner than the thick portion, and a second thin portion that is continuous with the second side surface and is thinner than the thick portion,
In the plan view of the lead frame, the center of the side portion constituting the tip portion of the first lead that is substantially parallel to one side of the semiconductor element mounting portion facing the first lead is on one side of the semiconductor element mounting portion. It is a substantially vertical line segment, and is positioned closer to the center side in the parallel direction of the plurality of leads than a line segment passing through the center of the thick portion of the first lead in the parallel direction of the plurality of leads. Lead frame characterized by. 前記リードフレームの平面視において、前記第１リードは、前記第１リードの第２肉薄部を構成する辺部のうちの前記第１リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部を有することを特徴とする請求項１に記載のリードフレーム。   In the plan view of the lead frame, the first lead is a side that is substantially perpendicular to one side of the semiconductor element mounting portion that faces the first lead among the side portions that constitute the second thin portion of the first lead. 2. The lead frame according to claim 1, further comprising a protruding portion that protrudes from a portion toward a parallel central portion of the plurality of leads. 少なくとも前記第１リードの第１肉薄部は、当該第１肉薄部における先端部の角部が前記吊りリードに沿って切り欠かれてなる切欠部を有することを特徴とする請求項１又は２に記載のリードフレーム。   At least the first thin portion of the first lead has a cutout portion formed by cutting a corner portion of a tip portion of the first thin portion along the suspension lead. The described lead frame. 前記第２〜第ｎリードは、前記リードフレームの厚さ方向に略平行であり、かつ当該第２〜第ｎリードに対向する前記半導体素子搭載部の一辺に略垂直な２つの側面を有する肉厚部と、前記肉厚部の両側面のそれぞれに連続し、前記肉厚部よりも厚さの薄い肉薄部とを有し、
前記リードフレームの平面視において、前記第２〜第ｎリードに対向する前記半導体素子搭載部の一辺に略平行な当該第２〜第ｎリードの先端部を構成する辺部の中心が、当該半導体素子搭載部の一辺に略垂直な線分であって、前記複数のリードの並列方向における当該第２〜第ｎリードの肉厚部の中心を通る線分よりも、前記複数のリードの並列方向中央部側に位置していることを特徴とする請求項１〜３のいずれかに記載のリードフレーム。 The second to nth leads have two side faces that are substantially parallel to the thickness direction of the lead frame and substantially perpendicular to one side of the semiconductor element mounting portion that faces the second to nth leads. A thick portion, and continuous with each of both side surfaces of the thick portion, and a thin portion having a thickness smaller than the thick portion,
In the plan view of the lead frame, the center of the side part constituting the tip part of the second to nth leads that is substantially parallel to one side of the semiconductor element mounting part that faces the second to nth leads is the semiconductor. A line segment that is substantially perpendicular to one side of the element mounting portion and that is parallel to the plurality of leads rather than a line segment that passes through the center of the thick portion of the second to nth leads in the parallel direction of the plurality of leads. The lead frame according to any one of claims 1 to 3, wherein the lead frame is located on the center side. 前記第２〜第ｎリードのそれぞれの先端部を構成する辺部の中心と、前記第２〜第ｎリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記第１リードの先端部を構成する辺部の中心と、前記第１リードの肉厚部の中心を通る線分との間の距離よりも短いことを特徴とする請求項４に記載のリードフレーム。   Each distance between the center of the side part constituting the tip of each of the second to nth leads and the line segment passing through the center of the thick part of each of the second to nth leads is 5. The lead frame according to claim 4, wherein the distance is shorter than a distance between a center of a side portion constituting a tip portion of one lead and a line segment passing through a center of a thick portion of the first lead. 前記第２〜第ｎリードのそれぞれの先端部を構成する辺部の中心と、前記第２〜第ｎリードのそれぞれの肉厚部の中心を通る線分との間の各距離は、前記複数のリードの並列方向中央部側に向かって漸減していることを特徴とする請求項５に記載のリードフレーム。   Each distance between the center of the side part constituting the tip of each of the second to n-th leads and the line segment passing through the center of the thick part of each of the second to n-th leads is the plurality The lead frame according to claim 5, wherein the lead frame gradually decreases toward the center in the parallel direction of the lead. 前記第２リードは、前記第１リードに隣接しており、
少なくとも前記第２リードは、前記第１リード側に位置する一の肉薄部の角部が切り欠かれてなる切欠部と、他の肉薄部を構成する辺部のうちの前記第２リードに対向する前記半導体素子搭載部の一辺に略垂直な辺部から前記複数のリードの並列方向中央部側に向かって突出する突出部とを有することを特徴とする請求項４〜６のいずれかに記載のリードフレーム。 The second lead is adjacent to the first lead;
At least the second lead is opposed to the second lead among the notches formed by cutting out the corners of one thin portion located on the first lead side and the side portions constituting the other thin portions. 7. A projecting portion that projects from a side portion substantially perpendicular to one side of the semiconductor element mounting portion to the center side in the parallel direction of the plurality of leads. Lead frame. 前記複数のリードの先端部には、前記半導体素子搭載部に対向し、厚さの薄い先端側肉薄部が設けられてなることを特徴とする請求項１〜７のいずれかに記載のリードフレーム。   The lead frame according to any one of claims 1 to 7, wherein a tip end side thin portion having a small thickness is provided at a tip portion of the plurality of leads so as to face the semiconductor element mounting portion. . 請求項１〜８のいずれかに記載のリードフレームの前記半導体素子搭載部の上面に搭載された半導体素子の複数の端子のそれぞれと前記複数のリードのそれぞれとを接続するワイヤーの一端部を、前記複数のリードの上面のそれぞれにワイヤーボンディング装置を用いて接続する接続工程を含み、
前記ワイヤーボンディング装置は、前記ワイヤーの一端部を接続すべき前記リードに向かって前記半導体素子の端子から伸ばした線分が、前記リードに対向する前記半導体素子搭載部の一辺に略平行な当該リードの先端部を構成する辺部と交差する点から所定の距離延伸させた地点を被ボンディング位置として検出する位置検出機構を有することを特徴とする半導体装置の製造方法。 One end portion of a wire connecting each of the plurality of terminals of the semiconductor element mounted on the upper surface of the semiconductor element mounting portion of the lead frame according to any one of claims 1 to 8 and each of the plurality of leads, Including a connection step of connecting to each of the upper surfaces of the plurality of leads using a wire bonding apparatus;
In the wire bonding apparatus, a lead extending from a terminal of the semiconductor element toward the lead to which one end of the wire is connected is substantially parallel to one side of the semiconductor element mounting portion facing the lead. A method for manufacturing a semiconductor device, comprising: a position detection mechanism that detects a point extended by a predetermined distance from a point that intersects a side part that constitutes the tip part of the tip part as a position to be bonded.
JP2011285504A 2011-12-27 2011-12-27 Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device Active JP5817513B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011285504A JP5817513B2 (en) 2011-12-27 2011-12-27 Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011285504A JP5817513B2 (en) 2011-12-27 2011-12-27 Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2013135132A true JP2013135132A (en) 2013-07-08
JP5817513B2 JP5817513B2 (en) 2015-11-18

Family

ID=48911626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011285504A Active JP5817513B2 (en) 2011-12-27 2011-12-27 Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5817513B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153543U (en) * 1984-03-23 1985-10-12 九州日本電気株式会社 Lead frame for semiconductor devices
JPS6450432A (en) * 1987-08-20 1989-02-27 Fujitsu Ltd Method for recognizing bonding position of lead frame in wire bonder
JPH08313213A (en) * 1995-05-23 1996-11-29 Rohm Co Ltd Method and equipment for positioning wire bonding point
JP2004022725A (en) * 2002-06-14 2004-01-22 Renesas Technology Corp Semiconductor device
US20050212116A1 (en) * 2004-03-23 2005-09-29 Renesas Technology Corp. Semiconductor device
JP2011517113A (en) * 2008-04-08 2011-05-26 フリースケール セミコンダクター インコーポレイテッド Lead frame for packaged electronic devices with improved molding adhesion

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153543U (en) * 1984-03-23 1985-10-12 九州日本電気株式会社 Lead frame for semiconductor devices
JPS6450432A (en) * 1987-08-20 1989-02-27 Fujitsu Ltd Method for recognizing bonding position of lead frame in wire bonder
JPH08313213A (en) * 1995-05-23 1996-11-29 Rohm Co Ltd Method and equipment for positioning wire bonding point
JP2004022725A (en) * 2002-06-14 2004-01-22 Renesas Technology Corp Semiconductor device
US20050212116A1 (en) * 2004-03-23 2005-09-29 Renesas Technology Corp. Semiconductor device
JP2005276890A (en) * 2004-03-23 2005-10-06 Renesas Technology Corp Semiconductor device and its manufacturing method
JP2011517113A (en) * 2008-04-08 2011-05-26 フリースケール セミコンダクター インコーポレイテッド Lead frame for packaged electronic devices with improved molding adhesion

Also Published As

Publication number Publication date
JP5817513B2 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
JP4091050B2 (en) Manufacturing method of semiconductor device
JP7044142B2 (en) Lead frame and its manufacturing method
JP7174363B2 (en) Lead frames and semiconductor equipment
JP7193284B2 (en) Lead frame and lead frame manufacturing method
JP6028454B2 (en) Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device
JP2008227410A (en) Semiconductor device and manufacturing method of the same
JP5817513B2 (en) Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device
JP4215814B2 (en) Manufacturing method of semiconductor device
JP6911377B2 (en) Lead frames and semiconductor devices
JP5870681B2 (en) Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device
JP6788825B2 (en) Lead frames and semiconductor devices
JP7380750B2 (en) Lead frames and semiconductor devices
JP2012253234A (en) Lead frame substrate for led element, and light emission element
JP7081702B2 (en) Lead frames and semiconductor devices
JP2014033061A (en) Lead frame
JP5884506B2 (en) Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device
JP2012182179A (en) Lead frame substrate for led element and light emitting element
JP7249533B2 (en) Manufacturing method of lead frame and semiconductor device
JP6842649B2 (en) Lead frames and semiconductor devices
JP3884552B2 (en) Semiconductor device, circuit member used therefor, and method for manufacturing semiconductor device
JP7061278B2 (en) Lead frames and semiconductor devices
JP2023092969A (en) Lead frame and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP6421478B2 (en) Lead frame for semiconductor device and resin-encapsulated semiconductor device
JP2017034274A (en) Polygonal lead frame, lead frame and semiconductor device
JP2005260270A (en) Resin-sealed semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5817513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150