JP2014033061A - Lead frame - Google Patents
Lead frame Download PDFInfo
- Publication number
- JP2014033061A JP2014033061A JP2012172500A JP2012172500A JP2014033061A JP 2014033061 A JP2014033061 A JP 2014033061A JP 2012172500 A JP2012172500 A JP 2012172500A JP 2012172500 A JP2012172500 A JP 2012172500A JP 2014033061 A JP2014033061 A JP 2014033061A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner lead
- lead frame
- bending
- frame according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、リードフレームに関し、詳しくは半導体の一形態であるQFN型パッケージに供されるリードフレームに関するものである。 The present invention relates to a lead frame, and more particularly to a lead frame used in a QFN type package which is one form of a semiconductor.
リードフレームを製造するにあたっては、所定素材からなる薄い金属板をリードフレーム用材とし、これをエッチング手法を用いて加工しており、半導体チップが載置されるダイパッド部、このダイパッド部を囲むように配置されるインナーリード、このインナーリードに連続する電極端子部などを得るために、所定の形成パターンでレジスト剤を前記用材に施し、この後エッチング液によって不要部分を除去してリードフレームが得られている。 When manufacturing a lead frame, a thin metal plate made of a predetermined material is used as a lead frame material, which is processed using an etching technique, so that a die pad portion on which a semiconductor chip is placed and the die pad portion are surrounded. In order to obtain an inner lead to be disposed, an electrode terminal portion continuous with the inner lead, etc., a resist agent is applied to the material in a predetermined formation pattern, and then an unnecessary portion is removed with an etching solution to obtain a lead frame. ing.
昨今、リードフレームが超多ピンの半導体装置に対応できるようにとの要望を受けて、インナーリードのピッチを詰めてインナーリードの本数が多くなるようにとの試みがなされている。 In recent years, in response to a demand for the lead frame to be compatible with a super multi-pin semiconductor device, attempts have been made to increase the number of inner leads by reducing the pitch of the inner leads.
このようにインナーリードのピッチが小さいリードフレームを製造する場合には、用材のインナーリード形成部に対して、上下にパターン形成用のレジスト剤を施し、これをエッチングしてインナーリード部を得るようにしている。 When manufacturing a lead frame with a small inner lead pitch in this way, a resist agent for pattern formation is applied to the inner lead forming portion of the material up and down, and this is etched to obtain the inner lead portion. I have to.
そして、インナーリードの上面においては、ボンディングエリア(後工程において、半導体チップの電極とボンディングワイヤを接続するインナーリードの先端近傍の領域)を確保するために、ある程度のリード幅が必要であることから、リードフレーム裏面側からエッチングが速く進むように処理されている。 On the upper surface of the inner lead, a certain degree of lead width is required to secure a bonding area (a region near the tip of the inner lead that connects the electrode of the semiconductor chip and the bonding wire in a later step). The etching is performed so that the etching proceeds fast from the back side of the lead frame.
上記半導体装置に用いるリードフレームのインナーリードを図3(a)、(b)に示す。 3A and 3B show inner leads of a lead frame used in the semiconductor device.
上述したように、リードフレーム裏面側からエッチングを入れるために、図3(a)に示すように、インナーリード10のボンディングエリアを形成するリード部11の厚みが小さくなるとインナーリード10の剛性が低下し、ワイヤボンディング時にインナーリード10が曲がり、ボンディング不良を生じるという問題があった。(以下、上記した問題を「曲がり」と総称することとする)
As described above, since the etching is performed from the back side of the lead frame, as shown in FIG. 3A, the rigidity of the
特開2003-188331公報の構成によれば、図3(b)に示すように、インナーリード10のリード部11の下面には裏面側に突出する盛り上がり12が形成されている。この盛り上がり12を形成することで、インナーリードの剛性を維持し、ワイヤボンディング時のインナーリードの曲がりを防止することができる。
According to the configuration of Japanese Patent Application Laid-Open No. 2003-188331, as shown in FIG. 3B, a
しかしながら、裏面側に盛り上がりが形成されたリード部11のボンディングエリアに正確にワイヤボンディングを行わないと、ワイヤが横にずれてしまい、ワイヤボンディング時にインナーリード10が横に反れたり、ねじれて転んだりし、ボンディング不良を生じるという問題があった。(以下、上記した問題を「転び」と総称することとする)
However, if the wire bonding is not accurately performed in the bonding area of the
本発明は、多ピン・狭ピッチに起因する「曲がり」の問題を解決しつつ、「転び」によるボンディング不良の発生を防止することを目的とする。 An object of the present invention is to prevent the occurrence of bonding failure due to “rolling” while solving the problem of “bending” due to a large number of pins and a narrow pitch.
上記目的を達成するべく、請求項1の発明に係わるリードフレームは、ダイパッドの周囲にインナーリードを備え、前記インナーリードが電極端子部とハーフエッチングにより薄肉形成されたリード部とを有し、該リード部はボンディングエリア(A)の裏面に実装面側に突出しインナーリードの転びを防止する突出部を形成し、その他のエリア(B)の裏面に実装面側に突出しインナーリードの曲がりを防止する突出部が形成されていることを特徴としている。
In order to achieve the above object, a lead frame according to
請求項2の発明に係わるリードフレームは、請求項1記載のリードフレームにおいて、前記インナーリードの転びを防止する突出部は前記リードの両側から連続して突出していることを特徴としている。 A lead frame according to a second aspect of the present invention is characterized in that, in the lead frame according to the first aspect, the protruding portions for preventing the inner lead from rolling continuously protrude from both sides of the lead.
請求項3の発明に係わるリードフレームは、請求項1記載のリードフレームにおいて、前記インナーリードの転びを防止する突出部は前記リードの両側から前記リードの中心線と交わる方向に連続して突出していることを特徴としている。 The lead frame according to a third aspect of the present invention is the lead frame according to the first aspect, wherein the protrusions for preventing the inner lead from rolling protrude continuously from both sides of the lead in a direction intersecting the center line of the lead. It is characterized by being.
請求項4の発明に係わるリードフレームは、請求項1〜3記載のリードフレームにおいて、前記インナーリードの曲がりを防止する突出部は前記リードの両側から連続して突出していることを特徴としている。 A lead frame according to a fourth aspect of the present invention is the lead frame according to any one of the first to third aspects, characterized in that the protruding portions for preventing the bending of the inner lead protrude continuously from both sides of the lead.
請求項5の発明に係わるリードフレームは、請求項1〜3記載のリードフレームにおいて、前記インナーリードの曲がりを防止する突出部は前記リードの中心線に沿って突出していることを特徴としている。 A lead frame according to a fifth aspect of the invention is characterized in that, in the lead frame according to the first to third aspects, the protruding portion for preventing the bending of the inner lead protrudes along the center line of the lead.
インナーリードのエリア内において、ボンディングエリア(A)とその他のエリア(B)のリード裏面側の形状を異ならせる事で、インナーリードの「曲がり」と「転び」を防止し、ワイヤボンディング性を向上させることができる。 In the inner lead area, the shape of the back side of the lead in the bonding area (A) and other areas (B) is made different to prevent the inner lead from bending and falling and improving wire bonding. Can be made.
さらに、インナーリードの剛性が増すことから、今後の更なるパッケージの薄型化、リードフレームの板厚の薄化の対応が可能になる。また、金ワイヤーだけでなく、銅ワイヤーを使用したワイヤボンディングも可能となる。 Furthermore, since the rigidity of the inner lead is increased, it will be possible to cope with further thinner packages and thinner lead frames in the future. Moreover, not only gold wires but also wire bonding using copper wires is possible.
以下、本発明のリードフレームおよびこれを用いた半導体装置を具体化した実施の形態につき添付した図面を参照しつつ具体的に説明する。 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a lead frame and a semiconductor device using the same according to the present invention will be specifically described below with reference to the accompanying drawings.
図1は、本発明に係るリードフレームを適用した半導体装置であるQFN型パッケージの一例であり、このQFN型パッケージは、矩形平面形状に呈する封止体1を有し、この封止体1における実装面の中央域にはダイパッド2が露呈しており、さらに上記ダイパッド2の周囲には、所定個数の外部電極部3が所定位置に配置されつつ露呈している。
FIG. 1 shows an example of a QFN type package which is a semiconductor device to which a lead frame according to the present invention is applied. The QFN type package has a sealing
上記QFN型パッケージを構成する、本発明に係るリードフレームは矩形状のダイパッド2と、該ダイパッド2の四方に形成された複数のインナーリード4とを具備しており、上記QFN型パッケージはダイパッド2に半導体チップ6を搭載し、該半導体チップ6の各電極とインナーリード4とをボンディングワイヤ7を介して接続したのち、樹脂封止して封止体1を型成形することによって製造されている。
The lead frame according to the present invention constituting the QFN type package includes a
ここで、本発明に係るリードフレームは、上述した如くダイパッド2とインナーリード4とを具備しており、上記ダイパッド2は、矩形状を呈する全周に亘り、各辺から突出する薄肉のフランジ2aを有し、このフランジ2aはダイパッド2における半導体チップ6の搭載面と面一に形成されている。
Here, the lead frame according to the present invention includes the
一方、上記リードフレームのインナーリード4は、外部電極部3と一体に形成された薄肉のリード部5とを有している。
On the other hand, the
なお、上記インナーリード4のリード部5と上記ダイパッド2のフランジ2aとは、図中の下方側(QFN型パッケージで言えば、封止体の実装面側)からハーフエッチングによって薄肉形成されている。
The
因みに、上記リードフレームは、図示していないサイドレール、タイバー、サポートバー等を備え、QFN型パッケージの製造途中においては、これらの部材によってダイパッドおよびインナーリードが支持されることは、従前からのリードフレームの構成と何ら変わるところはない。 Incidentally, the lead frame includes side rails, tie bars, support bars, etc. (not shown), and during the manufacture of the QFN type package, the die pad and the inner lead are supported by these members. There is no difference from the frame structure.
以下では、本発明の特徴である上記リードフレームのリード部5について詳細に説明する。
Hereinafter, the
リード部5は上述するように、外部電極3と一体に形成され、かつ薄肉に形成されている。図2(a)に示すように、リード部5は半導体チップ6の各電極とボンディングワイヤ7によって電気的に接続されるボンディングエリアAと、その他のエリアBからなり、このリード部5の裏面側からリードフレーム板厚の10〜30パーセント(好ましくは15〜25パーセント)程度突出する突出部8を形成することで、インナーリード4の「曲がり」と「転び」を防止することを特徴としている。
As described above, the
すなわち図2(b)に示すように、ボンディングエリアAの裏面に実装面側に突出する転び防止形状の突出部8a、8bを形成し、その他のエリアBの裏面には実装面側に突出する曲がり防止形状の突出部8c、8dを形成する。
That is, as shown in FIG. 2 (b),
このリード部5の形成方法は、リード部5をエッチングで薄肉形成する際に、裏面側に微細なレジストパターンを残しておくことで容易に突出部8を形成することができる。また、レジストパターンが施されていない箇所は、エッチングによってリードフレームが浸食され窪み9が形成される。このようにして、突出部8と窪み9を備えたリード部5が形成される。
In the formation method of the
本発明による第1の実施の形態のリードフレームは、図2(a)に示すように、突出部8がリード5幅方向の両側から連続して突出し、インナーリード4(リード部5)の中央線Sに沿って窪み9が形成されている。図2(b)で説明すると、ボンディングエリアAとその他のエリアB両方に同一の形状の突出部8a、8cと窪み9a、9cが形成される。このように突出部8aをリード5の両側から連続して突出させ、中央に窪み9aを形成することで、ボンディングエリアAでのインナーリード4の転びを防止することができる。また、その他のエリアBで突出部8cをリード5cの両側から連続して突出させ、リード5cの中心線Sに沿って窪み9cを形成することで、その他のエリアBでのインナーリード4の曲がりを防止することができる。
In the lead frame according to the first embodiment of the present invention, as shown in FIG. 2A, the
次に、本発明による第2の実施の形態のリードフレームについて説明する。この例では、図2(b)に示すように、ボンディングエリアAには突出部8aがリード5の両側から連続して突出し、インナーリード4(リード部5a)の中央線Sに沿って窪み9aが形成されている。その他のエリアBにはリード5dの中心線Sに沿って突出部8dが形成され、リード5d幅方向の両側に中心線Sに沿って窪み9dが形成されている。かかる構成によれば、ボンディングエリアAでインナーリード4の転びを防止し、その他のエリアBでインナーリード4の曲がりを防止することができる。
Next, a lead frame according to a second embodiment of the present invention will be described. In this example, as shown in FIG. 2 (b), the protruding
次に、本発明による第3の実施の形態のリードフレームについて説明する。この例では、図2(b)に示すように、ボンディングエリアAには突出部8bがリード5bの両側からリード5bの中心線Sと交わる方向に亘って連続して突出している。その他のエリアBには突出部8cをリード8cの両側から連続して突出し、リード部5cの中心線Sに沿って窪み9cが形成されている。かかる構成によれば、ボンディングエリアAでインナーリード4の転びを防止し、その他のエリアBでインナーリード4の曲がりを防止することができる。
Next, a lead frame according to a third embodiment of the present invention will be described. In this example, as shown in FIG. 2B, the protruding
次に、本発明による第4の実施の形態のリードフレームについて説明する。この例では、図2(b)に示すように、ボンディングエリアAには突出部8bがリード5bの両側からリード5bの中心線Sと交わる方向に亘って連続して突出し、その他のエリアBには突出部8dをリード5dの中心線Sに沿って突出し、リード5dの両側にリード5dの中心線Sに沿って窪み9dが形成されている。かかる構成によれば、ボンディングエリアAでインナーリード4の転びを防止し、その他のエリアBでインナーリード4の曲がりを防止することができる。
Next, a lead frame according to a fourth embodiment of the present invention will be described. In this example, as shown in FIG. 2B, in the bonding area A, the protruding
S:中心線、1:封止体、2:ダイパッド、3:電極端子部、4:インナーリード、5:リード部、5a:リード部、5b:リード部、5c:リード部、5d:リード部、6:半導体チップ、7:ボンディングワイヤ、8:突出部、8a:突出部、8b:突出部、8c:突出部、8d:突出部、9:窪み、9a:窪み、9b:窪み、9c:窪み、9d:窪み、10:インナーリード、11:リード部、12:盛り上がり S: Center line, 1: Sealed body, 2: Die pad, 3: Electrode terminal part, 4: Inner lead, 5: Lead part, 5a: Lead part, 5b: Lead part, 5c: Lead part, 5d: Lead part , 6: semiconductor chip, 7: bonding wire, 8: protrusion, 8a: protrusion, 8b: protrusion, 8c: protrusion, 8d: protrusion, 9: depression, 9a: depression, 9b: depression, 9c: Indentation, 9d: Indentation, 10: Inner lead, 11: Lead part, 12: Swell
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012172500A JP5997964B2 (en) | 2012-08-03 | 2012-08-03 | Lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012172500A JP5997964B2 (en) | 2012-08-03 | 2012-08-03 | Lead frame |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014033061A true JP2014033061A (en) | 2014-02-20 |
JP5997964B2 JP5997964B2 (en) | 2016-09-28 |
Family
ID=50282662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012172500A Expired - Fee Related JP5997964B2 (en) | 2012-08-03 | 2012-08-03 | Lead frame |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5997964B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162838A (en) * | 2015-02-27 | 2016-09-05 | Shマテリアル株式会社 | Lead frame and manufacturing method thereof |
JP2020088210A (en) * | 2018-11-27 | 2020-06-04 | 大日本印刷株式会社 | Lead frame and semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185671A (en) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | Method of manufacturing for semiconductor device and method of manufacturing for lead frame used for the same |
JP2007281182A (en) * | 2006-04-06 | 2007-10-25 | Taihei Denshi Kk | Resin-sealed semiconductor device |
JP2010192509A (en) * | 2009-02-16 | 2010-09-02 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device, lead frame, method of manufacturing thereof, and method of manufacturing resin-sealed semiconductor device |
-
2012
- 2012-08-03 JP JP2012172500A patent/JP5997964B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185671A (en) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | Method of manufacturing for semiconductor device and method of manufacturing for lead frame used for the same |
JP2007281182A (en) * | 2006-04-06 | 2007-10-25 | Taihei Denshi Kk | Resin-sealed semiconductor device |
JP2010192509A (en) * | 2009-02-16 | 2010-09-02 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device, lead frame, method of manufacturing thereof, and method of manufacturing resin-sealed semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162838A (en) * | 2015-02-27 | 2016-09-05 | Shマテリアル株式会社 | Lead frame and manufacturing method thereof |
JP2020088210A (en) * | 2018-11-27 | 2020-06-04 | 大日本印刷株式会社 | Lead frame and semiconductor device |
JP7215110B2 (en) | 2018-11-27 | 2023-01-31 | 大日本印刷株式会社 | Lead frames and semiconductor equipment |
Also Published As
Publication number | Publication date |
---|---|
JP5997964B2 (en) | 2016-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7044142B2 (en) | Lead frame and its manufacturing method | |
TWI733981B (en) | Lead frame | |
JP6319644B2 (en) | Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device | |
TWI745539B (en) | Lead frame | |
KR20140130805A (en) | Micro Lead Frame for semiconductor package | |
JP5997964B2 (en) | Lead frame | |
JP2021170678A (en) | Lead frame and semiconductor device | |
JP4215814B2 (en) | Manufacturing method of semiconductor device | |
JP2014044980A (en) | Lead frame for manufacturing semiconductor device, and method of manufacturing semiconductor device | |
JP5453642B2 (en) | Lead frame manufacturing method | |
JP6738676B2 (en) | Lead frame | |
JP5884506B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP5554543B2 (en) | Intermediate products for lead frames and semiconductor devices | |
CN220873574U (en) | Lead frame and packaging structure | |
JP6705654B2 (en) | Lead frame and manufacturing method thereof | |
CN219575629U (en) | Semiconductor package | |
JP6631669B2 (en) | Lead frame and method of manufacturing lead frame | |
JP4837628B2 (en) | Semiconductor device | |
JP2023536011A (en) | Lead frame with grooved leads | |
JP6150469B2 (en) | Lead frame manufacturing method | |
JP2023108665A (en) | Lead frame and semiconductor device using the same | |
JP2019110258A (en) | Semiconductor device | |
JP2019029542A (en) | Lead frame and semiconductor device | |
JPH01133340A (en) | Lead frame and manufacture thereof | |
JP2004200728A (en) | Semiconductor device and lead frame used for manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160620 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5997964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |