JP5884506B2 - Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device - Google Patents
Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5884506B2 JP5884506B2 JP2012010728A JP2012010728A JP5884506B2 JP 5884506 B2 JP5884506 B2 JP 5884506B2 JP 2012010728 A JP2012010728 A JP 2012010728A JP 2012010728 A JP2012010728 A JP 2012010728A JP 5884506 B2 JP5884506 B2 JP 5884506B2
- Authority
- JP
- Japan
- Prior art keywords
- tie bar
- lead
- leads
- semiconductor element
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Description
本発明は、半導体装置を製造するために用いられるリードフレーム及び当該リードフレームを用いた半導体装置の製造方法に関する。 The present invention relates to a lead frame used for manufacturing a semiconductor device and a method for manufacturing a semiconductor device using the lead frame.
近年、基板実装の高密度化に伴い、基板に実装される半導体装置の小型化・薄型化が要求されてきている。かかる要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂にて封止するとともに、下面側にリードの一部分を露出させてなる、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。 2. Description of the Related Art In recent years, with the increase in density of board mounting, there has been a demand for downsizing and thinning of semiconductor devices mounted on a board. In order to meet such demands, a conventional lead frame is used, and a semiconductor element mounted on the mounting surface of the lead frame is sealed with a sealing resin, and a part of the lead is exposed on the lower surface side, so-called QFN. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.
このようなQFNタイプの半導体装置を製造するためのリードフレームの一例として、図9及び10に示すような構成を有するリードフレーム100が提案されている。かかるリードフレーム100は、上面に半導体素子を搭載するダイパッド200と、ダイパッド200の各辺に先端部を対向させるようにして並設されている複数のリード300と、一端部がダイパッド200の四隅に連続し、ダイパッド200を支持する吊りリード400とを備える単位リードフレームが複数配列されてなり、各単位リードフレームの周囲を囲むようにして格子状に設けられた、複数のリード300を支持するタイバー500を有する。
As an example of a lead frame for manufacturing such a QFN type semiconductor device, a
かかるリードフレーム100において、吊りリード400の他端部(タイバー500の端部500aとの連続部)420は、二股に分岐した、いわゆるフィッシュテール形状をなしており、タイバー500は、その両端部500a,500aのそれぞれを吊りリード400の二股に分岐する一の端部420a,420aに連続させて、ダイパッド200の一辺に沿って設けられている。そして、かかるリードフレーム100は、吊りリード400の一の端部420aとの連続部510から、当該吊りリード400の最近傍に位置するリード300までのタイバー500の距離D100が、複数のリード300間におけるタイバー500の距離D200よりも長くなるように構成されている(特許文献1参照)。
In the
上記リードフレーム100において、タイバー500は、その両端部500a,500aのそれぞれを吊りリード400の一の端部420a,420aに連続させてダイパッド200の一辺に沿って設けられているが、当該タイバー500の長手方向(ダイパッド200の一辺に略平行な方向)に対し略垂直な方向に突出するように、先端部をダイパッド200の一辺に向けて複数のリード300が連続しているため、当該リードフレーム100の製造工程や当該リードフレーム100を用いた半導体装置の製造工程におけるハンドリング時等にタイバー500が揺動し、それによりタイバー500が捩れるように、又はタイバー500がリードフレーム100の平面方向に対して略垂直な方向に撓むように、当該タイバー500に対して応力がかかることがある。
In the
このとき、上記リードフレーム100においては、吊りリード400の他端部420aとタイバー500の端部500aとの連続部510から、当該吊りリード400の最近傍に位置するリード300までにおけるタイバー500の距離D100が、複数のリード300間におけるタイバー500の距離D200よりも長いため、タイバー500の揺動等により、吊りリード400の一の端部420aとタイバー500の端部500aとの連続部510に対し相対的に大きな応力がかかることになる。
At this time, in the
特に、上記リードフレーム100においては、樹脂封止後のリードフレーム100を半導体素子ごとに切断する際に用いられるダイシングブレードにかかる負荷を低減することを目的として、タイバー500の下面側からハーフエッチング加工が施されている。そのため、当該タイバー500の揺動等によりかかる応力に対する耐力が低く、上記連続部510近傍において、タイバー500の捩れや撓み等の変形が生じやすいという問題がある。
In particular, the
このようにしてリードフレームや半導体装置の製造過程においてタイバー500が変形してしまうと、半導体素子の端子と各リード300との間におけるワイヤーの接続不良が生じたり、半導体装置を製造する際の樹脂封止が困難となったりすることがある。
If the
特に、近年のリードフレーム用基材の薄板化、半導体装置における多ピン化等により、タイバー500の端部500aと吊りリード400の他端部420aとの連続部510近傍にかかる応力が相対的に増大することになるため、上記のような問題が顕著に現れることとなる。
In particular, the stress applied to the vicinity of the
このような問題を解決するために、タイバー500にハーフエッチング加工を施すことなく、タイバー500の厚さをリードフレーム100用基材の厚さと同一にすることで、タイバー500の揺動等による応力に対する耐力を向上させることも考えられる。しかしながら、このような構成にすると樹脂封止後のリードフレーム100を半導体素子ごとに切断する際に用いられるダイシングブレードにかかる負荷を増大させてしまうとともに、タイバー500の距離D100が、距離D200よりも長いために、吊りリード400の一の端部420aとタイバー500の端部500aとの連続部510近傍に対し相対的に大きな応力がかかることに変わりがない。
In order to solve such a problem, the thickness of the
上記のような課題に鑑みて、本発明は、吊りリードの他端部とタイバーの端部との連続部近傍におけるタイバーの変形等を抑制することのできる多面付リードフレーム及びその製造方法、並びに当該リードフレームを用いた半導体装置の製造方法を提供することを目的とする。 In view of the problems as described above, the present invention provides a multifaceted lead frame capable of suppressing deformation of a tie bar in the vicinity of a continuous portion between the other end portion of the suspension lead and the end portion of the tie bar, a manufacturing method thereof, and It is an object of the present invention to provide a method for manufacturing a semiconductor device using the lead frame.
上記課題を解決するために、本発明は、上面に半導体素子が搭載される半導体素子搭載部、前記半導体素子搭載部に一端部を連続させることにより当該半導体素子搭載部を支持する吊りリード、及び前記半導体素子搭載部の周囲に、先端部を対向させて並設されてなる複数のリードを含む単位リードフレームと、前記単位リードフレームの各辺に沿って設けられ、前記複数のリードを支持するタイバーとを備え、複数の前記単位リードフレームが、マトリックス状に配列されてなり、前記タイバーは、隣接する前記単位リードフレームの境界部に位置するようにして格子状に設けられてなり、前記タイバーの両端部は、それぞれ前記吊りリードの他端部に連続しており、隣接する前記単位リードフレームに含まれる前記複数のリードのそれぞれは、当該隣接する前記単位リードフレームの間に位置する前記タイバーを挟むようにして、前記タイバーの両側面のそれぞれに支持されており、前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きく、前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの平面視における短手方向の長さは、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における、前記リードを支持する前記タイバーの両側面の間の長さよりも大きいことを特徴とする多面付リードフレームを提供する(発明1)。
In order to solve the above problems, the present invention provides a semiconductor element mounting portion on which a semiconductor element is mounted on an upper surface, a suspension lead that supports the semiconductor element mounting portion by continuing one end portion to the semiconductor element mounting portion, and A unit lead frame including a plurality of leads arranged in parallel with the tip portion facing each other around the semiconductor element mounting portion, and provided along each side of the unit lead frame, and supports the plurality of leads. A plurality of the unit lead frames are arranged in a matrix, and the tie bars are provided in a lattice shape so as to be positioned at a boundary portion between the adjacent unit lead frames. both end portions of the is continuous to the other end of each of the suspension lead it of the plurality of leads included in the unit lead frames adjacent Is the adjacent so as to sandwich the tie bar located between the unit lead frame is supported by a respective opposite side surfaces of the tie bar, the continuous section between the edge portion of the other end portion of the suspension lead tie bar The cross-sectional area in the thickness direction of the tie bar between the lead and the lead located closest to the suspension lead is the thickness of the tie bar between the adjacent leads of the plurality of leads arranged in parallel along the tie bar. much larger than the cross-sectional area of the direction, short in the plan view of the tie bar between the continuous section between the edge portion of the other end portion of the suspension lead tie bar to the lead which is located closest to the suspension lead The length in the hand direction is the tie that supports the leads between the adjacent leads of the plurality of leads arranged in parallel along the tie bar. To provide a multi with lead frame being greater than the length between the both side surfaces of the chromatography (invention 1).
上記発明(発明1)によれば、吊りリード他端部とタイバー端部との連続部から当該吊りリード(当該連続部)最近傍のリードまでの間におけるタイバーの厚さ方向の断面積が、隣接するリード間のタイバーの厚さ方向の断面積よりも大きいことで、吊りリード他端部とタイバー端部との連続部近傍において、当該連続部近傍にかかる応力に対する耐力が向上されるため、当該連続部近傍におけるタイバーの変形を抑制することができる。 According to the above invention (Invention 1), the cross-sectional area in the thickness direction of the tie bar between the continuous portion of the other end of the suspension lead and the end of the tie bar to the lead closest to the suspension lead (the continuous portion) is By being larger than the cross-sectional area in the thickness direction of the tie bar between adjacent leads, in the vicinity of the continuous part between the other end of the suspension lead and the end of the tie bar, the resistance to stress applied to the vicinity of the continuous part is improved. The deformation of the tie bar in the vicinity of the continuous part can be suppressed.
上記発明(発明1)においては、前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さが、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さよりも厚いのが好ましい(発明2)。 In the said invention (invention 1), the thickness of the said tie bar between the continuous part of the other end part of the said suspension lead and the edge part of the said tie bar to the said lead located in the nearest vicinity of the said suspension lead is the said. It is preferable that the thickness of the tie bar between the adjacent leads among the plurality of leads arranged in parallel along the tie bar is larger (Invention 2).
また、本発明は、上記発明(発明1,2)に係る多面付リードフレームを製造する方法であって、導電性基板の上面及び下面のそれぞれに、所定のパターン形状を有するレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンが形成された導電性基板に対してエッチング処理を施すエッチング工程とを含み、前記レジストパターン形成工程において、前記多面付リードフレームにおける隣接する前記単位リードフレームの間に位置する前記タイバーの短手方向の両側面のそれぞれに、当該タイバーを挟んで、当該隣接する各単位リードフレームの前記複数のリードのそれぞれが支持されるように、前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きくなるように、かつ前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの平面視における短手方向の長さが、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における、前記リードを支持する前記タイバーの両側面の間の長さよりも大きくなるように、前記レジストパターンを形成することを特徴とする多面付リードフレームの製造方法を提供する(発明3)。
The present invention is also a method for manufacturing a multi-faceted lead frame according to the above inventions (
さらに、本発明は、上記発明(発明1,2)に係る多面付リードフレームにおける前記半導体素子搭載部の上面に半導体素子を固着する工程と、前記半導体素子の各端子と複数のリードのそれぞれとをワイヤーを介して接続するワイヤーボンディング工程と、前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを封止樹脂にて封止する樹脂封止工程と、前記封止樹脂にて封止された前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを含むリードフレームを、前記タイバーに沿って切断し、前記半導体素子ごとに個片化するダイシング工程とを含むことを特徴とする半導体装置の製造方法を提供する(発明4)。
Furthermore, the present invention provides a step of fixing a semiconductor element to the upper surface of the semiconductor element mounting portion in the multifaceted lead frame according to the above inventions (
本発明によれば、吊りリードの他端部とタイバーの端部との連続部近傍におけるタイバーの変形等を抑制することのできる多面付リードフレーム及びその製造方法、並びに当該リードフレームを用いた半導体装置の製造方法を提供することができる。 According to the present invention, a multifaceted lead frame capable of suppressing deformation of the tie bar in the vicinity of the continuous portion between the other end of the suspension lead and the end of the tie bar, a manufacturing method thereof, and a semiconductor using the lead frame An apparatus manufacturing method can be provided.
本発明の実施の形態を、図面を参照しながら説明する。
〔リードフレーム〕
図1は、本発明の一実施形態に係るリードフレームを示す平面図であり、図2は、本実施形態におけるタイバーの構成を示す、図1におけるA部拡大平面図であり、図3(a)は、図2におけるI−I線断面図であり、図3(b)は、図2におけるJ−J線断面図であり、図4は、本実施形態におけるタイバーの構成を主に示す部分拡大斜視図である。
Embodiments of the present invention will be described with reference to the drawings.
〔Lead frame〕
FIG. 1 is a plan view showing a lead frame according to an embodiment of the present invention, and FIG. 2 is an enlarged plan view of a portion A in FIG. 1 showing a configuration of a tie bar in the present embodiment. 2 is a cross-sectional view taken along the line II in FIG. 2, FIG. 3B is a cross-sectional view taken along the line JJ in FIG. 2, and FIG. 4 is a portion mainly showing the configuration of the tie bar in the present embodiment. It is an expansion perspective view.
図1〜4に示すように、本実施形態に係るリードフレーム1は、半導体素子が搭載される上面(搭載面)を有する略方形状の半導体素子搭載部2、半導体素子搭載部2の四隅のそれぞれに一端部41を連続させることにより半導体素子搭載部2を支持する吊りリード4、及び半導体素子搭載部2の周囲に、先端部を対向させて並設されてなる複数のリード3を含む単位リードフレームと、単位リードフレームの各辺に沿って設けられ、複数のリード3を支持するタイバー5とを備え、隣接する単位リードフレームにおける対向する各吊りリード4の他端部42を相互に連続させることで、複数の単位リードフレームが、マトリックス状(複数行×複数列)に配列されて構成されている。
As shown in FIGS. 1 to 4, the
本実施形態において、半導体素子搭載部2は、その周縁に位置する肉薄部21と、肉薄部21に囲まれた肉厚部22とを有する。肉薄部21の厚さは、肉厚部22の厚さよりも薄く、好ましくは肉厚部22の厚さの略半分である(図4参照)。かかる肉薄部21の厚さは、リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。
In the present embodiment, the semiconductor
リード3は、半導体素子搭載部2の各辺に沿ってそれぞれ並設されている。なお、本実施形態においては、半導体素子搭載部2の各辺に沿ってそれぞれ6個(一の単位リードフレームあたり24個)のリード3が並設されているが、リード3の数は半導体素子搭載部2の上面に搭載される半導体素子の端子数等に応じて適宜変更することができる。
The leads 3 are juxtaposed along each side of the semiconductor
各リード3は、肉厚部32と、当該肉厚部32の先端部側(半導体素子搭載部2側)に位置する肉薄部31とを有する(図2参照)。各リード3の肉薄部31の厚さは、肉厚部32の厚さよりも薄く、好ましくは肉厚部32の厚さの略半分である(図4参照)。肉薄部31の厚さは、リードフレーム1を製造する際に用いられる基材の厚さにもよるが、通常50〜120μm程度である。リード3の肉厚部32は、樹脂封止型半導体装置において下面側に露出し、外部端子としての役割を果たすこととなり、リード3の肉薄部31は、樹脂封止型半導体装置において当該肉薄部31の下方に封止樹脂が充填されることでリード3が抜け落ちるのを防止する役割を果たすこととなる。
Each
吊りリード4は、半導体素子搭載部2の四隅のそれぞれに一端部41を連続させることで、半導体素子搭載部2を支持する。吊りリード4の他端部42は、二股に分岐したフィッシュテール形状を有しており、二股に分岐してなる各端部42a,42aにタイバー5の一の端部が連続している(図2参照)。なお、本実施形態に係るリードフレーム1において、各吊りリード4の他端部42における二股に分岐してなる各端部42aは、隣接する単位リードフレームにおける対向する吊りリード4の各端部42aと相互に連続している(図1,図4参照)。
The
吊りリード4の厚さは、半導体素子搭載部2の肉薄部21(リード3の肉薄部31)と略同一の厚さである。半導体装置の多ピン化等に伴い、吊りリード4とその最近傍に位置するリード3との間隔が狭くなるが、吊りリード4の厚さが肉厚部22(肉厚部32)と略同一の厚さであると、樹脂封止型半導体装置において吊りリード4が下面側から露出し、当該半導体装置をはんだ付け等により配線基板等に搭載する際に、吊りリード4とその最近傍に位置する外部端子(半導体装置の下面側に露出するリード3の肉厚部32)とが電気的に接続されてしまうおそれがある。しかしながら、吊りリード4の厚さが、肉薄部21(肉薄部31)と略同一の厚さであることで、当該リードフレーム1を用いて製造される樹脂封止型半導体装置において、吊りリード4の下面側に封止樹脂が充填され、当該半導体装置の下面側に吊りリード4が露出しない。そのため、当該半導体装置を配線基板等に搭載するにあたり、配線基板等における接続箇所(端子)と外部端子とをはんだ等により接続するときに、吊りリード4とその最近傍に位置する外部端子(リード3)とが電気的に接続されてしまうのを防止することができる。
The thickness of the
タイバー5は、隣接する単位リードフレームの境界部に位置するようにして格子状に設けられており、タイバー5の両端部,はそれぞれ、吊りリード4におけるフィッシュテール形状を有する一の端部42aに連続している。
The tie bars 5 are provided in a lattice shape so as to be positioned at the boundary between adjacent unit lead frames, and both end portions of the tie bars 5 are respectively connected to one
タイバー5は、吊りリード4の一の端部42aとタイバー5の端部との連続部51から当該吊りリード4(当該連続部51)の最近傍に位置するリード3までの間におけるタイバー5の厚さ方向の断面積が、タイバー5に沿って並列する複数のリード3間におけるタイバー5の厚さ方向の断面積よりも大きくなるように、好ましくは前者の断面積が後者の断面積の2倍程度になるように構成されている。
The
具体的には、図3(a)及び(b)に示すように、吊りリード4の一の端部42aとタイバー5の端部との連続部51から当該吊りリード4(当該連続部51)の最近傍に位置するリード3までの間におけるタイバー5の幅W1と、複数のリード3間におけるタイバー5の幅W2とは同一であって、前者のタイバー5の厚さT1は、後者のタイバー5の厚さT2よりも厚く、好適には約2倍程度に構成されている。なお、前者のタイバー5の長手方向長さD1は、後者のタイバー5の長手方向長さD2よりも長く構成されている(図2参照)。
Specifically, as shown in FIGS. 3A and 3B, the suspension lead 4 (the continuous portion 51) from the
上述したような構成を有する本実施形態に係るリードフレーム1においては、当該リードフレーム1やそれを用いた半導体装置の製造過程におけるハンドリング時等に複数のリード3を支持するタイバー5が揺動することがあり、その際に吊りリード4の一の端部42aとタイバー5の端部との連続部51近傍に相対的に大きな応力がかかることとなる。しかしならが、本実施形態に係るリードフレーム1によれば、当該連続部51から吊りリード4(当該連続部51)の最近傍に位置するリード3までの間におけるタイバー5の厚さT1が、各リード3間におけるタイバー5の厚さT2よりも厚くなるように構成されていることで、前者のタイバー5の断面積を後者のタイバー5の断面積よりも大きくすることができるため、吊りリード4の一の端部42aとタイバー5の一の端部との連続部51近傍において、当該連続部51近傍にかかる応力に対する耐力が向上され、それによりタイバー5の変形を抑制することができる。
In the
〔リードフレームの製造方法〕
上述した本実施形態に係るリードフレーム1の製造方法について説明する。
図5(a)〜(d)は、本実施形態に係るリードフレーム1の製造工程を示す断面図(図1におけるB−C−D−E−F−G線断面図)である。
[Lead frame manufacturing method]
A method for manufacturing the
5A to 5D are cross-sectional views (cross-sectional view taken along line B-C-D-E-F-G in FIG. 1) showing the manufacturing process of the
まず、導電性基板60として、銅、銅合金、42合金(Ni41%のFe合金)等の金属基板(厚み100〜250μm)を用意する(図5(a)参照)。なお、導電性基板60は、その両面(上面及び下面)に脱脂処理、洗浄処理等を施したものを用いるのが好ましい。
First, as the
次に、導電性基板60の上面及び下面に感光性レジストを塗布し、乾燥させ、所望のフォトマスクを介して露光した後に現像してレジストパターン71,72を形成する(図5(b)参照)。感光性レジストとしては、従来公知のものを用いることができる。図5(b)において、レジストパターン71aはリードフレーム1における半導体素子搭載部2の上面に相当する位置に、レジストパターン71bはリードフレーム1における各リード3の上面(肉厚部32及び肉薄部31の上面)に相当する位置に、レジストパターン71cはタイバー5の上面に相当する位置に、レジストパターン71dは吊りリード4の上面に相当する位置に形成されるものである。また、レジストパターン72aは半導体素子搭載部2の肉厚部22の下面に相当する位置に、レジストパターン72bは吊りリード4の一の端部42aとタイバー5の端部との連続部51から吊りリード4の最近傍に位置するリード3までの間におけるタイバー5の下面に相当する位置に、レジストパターン72cはリード3の肉厚部32の下面に相当する位置に形成されるものである。
Next, a photosensitive resist is applied to the upper and lower surfaces of the
続いて、レジストパターン71,72をマスクとして、エッチング液を用いて導電性基板60にエッチング処理を施す(図5(c)参照)。エッチング処理に用いるエッチング液は、導電性基板60の材質に応じて適宜選択され得るものであり、例えば、導電性基板60として銅基板を用いる場合、一般に塩化第二鉄水溶液をエッチング液として用い、導電性基板60の両面(上面及び下面)からエッチング処理を施す。
Subsequently, using the resist
このとき、導電性基板60において、リードフレーム1における半導体素子搭載部2の周縁に位置する肉薄部21の下面に相当する位置、リード3の肉薄部31の下面に相当する位置、吊りリード4の下面に相当する位置、及び各リード3間に位置するタイバー5の下面に相当する位置には、レジストパターンが形成されていないため、これらの部分は下面側から切り欠かれた状態、すなわちハーフエッチングされることになる。
At this time, in the
最後に、導電性基板60の両面(上面及び下面)に残存するレジストパターン71,72を剥離して除去する(図5(d)参照)。これにより、本実施形態に係るリードフレーム1を製造することができる。
Finally, the resist
〔半導体装置の製造方法〕
本発明の一実施形態における半導体装置の製造方法について説明する。
図6(a)〜(d)は、本発明の一実施形態における半導体装置の製造工程を示す切断端面図(図1におけるH−H線切断端面図)である。
[Method of Manufacturing Semiconductor Device]
A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described.
6A to 6D are cut end views (HH cut end view in FIG. 1) showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.
まず、図5(a)〜(d)に示す工程により作製されたリードフレーム1を準備し、当該リードフレーム1の半導体素子搭載部2の上面に、ダイボンド材(図示せず)等により半導体素子11を固着する(図6(a)参照)。
First, a
次に、半導体素子搭載部2に半導体素子11が搭載されたリードフレーム1を、ワイヤーボンディング装置のステージ上に載置し、当該ワイヤーボンディング装置を用いて、半導体素子11の端子11aとリード3又は半導体素子搭載部2の肉薄部21とをワイヤー12により接続する(図6(b)参照)。このとき、本実施形態に係るリードフレーム1において、吊りリード4の一の端部42aとタイバー5の端部との連続部51から吊りリード4の最近傍に位置するリード3までの間におけるタイバー5の厚さT1が、各リード3間におけるタイバー5の厚さT2よりも厚く構成されていることで(図3(a)及び(b)、並びに図4参照)、前者のタイバー5の断面積が後者のタイバー5の断面積よりも大きくなるため、連続部51近傍にかかる応力に対する耐力が向上され、それによりタイバー5の変形が抑制され得る。その結果として、ワイヤー12とリード3との接続不良が生じるのを抑制することができ、製造される半導体装置10におけるワイヤー12の接続信頼性を向上させることができる。
Next, the
このようにして、半導体素子11におけるすべての接続すべき端子11aと各リード3又は半導体素子搭載部2の肉薄部21とをワイヤー12により接続した後、当該リードフレーム1を成形金型内に収容し、半導体素子搭載部2の肉厚部22及び各リード3の肉厚部32の下面を外部に露出させるようにして、半導体素子11、半導体素子搭載部2、リード3、吊りリード4及びワイヤー12を封止樹脂13により封止する(図6(c)参照)。
In this way, after all the
続いて、封止樹脂13により封止されたリードフレーム1を成形金型から取り出し、リード3の肉厚部32と吊りリード4とを切断し、半導体装置10ごとに分離する。具体的には、半導体素子11ごとにタイバー5に沿ってダイシングすることにより、各リード3の肉厚部32及び各吊りリード4を切断し、タイバー5を除去する。このようにして、半導体素子搭載部2と、半導体素子搭載部2の上面に搭載された半導体素子11と、半導体素子搭載部2と電気的に独立するようにして当該半導体素子搭載部2の周囲に設けられてなる複数の外部端子30と、半導体素子11の各端子11aと半導体素子搭載部2又は各外部端子30とを電気的に接続するワイヤー12と、外部端子30の下面及び先端部に対向する側面を外部に露出させるようにして、半導体素子搭載部2、各外部端子30、吊りリード(図6(d)において図示せず)、半導体素子11及びワイヤー12を封止する封止樹脂13とを備える半導体装置10を得ることができる(図6(d)参照)。
Subsequently, the
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。 The embodiment described above is described for facilitating understanding of the present invention, and is not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.
上記実施形態においては、吊りリード4の一の端部42aとタイバー5の端部5aとの連続部51から吊りリード4の最近傍に位置するリード3までの間におけるタイバー5の厚さT1が、各リード3間に位置するタイバー5の厚さT2よりも厚く、それらの幅W1,W2は略同一に構成されているが、本発明は、吊りリード4の一の端部42aとタイバー5の端部5aとの連続部51から吊りリード4の最近傍に位置するリード3までの間におけるタイバー5が、連続部51近傍にかかる応力に対する耐力を向上させ得る構成を有する限り、このような態様に制限されるものではない。例えば、図7に示すように、連続部51から吊りリード4の最近傍に位置するリード3までの間のタイバー5の幅WT1が、各リード3間に位置するタイバー5の幅WT2よりも大きく構成されていてもよい。このような構成とすることで、特にタイバー5の連続部51近傍において捩れによる応力に対する耐力を向上させることができ、当該タイバー5の連続部51近傍における変形を抑制することができる。
In the above embodiment, the thickness T 1 of the
上記実施形態においては、タイバー5の端部5aが吊りリード4の二股に分岐した一の端部42aの側面に連続するように構成されているが(図4参照)、本発明はこのような態様に限定されるものではなく、例えば、図8に示すように、タイバー5の長手方向における側面に吊りリード4の二股に分岐した一の端部42aが連続するように構成されていてもよい。上記実施形態においては、吊りリード4の一の端部42aから吊りリード4の最近傍に位置するリード3までの間におけるタイバー5の厚さT1が吊りリード4の端部42aの厚さよりも大きい(タイバー5の厚さT1が端部42aの厚さの略2倍である)ことで(図4参照)、肉厚のタイバー5と肉薄の端部42aとの境界部分に揺動等による応力が集中してしまうおそれがある。しかしながら、図8に示すような構成とすることで、タイバー5の揺動等による応力に対する耐力をさらに向上させることができ、タイバー5の連続部51近傍における変形をより抑制することができる。
In the above embodiment, the
本発明は、QFNタイプ等のような樹脂封止型半導体装置を製造するためのリードフレームであって、多面付リードフレームとして有用である。 The present invention is a lead frame for manufacturing a resin-encapsulated semiconductor device such as a QFN type and is useful as a multi-sided lead frame.
1…リードフレーム
2…半導体素子搭載部
21…肉薄部
22…肉厚部
3…リード
31…肉薄部
32…肉厚部
4…吊りリード
42…他端部
42a…端部
5…タイバー
…端部
51…連続部
10…半導体装置
11…半導体素子
11a…端子
12…ワイヤー
13…封止樹脂
30…外部端子
DESCRIPTION OF
Claims (4)
前記単位リードフレームの各辺に沿って設けられ、前記複数のリードを支持するタイバーと
を備え、
複数の前記単位リードフレームが、マトリックス状に配列されてなり、
前記タイバーは、隣接する前記単位リードフレームの境界部に位置するようにして格子状に設けられてなり、
前記タイバーの両端部は、それぞれ前記吊りリードの他端部に連続しており、
隣接する前記単位リードフレームに含まれる前記複数のリードのそれぞれは、当該隣接する前記単位リードフレームの間に位置する前記タイバーを挟むようにして、前記タイバーの両側面のそれぞれに支持されており、
前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きく、
前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの平面視における短手方向の長さは、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における、前記リードを支持する前記タイバーの両側面の間の長さよりも大きいことを特徴とする多面付リードフレーム。 A semiconductor element mounting portion on which a semiconductor element is mounted on an upper surface, a suspension lead that supports the semiconductor element mounting portion by continuing one end to the semiconductor element mounting portion, and a tip portion around the semiconductor element mounting portion A unit lead frame including a plurality of leads arranged in parallel to face each other;
A tie bar provided along each side of the unit lead frame and supporting the plurality of leads;
A plurality of the unit lead frames are arranged in a matrix,
The tie bars are provided in a lattice shape so as to be located at the boundary between adjacent unit lead frames,
Both end portions of the tie bar are respectively connected to the other end portions of the suspension leads,
Each of the plurality of leads included in the adjacent unit lead frame is supported on each of both side surfaces of the tie bar so as to sandwich the tie bar located between the adjacent unit lead frames.
The cross-sectional area of the tie bar in the thickness direction from the continuous portion of the other end of the suspension lead and the end of the tie bar to the lead located closest to the suspension lead is aligned along the tie bar. larger than the cross-sectional area in the thickness direction of the tie bar between the leads adjacent one of the plurality of leads rather,
The length in the short direction in plan view of the tie bar from the continuous part of the other end of the suspension lead and the end of the tie bar to the lead located closest to the suspension lead is A multi-sided lead frame characterized in that it is larger than the length between both side faces of the tie bar supporting the leads, between the adjacent leads of the plurality of leads arranged in parallel .
導電性基板の上面及び下面のそれぞれに、所定のパターン形状を有するレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンが形成された導電性基板に対してエッチング処理を施すエッチング工程と
を含み、
前記レジストパターン形成工程において、前記多面付リードフレームにおける隣接する前記単位リードフレームの間に位置する前記タイバーの短手方向の両側面のそれぞれに、当該タイバーを挟んで、当該隣接する各単位リードフレームの前記複数のリードのそれぞれが支持されるように、前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの厚さ方向の断面積が、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における前記タイバーの厚さ方向の断面積よりも大きくなるように、かつ前記吊りリードの他端部と前記タイバーの端部との連続部から当該吊りリードの最近傍に位置する前記リードまでの間における前記タイバーの平面視における短手方向の長さが、前記タイバーに沿って並列する複数のリードのうちの隣接する前記リード間における、前記リードを支持する前記タイバーの両側面の間の長さよりも大きくなるように、前記レジストパターンを形成することを特徴とする多面付リードフレームの製造方法。 A method for producing a multi-faceted lead frame according to claim 1 or 2 ,
A resist pattern forming step of forming a resist pattern having a predetermined pattern shape on each of the upper surface and the lower surface of the conductive substrate;
An etching step of performing an etching process on the conductive substrate on which the resist pattern is formed,
In the resist pattern forming step, each of the adjacent unit lead frames sandwiching the tie bar between both side surfaces of the tie bar located between the adjacent unit lead frames of the multi-sided lead frame in the short direction. So that each of the plurality of leads is supported from the continuous portion of the other end portion of the suspension lead and the end portion of the tie bar to the lead located closest to the suspension lead. The other end of the suspension lead is such that the cross-sectional area in the thickness direction is larger than the cross-sectional area in the thickness direction of the tie bar between adjacent leads among the plurality of leads arranged in parallel along the tie bar. The tie bar between the continuous part of the tie bar and the end of the tie bar and the lead located closest to the suspension lead The length in the short side direction in plan view is larger than the length between the two side surfaces of the tie bar supporting the lead between the adjacent leads of the plurality of leads arranged in parallel along the tie bar. Thus, the method for manufacturing a multi-faced lead frame , wherein the resist pattern is formed.
前記半導体素子の各端子と複数のリードのそれぞれとをワイヤーを介して接続するワイヤーボンディング工程と、
前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを封止樹脂にて封止する樹脂封止工程と、
前記封止樹脂にて封止された前記半導体素子、前記半導体素子搭載部、前記複数のリード及び前記ワイヤーを含むリードフレームを、前記タイバーに沿って切断し、前記半導体素子ごとに個片化するダイシング工程と
を含むことを特徴とする半導体装置の製造方法。 A step of fixing the semiconductor element on the upper surface of the semiconductor element mounting portion of the polygon with the lead frame according to claim 1 or 2,
A wire bonding step of connecting each terminal of the semiconductor element and each of the plurality of leads via a wire;
A resin sealing step of sealing the semiconductor element, the semiconductor element mounting portion, the plurality of leads and the wire with a sealing resin;
A lead frame including the semiconductor element sealed with the sealing resin, the semiconductor element mounting portion, the plurality of leads, and the wire is cut along the tie bar and separated into pieces for each semiconductor element. A method for manufacturing a semiconductor device, comprising a dicing step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012010728A JP5884506B2 (en) | 2012-01-23 | 2012-01-23 | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012010728A JP5884506B2 (en) | 2012-01-23 | 2012-01-23 | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149885A JP2013149885A (en) | 2013-08-01 |
JP5884506B2 true JP5884506B2 (en) | 2016-03-15 |
Family
ID=49047084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012010728A Active JP5884506B2 (en) | 2012-01-23 | 2012-01-23 | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5884506B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6856497B2 (en) * | 2017-01-12 | 2021-04-07 | 株式会社三井ハイテック | Lead frame |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0642346Y2 (en) * | 1988-04-09 | 1994-11-02 | サンケン電気株式会社 | Lead frame |
JPH0642347Y2 (en) * | 1988-05-07 | 1994-11-02 | サンケン電気株式会社 | Lead frame |
JP5248232B2 (en) * | 2008-07-31 | 2013-07-31 | 株式会社三井ハイテック | Lead frame and manufacturing method thereof |
JP2011171678A (en) * | 2010-02-22 | 2011-09-01 | Renesas Electronics Corp | Lead frame, and method of manufacturing semiconductor device |
-
2012
- 2012-01-23 JP JP2012010728A patent/JP5884506B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013149885A (en) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5214911B2 (en) | Mold package manufacturing method | |
JP6319644B2 (en) | Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device | |
JP5807800B2 (en) | Leadframe and leadframe manufacturing method | |
JP6773197B2 (en) | Lead frame and its manufacturing method | |
JP6143468B2 (en) | Lead frame | |
JP5899614B2 (en) | Leadframe and leadframe manufacturing method | |
TWI650840B (en) | Lead frame, semiconductor device, and method for manufacturing lead frame | |
JP6772087B2 (en) | Lead frame and its manufacturing method | |
US10276478B2 (en) | Lead frame | |
JP6028454B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP6107995B2 (en) | Leadframe and leadframe manufacturing method | |
JP7174363B2 (en) | Lead frames and semiconductor equipment | |
JP5884506B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP4215814B2 (en) | Manufacturing method of semiconductor device | |
JP6274553B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP5997964B2 (en) | Lead frame | |
JP6327732B1 (en) | Lead frame and manufacturing method thereof | |
JP2017034274A (en) | Polygonal lead frame, lead frame and semiconductor device | |
JP6460500B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP5870681B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP6705654B2 (en) | Lead frame and manufacturing method thereof | |
WO2015111623A1 (en) | Lead frame and method for manufacturing same, semiconductor device and method for manufacturing same | |
JP6399126B2 (en) | Leadframe and leadframe manufacturing method | |
JP5817513B2 (en) | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device | |
JP2018191012A (en) | Lead frame and method of manufacturing lead frame |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5884506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |