JP5248232B2 - Lead frame and manufacturing method thereof - Google Patents
Lead frame and manufacturing method thereof Download PDFInfo
- Publication number
- JP5248232B2 JP5248232B2 JP2008198901A JP2008198901A JP5248232B2 JP 5248232 B2 JP5248232 B2 JP 5248232B2 JP 2008198901 A JP2008198901 A JP 2008198901A JP 2008198901 A JP2008198901 A JP 2008198901A JP 5248232 B2 JP5248232 B2 JP 5248232B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- slit
- lead
- support bar
- coining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 59
- 238000004080 punching Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 27
- 238000005520 cutting process Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000003754 machining Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 description 20
- 229920005989 resin Polymers 0.000 description 20
- 238000007789 sealing Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、一括樹脂封止(MAP:Molded Array Package)タイプのリードフレームに関し、特にリードフレームの生産性と半導体装置の信頼性を向上させることが可能なリードフレーム及びその製造方法に関する。 The present invention relates to a MAP (Molded Array Package) type lead frame, and more particularly to a lead frame capable of improving the productivity of a lead frame and the reliability of a semiconductor device and a method for manufacturing the same .
図10は従来技術によるMAPタイプのリードフレームを示すものであり、(a)は平面図、(b)は(a)におけるD−D断面図、(c)は変形時のD−D断面図である。まず、銅合金などの薄板材料から、半導体チップ搭載部11、リード12、タイバー13及びサポートバー14を、スタンピング又はエッチング加工を行ってマトリックス状のリードフレーム10を形成する。その後、リード12が樹脂から抜け落ちるのを防止するため、リード12にハーフエッチングにより段差部12aを形成して段差を設けることによって、樹脂との密着性を向上させることができる。前記技術については、特許文献1〜3に記載されている。
10A and 10B show a MAP type lead frame according to the prior art, where FIG. 10A is a plan view, FIG. 10B is a sectional view taken along line DD in FIG. 10A, and FIG. It is. First, the semiconductor
ところで、前記段差部12aをハーフエッチングで製造すると、生産性が低く製造コストもかかるため、ハーフエッチングに替えてスタンピングによって段差を形成することが望まれている。
By the way, when the
図10(b)にはパンチ22及びダイ(図示せず)からなる刃物を用いて半抜き(又はコイニング)により、段差部12aを加工している。
In FIG. 10B, the
しかしながら、半抜きはタイバー13を挟んで隣接するリード12の段差部12aをそれぞれ別のパンチで加工するため、各パンチ22が細くなり、強度が上げられずに、加工中に破損してしまうという問題が生じていた。また、半抜き時に加えられた加工応力が開放されず、図10(c)に示すようにリードフレーム10に反りや捩れ等の変形が発生し、この変形によって、樹脂封止時に樹脂がリードフレームの裏面(パッケージより露出する側)に流れて付着してしまい、実装基板に載置した際の接続不良の原因となっていた。
However, half punching processes the
本発明は、このような事情に鑑みてなされたものであり、MAPタイプリードフレームの生産性向上と製造コスト低減を図るとともに、歪みや捩れ等の変形を防止し、且つ、このリードフレームを用いた半導体装置の信頼性の向上を図ることを目的とする。 The present invention has been made in view of such circumstances, and is intended to improve the productivity and reduce the manufacturing cost of a MAP type lead frame, prevent deformation such as distortion and twist, and use this lead frame. It is an object to improve the reliability of a semiconductor device.
前記課題を解決するため、本発明の第1の構成に係るリードフレームは、半導体チップ搭載部と、該半導体チップ搭載部を支持するサポートバーとを含む単位フレームを、タイバーを介してマトリックス状に複数個集合して形成されたリードフレームであって、前記タイバーは半抜き又はコイニングされ、かつ、前記タイバーの前記半抜き領域又はコイニング領域に、スリットが設けられていることを特徴とする。
この第1の構成に係る発明によれば、タイバーへの半抜き又はコイニングはハーフエッチングで加工する場合に比べ短時間で加工でき、生産性が高く製造コストを抑制することができる。さらに、スリットを設けることにより、半抜き又はコイニングによるリードフレームの応力残留を防ぐため、リードフレームの反りやねじれを防止することができ、樹脂がリードフレーム裏面に回り込むことが無いため、樹脂封止された半導体装置と実装基板との接続を確実に行うことができる。
In order to solve the above-described problem, a lead frame according to a first configuration of the present invention includes a unit frame including a semiconductor chip mounting portion and a support bar that supports the semiconductor chip mounting portion in a matrix shape via a tie bar. A lead frame formed by a plurality of sets, wherein the tie bar is half-punched or coined, and a slit is provided in the half-punched region or coining region of the tie bar.
According to the first aspect of the invention, half punching or coining into a tie bar can be processed in a shorter time than when processing by half etching, and productivity is high and manufacturing cost can be suppressed. In addition, by providing slits, it is possible to prevent lead frame warping and twisting because it prevents residual stress in the lead frame due to half-cutting or coining, and the resin does not wrap around the back surface of the lead frame. The connected semiconductor device and the mounting board can be reliably connected.
本発明の第2の構成に係るリードフレームは、前記タイバーを挟んで隣接するリード群の一部が、前記タイバーを含んで一体的に半抜き又はコイニングされていることを特徴とする。
これにより、リードへの段差を短時間で加工でき、生産性が高く製造コストを抑制することができる。また、隣接するリード群の加工を一つの幅広パンチで行うことができるため、パンチ強度が上がり破損を防止することができる。
A lead frame according to a second configuration of the present invention is characterized in that a part of a group of leads adjacent to each other with the tie bar interposed therebetween is integrally half-punched or coined including the tie bar.
Thereby, the level | step difference to a lead can be processed in a short time, productivity is high, and manufacturing cost can be suppressed. In addition, since the adjacent lead group can be processed with one wide punch, the punch strength is increased and breakage can be prevented.
本発明の第3の構成に係るリードフレームにおいては、前記スリットが前記リード群と少なくとも同等以上の長さを有することを特徴とする。
これにより、効果的に半抜き又はコイニングの応力を緩和することができる。
In the lead frame according to the third configuration of the present invention, the slit has a length at least equal to or longer than the lead group.
Thereby, the stress of half blanking or coining can be relieved effectively.
本発明の第4の構成に係るリードフレームにおいては、前記スリットは、前記半抜き領域又はコイニング領域を超えて形成されていることを特徴とする。
これにより、効果的に半抜き又はコイニングの応力を緩和することができるほか、スリット形状の自由度を増すことができる。
In the lead frame according to the fourth configuration of the present invention, the slit is formed beyond the half-blanked region or coining region.
As a result, it is possible to effectively relieve the stress of half punching or coining, and the degree of freedom of the slit shape can be increased.
本発明の第5の構成に係るリードフレームにおいては、前記スリットの端部には、拡幅部が形成されていることを特徴とする。
これにより、垂直及び平行の両方向の半抜き又はコイニングによる応力を緩和することができる。
The lead frame according to the fifth configuration of the present invention is characterized in that a widened portion is formed at an end of the slit.
Thereby, the stress by half punching or coining in both the vertical and parallel directions can be relieved.
本発明の第6の構成に係るリードフレームにおいては、前記サポートバーも半抜き又はコイニングされていることを特徴とする。
このように、単位フレームの半導体チップ搭載部を支持するサポートバーについても、リードと同様に半抜き又はコイニングを行って段差を施すことにより、樹脂との密着性を高めることができる。
In the lead frame according to the sixth configuration of the present invention, the support bar is also half-cut or coined.
Thus, also about the support bar which supports the semiconductor chip mounting part of a unit frame, adhesiveness with resin can be improved by performing half extraction or coining similarly to a lead, and giving a level | step difference.
本発明の第7の構成に係るリードフレームにおいては、前記半抜き又はコイニングされたサポートバーの延長線上の、前記単位フレーム外周領域に、穴部が形成されていることを特徴とする。
これにより、サポートバーを半抜き又はコイニングしたときの応力を緩和することができる。
The lead frame according to the seventh configuration of the present invention is characterized in that a hole is formed in an outer peripheral region of the unit frame on an extension line of the half-cut or coined support bar.
Thereby, the stress when the support bar is half cut or coined can be relieved.
本発明の第8の構成に係るリードフレームの製造方法は、半導体チップ搭載部と、該半導体チップ搭載部を支持するサポートバーとを含む単位フレームを、タイバーを介してマトリックス状に複数個集合して形成されたリードフレームの製造方法において、前記タイバーに半抜き又はコイニングを行う半抜き加工又はコイニング加工工程と、前記タイバーの前記半抜き領域又はコイニング領域にスリットを形成するスリット形成工程を有することを特徴とする。
これにより、タイバーへの半抜き又はコイニングはハーフエッチングの場合に比べ短時間で加工でき、生産性が高く製造コストを抑制することができる。さらに、スリットを設けることにより、半抜き又はコイニングによるリードフレームの応力残留を防ぐため、リードフレームの反りやねじれを防止することができ、樹脂がリードフレーム裏面に回り込むことが無く、正常な樹脂封止を行うことができる。
According to an eighth aspect of the present invention, there is provided a lead frame manufacturing method in which a plurality of unit frames each including a semiconductor chip mounting portion and a support bar that supports the semiconductor chip mounting portion are assembled in a matrix through a tie bar. In the method of manufacturing the lead frame formed as described above, the method includes a half-cutting or coining process for half-cutting or coining the tie bar, and a slit-forming process for forming a slit in the half-cutting area or coining area of the tie bar. It is characterized by.
Thereby, half punching or coining to a tie bar can be processed in a shorter time than half etching, and productivity is high and manufacturing cost can be suppressed. Furthermore, by providing slits, the lead frame can be prevented from warping or twisting because it prevents residual stress in the lead frame due to half-cutting or coining. Can be stopped.
本発明の第9の構成に係るリードフレームの製造方法は、前記タイバーを挟んで隣接するリード群の一部を前記タイバーを含んで一体的に半抜き又はコイニングを行う半抜き加工又はコイニング加工工程を有することを特徴とする。
この第9の構成に係る発明によれば、リードへの段差をハーフエッチングで製造する場合に比べて短時間で加工でき、生産性が高く製造コストを抑制することができる。また、隣接するリード群の加工を一つの幅広パンチで行うことができるため、パンチ強度が上がり破損を防止することができる。
In the lead frame manufacturing method according to the ninth configuration of the present invention, a half punching process or a coining process step in which a part of a group of adjacent leads sandwiching the tie bar is half punched or coined including the tie bar. It is characterized by having.
According to the ninth aspect of the invention, the step to the lead can be processed in a shorter time than when manufactured by half etching, and the productivity is high and the manufacturing cost can be suppressed. In addition, since the adjacent lead group can be processed with one wide punch, the punch strength is increased and breakage can be prevented.
本発明の第10の構成に係るリードフレームの製造方法は、前記スリット形成工程にて形成するスリットは、前記リード群と少なくとも同等以上の長さに形成することを特徴とする。
これにより、効果的に半抜き又はコイニングの応力を緩和することができる。
The lead frame manufacturing method according to the tenth configuration of the present invention is characterized in that the slit formed in the slit forming step is formed to have a length at least equal to or longer than the lead group.
Thereby, the stress of half blanking or coining can be relieved effectively.
本発明の第11の構成に係るリードフレームの製造方法は、前記スリットが前記半抜き領域又はコイニング領域を超えて形成することを特徴とする。
これにより、効果的に半抜き又はコイニングの応力を緩和することができるほか、スリットの形状の自由度を増すことができる。
The lead frame manufacturing method according to the eleventh configuration of the present invention is characterized in that the slit is formed beyond the half-blanked region or coining region.
As a result, it is possible to effectively relieve the stress of half punching or coining, and the degree of freedom of the shape of the slit can be increased.
本発明の第12の構成に係るリードフレームの製造方法は、前記スリットの端部に拡幅部を形成することを特徴とする。
これにより、垂直及び平行の両方向の半抜き又はコイニングによる応力を緩和することができる。
The lead frame manufacturing method according to the twelfth configuration of the present invention is characterized in that a widened portion is formed at an end of the slit.
Thereby, the stress by half punching or coining in both the vertical and parallel directions can be relieved.
本発明の第13の構成に係るリードフレームの製造方法は、前記サポートバーも半抜き又はコイニングを行う半抜き加工又はコイニング加工工程を有することを特徴とする。
このように、単位フレームの半導体チップ搭載部を支持するサポートバーについても、リードと同様に半抜き又はコイニングを行い段差を施すことにより、樹脂との密着性を高めることができる。
The lead frame manufacturing method according to the thirteenth configuration of the present invention is characterized in that the support bar also includes a half punching process or a coining process for performing half punching or coining.
Thus, also about the support bar which supports the semiconductor chip mounting part of a unit frame, adhesiveness with resin can be improved by performing a half cut or coining like a lead, and giving a level | step difference.
本発明の第14の構成に係るリードフレームの製造方法は、前記半抜き又はコイニングされたサポートバーの延長線上の、前記単位フレーム外周領域に前記半抜き加工又コイニング加工に先立ち予め穴部を形成する穴部形成工程を有することを特徴とする。
これにより、サポートバーを半抜き又はコイニングしたときの応力を緩和することができる。
In the lead frame manufacturing method according to the fourteenth aspect of the present invention, a hole is formed in advance in the outer peripheral area of the unit frame on the extension line of the half-punched or coined support bar prior to the half-punching or coining. And a hole forming step.
Thereby, the stress when the support bar is half cut or coined can be relieved.
本発明の第15の構成に係る半導体装置は、半導体チップ搭載部と、該半導体チップ搭載部を支持するサポートバーとを含む単位フレームを、タイバーを介してマトリックス状に複数個集合してリードフレームが形成され、半導体チップを前記各単位フレームの半導体チップ搭載部にそれぞれ搭載し、前記リードフレーム全域を樹脂封止して樹脂封止体を形成した後、前記タイバーに沿って、前記樹脂封止体を切断することによって製造する各々の半導体装置であって、前記タイバーは半抜き又はコイニングされ、かつ、前記タイバーの前記半抜き領域又はコイニング領域に、スリットが設けられたリードフレームを有することを特徴とする。
これにより、リードフレームの反りや捩れを防止することができ、樹脂がリードフレーム裏面に回り込むことが無く、正常な形態の樹脂封止がされた半導体装置を得ることができる。
A semiconductor device according to a fifteenth configuration of the present invention is a lead frame in which a plurality of unit frames each including a semiconductor chip mounting portion and a support bar that supports the semiconductor chip mounting portion are assembled in a matrix through a tie bar. After the semiconductor chip is mounted on the semiconductor chip mounting portion of each unit frame and the entire lead frame is resin-sealed to form a resin sealing body, the resin sealing is performed along the tie bar. Each semiconductor device manufactured by cutting a body, wherein the tie bar is half punched or coined, and has a lead frame provided with a slit in the half punched region or coining region of the tie bar Features.
As a result, warping and twisting of the lead frame can be prevented, and a semiconductor device in which the resin is sealed in a normal form can be obtained without causing the resin to wrap around the back surface of the lead frame.
本発明の第16の構成に係る半導体装置は、前記タイバーを挟んで隣接するリード群の一部が前記タイバーを含んで一体的に半抜き又はコイニングされたリードフレームを有することを特徴とする。
これにより、リードへの段差を短時間で加工でき、生産性が高く製造コストを抑制することができる。また、隣接するリード群の加工を一つの幅広パンチで行うことができるため、パンチ強度が上がり破損を防止することができる。
A semiconductor device according to a sixteenth configuration of the present invention is characterized in that a part of a group of leads adjacent to each other with the tie bar interposed therebetween has a lead frame that is integrally half-punched or coined including the tie bar.
Thereby, the level | step difference to a lead can be processed in a short time, productivity is high, and manufacturing cost can be suppressed. In addition, since the adjacent lead group can be processed with one wide punch, the punch strength is increased and breakage can be prevented.
本発明の第17の構成に係る半導体装置は、前記スリットが前記リード群と少なくとも同等以上の長さに形成されたリードフレームを有することを特徴とする。
これにより、効果的に半抜き又はコイニングの応力を緩和することができる。
A semiconductor device according to a seventeenth configuration of the present invention is characterized in that the slit has a lead frame formed with a length at least equal to or longer than the lead group.
Thereby, the stress of half blanking or coining can be relieved effectively.
本発明の第18の構成に係る半導体装置は、前記スリットは前記半抜き領域又はコイニング領域を超えて形成されたリードフレームを有することを特徴とする。
これにより、効果的に半抜き又はコイニングの応力を緩和することができるほか、スリット形状の自由度を増すことができる。
The semiconductor device according to an eighteenth aspect of the present invention is characterized in that the slit has a lead frame formed beyond the half-blanked region or coining region.
As a result, it is possible to effectively relieve the stress of half punching or coining, and the degree of freedom of the slit shape can be increased.
本発明の第19の構成に係る半導体装置は、前記スリットの端部に拡幅部が形成されたリードフレームを有することを特徴とする。
これにより、垂直及び平行の両方向の半抜き又はコイニングによる応力を緩和することができる。
A semiconductor device according to a nineteenth configuration of the present invention has a lead frame in which a widened portion is formed at an end of the slit.
Thereby, the stress by half punching or coining in both the vertical and parallel directions can be relieved.
本発明の第20の構成に係る半導体装置は、前記サポートバーも半抜き又はコイニングがされたリードフレームを有することを特徴とする。
このように、単位フレームの中央の半導体チップ搭載部を支持するサポートバーについても、リードと同様に半抜き又はコイニングにより段差を施すことにより、樹脂との密着性を高めることができる。
A semiconductor device according to a twentieth aspect of the present invention is characterized in that the support bar also has a lead frame that is half cut or coined.
Thus, also about the support bar which supports the semiconductor chip mounting part of the center of a unit frame, adhesiveness with resin can be improved by giving a level | step difference by half punching or coining like a lead.
本発明の第21の構成に係る半導体装置は、前記半抜き又はコイニングされたサポートバーの延長線上の、前記単位フレーム外周領域に、穴部が形成されているリードフレームを有することを特徴とする。
このように、サポートバーの延長線上にも穴部を設けることにより、サポートバーを半抜き又はコイニングしたときの応力を緩和することができる。
A semiconductor device according to a twenty-first configuration of the present invention has a lead frame in which a hole is formed in an outer peripheral region of the unit frame on an extension line of the half-punched or coined support bar. .
Thus, by providing a hole on the extended line of the support bar, it is possible to relieve stress when the support bar is half cut or coined.
本発明の第22の構成に係る半導体装置の製造方法は、半導体チップ搭載部と、該半導体チップ搭載部を支持するサポートバーとを含む単位フレームを、タイバーを介してマトリックス状に複数個集合してリードフレームを形成し、半導体チップを前記各単位フレームの半導体チップ搭載部に搭載し、前記リードフレーム全域を樹脂封止して樹脂封止体を形成した後、前記タイバーに沿って、前記樹脂封止体を切断することによって製造する各々の半導体装置の製造方法であって、前記タイバーに半抜き又はコイニングを行う半抜き加工又はコイニング加工工程と、前記タイバーの前記半抜き領域又は前記コイニング領域にスリットを設けるスリット形成工程を有するリードフレームを用いることを特徴とする。
これにより、リードフレームの反りや捩れを防止することができ、樹脂がリードフレーム裏面に回り込むことが無く、正常な形態の樹脂封止がされた半導体装置を得ることができる。
According to a twenty-second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, wherein a plurality of unit frames each including a semiconductor chip mounting portion and a support bar supporting the semiconductor chip mounting portion are gathered in a matrix through a tie bar. A lead frame is formed, a semiconductor chip is mounted on the semiconductor chip mounting portion of each unit frame, the entire lead frame is resin-sealed to form a resin sealing body, and then the resin is formed along the tie bar. A method of manufacturing each semiconductor device manufactured by cutting a sealing body, wherein the tie bar is half-cut or coined, and the tie bar is half-punched or coined. A lead frame having a slit forming step of providing a slit is used.
As a result, warping and twisting of the lead frame can be prevented, and a semiconductor device in which the resin is sealed in a normal form can be obtained without causing the resin to wrap around the back surface of the lead frame.
本発明の第23の構成に係る半導体装置の製造方法は、前記タイバーを挟んで隣接するリード群の一部を前記タイバーを含んで一体的に半抜き又はコイニングを行う半抜き加工又はコイニング加工工程を有するリードフレームを用いることを特徴とする。
これにより、リードへの段差を短時間で加工でき、生産性が高く製造コストを抑制することができる。また、隣接するリード群の加工を一つの幅広パンチで行うことができるため、パンチ強度が上がり破損を防止することができる。
In a method of manufacturing a semiconductor device according to a twenty-third configuration of the present invention, a half punching process or a coining process step in which a part of a group of adjacent leads sandwiching the tie bar is integrally half punched or coined including the tie bar. It is characterized by using a lead frame having
Thereby, the level | step difference to a lead can be processed in a short time, productivity is high, and manufacturing cost can be suppressed. In addition, since the adjacent lead group can be processed with one wide punch, the punch strength is increased and breakage can be prevented.
本発明の第24の構成に係る半導体装置の製造方法は、前記スリット形成にて形成するスリットは、前記リード群と少なくとも同等以上の長さに形成するリードフレームを用いることを特徴とする。
これにより、効果的に半抜き又はコイニングの応力を緩和することができる。
The method for manufacturing a semiconductor device according to a twenty-fourth configuration of the present invention is characterized in that the slit formed by the slit formation uses a lead frame formed at least as long as the lead group.
Thereby, the stress of half blanking or coining can be relieved effectively.
本発明の第25の構成に係る半導体装置の製造方法は、前記スリット形成工程において形成するスリットは、前記半抜き領域又はコイニング領域を超えて形成するリードフレームを用いることを特徴とする。
これにより、効果的に半抜き又はコイニングの応力を緩和することができるほか、スリット形状の自由度を増すことができる。
The method for manufacturing a semiconductor device according to a twenty-fifth aspect of the present invention is characterized in that the slit formed in the slit forming step uses a lead frame formed beyond the half-blanked region or coining region.
As a result, it is possible to effectively relieve the stress of half punching or coining, and the degree of freedom of the slit shape can be increased.
本発明の第26の構成に係る半導体装置の製造方法は、前記スリットの端部に拡幅部を形成したリードフレームを用いることを特徴とする。
これにより、垂直及び平行の両方向の半抜き又はコイニングによる応力を緩和することができる。
A manufacturing method of a semiconductor device according to a twenty-sixth configuration of the present invention is characterized by using a lead frame in which a widened portion is formed at an end of the slit.
Thereby, the stress by half punching or coining in both the vertical and parallel directions can be relieved.
本発明の第27の構成に係る半導体装置の製造方法は、前記サポートバーも半抜き又はコイニングを行う半抜き又はコイニング加工工程を有するリードフレームを用いることを特徴とする。
このように、単位フレームの中央の半導体チップ搭載部を支持するサポートバーについても、リードと同様に半抜き又はコイニングにより段差を施すことにより、樹脂との密着性を高めることができる。
In a method of manufacturing a semiconductor device according to a twenty-seventh aspect of the present invention, the support bar also uses a lead frame having a half punching or coining process for half punching or coining.
Thus, also about the support bar which supports the semiconductor chip mounting part of the center of a unit frame, adhesiveness with resin can be improved by giving a level | step difference by half punching or coining like a lead.
本発明の第28の構成に係る半導体装置の製造方法は、前記半抜き又はコイニングされたサポートバーの延長線上の、前記単位フレーム外周領域に前記半抜き加工又はコイニング加工に先立ち予め穴部を形成する穴部形成工程を有するリードフレームを用いることを特徴とする。
このように、サポートバーの延長線上にも穴部を設けることにより、サポートバーを半抜き又はコイニングしたときの応力を緩和することができる。
In the method for manufacturing a semiconductor device according to the twenty-eighth configuration of the present invention, a hole is formed in advance in the outer peripheral region of the unit frame on the extension line of the half-punched or coined support bar prior to the half-punching or coining. A lead frame having a hole forming step is used.
Thus, by providing a hole on the extended line of the support bar, it is possible to relieve stress when the support bar is half cut or coined.
本発明によれば、MAPタイプの半導体装置に用いられるリードフレームのリードの段差部を半抜き又はコイニングで形成すると、スリットが半抜き又はコイニングによる余肉を逃がすため、かかる応力を緩和することができ、ハーフエッチングで製造する場合に比べて短時間で加工でき、しかも生産性が高く、製造コストを低減することができる。
また、リードフレーム成形工程をスタンピング加工で行うと、リードフレーム成形工程からリードに段差を形成する工程までの一連の工程を停めることがなく、生産性をより高めることができる。
さらに、形成したスリットが半抜き又はコイニングによる応力の残留を防ぐため、リードフレームの反りや捩れを防止することができ、封止樹脂がリードフレームの裏面(パッケージより露出する側)に流れて付着することなく、正常な形態で樹脂封止された半導体装置を製造することができる。
According to the present invention, when the step portion of the lead of the lead frame used in the MAP type semiconductor device is formed by half blanking or coining, the slits release the surplus due to half blanking or coining, so that the stress can be relieved. It can be processed in a shorter time than the case of manufacturing by half etching, and the productivity is high, and the manufacturing cost can be reduced.
Further, when the lead frame forming step is performed by stamping, a series of steps from the lead frame forming step to the step of forming a step on the lead is not stopped, and the productivity can be further increased.
Furthermore, since the formed slits prevent residual stress due to half-cutting or coining, the lead frame can be prevented from warping and twisting, and the sealing resin flows and adheres to the back side of the lead frame (the side exposed from the package). Therefore, it is possible to manufacture a semiconductor device that is resin-sealed in a normal form.
以下、本発明のリードフレーム及びその製造方法について図面を参照して説明する。
図1〜図3は本発明の第1の実施の形態を示すものであり、図1(a)は本実施の形態のリードフレーム形成工程を示す平面図、図1(b)はスリット形成工程及び段差加工工程を示す平面図、図2は半抜きを行う工具の拡大断面図、図3はコイニングを行う工具の拡大断面図である。
Hereinafter, a lead frame and a manufacturing method thereof according to the present invention will be described with reference to the drawings.
1 to 3 show a first embodiment of the present invention. FIG. 1A is a plan view showing a lead frame forming process of the present embodiment, and FIG. 1B is a slit forming process. FIG. 2 is an enlarged cross-sectional view of a tool that performs half punching, and FIG. 3 is an enlarged cross-sectional view of a tool that performs coining.
第1の実施の形態においては、まず図1(a)に示すように、銅合金などの導電率の高い薄板材料(例えば、板厚およそ0.2mm)から、パッド11、リード12、タイバー13及びサポートバー14を、スタンピング又はエッチングすることによって、一体的にリードフレーム10を形成する(リードフレーム形成工程)。
In the first embodiment, first, as shown in FIG. 1A, a
次に、図1(b)に示すように、複数の単位フレームをマトリックス状に配列するリードフレームのリード群の形成方向に沿って、スリット15の形成を行う。スリット15の幅aはリードフレーム10の厚さと同じ約0.2mm、長さbはリードフレーム10のリード群幅Aと同等に形成する。(スリット形成工程)
Next, as shown in FIG. 1B, the
次いで、プレスを用いて半抜きによる段差部(斜線部)17を形成する(段差加工工程)。本実施の形態においては、スリット15の長さbをリード群幅Aと同等にして段差部17の領域未満となるように設定しているが、スリット15の長さbを少なくともリード幅Aと同等以上にすることにより、リード部12の半抜き又はコイニングの応力を緩和することができ、反りや捩れなどの変形のないリードフレーム10を得ることができる。スリット15の長さbがリード群幅Aより短くなると、前記の応力を緩和しにくくなり、好ましくない。
Next, a step portion (shaded portion) 17 is formed by half-cutting using a press (step processing step). In the present embodiment, the length b of the
半抜きは、材料の送り方向順にまず第1エリア18−1を半抜き状態にする。次に、第2エリア18−2について半抜きを行い、その後第3エリア18−3について半抜きを行なう。
第1エリア18−1、第2エリア18−2、及び第3エリア18−3の半抜き用パンチがリードフレーム加工ラインに配置されており、これらの半抜き用パンチに対し、リードフレームを単位フレームの長さだけ搬送方向に移動することにより、リードフレームを連続的に半抜きする。
図1(b)のように、タイバー13を挟んで隣り合うリード群の一部をタイバー13を含んで一体的に半抜きすることにより、半抜き用パンチを幅広く形成することができるため、量産においてもパンチの破損を防ぐことができる。
In the half-punching, the first area 18-1 is first put in a half-pumped state in the order of the material feeding direction. Next, half cutting is performed for the second area 18-2, and then half cutting is performed for the third area 18-3.
Half punches for the first area 18-1, the second area 18-2, and the third area 18-3 are arranged in a lead frame processing line, and the lead frame is a unit for these half punches. The lead frame is continuously half-punched by moving in the transport direction by the length of the frame.
As shown in FIG. 1B, a part of the lead group adjacent to each other with the
半抜きについては図2に示すようにストリッパー21でリードフレーム材20を押さえつつ、パンチ22とダイ23によって完全に打ち抜かず、途中まで、好ましくは、リードフレームの厚さの半分の寸法でストロークを制御する。
なお、半抜き後のリードの厚みは、0.1mm以上とすることが好ましい。0.1mmより小さくすると、半導体装置を個別にカットする際に、リードが欠落してしまう可能性が生じる。
For half-punching, as shown in FIG. 2, while holding the
The lead thickness after half-punching is preferably 0.1 mm or more. If it is smaller than 0.1 mm, there is a possibility that the lead is lost when the semiconductor device is cut individually.
この半抜きにおいては、リードフレーム材20の厚みを保持したまま、パンチ22にてリードフレーム材20を押し下げるため、コイニングよりも比較的応力が小さい。
In this half punching, the
また、本実施の形態は、半抜きのみならずコイニングによってもリードの段差部を形成することができる。コイニングについては、図3(a)のようにパンチ24にてコイニングを行い、リードフレーム材20の厚みを薄く処理する工程である。このコイニングを行うことにより、図3(b)に示すように、リードフレーム全体の厚みを保持したまま、コイニング部20aを薄くすることができる。ただし、コイニング部20aにかかる応力は内部に留まるため、変形や捩れが発生しやすい。このため、コイニングによる厚み減少は、半抜きの0.1mm(板厚の半分)に対し、0.05mm程度に抑えることが望ましい。
Further, in the present embodiment, the step portion of the lead can be formed not only by half punching but also by coining. Coining is a process of thinning the
図4は、本発明の第2の実施の形態を示す平面図である。 FIG. 4 is a plan view showing a second embodiment of the present invention.
第1の実施の形態ではスリット15の長さbはリードフレーム10のリード群幅Aと同等に形成したが、この第2の実施の形態においては、図4に示すように、スリット15の長さbをリード群幅Aより長くし、更に段差部17の領域を超えて形成した。この際、各スリット15同士がつながらない程度、例えばB−B’間距離が少なくとも0.1mm以上確保される寸法にすることが好ましい。本実施の形態では、スリットの長さを段差部17の領域を超えるように形成することによって、第1の実施の形態と比較して、より多くの半抜き又はコイニングによる応力を緩和し、反りや捩れのなどの変形のないリードフレームを得ることができ、パッケージの信頼性を向上させることができる。
In the first embodiment, the length b of the
この第2の実施の形態においては、スリット15の形成後の半抜き又はコイニング工程は第1の実施の形態と同様であるので、説明を省略する。
In the second embodiment, the half-punching or coining process after the formation of the
図5は、本発明の第3の実施の形態を示す平面図である。
この第3の実施の形態においては、第2の実施の形態におけるスリット15の形状を図5の15’のようにエ字状に形成したものである。ここで、スリット15’の長さは、リード群幅Aより長く、更に段差部17の領域を超える長さに設定するものとする。
FIG. 5 is a plan view showing a third embodiment of the present invention.
In the third embodiment, the shape of the
エ字状のスリット15’は、両端部に拡幅部wを有することにより、垂直及び平行の両方向の応力を緩和することができる。また、スリット形成用パンチの強度が上がり、破損しにくくなる。 The E-shaped slit 15 ′ can relieve stress in both the vertical and parallel directions by having widened portions w at both ends. Further, the strength of the slit forming punch is increased and it is difficult to break.
なお、本実施の形態では拡幅部wの形状は矩形であるが、円形等の他の形状でもよい。 In the present embodiment, the shape of the widened portion w is rectangular, but may be other shapes such as a circle.
上記第1、第2、第3の実施の形態により製造されたリードフレーム10を用いて製造した半導体装置Pを図6に示す。すなわち、リードフレーム10の各半導体チップ搭載部11のそれぞれに、半導体チップを搭載し、リードフレーム10全域を樹脂封止して樹脂封止体を形成した後、タイバー13に沿って、樹脂封止体を切断することによって、各々の半導体装置を製造することができる。
なお、図6(a)は半導体装置Pを上面より見た斜視図、(b)は底面より見た斜視図である。
FIG. 6 shows a semiconductor device P manufactured using the
6A is a perspective view of the semiconductor device P viewed from the top surface, and FIG. 6B is a perspective view of the semiconductor device P viewed from the bottom surface.
図7は、本発明の第4の実施の形態を示すものであり(a)は平面図、(b)は(a)におけるC−C断面図である。 7A and 7B show a fourth embodiment of the present invention, in which FIG. 7A is a plan view and FIG. 7B is a cross-sectional view taken along the line CC in FIG.
この第4の実施の形態においては、第2の実施の形態に加え、サポートバー14にも半抜き又はコイニングを施したものである。
In the fourth embodiment, in addition to the second embodiment, the
この実施の形態では、まず、第2の実施の形態と同様の加工工程によりリードフレーム10’を形成する。 In this embodiment, first, a lead frame 10 'is formed by the same processing steps as those of the second embodiment.
その後、図7のようにサポートバー14の延長線上の、リードフレーム外周領域に穴部19を形成する。穴部19は図示の例ではひし形を有しているが、三角形、円形、楕円形など、他の形状でもよい。
Thereafter, as shown in FIG. 7, a
そして、サポートバー14の半抜き又はコイニングを行う。穴部19を予め形成しておくことにより、サポートバー14の段差加工工程によって生じる応力を緩和することができ、その結果サポートバー14の変形や捩れを防止することができる。
Then, the
なお、本実施の形態では、スリット形成工程、リード群の段差加工工程の後、リードフレーム外周領域の穴部形成工程、サポートバー14の段差加工工程を行ったが、加工順序はこれに限定されない。
In this embodiment, after the slit forming step and the lead group step processing step, the lead frame outer peripheral region hole forming step and the
図8は本発明の第5の実施の形態を示すものであり、(a)は平面図、(b)は側面図である。
この第5の実施の形態では、リードフレーム30のパッド31がサポートバー32によって一方向に連設されている。そして、サポートバー32の連設方向と直交するように、スリット33を形成する。なお、図中36はタイバーである。
FIG. 8 shows a fifth embodiment of the present invention, where (a) is a plan view and (b) is a side view.
In the fifth embodiment, the
スリット33の幅cはリードフレーム30の厚さと同じ0.2mm、長さdはリードフレーム30のサポートバー32の両端幅と同等に形成する。
次いで、プレスを用いて段差部(斜線部)35を半抜き状態に形成する。なお、本実施の形態においては、スリット33の長さdをサポートバーの両端幅と同等で段差部35の領域未満となるように設定している。
このようにスリット33の長さdをサポートバー32の両端幅と同等に形成することにより、後に加工するサポートバー32の半抜き又はコイニングの応力を緩和することができる。スリット33の長さdがサポートバー32の両端幅より短くなると、前記の応力を緩和しにくくなり、好ましくない。
The width c of the
Next, the stepped portion (shaded portion) 35 is formed in a half-punched state using a press. In the present embodiment, the length d of the
Thus, by forming the length d of the
図9は本発明の第6の実施の形態を示すものであり、(a)は平面図、(b)は側面図である。
第5の実施の形態(図8)ではスリット33の長さdはリードフレーム30の半抜き又はコイニングによるサポートバー32の両端幅と同等に形成したが、本実施の形態においては、スリット33の長さdをサポートバー32の両端幅より長くし、更に段差部35の領域を超える長さに形成した。これにより多くの半抜き又はコイニングによる応力を緩和し、反りや捩れのなどの変形のないリードフレーム30を得ることができ、パッケージの信頼性を向上させることができる。
FIG. 9 shows a sixth embodiment of the present invention, where (a) is a plan view and (b) is a side view.
In the fifth embodiment (FIG. 8), the length d of the
上記、第4、第5、第6の実施の形態により製造されたリードフレーム10’又は30を用いて半導体装置を製造する。すなわち、リードフレーム10’又は30の各半導体チップ搭載部11又は31のそれぞれに半導体チップを搭載し、リードフレーム10’又は30全域を樹脂封止して樹脂封止体を形成した後、タイバー36に沿って、樹脂封止体を切断することによって、各々の半導体装置(図示せず)を製造することができる。
A semiconductor device is manufactured using the
10、10’ リードフレーム
11 パッド(半導体チップ搭載部)
12 リード
12a 段差部
13 タイバー
14 サポートバー
15、15’ スリット
16 半抜きライン
17 段差部
18−1 第1エリア
18−2 第2エリア
18−3 第3エリア
19 穴部
20 リードフレーム材
20a コイニング部
21 ストリッパー
22 パンチ
23 ダイ
30 リードフレーム
31 パッド(半導体チップ搭載部)
32 サポートバー
33 スリット
34 半抜きライン
35 段差部
36 タイバー
10, 10 '
12
32
Claims (6)
前記タイバーと該タイバーを挟んで隣接するリード群の一部とが一体的に半抜きされ、かつ、その半抜き領域に、当該半抜き領域を超えてスリットが設けられていることを特徴とするリードフレーム。 A lead frame formed by collecting a plurality of unit frames including a semiconductor chip mounting portion and a support bar supporting the semiconductor chip mounting portion in a matrix through a tie bar,
Characterized in that a part of the lead group adjacent to sandwich the tie bar and the tie bars are-out integrally semi disconnect and its half blanking region, a slit is provided beyond the half vent region And lead frame.
前記複数の単位フレーム間のタイバーの部分に、リードフレームのリード群の形成方向に沿って、スリットの形成を行うスリット形成工程と、
前記スリット形成後に、前記スリットが形成されたタイバーと該タイバーを挟んで隣接するリード群の一部とを一体的に半抜きを行う半抜き加工工程とを有し、
前記スリット形成工程において形成するスリットの長さを、前記半抜き加工工程で半抜きする半抜領域を超えるように形成することを特徴とするリードフレームの製造方法。
In a manufacturing method of a lead frame formed by assembling a plurality of unit frames including a semiconductor chip mounting portion and a support bar supporting the semiconductor chip mounting portion in a matrix through a tie bar,
A slit forming step of forming a slit in the portion of the tie bar between the plurality of unit frames along the formation direction of the lead group of the lead frame;
After the slit formation, it has a half-punch process step of integrally half-punching a tie bar formed with the slit and a part of the adjacent lead group across the tie bar,
A method of manufacturing a lead frame , wherein a length of a slit formed in the slit forming step is formed so as to exceed a half punched region to be half punched in the half punching step .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008198901A JP5248232B2 (en) | 2008-07-31 | 2008-07-31 | Lead frame and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008198901A JP5248232B2 (en) | 2008-07-31 | 2008-07-31 | Lead frame and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010040595A JP2010040595A (en) | 2010-02-18 |
JP5248232B2 true JP5248232B2 (en) | 2013-07-31 |
Family
ID=42012864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008198901A Expired - Fee Related JP5248232B2 (en) | 2008-07-31 | 2008-07-31 | Lead frame and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5248232B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5393531B2 (en) | 2010-02-25 | 2014-01-22 | キヤノン株式会社 | Position / orientation estimation apparatus, position / orientation estimation method, program, storage medium |
JP5876645B2 (en) * | 2010-10-15 | 2016-03-02 | アピックヤマダ株式会社 | Lead frame manufacturing method |
JP5884506B2 (en) * | 2012-01-23 | 2016-03-15 | 大日本印刷株式会社 | Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device |
JP2015070146A (en) * | 2013-09-30 | 2015-04-13 | 力成科技股▲分▼有限公司 | Semiconductor device |
JP6825436B2 (en) * | 2017-03-17 | 2021-02-03 | 日亜化学工業株式会社 | Lead frame |
JP7054008B2 (en) * | 2019-08-27 | 2022-04-13 | 日亜化学工業株式会社 | Manufacturing method of light emitting device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6353959A (en) * | 1986-08-22 | 1988-03-08 | Mitsui Haitetsuku:Kk | Lead frame for semiconductor device and manufacture thereof |
JPH09191072A (en) * | 1996-01-10 | 1997-07-22 | Sony Corp | Lead frame |
JPH09298264A (en) * | 1996-05-02 | 1997-11-18 | Toppan Printing Co Ltd | Lead frame structure |
JPH11214603A (en) * | 1998-01-28 | 1999-08-06 | Hitachi Cable Ltd | Lead frame and its manufacture |
JP3976441B2 (en) * | 1999-03-30 | 2007-09-19 | 三洋電機株式会社 | Semiconductor device |
JP3547704B2 (en) * | 2000-06-22 | 2004-07-28 | 株式会社三井ハイテック | Lead frame and semiconductor device |
JP2002353395A (en) * | 2001-05-25 | 2002-12-06 | Shinko Electric Ind Co Ltd | Manufacturing method of lead frame, the lead frame and semiconductor device |
JP4455208B2 (en) * | 2004-07-30 | 2010-04-21 | アピックヤマダ株式会社 | Lead frame and method for manufacturing semiconductor device |
JP2008016469A (en) * | 2006-07-03 | 2008-01-24 | Renesas Technology Corp | Semiconductor device |
JP4878580B2 (en) * | 2007-05-30 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | Lead frame and manufacturing method thereof, semiconductor device and manufacturing method thereof |
-
2008
- 2008-07-31 JP JP2008198901A patent/JP5248232B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010040595A (en) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5248232B2 (en) | Lead frame and manufacturing method thereof | |
JP6143468B2 (en) | Lead frame | |
JP4878580B2 (en) | Lead frame and manufacturing method thereof, semiconductor device and manufacturing method thereof | |
US8558358B2 (en) | Lead frame | |
JP5997971B2 (en) | Lead frame | |
JP2019087708A (en) | Resin sealing mold and manufacturing method of semiconductor device | |
CN112825313B (en) | Lead frame material sheet | |
JP4455208B2 (en) | Lead frame and method for manufacturing semiconductor device | |
CN109671632B (en) | Method for manufacturing lead frame and lead frame | |
JP5410465B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2006237289A (en) | Lead frame structure and its manufacturing method | |
JP4500819B2 (en) | Manufacturing method of surface mount type electronic components | |
JP3506957B2 (en) | Lead frame manufacturing method | |
JP4455166B2 (en) | Lead frame | |
JP2012146704A (en) | Semiconductor device, lead frame, and manufacturing method of the semiconductor device | |
JP2017152496A (en) | Lead frame and manufacturing method of semiconductor package | |
JP3793752B2 (en) | Semiconductor device | |
JP3535990B2 (en) | Lead frame manufacturing method | |
JP2001210774A (en) | Lead frame for semiconductor device and its manufacturing method | |
JPH11330339A (en) | Lead frame and manufacture thereof, and semiconductor device and manufacture thereof | |
JP4345894B2 (en) | Semiconductor device | |
JP3028173B2 (en) | Lead frame and manufacturing method thereof | |
JPH01133340A (en) | Lead frame and manufacture thereof | |
JP4231861B2 (en) | Semiconductor device | |
JP3833663B2 (en) | Lead frame manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5248232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |