JP2011171678A - Lead frame, and method of manufacturing semiconductor device - Google Patents

Lead frame, and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011171678A
JP2011171678A JP2010036590A JP2010036590A JP2011171678A JP 2011171678 A JP2011171678 A JP 2011171678A JP 2010036590 A JP2010036590 A JP 2010036590A JP 2010036590 A JP2010036590 A JP 2010036590A JP 2011171678 A JP2011171678 A JP 2011171678A
Authority
JP
Japan
Prior art keywords
recess
tie bar
lead
die pad
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010036590A
Other languages
Japanese (ja)
Inventor
Akiko Nishiki
暁己 西木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010036590A priority Critical patent/JP2011171678A/en
Publication of JP2011171678A publication Critical patent/JP2011171678A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress generation of a resin burr on a back face of a lead while preventing the lead from being shifted from a desired arrangement. <P>SOLUTION: This lead frame 100 includes: die pads 1; a plurality of leads 2 arranged around the die pads 1; die bars 31 adjacent to the outer sides of the plurality of leads 2 and connecting the plurality of leads 2 to one another; and peripheral parts 4 adjacent to the outer sides of the die bars 31. A first recessed part 21 is formed on the back face of the peripheral part 4, a second recessed part 22 is formed continuously to the first recessed part 21 on the back face of the die bar 31, and the second recessed part 22 communicates with a space 7 between the die bar 31 and the die pad 1. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、リードフレーム及び半導体装置の製造方法に関する。   The present invention relates to a lead frame and a method for manufacturing a semiconductor device.

片面封止型の半導体装置の製造は、例えば、以下の手順で行う。
先ず、リードフレームを準備する。リードフレームは、ダイパッドと、ダイパッドの周囲に配置された複数のリードと、複数のリードを相互に連結するタイバーと、タイバーとダイパッドとを相互に連結する吊りリードと、を有している。
次に、リードフレームのダイパッド上に半導体チップを搭載し、半導体チップの電極とリードとをワイヤボンディングする。次に、金型を用いて半導体チップを封止樹脂により片面封止する。 The single-side sealed semiconductor device is manufactured, for example, according to the following procedure.
First, a lead frame is prepared. The lead frame includes a die pad, a plurality of leads arranged around the die pad, a tie bar that interconnects the plurality of leads, and a suspension lead that interconnects the tie bar and the die pad.
Next, a semiconductor chip is mounted on the die pad of the lead frame, and the electrodes of the semiconductor chip and the leads are wire-bonded. Next, one side of the semiconductor chip is sealed with a sealing resin using a mold.

その後、個々のリードが分離するように、ダイシングによって封止樹脂及びリードフレームを切断することにより、半導体装置を得ることができる。   Then, the semiconductor device can be obtained by cutting the sealing resin and the lead frame by dicing so that the individual leads are separated.

ところで、樹脂封止の際には、リードの裏面側に樹脂が回り込んでしまうことがある。リードの裏面側に樹脂が回り込むと、リードの裏面に樹脂バリが形成されて半導体装置の電気的接続性が悪化するため、例えば、樹脂バリの除去作業が必要となる。   By the way, during resin sealing, the resin may wrap around the back side of the lead. If the resin wraps around the back side of the lead, a resin burr is formed on the back side of the lead and the electrical connectivity of the semiconductor device deteriorates. For example, a resin burr removal operation is required.

このような問題に鑑みなされた技術としては、例えば、特許文献１に記載のものがある。特許文献１のリードフレームには、リードの配置領域の外方域、且つ、タイバーの外方域に、リードフレームの表裏を貫通する貫通穴（切り欠き部）が形成されている。特許文献１には、この貫通穴を形成したことにより、リードの裏面における樹脂バリの形成が防止される旨の記載がある。   As a technique made in view of such a problem, for example, there is a technique described in Patent Document 1. In the lead frame of Patent Document 1, through holes (notches) penetrating the front and back of the lead frame are formed in the outer region of the lead arrangement region and the outer region of the tie bar. Patent Document 1 describes that the formation of the resin burr on the back surface of the lead is prevented by forming the through hole.

なお、特許文献２には、リードにおける外方端部の裏面にハーフエッチングを行うことによりリードの外方端部を薄肉部とし、リードの外方端部の全周を封止樹脂で覆った状態で、その部分をダイシングすることが記載されている。
また、特許文献３には、タイバーと、タイバーの周囲を囲む枠と、を短冊状の連結部によって相互に連結した構造のリードフレームが記載されている。 In Patent Document 2, the back end of the outer end of the lead is half-etched to make the outer end of the lead thin, and the entire periphery of the outer end of the lead is covered with sealing resin. In the state, dicing the part is described.
Patent Document 3 describes a lead frame having a structure in which a tie bar and a frame surrounding the periphery of the tie bar are connected to each other by a strip-shaped connecting portion.

特開２００１−２７４３０８号公報JP 2001-274308 A 特開２００７−２８１２０７号公報JP 2007-281207 A 特開平０８−０３７２０１号公報Japanese Patent Application Laid-Open No. 08-037201

しかしながら、特許文献１の技術では、樹脂封入時の圧力によってタイバーが変形してしまう。そして、この変形に伴い、タイバーと繋がっているリードが所望の配置からずれてしまう。このため、リードが所望の位置に配置されている半導体装置を製造することが困難である。   However, in the technique of Patent Document 1, the tie bar is deformed by the pressure during resin encapsulation. And with this deformation | transformation, the lead | read | reed connected with the tie bar will shift | deviate from desired arrangement | positioning. For this reason, it is difficult to manufacture a semiconductor device in which leads are arranged at desired positions.

このように、リードが所望の配置からずれてしまうことを抑制しつつ、リードの裏面における樹脂バリの発生を抑制することは困難だった。   As described above, it is difficult to suppress the occurrence of resin burrs on the back surface of the lead while suppressing the lead from deviating from the desired arrangement.

本発明は、ダイパッドと、
前記ダイパッドの周囲に配列されている複数のリードと、
前記複数のリードの外方に隣接し、前記複数のリードを相互に連結しているタイバーと、
前記タイバーの外方に隣接している周縁部と、
を有し、
前記周縁部の裏面には第１凹部が形成され、前記タイバーの裏面には前記第１凹部と連続的に第２凹部が形成され、前記第２凹部が前記タイバーと前記ダイパッドとの間の空間に連通していることを特徴とするリードフレームを提供する。 The present invention includes a die pad,
A plurality of leads arranged around the die pad;
A tie bar adjacent to the outside of the plurality of leads and interconnecting the plurality of leads;
A peripheral edge adjacent to the outside of the tie bar;
Have
A first recess is formed on the back surface of the peripheral portion, a second recess is formed on the back surface of the tie bar continuously with the first recess, and the second recess is a space between the tie bar and the die pad. A lead frame is provided that communicates with the lead frame.

このリードフレームによれば、周縁部の裏面には第１凹部が形成され、タイバーの裏面には第１凹部と連続的に第２凹部が形成され、第２凹部がタイバーとダイパッドとの間の空間に連通している。
よって、樹脂封入時には、ダイパッドとタイバーとの間の空間から第２凹部へ樹脂が流入し、更に、この樹脂が第２凹部から第１凹部へと流入するようにできる。このため、樹脂封入時における樹脂の圧力を、リードよりも外方へ逃がすことができる。なぜなら、第１及び第２凹部はリードよりも外方に位置しているからである。これにより、リードの裏面側への樹脂の回り込みを抑制し、リードの裏面における樹脂バリの形成を抑制することができる。
また、樹脂封入時に第１及び第２凹部に樹脂が充填されるタイミングを、リードの周囲に樹脂が充填されるタイミングよりも遅らせることができる。なぜなら、第１及び第２凹部はリードよりも外方に位置しているからである。このため、樹脂封入の進行に伴いキャビティ内の空気が徐々に逃げ場を失う際に、該空気が樹脂によって第１凹部の外方端部へ押しやられるようにすることができる。よって、逃げ場を失った空気がリードの裏面側に回り込んで空気溜まりを形成してしまう可能性を低減できる。従って、空気の進入によってリードの裏面に形成される隙間に樹脂が回り込んでしまう可能性を低減することができるので、リードの裏面における樹脂バリの形成を抑制することができる。
また、リードフレームの周縁部において、タイバーの外方に隣接する部分の全体に貫通穴が形成されているのではなく、該周縁部の少なくとも一部分に第１凹部が形成され、この部分がタイバーと連結されている。よって、リードフレームの周縁部においてタイバーの外方に隣接する部分の全体に貫通穴が形成されている場合と比べて、リードフレームにおけるタイバー近辺の剛性が向上するので、タイバーの形状を維持しやすくなる。これにより、樹脂封入時の圧力によるタイバーの変形を抑制することができる。よって、タイバーの変形に伴うリードの配置のずれを抑制することができる。
要するに、リードが所望の配置からずれてしまうことを抑制しつつ、リードの裏面における樹脂バリの発生を抑制することができる。 According to this lead frame, the first recess is formed on the back surface of the peripheral portion, the second recess is formed continuously with the first recess on the back surface of the tie bar, and the second recess is between the tie bar and the die pad. It communicates with space.
Therefore, when the resin is sealed, the resin can flow into the second recess from the space between the die pad and the tie bar, and further, the resin can flow into the first recess from the second recess. For this reason, the pressure of the resin at the time of resin encapsulation can be released outward from the lead. This is because the first and second recesses are located outward from the leads. Thereby, the wraparound of the resin to the back surface side of the lead can be suppressed, and the formation of the resin burr on the back surface of the lead can be suppressed.
In addition, the timing at which the first and second recesses are filled with the resin when the resin is sealed can be delayed from the timing at which the resin is filled around the leads. This is because the first and second recesses are located outward from the leads. For this reason, when the air in the cavity gradually loses escape as the resin sealing progresses, the air can be pushed to the outer end of the first recess by the resin. Therefore, it is possible to reduce the possibility that the air that has lost the escape area will circulate to the back side of the lead and form an air reservoir. Therefore, the possibility that the resin may enter a gap formed on the back surface of the lead due to the ingress of air can be reduced, so that formation of a resin burr on the back surface of the lead can be suppressed.
Further, in the peripheral portion of the lead frame, a through hole is not formed in the entire portion adjacent to the outside of the tie bar, but a first recess is formed in at least a part of the peripheral portion. It is connected. Therefore, the rigidity of the lead frame in the vicinity of the tie bar is improved compared to the case where a through hole is formed in the entire portion adjacent to the outer side of the tie bar at the periphery of the lead frame, so that the shape of the tie bar can be easily maintained. Become. Thereby, a deformation | transformation of the tie bar by the pressure at the time of resin enclosure can be suppressed. Therefore, it is possible to suppress the displacement of the leads due to the deformation of the tie bar.
In short, it is possible to suppress the occurrence of resin burrs on the back surface of the lead while suppressing the lead from deviating from the desired arrangement.

また、本発明は、ダイパッドと、
前記ダイパッドの周囲に配列されている複数のリードと、
前記複数のリードの外方に隣接し、前記複数のリードを相互に連結しているタイバーと、
前記タイバーの外方に隣接している周縁部と、
を有し、
前記周縁部の裏面には第１凹部が形成され、前記タイバーの裏面には前記第１凹部と連続的に第２凹部が形成され、前記第２凹部が前記タイバーと前記ダイパッドとの間の空間に連通しているリードフレームを準備する工程と、
前記ダイパッド上に半導体チップを搭載する工程と、
前記半導体チップと前記リードとをワイヤボンディングする工程と、
前記半導体チップを封止樹脂により片面封止する工程と、
を含むことを特徴とする半導体装置の製造方法を提供する。 The present invention also includes a die pad,
A plurality of leads arranged around the die pad;
A tie bar adjacent to the outside of the plurality of leads and interconnecting the plurality of leads;
A peripheral edge adjacent to the outside of the tie bar;
Have
A first recess is formed on the back surface of the peripheral portion, a second recess is formed on the back surface of the tie bar continuously with the first recess, and the second recess is a space between the tie bar and the die pad. Preparing a lead frame communicating with
Mounting a semiconductor chip on the die pad;
Wire bonding the semiconductor chip and the lead;
Sealing the semiconductor chip with a sealing resin on one side;
A method for manufacturing a semiconductor device is provided.

本発明によれば、リードが所望の配置からずれてしまうことを抑制しつつ、リードの裏面における樹脂バリの発生を抑制することができる。   According to the present invention, it is possible to suppress the occurrence of resin burrs on the back surface of the lead while suppressing the lead from deviating from the desired arrangement.

実施形態に係るリードフレームを示す平面図である。It is a top view which shows the lead frame which concerns on embodiment. 図１の要部拡大図である。It is a principal part enlarged view of FIG. 実施形態に係るリードフレームの要部の断面図である。It is sectional drawing of the principal part of the lead frame which concerns on embodiment. 図１よりも広範囲を示すリードフレームの平面図である。FIG. 2 is a plan view of a lead frame showing a wider range than FIG. 1. 実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。It is sectional drawing which shows a series of processes of the manufacturing method of the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置の製造方法の一連の工程を示す断面図である。It is sectional drawing which shows a series of processes of the manufacturing method of the semiconductor device which concerns on embodiment. 比較例のリードフレームを示す平面図である。It is a top view which shows the lead frame of a comparative example. 比較例のリードフレームを用いて半導体装置を製造する場合の樹脂封入時の一連の動作を示す模式的な断面図である。It is typical sectional drawing which shows a series of operation | movement at the time of resin enclosure in the case of manufacturing a semiconductor device using the lead frame of a comparative example. 実施形態に係るリードフレームを用いて半導体装置を製造する場合の樹脂封入時の一連の動作を示す模式的な断面図である。It is typical sectional drawing which shows a series of operation | movement at the time of resin enclosure in the case of manufacturing a semiconductor device using the lead frame which concerns on embodiment. 変形例に係るリードフレームを示す平面図である。It is a top view which shows the lead frame which concerns on a modification.

以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

図１は実施形態に係るリードフレーム１００を示す平面図、図２は図１の要部拡大図である。図３（ａ）は図２のＡ−Ａ線に沿った断面図、図３（ｂ）は図２のＢ−Ｂ線に沿った断面図、図３（ｃ）は図２のＣ−Ｃ線に沿った断面図である。図４は図１よりも広範囲を示すリードフレーム１００の平面図である。   FIG. 1 is a plan view showing a lead frame 100 according to the embodiment, and FIG. 2 is an enlarged view of a main part of FIG. 3A is a sectional view taken along the line AA in FIG. 2, FIG. 3B is a sectional view taken along the line BB in FIG. 2, and FIG. 3C is a sectional view taken along the line CC in FIG. It is sectional drawing along a line. FIG. 4 is a plan view of the lead frame 100 showing a wider range than FIG.

本実施形態に係るリードフレーム１００は、ダイパッド１と、ダイパッド１の周囲に配列されている複数のリード２と、複数のリード２の外方に隣接し、複数のリード２を相互に連結しているタイバー３（特にタイバー３１）と、タイバー３（タイバー３１）の外方に隣接している周縁部４と、を有している。そして、周縁部４の裏面には第１凹部２１が形成され、タイバー３（タイバー３１）の裏面には第１凹部２１と連続的に第２凹部が形成され、第２凹部がタイバー３（タイバー３１）とダイパッド１との間の空間７に連通している。以下、詳細に説明する。   A lead frame 100 according to the present embodiment includes a die pad 1, a plurality of leads 2 arranged around the die pad 1, and a plurality of leads 2 adjacent to each other and connected to each other. The tie bar 3 (particularly the tie bar 31) and the peripheral edge 4 adjacent to the outside of the tie bar 3 (tie bar 31). And the 1st recessed part 21 is formed in the back surface of the peripheral part 4, the 2nd recessed part is formed in the back surface of the tie bar 3 (tie bar 31) continuously with the 1st recessed part 21, and the 2nd recessed part is the tie bar 3 (tie bar | burr). 31) and the space 7 between the die pad 1. Details will be described below.

本実施形態では、一括封止組立方法と呼ばれる半導体装置の組立方法に本発明を適用する例を説明する。一括封止組立方法とは、リードフレーム１００を所望の形状にパターンニングした後、該リードフレーム１００上に複数の半導体チップ（以下、チップ）６０（図５）を搭載し、ワイヤボンディングした後、複数のチップ６０を封止樹脂６１（図６）によって一括封止し、その後、ダイシングによって個々の半導体装置７０（図６）に個片化する方法である。このような一括封止組立方法では、１枚のリードフレーム１００を用いて製造できる半導体装置７０の個数を多くすることができるので、半導体装置７０の単価を抑えることができる。また、ダイシングにより個片化するため、半導体装置７０のサイズを変えるには、ダイシングの切断ピッチを変更するだけでよく、様々なサイズの半導体装置７０を作ることができるというメリットがある。   In this embodiment, an example in which the present invention is applied to a method for assembling a semiconductor device called a collective sealing assembly method will be described. In the collective sealing assembly method, after patterning the lead frame 100 into a desired shape, a plurality of semiconductor chips (hereinafter referred to as chips) 60 (FIG. 5) are mounted on the lead frame 100, and after wire bonding, In this method, a plurality of chips 60 are collectively sealed with a sealing resin 61 (FIG. 6), and then separated into individual semiconductor devices 70 (FIG. 6) by dicing. In such a batch sealing assembly method, the number of semiconductor devices 70 that can be manufactured using one lead frame 100 can be increased, so that the unit price of the semiconductor device 70 can be suppressed. Further, since the semiconductor device 70 is separated into individual pieces by dicing, the size of the semiconductor device 70 can be changed only by changing the cutting pitch of dicing, and there is an advantage that semiconductor devices 70 of various sizes can be manufactured.

図４に示すように、リードフレーム１００は、互いに隣接する複数の単位フレーム５（後述）をマトリクス状の配置で有する単位フレーム群６を有している。図４の例では、１つの単位フレーム群６は、縦横３列ずつで合計９つの単位フレーム５（単位フレーム５１、５２、５３、５４、５５、５６、５７、５８、５９）を有している。   As shown in FIG. 4, the lead frame 100 includes a unit frame group 6 having a plurality of unit frames 5 (described later) arranged in a matrix. In the example of FIG. 4, one unit frame group 6 has a total of nine unit frames 5 (unit frames 51, 52, 53, 54, 55, 56, 57, 58, 59) in three rows and four columns. Yes.

単位フレーム群６に含まれる複数の単位フレーム５は、後工程の樹脂封入工程にて、一括して封止樹脂６１により封入される。この封入の際に、リードフレーム１００は、図４に示す樹脂封止エリア６５の端部まで封止される。なお、封止樹脂６１により一括して樹脂封入されるエリア（ブロック）を一括封入ブロックと称し、一括封入ブロックの周縁部をブロック周縁部と称する。本実施形態の場合、周縁部４は、リードフレーム１００において、ブロック周縁部に位置する部分である。   The plurality of unit frames 5 included in the unit frame group 6 are collectively encapsulated with an encapsulating resin 61 in a resin encapsulating process in a later process. At the time of this encapsulation, the lead frame 100 is sealed up to the end of the resin sealing area 65 shown in FIG. An area (block) encapsulated with the encapsulating resin 61 is referred to as a collective enclosing block, and a peripheral portion of the encapsulated block is referred to as a block peripheral portion. In the case of the present embodiment, the peripheral edge 4 is a portion located at the block peripheral edge in the lead frame 100.

図１に示すように、単位フレーム５は、例えば、ダイパッド１と、このダイパッド１の周囲に配列されている複数のリード２と、を含んで構成されている。具体的には、例えば、ダイパッド１は平面視矩形状に形成され、その四辺の各々に沿って、複数ずつ（図示の例では５つずつ）のリード２が配列されている。そして、ダイパッド１の１つの辺に沿って配列されている複数のリード２の各々は、例えば、それらの配列方向に対して直交する方向に長尺に形成されている。   As shown in FIG. 1, the unit frame 5 includes, for example, a die pad 1 and a plurality of leads 2 arranged around the die pad 1. Specifically, for example, the die pad 1 is formed in a rectangular shape in plan view, and a plurality (five in the illustrated example) of leads 2 are arranged along each of the four sides. And each of the some lead | read | reed 2 currently arranged along one edge | side of the die pad 1 is formed elongate in the direction orthogonal to those arrangement directions, for example.

また、タイバー３は、例えば、ダイパッド１の四辺のそれぞれと平行に、各単位フレーム５の外周に沿って配置されている。   Moreover, the tie bar 3 is arrange | positioned along the outer periphery of each unit frame 5 in parallel with each of the four sides of the die pad 1, for example.

タイバー３には、単位フレーム群６の外周に沿って配置されている（つまり、ブロック周縁部に沿って配置されている）タイバー３１と、隣り合う単位フレーム５の境界に位置するタイバー３２と、が含まれる。   The tie bar 3 is disposed along the outer periphery of the unit frame group 6 (that is, disposed along the peripheral edge of the block), the tie bar 32 positioned at the boundary between the adjacent unit frames 5, Is included.

タイバー３２は、隣り合う単位フレーム５で共用となっている。すなわち、例えば、図１で右上に位置する単位フレーム５１と、この単位フレーム５１の左側に隣接する単位フレーム５２とで、これらの境界に位置するタイバー３２を共用している。このタイバー３２は、単位フレーム５１のリード２のうち、該単位フレーム５１のダイパッド１の単位フレーム５２側に配列されている複数のリード２を相互に連結しているとともに、単位フレーム５２のリード２のうち、該単位フレーム５２のダイパッド１の単位フレーム５１側に配列されている複数のリード２をも相互に連結している。   The tie bar 32 is shared by the adjacent unit frames 5. That is, for example, the unit frame 51 located at the upper right in FIG. 1 and the unit frame 52 adjacent to the left side of the unit frame 51 share the tie bar 32 located at the boundary between them. The tie bar 32 connects a plurality of leads 2 arranged on the unit frame 52 side of the die pad 1 of the unit frame 51 among the leads 2 of the unit frame 51, and leads 2 of the unit frame 52. Among them, the plurality of leads 2 arranged on the unit frame 51 side of the die pad 1 of the unit frame 52 are also connected to each other.

また、リードフレーム１００において、タイバー３１の周囲に隣接する部分は、周縁部４である。   In the lead frame 100, a portion adjacent to the periphery of the tie bar 31 is the peripheral edge 4.

図１乃至図３に示すように、リードフレーム１００には、タイバー３１の裏面から周縁部４の裏面に亘って連続的に、ハーフエッチングにより凹部２０が形成されている。なお、図１、図２、図４及び図９においては、凹部２０の形成範囲を分かりやすくするため、該形成範囲に斜線を付している。凹部２０において、周縁部４の裏面の部分が第１凹部２１、タイバー３１の裏面の部分が第２凹部２２である。第２凹部２２は、タイバー３１とダイパッド１との間の空間７に連通している。   As shown in FIGS. 1 to 3, the lead frame 100 has a recess 20 formed by half etching continuously from the back surface of the tie bar 31 to the back surface of the peripheral edge 4. 1, 2, 4, and 9, the formation range is hatched to make the formation range of the recess 20 easy to understand. In the recess 20, the back portion of the peripheral edge 4 is the first recess 21, and the back portion of the tie bar 31 is the second recess 22. The second recess 22 communicates with the space 7 between the tie bar 31 and the die pad 1.

第２凹部２２は、図２に示す範囲Ｄの両端間に亘って連続的に形成されている。すなわち、第２凹部２２は、ダイパッド１の一辺に沿って直線状に配列されている複数のリード２のうち、一端側に位置するリード２に隣接する位置から、他端側に位置するリード２に隣接する位置に亘って連続的に、タイバー３１に形成されている。   The 2nd recessed part 22 is continuously formed over the both ends of the range D shown in FIG. That is, the second recess 22 is a lead 2 located on the other end side from a position adjacent to the lead 2 located on one end side among the plurality of leads 2 arranged linearly along one side of the die pad 1. The tie bar 31 is formed continuously over a position adjacent to the tie bar 31.

また、第２凹部２２の深さは一定となっている。また、第１凹部２１も深さが一定となっている。更に、第１凹部２１と第２凹部２２の深さは互いに等しくなっている。従って、第１凹部２１と第２凹部２２とは、互いに段差無く形成されている。   Further, the depth of the second recess 22 is constant. Further, the depth of the first recess 21 is also constant. Furthermore, the depths of the first recess 21 and the second recess 22 are equal to each other. Accordingly, the first concave portion 21 and the second concave portion 22 are formed without any step.

なお、隣り合う単位フレーム５の境界部には、周縁部４、第１凹部２１及び第２凹部２２は形成されていない。すなわち、周縁部４、第１凹部２１及び第２凹部２２は、単位フレーム群６の外周に沿った部分にのみ形成されている。   In addition, the peripheral part 4, the 1st recessed part 21, and the 2nd recessed part 22 are not formed in the boundary part of the adjacent unit frames 5. FIG. That is, the peripheral edge portion 4, the first concave portion 21, and the second concave portion 22 are formed only in a portion along the outer periphery of the unit frame group 6.

周縁部４には、周縁部の表裏を貫通している複数の貫通穴２５、２６、２７（図１）が、リード２の配列方向と並列に間欠的に形成されている。このうち、凹部２０の形成範囲の内側に位置する貫通穴２５は、凹部２０の形成範囲の外側に位置する貫通穴２６、２７よりも寸法が小さくなっている。   A plurality of through holes 25, 26, 27 (FIG. 1) penetrating the front and back of the peripheral portion are intermittently formed in the peripheral portion 4 in parallel with the arrangement direction of the leads 2. Among these, the size of the through hole 25 located inside the formation range of the recess 20 is smaller than the size of the through holes 26 and 27 located outside the formation range of the recess 20.

なお、凹部２０の形成範囲の内側に複数の貫通穴２５が間欠的に形成されていることにより、タイバー３１と、周縁部４の一部分であって貫通穴２５よりも外方に位置する部分４１とは、周縁部４の一部分であって第１凹部２１が形成されている短冊状の部分４２を介して相互に連結されている（図２）。   The plurality of through holes 25 are intermittently formed inside the formation range of the recess 20, so that the tie bar 31 and a portion 41 that is a part of the peripheral portion 4 and is located outside the through hole 25. Are connected to each other through a strip-shaped portion 42 which is a part of the peripheral edge portion 4 and in which the first recess 21 is formed (FIG. 2).

リードフレーム１００は、更に、ダイパッド１とタイバー３とを相互に連結し、ダイパッド１をタイバー３によって吊るようにして保持させる吊りリード９を有している。具体的には、各吊りリード９は、ダイパッド１の４隅の各々と、タイバー３どうしの交点と、を連結している。   The lead frame 100 further includes a suspension lead 9 that connects the die pad 1 and the tie bar 3 to each other and holds the die pad 1 so as to be suspended by the tie bar 3. Specifically, each suspension lead 9 connects each of the four corners of the die pad 1 and the intersection of the tie bars 3.

次に、実施形態に係る半導体装置の製造方法を説明する。   Next, a method for manufacturing the semiconductor device according to the embodiment will be described.

図５及び図６は実施形態に係る半導体装置の製造方法の一連の工程を示す図であり、それぞれ図４のＥ−Ｅ線に沿った断面を示す。   5 and 6 are views showing a series of steps of the method of manufacturing a semiconductor device according to the embodiment, and each show a cross section taken along line EE of FIG.

本実施形態に係る半導体装置の製造方法では、先ず、上述のリードフレーム１００を準備する。次に、各ダイパッド１上にそれぞれチップ６０を搭載する。次に、チップ６０とリード２とをワイヤボンディングする。次に、チップ６０を封止樹脂６１により片面封止する。以下、詳細に説明する。   In the semiconductor device manufacturing method according to the present embodiment, first, the lead frame 100 described above is prepared. Next, the chip 60 is mounted on each die pad 1. Next, the chip 60 and the lead 2 are wire-bonded. Next, the chip 60 is sealed on one side with a sealing resin 61. Details will be described below.

先ず、図５（ａ）に示すように、リードフレーム１００を準備する。リードフレーム１００は、例えばＣｕなどの金属膜をエッチングにより所望の平面形状にパターニングした後で、その裏面にハーフエッチングにより凹部２０を形成することによって作成することができる。   First, as shown in FIG. 5A, a lead frame 100 is prepared. The lead frame 100 can be formed by, for example, patterning a metal film such as Cu into a desired planar shape by etching, and then forming the recess 20 on the back surface thereof by half etching.

次に、図５（ｂ）に示すように、各ダイパッド１上にそれぞれソルダー（はんだ）６２を介してチップ６０を搭載する。更に、チップ６０の上面の電極（図示略）とリード２とをボンディングワイヤ６３を介してワイヤボンディングする。   Next, as shown in FIG. 5B, the chip 60 is mounted on each die pad 1 via a solder (solder) 62. Further, an electrode (not shown) on the upper surface of the chip 60 and the lead 2 are wire-bonded via a bonding wire 63.

次に、図６（ａ）に示すように、封止樹脂６１により複数のチップ６０を一括して封入する。すなわち、単位フレーム群６に含まれる複数の単位フレーム５を、図４に示す樹脂封止エリア６５の端部まで一括して封入する。その際、リードフレーム１００の裏面の凹部２０の第２凹部２２内及び第１凹部２１内にも封止樹脂６１を充填する（詳細後述）。   Next, as shown in FIG. 6A, a plurality of chips 60 are collectively encapsulated with a sealing resin 61. That is, the plurality of unit frames 5 included in the unit frame group 6 are collectively sealed up to the end of the resin sealing area 65 shown in FIG. At that time, the sealing resin 61 is also filled in the second recess 22 and the first recess 21 of the recess 20 on the back surface of the lead frame 100 (details will be described later).

次に、図６（ａ）に示す切断位置６４の各々にて封止樹脂６１及びリードフレーム１００をダイシングにより切断し、半導体装置７０を個片化する（図６（ｂ））。これにより、１つのリードフレーム１００から複数の半導体装置７０を製造することができる。本実施形態の場合、例えば、リードフレーム１００における１つの単位フレーム群６から９つの半導体装置７０を製造することができる。ここで、リードフレーム１００に貫通穴２５、２６、２７が形成されていることにより、ダイシングソーの摩耗を低減することができる。   Next, the sealing resin 61 and the lead frame 100 are cut by dicing at each cutting position 64 shown in FIG. 6A, and the semiconductor device 70 is separated into individual pieces (FIG. 6B). Thereby, a plurality of semiconductor devices 70 can be manufactured from one lead frame 100. In the case of this embodiment, for example, nine semiconductor devices 70 can be manufactured from one unit frame group 6 in the lead frame 100. Here, since the through holes 25, 26, and 27 are formed in the lead frame 100, the wear of the dicing saw can be reduced.

なお、切断位置６４は、個々のリード２が分離されるように、各リード２の外方端部を切断できる位置にする。リード２の裏面には凹部（ハーフエッチング）が形成されていないため、各リード２が分離されるようにダイシングを行って半導体装置７０を個片化した後では、半導体装置７０の裏面には、半導体装置７０の外周端７０ａ（図６（ｂ））までリード２が露出した状態となる。   The cutting position 64 is a position where the outer end portion of each lead 2 can be cut so that the individual leads 2 are separated. Since no recess (half-etching) is formed on the back surface of the lead 2, the semiconductor device 70 is separated into individual pieces by dicing so that each lead 2 is separated. The lead 2 is exposed to the outer peripheral end 70a (FIG. 6B) of the semiconductor device 70.

ここで、比較例として、凹部２０と貫通穴２５〜２７とが形成されていない他は実施形態に係るリードフレーム１００と同様に構成されているリードフレーム１５０を図７に示す。   Here, as a comparative example, FIG. 7 shows a lead frame 150 configured similarly to the lead frame 100 according to the embodiment except that the recess 20 and the through holes 25 to 27 are not formed.

図８は比較例のリードフレーム１５０を用いて半導体装置を製造する場合の樹脂封入時の一連の動作を示す模式的な断面図である。このうち図８（ｂ）、（ｄ）、（ｆ）は要部の平面図である。ただし、図８（ｂ）、（ｄ）、（ｆ）ではチップ６０、ボンディングワイヤ６３及び封止樹脂６１の図示を省略している。また、図８（ａ）は図８（ｂ）の、図８（ｃ）は図８（ｄ）の、図８（ｅ）は図８（ｆ）の、それぞれＦ−Ｆ線に沿った断面を示す。   FIG. 8 is a schematic cross-sectional view showing a series of operations at the time of resin encapsulation when a semiconductor device is manufactured using the lead frame 150 of the comparative example. Among these, FIGS. 8B, 8D, and 8F are plan views of main parts. However, in FIG. 8B, FIG. 8D, and FIG. 8F, illustration of the chip 60, the bonding wire 63, and the sealing resin 61 is omitted. 8A is a cross section taken along line FF in FIG. 8B, FIG. 8C is FIG. 8D, and FIG. 8E is FIG. 8F. Indicates.

図８（ａ）に示すように、封止樹脂６１の封入は、下金型８１上にバックテープ８３を介してリードフレーム１５０を配置し、下金型８１に上金型８２を位置決めした状態で、上下の金型８１、８２の間のキャビティ内に封止樹脂６１を注入することにより行う。例えば、図８（ａ）、（ｂ）に矢印Ｇ方向で示されるように、ブロック周縁部に向けて封止樹脂６１が注入されていく。   As shown in FIG. 8A, the sealing resin 61 is sealed by placing the lead frame 150 on the lower mold 81 via the back tape 83 and positioning the upper mold 82 on the lower mold 81. Then, the sealing resin 61 is injected into the cavity between the upper and lower molds 81 and 82. For example, as shown by the arrow G direction in FIGS. 8A and 8B, the sealing resin 61 is poured toward the peripheral edge of the block.

このため、図８（ｃ）及び（ｄ）に示すように、ブロック周縁部に近いリード２の付近では封止樹脂６１の充填が最も遅くなり、封止樹脂６１が未だ充填されていない部分には空気が残る。この空気が逃げ場を失うと、この空気は、図８（ｃ）に示すように、封止樹脂６１の圧力によってバックテープ８３をリード２から引き剥がす方向に押しやって、リード２の裏面とバックテープ８３との隙間に入り込み、空気溜まり６６を形成することがある。すると、空気溜まり６６の進入によってリード２の裏面に形成される隙間に封止樹脂６１までもが回り込んでしまう可能性がある。このように、リード２の裏面に封止樹脂６１が回り込んでしまうと、リード２の裏面に樹脂バリ（図示略）が形成されてしまう（図８（ｅ）、（ｆ））。   For this reason, as shown in FIGS. 8C and 8D, the filling of the sealing resin 61 is the slowest in the vicinity of the lead 2 close to the peripheral edge of the block, and the portion where the sealing resin 61 has not been filled yet. No air remains. When this air loses escape, as shown in FIG. 8 (c), the air pushes the back tape 83 away from the lead 2 by the pressure of the sealing resin 61, and the back surface of the lead 2 and the back tape. 83 may enter the gap with the air gap 83 to form an air pocket 66. Then, there is a possibility that even the sealing resin 61 may enter the gap formed on the back surface of the lead 2 due to the entry of the air reservoir 66. Thus, if the sealing resin 61 wraps around the back surface of the lead 2, a resin burr (not shown) is formed on the back surface of the lead 2 (FIGS. 8E and 8F).

より詳細なメカニズムとしては、例えば、以下の説明を行うことができる。リード２の間隔は狭いため、リード２の間隔への封止樹脂６１の充填（図８（ｄ）の矢印Ｉ参照）は、リード２の周囲の部分への封止樹脂６１の充填（図８（ｄ）の矢印Ｈ参照）よりも遅くなる。このため、例えば、リード２の長手方向における中央部の間隔６８に封止樹脂６１が充填されるよりも先に、リード２の最外周部（タイバー３１に対する基端部）の周囲から先回りした封止樹脂６１がリード２の最外周部の間隔６９に充填されることがある（図８（ｅ）、（ｆ）参照）。すると、リード２の中央部の間隔６８の空気は逃げ場を失い、上述したメカニズムにより空気溜まり６７を形成する。   As a more detailed mechanism, for example, the following explanation can be made. Since the interval between the leads 2 is narrow, the sealing resin 61 is filled into the interval between the leads 2 (see the arrow I in FIG. 8D). The portion around the lead 2 is filled with the sealing resin 61 (see FIG. 8). (See arrow H in (d)). For this reason, for example, before the sealing resin 61 is filled in the interval 68 in the central portion in the longitudinal direction of the lead 2, the sealing is advanced from the periphery of the outermost peripheral portion (the base end portion with respect to the tie bar 31) of the lead 2. The stop resin 61 may be filled in the space 69 at the outermost peripheral portion of the lead 2 (see FIGS. 8E and 8F). As a result, the air at the interval 68 in the center of the lead 2 loses escape and forms an air pocket 67 by the mechanism described above.

一方、図９は本実施形態に係るリードフレーム１００を用いて半導体装置を製造する場合の樹脂封入時の一連の動作を示す模式的な断面図である。このうち図９（ｂ）、（ｄ）、（ｆ）は、図２とほぼ同じ位置の平面図である。ただし、図９（ｂ）、（ｄ）、（ｆ）ではチップ６０、ボンディングワイヤ６３及び封止樹脂６１の図示を省略している。また、図９（ａ）は図９（ｂ）の、図９（ｃ）は図９（ｄ）の、図９（ｅ）は図９（ｆ）の、それぞれＦ−Ｆ線に沿った断面を示す。   On the other hand, FIG. 9 is a schematic cross-sectional view showing a series of operations during resin encapsulation when a semiconductor device is manufactured using the lead frame 100 according to the present embodiment. Among these, FIGS. 9B, 9D and 9F are plan views at substantially the same positions as in FIG. However, in FIGS. 9B, 9D, and 9F, the chip 60, the bonding wire 63, and the sealing resin 61 are not shown. 9A is a cross-sectional view taken along line FF in FIG. 9B, FIG. 9C is FIG. 9D, and FIG. 9E is FIG. 9F. Indicates.

図９（ａ）に示すように、下金型８１上にバックテープ８３を介してリードフレーム１００を配置することにより、下金型８１への封止樹脂６１の漏洩を抑制する。そして、下金型８１に上金型８２を位置決めした状態で、上下の金型８１、８２の間のキャビティ内に封止樹脂６１を注入する。例えば、図９（ａ）、（ｂ）に矢印Ｇ方向で示されるように、ブロック周縁部に向けて封止樹脂６１が注入されていく。   As shown in FIG. 9A, the lead frame 100 is arranged on the lower mold 81 via the back tape 83 to suppress leakage of the sealing resin 61 to the lower mold 81. Then, the sealing resin 61 is injected into the cavity between the upper and lower molds 81 and 82 in a state where the upper mold 82 is positioned on the lower mold 81. For example, as shown by the arrow G direction in FIGS. 9A and 9B, the sealing resin 61 is poured toward the block peripheral edge.

このため、図９（ｃ）及び（ｄ）に示すように、ブロック周縁部に近いリード２の付近では封止樹脂６１の充填が最も遅くなり、封止樹脂６１が未だ充填されていない部分には空気が残る。   For this reason, as shown in FIGS. 9C and 9D, the filling of the sealing resin 61 is the slowest in the vicinity of the lead 2 near the block peripheral portion, and the portion where the sealing resin 61 has not been filled yet. No air remains.

本実施形態では、リードフレーム１００の裏面には、タイバー３１の裏面から周縁部４の裏面に亘って連続的に凹部２０が形成されている。そして、この凹部２０における第２凹部２２がタイバー３１とダイパッド１との間の空間７に連通している。このため、封止樹脂６１は、例えば、空間７に充填された後に、図３（ｂ）に矢印Ｊで示すように空間７から第２凹部２２内に流入し、更に、図３（ａ）に矢印Ｋで示すように第２凹部２２から第１凹部２１へ流入する（図９（ｃ）、（ｄ）参照）。   In the present embodiment, the recess 20 is continuously formed on the back surface of the lead frame 100 from the back surface of the tie bar 31 to the back surface of the peripheral edge portion 4. The second recess 22 in the recess 20 communicates with the space 7 between the tie bar 31 and the die pad 1. Therefore, for example, after the sealing resin 61 is filled in the space 7, the sealing resin 61 flows into the second recess 22 from the space 7 as indicated by an arrow J in FIG. As shown by an arrow K, the gas flows from the second recess 22 into the first recess 21 (see FIGS. 9C and 9D).

このため、樹脂封入時における封止樹脂６１の圧力を、リード２よりも外方へ逃がすことができる。なぜなら、第１及び第２凹部２１、２２はリード２よりも外方に位置しているからである。これにより、リード２の裏面側への封止樹脂６１の回り込みを抑制し、リード２の裏面における樹脂バリの形成を抑制することができる。   For this reason, the pressure of the sealing resin 61 at the time of resin sealing can be released outward from the lead 2. This is because the first and second recesses 21 and 22 are located outward from the lead 2. As a result, the sealing resin 61 can be prevented from wrapping around the back side of the lead 2 and the formation of resin burrs on the back side of the lead 2 can be suppressed.

また、リードフレーム１００の裏面に空気溜まり６６が形成されるとしても、該空気溜まり６６は、図９（ｅ）に示すように、例えば、第１凹部２１に形成される。このため、空気溜まり６６がリード２の裏面側に形成されてしまう可能性を低減することができ、リード２の裏面における樹脂バリの形成を抑制することができる。なぜなら、第１及び第２凹部２１、２２はリード２よりも外方に位置しているので、樹脂封入の進行に伴いキャビティ内の空気が徐々に逃げ場を失う際に、該空気が封止樹脂６１によって第１凹部２１の外方端部へ押しやられるようにすることができるからである（図９（ｅ）、（ｆ））。換言すれば、リードフレーム１００の裏面に空気溜まり６６を形成しようとする圧力がキャビティ内の空気に対して作用しうるタイミングよりも前に、リード２の周囲およびタイバー３１の裏面側に封止樹脂６１を充填しておくことができるので、リード２の裏面側への空気溜まり６６の形成を抑制することができる。   Further, even if the air reservoir 66 is formed on the back surface of the lead frame 100, the air reservoir 66 is formed in the first recess 21, for example, as shown in FIG. For this reason, the possibility that the air reservoir 66 is formed on the back surface side of the lead 2 can be reduced, and the formation of resin burrs on the back surface of the lead 2 can be suppressed. This is because the first and second recesses 21 and 22 are located outward from the lead 2, so that when the air in the cavity gradually loses escape as the resin is sealed, the air is sealed with the sealing resin. This is because 61 can be pushed to the outer end of the first recess 21 (FIGS. 9E and 9F). In other words, the sealing resin is formed around the lead 2 and on the back side of the tie bar 31 before the timing at which the pressure for forming the air pool 66 on the back surface of the lead frame 100 can act on the air in the cavity. Since 61 can be filled, formation of the air pocket 66 on the back surface side of the lead 2 can be suppressed.

また、リードフレーム１００の周縁部４において、タイバー３１の外方に隣接する部分の全体に貫通穴が形成されているのではなく、周縁部４の少なくとも一部分には第１凹部２１が形成され、この部分がタイバー３１と連結されている。よって、リードフレーム１００の周縁部４においてタイバー３１の外方に隣接する部分の全体に貫通穴が形成されている場合と比べて、リードフレーム１００におけるタイバー３１近辺の剛性が向上するので、タイバー３１の形状を維持しやすくなる。これにより、樹脂封入時の圧力によるタイバー３１の変形を抑制することができる。よって、タイバー３１の変形に伴うリード２の配置のずれを抑制することができる。   Further, in the peripheral portion 4 of the lead frame 100, a through hole is not formed in the entire portion adjacent to the outside of the tie bar 31, but a first recess 21 is formed in at least a part of the peripheral portion 4, This portion is connected to the tie bar 31. Therefore, the rigidity of the lead frame 100 in the vicinity of the tie bar 31 is improved as compared with the case where a through hole is formed in the entire peripheral portion 4 of the lead frame 100 adjacent to the outside of the tie bar 31. It becomes easy to maintain the shape. Thereby, the deformation | transformation of the tie bar 31 by the pressure at the time of resin enclosure can be suppressed. Therefore, the displacement of the lead 2 due to the deformation of the tie bar 31 can be suppressed.

以上のような実施形態によれば、周縁部４の裏面には第１凹部２１が形成され、タイバー３１の裏面には第１凹部２１と連続的に第２凹部２２が形成され、第２凹部２２がタイバー３１とダイパッド１との間の空間７に連通している。この構成により、リード２が所望の配置からずれてしまうことを抑制しつつ、リード２の裏面における樹脂バリの発生を抑制することができる。   According to the embodiment as described above, the first recess 21 is formed on the back surface of the peripheral edge portion 4, and the second recess 22 is formed continuously with the first recess 21 on the back surface of the tie bar 31. 22 communicates with the space 7 between the tie bar 31 and the die pad 1. With this configuration, it is possible to suppress the occurrence of resin burrs on the back surface of the lead 2 while suppressing the lead 2 from deviating from the desired arrangement.

また、第１凹部２１と第２凹部２２とは、互いに段差無く形成されている。これにより、第２凹部２２から第１凹部２１へとスムーズに封止樹脂６１を流入させることができる。   Moreover, the 1st recessed part 21 and the 2nd recessed part 22 are formed without a level | step difference mutually. As a result, the sealing resin 61 can smoothly flow from the second recess 22 into the first recess 21.

また、第２凹部２２は、図２に示す範囲Ｄの両端間に亘って連続的に形成されている。すなわち、第２凹部２２は、ダイパッド１の一辺に沿って直線状に配列されている複数のリード２のうち、一端側に位置するリード２に隣接する位置から、他端側に位置するリード２に隣接する位置に亘って連続的に、タイバー３１に形成されている。このため、空間７において、複数のリード２の間隔の部分から第２凹部２２内に流入した樹脂を、該第２凹部２２を介して第１凹部２１内へスムーズに導くことができる。   Moreover, the 2nd recessed part 22 is continuously formed over the both ends of the range D shown in FIG. That is, the second recess 22 is a lead 2 located on the other end side from a position adjacent to the lead 2 located on one end side among the plurality of leads 2 arranged linearly along one side of the die pad 1. The tie bar 31 is formed continuously over a position adjacent to the tie bar 31. For this reason, in the space 7, the resin that has flowed into the second recess 22 from the interval between the plurality of leads 2 can be smoothly guided into the first recess 21 via the second recess 22.

上記の実施形態では、一括封止組立方法に本発明を適用する例を説明したが、本発明は、個片封止組立方法に適用することもできる。図１０は変形例に係るリードフレーム２００を示す平面図である。このリードフレーム２００は、個片封止組立方法に適用される。   In the above embodiment, the example in which the present invention is applied to the collective sealing assembly method has been described. However, the present invention can also be applied to an individual sealing assembly method. FIG. 10 is a plan view showing a lead frame 200 according to a modification. This lead frame 200 is applied to an individual sealing assembly method.

図１０に示すように、リードフレーム２００においては、単位フレーム５が分散して配置されており、単位フレーム群６（図４）は形成されていない。個々の単位フレーム５のダイパッド１の四辺の各々に沿って、タイバー３１が配置されている。各タイバー３１の裏面から周縁部４の裏面に亘って連続的に凹部２０が形成されている。図１０においても、凹部２０の形成範囲には斜線を付している。また、各タイバー３１に沿って貫通穴２５、２６、２７が形成されている。   As shown in FIG. 10, in the lead frame 200, the unit frames 5 are distributed and the unit frame group 6 (FIG. 4) is not formed. Tie bars 31 are arranged along each of the four sides of the die pad 1 of each unit frame 5. Concave portions 20 are formed continuously from the back surface of each tie bar 31 to the back surface of the peripheral edge portion 4. Also in FIG. 10, the formation range of the recess 20 is hatched. Further, through holes 25, 26, 27 are formed along each tie bar 31.

このリードフレーム２００を用いて半導体装置を製造する場合も、上記と同様にダイパッド１上にチップ６０を搭載し、チップ６０とリード２とをワイヤボンディングした後で、所定の金型（図示略）を用いて樹脂封止エリア６５の端部まで封止樹脂６１を封入する。   Also in the case of manufacturing a semiconductor device using the lead frame 200, a chip 60 is mounted on the die pad 1 and the chip 60 and the lead 2 are wire-bonded in the same manner as described above, and then a predetermined mold (not shown) is used. The sealing resin 61 is sealed up to the end of the resin sealing area 65 using

このような変形例によっても、上記の実施形態と同様の効果が得られる。   Also by such a modification, the effect similar to said embodiment is acquired.

また、上記の実施形態及び変形例では、リードフレーム１００、２００に貫通穴２５、２６、２７が形成されている例を説明したが、貫通穴２５、２６、２７のすべて、或いは、貫通穴２５と、貫通穴２６と、貫通穴２７と、のうちの少なくとも何れか１つは形成されていなくても良い。   Further, in the above embodiment and the modification, the example in which the through holes 25, 26, 27 are formed in the lead frames 100, 200 has been described, but all of the through holes 25, 26, 27 or the through holes 25 are described. And at least one of the through hole 26 and the through hole 27 may not be formed.

１ ダイパッド
２ リード
３ タイバー
４ 周縁部
５ 単位フレーム
６ 単位フレーム群
７ 空間
９ 吊りリード
２０ 凹部
２１ 第１凹部
２２ 第２凹部
２５、２６、２７ 貫通穴
３１、３２ タイバー
４１、４２ 部分
５１、５２、５３、５４、５５、５６、５７、５８、５９ 単位フレーム
６０ 半導体チップ
６１ 封止樹脂
６２ ソルダー
６３ ボンディングワイヤ
６４ 切断位置
６５ 樹脂封止エリア
６６、６７ 空気溜まり
６８、６９ 間隔
７０ 半導体装置
７０ａ 外周端
８１ 下金型
８２ 上金型
８３ バックテープ
１００、１５０、２００ リードフレーム DESCRIPTION OF SYMBOLS 1 Die pad 2 Lead 3 Tie bar 4 Peripheral part 5 Unit frame 6 Unit frame group 7 Space 9 Hanging lead 20 Recessed part 21 First recessed part 22 Second recessed part 25, 26, 27 Through hole 31, 32 Tie bar 41, 42 Parts 51, 52, 53, 54, 55, 56, 57, 58, 59 Unit frame 60 Semiconductor chip 61 Sealing resin 62 Solder 63 Bonding wire 64 Cutting position 65 Resin sealing area 66, 67 Air reservoir 68, 69 Spacing 70 Semiconductor device 70a Outer peripheral edge 81 Lower mold 82 Upper mold 83 Back tape 100, 150, 200 Lead frame

Claims (5)

ダイパッドと、
前記ダイパッドの周囲に配列されている複数のリードと、
前記複数のリードの外方に隣接し、前記複数のリードを相互に連結しているタイバーと、
前記タイバーの外方に隣接している周縁部と、
を有し、
前記周縁部の裏面には第１凹部が形成され、前記タイバーの裏面には前記第１凹部と連続的に第２凹部が形成され、前記第２凹部が前記タイバーと前記ダイパッドとの間の空間に連通していることを特徴とするリードフレーム。 Die pad,
A plurality of leads arranged around the die pad;
A tie bar adjacent to the outside of the plurality of leads and interconnecting the plurality of leads;
A peripheral edge adjacent to the outside of the tie bar;
Have
A first recess is formed on the back surface of the peripheral portion, a second recess is formed on the back surface of the tie bar continuously with the first recess, and the second recess is a space between the tie bar and the die pad. A lead frame characterized in that it is communicated with. 前記第１凹部と前記第２凹部とは、互いに段差無く形成されていることを特徴とする請求項１に記載のリードフレーム。   The lead frame according to claim 1, wherein the first recess and the second recess are formed without any step difference. 前記第２凹部は、前記ダイパッドの一辺に沿って直線状に配列されている複数の前記リードのうち、一端側に位置する前記リードに隣接する位置から、他端側に位置する前記リードに隣接する位置に亘って連続的に、前記タイバーに形成されていることを特徴とする請求項１又は２に記載のリードフレーム。   The second recess is adjacent to the lead located on the other end side from the position adjacent to the lead located on one end side among the plurality of leads arranged in a straight line along one side of the die pad. The lead frame according to claim 1, wherein the tie bar is formed continuously over a position where the tie bar is positioned. 当該リードフレームは、
一のダイパッドと、
前記一のダイパッドの周囲に配列されている複数のリードと、
を含む単位フレームをマトリクス状の配置で複数有する単位フレーム群を有し、
前記単位フレーム群に含まれる前記単位フレームのうち、隣り合う前記単位フレームでは、前記タイバーを共用しており、
前記周縁部、前記第１凹部及び前記第２凹部は、前記単位フレーム群の外周に沿った部分にのみ形成されていることを特徴とする請求項１乃至３の何れか一項に記載のリードフレーム。 The lead frame is
One die pad,
A plurality of leads arranged around the one die pad;
A unit frame group having a plurality of unit frames including a matrix arrangement,
Among the unit frames included in the unit frame group, the adjacent unit frames share the tie bar,
4. The lead according to claim 1, wherein the peripheral portion, the first concave portion, and the second concave portion are formed only in a portion along an outer periphery of the unit frame group. 5. flame. ダイパッドと、
前記ダイパッドの周囲に配列されている複数のリードと、
前記複数のリードの外方に隣接し、前記複数のリードを相互に連結しているタイバーと、
前記タイバーの外方に隣接している周縁部と、
を有し、
前記周縁部の裏面には第１凹部が形成され、前記タイバーの裏面には前記第１凹部と連続的に第２凹部が形成され、前記第２凹部が前記タイバーと前記ダイパッドとの間の空間に連通しているリードフレームを準備する工程と、
前記ダイパッド上に半導体チップを搭載する工程と、
前記半導体チップと前記リードとをワイヤボンディングする工程と、
前記半導体チップを封止樹脂により片面封止する工程と、
を含むことを特徴とする半導体装置の製造方法。 Die pad,
A plurality of leads arranged around the die pad;
A tie bar adjacent to the outside of the plurality of leads and interconnecting the plurality of leads;
A peripheral edge adjacent to the outside of the tie bar;
Have
A first recess is formed on the back surface of the peripheral portion, a second recess is formed on the back surface of the tie bar continuously with the first recess, and the second recess is a space between the tie bar and the die pad. Preparing a lead frame communicating with
Mounting a semiconductor chip on the die pad;
Wire bonding the semiconductor chip and the lead;
Sealing the semiconductor chip with a sealing resin on one side;
A method for manufacturing a semiconductor device, comprising:
JP2010036590A 2010-02-22 2010-02-22 Lead frame, and method of manufacturing semiconductor device Pending JP2011171678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010036590A JP2011171678A (en) 2010-02-22 2010-02-22 Lead frame, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010036590A JP2011171678A (en) 2010-02-22 2010-02-22 Lead frame, and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2011171678A true JP2011171678A (en) 2011-09-01

Family

ID=44685447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010036590A Pending JP2011171678A (en) 2010-02-22 2010-02-22 Lead frame, and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2011171678A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149885A (en) * 2012-01-23 2013-08-01 Dainippon Printing Co Ltd Lead frame for manufacturing semiconductor device and method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149885A (en) * 2012-01-23 2013-08-01 Dainippon Printing Co Ltd Lead frame for manufacturing semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US20100044843A1 (en) Advanced quad flat non-leaded package structure and manufacturing method thereof
JP5997971B2 (en) Lead frame
JP6319644B2 (en) Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device
JP2014135409A (en) Lead frame
JP6357371B2 (en) Lead frame, semiconductor device, and lead frame manufacturing method
US9972561B2 (en) QFN package with grooved leads
JP2010021374A (en) Semiconductor package
CN211125636U (en) Semiconductor package
JP2011091145A (en) Semiconductor device and method of manufacturing the same
JP2011171678A (en) Lead frame, and method of manufacturing semiconductor device
JP5971531B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2006339649A (en) Metallic mold for manufacturing semiconductor device and semiconductor device using the same
JP2011077092A (en) Lead frame, and method of manufacturing semiconductor device using the same
JP5215980B2 (en) Manufacturing method of semiconductor device
JP2005116687A (en) Lead frame, semiconductor device and its manufacturing process
JP7354513B2 (en) Electronic circuit device and its manufacturing method
JP6695166B2 (en) Lead frame and method for manufacturing semiconductor package
JP5467506B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP4455166B2 (en) Lead frame
JP2005191258A (en) Method of manufacturing semiconductor device
KR100473338B1 (en) lead frame for semiconductor package and its molding method
JP2013235896A (en) Method of manufacturing semiconductor device and semiconductor device
JP6705654B2 (en) Lead frame and manufacturing method thereof
KR101209472B1 (en) Lead frame for fabricating semiconductor package and Method for fabricating semiconductor package using the same
KR20100081524A (en) Lead frame and semiconductor package manufactured by using the same