JP2010021374A - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- JP2010021374A JP2010021374A JP2008180760A JP2008180760A JP2010021374A JP 2010021374 A JP2010021374 A JP 2010021374A JP 2008180760 A JP2008180760 A JP 2008180760A JP 2008180760 A JP2008180760 A JP 2008180760A JP 2010021374 A JP2010021374 A JP 2010021374A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- semiconductor package
- slit
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Device Packages (AREA)
Abstract
Description
本発明は、LED(Light Emitting Diode;発光ダイオード)のような半導体素子を実装してなる半導体パッケージに関する。 The present invention relates to a semiconductor package on which a semiconductor element such as an LED (Light Emitting Diode) is mounted.
従来、LEDのような半導体素子を実装した半導体パッケージは、図6に示したような構造のものが一般的であった。すなわち、薄い銅条にプレス加工法による曲げおよび打ち抜きを行って、リード101を形成し、射出成型法によりエポキシ樹脂のような封止用樹脂からなるハウジング102を成型する。そしてLEDチップ103を半田または銀ペースト等を介してリード101に接合し、いわゆるボンディングワイヤと呼ばれるAu(金)ワイヤ104でLEDチップ103とリード101とをボンディングした後、光出射用の窓部に透明樹脂105を流し込み固化させて、その製品としての主要部が構成されている(以上、特許文献1、2、3)。
Conventionally, a semiconductor package on which a semiconductor element such as an LED is mounted generally has a structure as shown in FIG. That is, a lead is formed by bending and punching a thin copper strip by a press working method, and a
近年、LEDの発光効率の向上を図るために、LED素子の下面に電気的接続用の下面電極を設け、Auワイヤーを使用することなく直接的にリードに半導体素子を接続する、フリップチップ実装(図示省略)と呼ばれる手法が用いられるようになってきた。
これは、LED素子の上面に電極がないので、光が外部に出射される際の障害をなくして、発光効率のさらなる向上が達成されるようにしたものである。
このような構造を採用するためには、LED素子の下面までリードが延伸して設けられている必要があるが、そうすると、リードを分割するためのスリット幅もLED素子の幅寸法未満のサイズであることが必要となる。
In recent years, in order to improve the luminous efficiency of LEDs, flip-chip mounting, in which a lower electrode for electrical connection is provided on the lower surface of an LED element and a semiconductor element is directly connected to a lead without using an Au wire ( A technique called “illustration omitted” has come to be used.
In this case, since there is no electrode on the upper surface of the LED element, there is no obstacle when light is emitted to the outside, and further improvement in luminous efficiency is achieved.
In order to adopt such a structure, it is necessary that the lead is extended to the lower surface of the LED element, but in that case, the slit width for dividing the lead is also smaller than the width dimension of the LED element. It is necessary to be.
上記のスリットは、より高い生産能率を確保するためには、金型を用いたプレス法によって打ち抜かれることが要請されるが、材料の板厚が厚い場合には、いわゆる材料ダレが無視できない大きさおよび頻度で発生するので、正確な打ち抜きが困難ないしは不可能になる。そこで、スリットをプレス打ち抜きで形成するためには、材料の板厚が薄いことが要請される。
ところが、それとは対照的に、放熱性を高めるためにはリードフレーム全体の板厚は厚いほうが望ましい。これは、板厚が薄いと熱の伝導による拡散性が低下し、逆に厚ければ厚いほど熱の伝導による拡散性が良好なものとなるからである。
斯様な板厚に関してトレードオフの関係にあるような2つの要請を同時に満たすことは、従来の技術では困難ないしは不可能である。
In order to ensure a higher production efficiency, the slit is required to be punched by a pressing method using a mold. However, when the material is thick, so-called material sag cannot be ignored. It occurs at a high frequency and frequency, making accurate punching difficult or impossible. Therefore, in order to form the slits by press punching, it is required that the material is thin.
However, in contrast, in order to improve heat dissipation, it is desirable that the thickness of the entire lead frame is thicker. This is because if the plate thickness is thin, the diffusivity due to heat conduction decreases, and conversely, the thicker the plate, the better the diffusivity due to heat conduction.
It is difficult or impossible with the prior art to simultaneously satisfy two requirements that are in a trade-off relationship with respect to such a plate thickness.
このように、従来の技術では、より高い生産能率を確保するために金型を用いたプレス打ち抜きによってスリットが設けられる構造であって、かつ放熱性に優れた板厚の厚いリードを備えたフリップチップ実装パッケージを実現することは、極めて困難であった。
本発明は、このような問題に鑑みて成されたもので、その目的は、金型を用いたプレス打ち抜きによってスリットが設けられる構造であって、かつ放熱性に優れたリードを備えた、フリップチップ実装用の半導体パッケージを提供することにある。
As described above, in the conventional technique, a slit is provided by press punching using a die in order to ensure a higher production efficiency, and a flip having a thick lead with excellent heat dissipation. It has been extremely difficult to realize a chip mounting package.
The present invention has been made in view of such a problem, and an object of the present invention is to provide a slit having a structure in which a slit is provided by press punching using a die and has a lead excellent in heat dissipation. The object is to provide a semiconductor package for chip mounting.
本発明の半導体パッケージは、電気的接続用の下面電極を有する半導体素子と、前記下面電極と接続された状態で前記半導体素子がフリップチップ実装されるリードとを有する半導体パッケージであって、銅、銅合金または鉄合金からなる条材または板材に板厚を予め他の部分よりも薄くした溝部が形成され、前記溝部に当該溝部の幅よりも小さい幅のスリットが設けられて、当該スリットで分離された前記溝部がそれぞれ前記リードとなっており、前記スリットを跨ぐようにして前記半導体素子が実装されていることを特徴としている。 The semiconductor package of the present invention is a semiconductor package having a semiconductor element having a lower surface electrode for electrical connection and a lead on which the semiconductor element is flip-chip mounted in a state of being connected to the lower surface electrode, A groove or strip made of a copper alloy or an iron alloy is formed with a groove portion whose thickness is previously made thinner than other portions, and a slit having a width smaller than the width of the groove portion is provided in the groove portion and separated by the slit. Each of the groove portions serves as the lead, and the semiconductor element is mounted so as to straddle the slit.
本発明によれば、金型を用いたプレス打ち抜きによってスリットが設けられる構造であってかつ優れた放熱性を確保できる厚さを有するリードを備えたフリップチップ実装用の半導体パッケージが実現される。 According to the present invention, a flip-chip mounting semiconductor package having a structure in which a slit is provided by press punching using a die and has a thickness that can ensure excellent heat dissipation is realized.
以下、本実施の形態に係る半導体パッケージについて、図面を参照して説明する。
図1は、本実施の形態に係る半導体パッケージの主要な構成を示す図、図2は、図1に示した半導体パッケージにおける溝部の形成手法を示す図である。
Hereinafter, a semiconductor package according to the present embodiment will be described with reference to the drawings.
FIG. 1 is a diagram showing a main configuration of a semiconductor package according to the present embodiment, and FIG. 2 is a diagram showing a method for forming a groove in the semiconductor package shown in FIG.
この半導体パッケージ10は、半導体素子11と、リードフレーム12と、樹脂ハウジング13と、透明樹脂14とを、その主要な構成部として備えている。
The
半導体素子11は、例えばLED素子であり、その下面には、いわゆるフリップチップ実装用のチップとしてリード16(16a、16b;以下、左右対称な構造物については同様に表記する)に対して電気的接続をとるための下面電極(図示省略)が設けられている。
The
リードフレーム12は、板厚の厚い部分である肉厚部15と、板厚の薄い部分であるリード16とを有している。リード16aとリード16bとは、スリット17によって左右に分離されている。なお、図1では、樹脂ハウジング13の内側の主な構造のみを描き、その外側については図示を省略しているが、実際には、後述の図3、図4に示すように、樹脂ハウジング13よりも外側にはいわゆるアウターリード22が存在していることは言うまでもない。
The lead frame 12 includes a thick portion 15 that is a thick portion and a lead 16 that is a thin portion. The
肉厚部15は、このリードフレーム12の形成材料である銅または銅合金または鉄合金からなる条材21または板材の板厚をほぼそのままに用いた部分であり、同じ板厚で図2に示したようにアウターリード22と連なっている。
The thick portion 15 is a portion in which the plate thickness of the
リード16は、このリードフレーム12の形成材料である銅または銅合金または鉄合金からなる条材21または板材に、望ましくは回転カッター20を用いた切削加工を施して溝部18を設けることで、その溝部18の外側の肉厚部15よりも板厚を薄くし、さらにその溝部18内にその溝部18の幅よりも小さな幅のスリット17を設けることで、溝部18を左右に分離させて、個々のリード16a、16bとしたものである。
The lead 16 is formed by subjecting the
そのリード16の上面に、Auワイヤのようなボンディングワイヤ等を介することなく、いわゆるフリップチップ方式で半導体素子11が実装されている。
The
樹脂ハウジング13は、一般的な半導体集積回路用のパッケージで言うところの、いわゆる封止樹脂に該当するもので、窓部19を残してモールド(射出成型)されている。
The
透明樹脂14は、例えば透明エポキシ樹脂のような透明性が高くかつモールド成型での形状再現性および封止性の良好なレジンを用いて窓部19の空間内を充填するようにモールドしてなるものである。
The
このように、本実施の形態に係る半導体パッケージ10は、下面電極を備えた半導体素子11が、ボンディングワイヤ等を介することなく直接に電気的接続された状態でフリップチップ実装されるリード16を有するものであって、銅または銅合金または鉄合金からなる条材21または板材に、板厚を予め他の部分よりも薄くした溝部18が形成され、溝部18にその溝部18の幅よりも小さい幅のスリット17が、所定位置ごとに設けられて、そのスリット17によって左右に分離された溝部18が、それぞれリード16a、16bとなっている。そして、スリット17を跨ぐようにして半導体素子11が実装され、その周囲が樹脂ハウジング13および透明樹脂14によって封止された構造となっている。一枚の条材21または板材中に一列に形成された複数個の半導体パッケージ10は、最終的にパッケージごとに切り離されて、個々の製品となる。
As described above, the
以上のように主要部が構成された本実施の形態に係る半導体パッケージ10では、放熱性を十分確保できる板厚の銅または銅合金または鉄合金の条材21または板材に、その一部分だけ溝部18を設けて、板厚の薄い部分をあらかじめ形成し、この部分を打ち抜くことにより、狭ピッチのリード16が形成されるようにしたので、フリップチップ実装が可能となる。しかも、抜き以外の部分は厚い板厚のままなので、放熱性を損ねることがない。
In the
ここで、薄くする部分である溝部18の部分の板厚は、板厚tとスリット幅sとの関係がt≦sであることが望ましい。換言すれば、スリット17のアスペクト比t/sは、t/s≦1であるように設定することが望ましい。これは、t>sの場合、プレス打ち抜きでスリット17を形成したときに、その部分付近に材料のダレやその他の打ち抜き不良などを生じる虞が極めて高くなるので、それを避けるためである。
Here, as for the plate thickness of the
また、溝部18の形成には、回転カッター20を回転させながら条材21に対して押し当てて相対的に平行移動させることで、条材21の該当部分の材料を削り取るようにする、といった切削法を用いることが望ましい。
この溝部18の成型方法としては、切削法の他にも、薬品で化学的に溝部18の部分を所望の深さまで溶解する、いわゆるハーフエッチング法や、圧延ロールを条材21または板材に押し付けて、その部分を塑性変形させることで溝部18を成型するという、圧延法なども適用可能であるが、エッチング法では溶解速度が遅いことに起因して生産能率が悪化し、延いては製造コストが増大するという欠点がある。
また、圧延法では、塑性加工なので凹ませた部分の材料を別な部分に流動させる必要があり、このときの材料のいわゆる応力流れに起因して溝部18が所定の寸法や形状通りにはならなくなる虞や、このときの残留応力に起因した歪みが溝部18およびその周辺に無視できない大きさで残る虞が極めて高くなる。
しかも、このようにして溝部18を形成した後に、その溝部18の中の所定部分に、さらにプレス打ち抜きによってスリット17が形成されるのであるから、そのプレス打ち抜き工程でもさらにスリット17の周囲の溝部18には応力流や残留応力に起因した歪み等が加算されることとなるので、溝部18のうちの最終的に残る部分であるリード16には、合計2度に亘るプレスに起因して累積された歪みが生じる虞が極めて高くなる。そうすると、そのようなリード16の歪みの累積や寸法不良の発生に起因して、半導体素子11がフリップチップ実装される際に、正確で確実な電気的接続や機械的な固着等を確保することが困難なものとなってしまう虞が極めて高くなる。
斯様な観点から、溝部18は、回転カッター20で材料を削り取る切削法を用いることが望ましいのである。
In addition, the
As a method for forming the
Further, since the rolling method is plastic processing, it is necessary to cause the material of the recessed portion to flow to another portion, and the
Moreover, after forming the
From such a viewpoint, it is desirable to use a cutting method in which the
なお、銅または銅合金または鉄合金からなる条材21または板材に、溝部18を複数列形成し、その各溝部18にそれぞれスリット17を設けて各々リード16を形成し、それら複数列のリード16に各々半導体素子11を接続・実装するようにして、いわゆる発光モジュールとすることなども可能である。
A plurality of rows of
以上のように、本実施の形態に係る半導体パッケージによれば、生産能率の高い金型を用いたプレス打ち抜きによってスリットが設けられる構造であって、かつ優れた放熱性を確保できる厚さを有するリードを備えた、フリップチップ実装用の半導体パッケージを実現することができる。 As described above, the semiconductor package according to the present embodiment has a structure in which slits are provided by press punching using a mold with high production efficiency, and has a thickness that can ensure excellent heat dissipation. A semiconductor package for flip chip mounting with a lead can be realized.
上記の実施の形態で説明したような半導体パッケージを作製した。図3は、本実施例で作製した半導体パッケージの製造途中における、その半導体パッケージに用いられるリードフレームを示す図、図4は、バリエーションとして発光モジュールを作製した際の、製造途中でのその発光モジュールに用いられるリードフレームを示す図、図5は、完成した発光モジュールを示す図である。 A semiconductor package as described in the above embodiment was manufactured. FIG. 3 is a diagram showing a lead frame used in the semiconductor package in the process of manufacturing the semiconductor package manufactured in this example, and FIG. 4 is a light-emitting module in the process of manufacturing when a light-emitting module is manufactured as a variation. FIG. 5 is a diagram showing a completed light emitting module.
まず、図2に示したように、条材21に溝部18を形成した。具体的には、刃幅1.0mm、直径150mmφの回転カッター20を用いた切削法により、厚さ0.20mmの条材21に、幅1.0mm、深さ0.13mmの溝部18を形成した。
First, as shown in FIG. 2, the
続いて、図3に示したように、条材21をプレス打ち抜き用の上下の金型を用いたプレス機に通して、プレス打ち抜き加工を施すことにより、上記の切削加工で薄くなった部分である溝部18に、その幅よりも小さい0.1mm幅のスリット17を設けた。溝部18の部分の板厚は、上記の切削加工によって、0.20mm−0.13mm=0.07mmであるから、アスペクト比t/s=0.7となった。従って、このような0.1mm幅のスリットをプレスで抜くことは容易なものとなるので、有意なダレの発生等は見られなかった。そしてこのとき同時に、厚さ0.2mmのままの部分であるアウターリード22等の周囲の部分にもプレス打ち抜き加工を施して、半導体パッケージ10の設計上の外形形状に合わせるようにした。但し、この時点ではリード16および肉厚部15ならびにアウターリード22等からなる個々のパッケージに対応する個々のリードフレーム12が脱落することのないように、外枠部23との連結部分であるいわゆるタイバー24、25は残した状態とした。
Subsequently, as shown in FIG. 3, the
次に、射出成型機にリードフレーム12の全体をセットし、封止用樹脂を射出することにより、半導体パッケージ10の樹脂ハウジング13を成型した。このとき、半導体素子11としてLEDチップが搭載されるリード16の部分は、封止用樹脂でモールドせずに、敢えて窓部19内に露出させてあり、この部分に半導体素子11をフリップチップ実装した。そして最後に、透明樹脂14で半導体素子11を完全に封止し、半導体パッケージ10と外枠部23との連結部分であるタイバー24、25を切断して、図1に示したような構造の製品を得た。
Next, the entire lead frame 12 was set in an injection molding machine, and the
従来の半導体パッケージの技術では、0.1mm幅のスリット17をその周囲に材料のダレや打ち抜き不良が生じることなく設けるためには、リードフレーム12全体の板厚を全て0.07mmにする必要があったが、本実施例によれば、リードフレーム12の板厚は、スリット17が形成される溝部18の部分すなわちリード16の部分のみを0.07mmとし、それ以外のアウターリード12および肉厚部15の部分は条材21の板厚0.2mmのままとすることができるので、より多くの熱を伝達することが可能となり、プレス打ち抜きによってスリット17を形成する方式および構造の従来の技術に係る半導体パ
ッケージと比べて、放熱性が格段に優れたものとなった。
In the conventional semiconductor package technology, in order to provide the
ここで、搭載(実装)される半導体素子11として、例えば、LED素子の一般的なサイズは0.3mm〜1mm角なので、溝部18の幅は、0.3mm以上3mm以下とすることが望ましく、また、スリット17の幅を0.1mm以上1mm以下とすることが望ましい。
Here, as the
なお、上記の実施の形態および各実施例では、銅、銅合金または鉄合金からなる条材21または板材に、溝部18を一列形成し、その各溝部18に一列のスリット17を設けて各々リード16を形成し、その一列に配置されたリード16に各々半導体素子11を接続・実装し、最後にそれら一列に配置形成された半導体パッケージ10を切り離して個々のパッケージを得る場合について説明した。しかし本発明の態様はこれのみには限定されないことは勿論である。
この他にも、例えば図4、図5に示したように、銅または銅合金または鉄合金からなる条材21または板材26に、溝部18を複数列形成し、その各溝部18にそれぞれスリット17を設けて各々リード16を形成し、それら複数列のリード16に各々半導体素子11としてLED素子を接続・実装するようにして(個々の素子ごとに切り離すことしないで)、いわゆる発光モジュールとすることなども可能である。
In the above-described embodiment and each example, the
In addition to this, for example, as shown in FIGS. 4 and 5, a plurality of
すなわち、図4に示したように、複数列の溝部18が形成された板材26に、複数の半導体素子11が実装されるように複数組のリード16を残すと共に、隣り合う素子同士のアウターリード22が等価回路的に直列接続となるようなパターンとして残るように、プレス打ち抜きを行う。
そして、図5に示したように、窓部19以外の全体を封止用樹脂27でモールドし、半導体素子11のフリップチップ実装、透明樹脂14による窓部19の封止工程を経て、外枠部23を切り離すことにより、発光モジュールとすることが可能である。
That is, as shown in FIG. 4, a plurality of sets of leads 16 are left so that a plurality of
Then, as shown in FIG. 5, the entire portion other than the
あるいは、アウターリード22等のパターンを変更することで、複数のLED素子(半導体素子11)を並列接続した構造とすること、もしくは、それら複数のLED素子を個々に独立してON/OFFすることができるような構造とすることなども可能であることは言うまでもない。 Alternatively, by changing the pattern of the outer leads 22 or the like, a structure in which a plurality of LED elements (semiconductor elements 11) are connected in parallel, or the plurality of LED elements are individually turned ON / OFF independently. Needless to say, it is possible to have a structure that can be used.
10 半導体パッケージ
11 半導体素子
12 リードフレーム
13 樹脂ハウジング
14 透明樹脂
15 肉厚部
16 リード
17 スリット
18 溝部
19 窓部
21 条材
22 アウターリード
24 タイバー
27 封止用樹脂
DESCRIPTION OF
Claims (6)
銅、銅合金または鉄合金からなる条材または板材に板厚を予め他の部分よりも薄くした溝部が形成され、前記溝部に当該溝部の幅よりも小さい幅のスリットが設けられて、当該スリットで分離された前記溝部がそれぞれ前記リードとなっており、前記スリットを跨ぐようにして前記半導体素子が実装されている
ことを特徴とする半導体パッケージ。 A semiconductor package having a semiconductor element having a bottom electrode for electrical connection and a lead on which the semiconductor element is flip-chip mounted in a state of being connected to the bottom electrode;
A groove or strip made of copper, a copper alloy or an iron alloy is formed with a groove whose thickness is previously made thinner than other parts, and a slit having a width smaller than the width of the groove is provided in the groove, and the slit The semiconductor package is characterized in that each of the groove portions separated in (1) serves as the lead, and the semiconductor element is mounted so as to straddle the slit.
前記溝部が、回転カッターによって切削加工してなるものである
ことを特徴とする半導体パッケージ。 The semiconductor package according to claim 1,
The semiconductor package, wherein the groove is formed by cutting with a rotary cutter.
前記溝部の板厚tとスリット幅sとの関係がt≦sである
ことを特徴とする半導体パッケージ。 The semiconductor package according to claim 1 or 2,
A semiconductor package characterized in that the relationship between the plate thickness t of the groove and the slit width s is t ≦ s.
前記半導体素子が、発光ダイオードである
ことを特徴とする半導体パッケージ。 In the semiconductor package according to any one of claims 1 to 3,
A semiconductor package, wherein the semiconductor element is a light emitting diode.
前記銅、銅合金または鉄合金からなる条材または板材に前記溝部が複数列形成され、当該各溝部にそれぞれ前記スリットが設けられて、各々前記リードが形成されている
ことを特徴とする半導体パッケージ。 The semiconductor package according to any one of claims 1 to 4,
A plurality of the grooves are formed in a strip or plate made of copper, a copper alloy or an iron alloy, the slits are provided in the grooves, and the leads are formed, respectively. .
前記溝部の幅が0.3mm以上3mm以下であり、かつ前記スリットの幅が0.1mm以上1mm以下である
ことを特徴とする半導体パッケージ。 The semiconductor package according to any one of claims 1 to 5,
The width of the groove is 0.3 mm or more and 3 mm or less, and the width of the slit is 0.1 mm or more and 1 mm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008180760A JP2010021374A (en) | 2008-07-10 | 2008-07-10 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008180760A JP2010021374A (en) | 2008-07-10 | 2008-07-10 | Semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021374A true JP2010021374A (en) | 2010-01-28 |
Family
ID=41705975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008180760A Pending JP2010021374A (en) | 2008-07-10 | 2008-07-10 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010021374A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098276A (en) * | 2008-03-11 | 2010-04-30 | Rohm Co Ltd | Semiconductor light emitting device and method for manufacturing the same |
WO2013084842A1 (en) * | 2011-12-06 | 2013-06-13 | Kato Nobukazu | Led package and production method for led package |
JP5379320B1 (en) * | 2012-10-15 | 2013-12-25 | 有限会社 ナプラ | Light emitting device |
JP2014022491A (en) * | 2012-07-17 | 2014-02-03 | Citizen Holdings Co Ltd | Semiconductor light-emitting device and manufacturing method of the same |
JP2016039321A (en) * | 2014-08-08 | 2016-03-22 | 株式会社カネカ | Lead frame, resin molding, surface-mounted electronic component, surface-mounted light-emitting device, and lead frame manufacturing method |
KR20160096136A (en) * | 2013-12-06 | 2016-08-12 | 코닌클리케 필립스 엔.브이. | Mounting assembly and lighting device |
WO2020058083A3 (en) * | 2018-09-19 | 2020-07-23 | Osram Oled Gmbh | Production method for a component |
WO2022080115A1 (en) * | 2020-10-12 | 2022-04-21 | サンコール株式会社 | Busbar assembly and method for producing busbar assembly |
JP7569656B2 (ja) | 2020-10-12 | 2024-10-18 | サンコール株式会社 | バスバーアッセンブリの製造方法 |
-
2008
- 2008-07-10 JP JP2008180760A patent/JP2010021374A/en active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098276A (en) * | 2008-03-11 | 2010-04-30 | Rohm Co Ltd | Semiconductor light emitting device and method for manufacturing the same |
WO2013084842A1 (en) * | 2011-12-06 | 2013-06-13 | Kato Nobukazu | Led package and production method for led package |
JP2014022491A (en) * | 2012-07-17 | 2014-02-03 | Citizen Holdings Co Ltd | Semiconductor light-emitting device and manufacturing method of the same |
JP5379320B1 (en) * | 2012-10-15 | 2013-12-25 | 有限会社 ナプラ | Light emitting device |
JP2014099579A (en) * | 2012-10-15 | 2014-05-29 | Napura:Kk | Light emitting device |
KR20160096136A (en) * | 2013-12-06 | 2016-08-12 | 코닌클리케 필립스 엔.브이. | Mounting assembly and lighting device |
JP2016539508A (en) * | 2013-12-06 | 2016-12-15 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Mounting assembly and light emitting device |
US10236429B2 (en) | 2013-12-06 | 2019-03-19 | Lumileds Llc | Mounting assembly and lighting device |
EP3078063B1 (en) * | 2013-12-06 | 2020-06-10 | Lumileds Holding B.V. | Mounting assembly and lighting device |
KR102282209B1 (en) * | 2013-12-06 | 2021-07-28 | 루미리즈 홀딩 비.브이. | Mounting assembly and lighting device |
JP2016039321A (en) * | 2014-08-08 | 2016-03-22 | 株式会社カネカ | Lead frame, resin molding, surface-mounted electronic component, surface-mounted light-emitting device, and lead frame manufacturing method |
WO2020058083A3 (en) * | 2018-09-19 | 2020-07-23 | Osram Oled Gmbh | Production method for a component |
WO2022080115A1 (en) * | 2020-10-12 | 2022-04-21 | サンコール株式会社 | Busbar assembly and method for producing busbar assembly |
JP7569656B2 (ja) | 2020-10-12 | 2024-10-18 | サンコール株式会社 | バスバーアッセンブリの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010021374A (en) | Semiconductor package | |
CN102714201B (en) | Semiconductor packages and method | |
JP6357371B2 (en) | Lead frame, semiconductor device, and lead frame manufacturing method | |
JP5876645B2 (en) | Lead frame manufacturing method | |
JP2002076228A (en) | Resin-sealed semiconductor device | |
JP2010080914A (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
US20140327122A1 (en) | Micro lead frame structure having reinforcing portions and method | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
KR20190002931U (en) | Preformed lead frame and lead frame package made from the same | |
US20120112333A1 (en) | Semiconductor device with nested rows of contacts | |
US20100213586A1 (en) | Semiconductor package and manufacturing method thereof | |
WO2007089209A1 (en) | Fabrication of a qfn integrated circuit package | |
JP5971531B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP5215980B2 (en) | Manufacturing method of semiconductor device | |
JP2011077092A (en) | Lead frame, and method of manufacturing semiconductor device using the same | |
JP6143726B2 (en) | Resin-encapsulated semiconductor device, manufacturing method thereof, lead frame | |
JP6259900B1 (en) | Lead frame manufacturing method | |
JP5585637B2 (en) | Resin-encapsulated semiconductor device frame | |
JP5467506B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP5183572B2 (en) | Lead frame and semiconductor device | |
TWI397139B (en) | Process for packaging semiconductor device with external leads | |
JP5684631B2 (en) | LED package substrate | |
US8273445B2 (en) | Reinforced assembly carrier | |
KR101333001B1 (en) | Lead frame and method for manufacturing semiconductor package using the same | |
JP2013235896A (en) | Method of manufacturing semiconductor device and semiconductor device |