JP6695166B2 - Lead frame and method for manufacturing semiconductor package - Google Patents

Lead frame and method for manufacturing semiconductor package Download PDF

Info

Publication number
JP6695166B2
JP6695166B2 JP2016032421A JP2016032421A JP6695166B2 JP 6695166 B2 JP6695166 B2 JP 6695166B2 JP 2016032421 A JP2016032421 A JP 2016032421A JP 2016032421 A JP2016032421 A JP 2016032421A JP 6695166 B2 JP6695166 B2 JP 6695166B2
Authority
JP
Japan
Prior art keywords
lead frame
end portion
base end
sealing resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016032421A
Other languages
Japanese (ja)
Other versions
JP2017152496A (en
Inventor
石橋　貴弘
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2016032421A priority Critical patent/JP6695166B2/en
Priority to CN201710078265.7A priority patent/CN107104089B/en
Priority to TW106105459A priority patent/TW201801261A/en
Publication of JP2017152496A publication Critical patent/JP2017152496A/en
Application granted granted Critical
Publication of JP6695166B2 publication Critical patent/JP6695166B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、リードフレーム、及び半導体パッケージの製造方法に関する。   The present disclosure relates to a lead frame and a semiconductor package manufacturing method.

半導体パッケージは、リードフレームと、その上に搭載された半導体チップと、半導体チップを封止する封止樹脂とを備える。ＭＡＰ（Ｍｏｌｄｅｄ Ａｒｒａｙ Ｐａｃｋａｇｉｎｇ）タイプのリードフレームの場合、各端子（リード）はタイバーで接続されている。このようなリードフレームを用いて半導体パッケージを製造する場合、リードフレームとその上に搭載された半導体チップとを樹脂で封止して樹脂封止体を得た後、これをダイシングソーで切削して個片化する。このようにして、半導体パッケージが製造される。   The semiconductor package includes a lead frame, a semiconductor chip mounted on the lead frame, and a sealing resin that seals the semiconductor chip. In the case of a MAP (Molded Array Packaging) type lead frame, each terminal (lead) is connected by a tie bar. When manufacturing a semiconductor package using such a lead frame, the lead frame and the semiconductor chip mounted thereon are sealed with resin to obtain a resin-sealed body, which is then cut with a dicing saw. Individualize. In this way, the semiconductor package is manufactured.

特許文献１では、金属のカットバリの発生とダイシングソーの磨耗を抑制するために、ダイシング部をハーフエッチングにより形成した溝部により薄肉とすることが提案されている。そして、この溝部の幅を、ダイシングソーの幅より大きくするか小さくして切断がスムーズに行えるようにすることが提案されている。   Patent Document 1 proposes that the dicing portion is made thinner by the groove portion formed by half etching in order to suppress the generation of metal cut burrs and the abrasion of the dicing saw. Then, it has been proposed that the width of the groove portion is made larger or smaller than the width of the dicing saw so that the cutting can be performed smoothly.

特開２００１−３２０００７号公報JP 2001-320007 A

ダイシングソーの幅よりも大きい溝部を有するリードフレームを用いて半導体パッケージを製造すると、溝部に由来する端子の薄肉部には、厚みの小さい薄肉樹脂部が形成される。このような薄肉樹脂部は、半導体チップの上を覆っている厚みの大きい樹脂部に比べると、リードフレームの表面から剥離し易いことから、密着性に優れる必要がある。近年、リードフレームを薄くして半導体パッケージを小型化する傾向にあるため、薄肉樹脂部は一層密着性を向上することが求められている。   When a semiconductor package is manufactured using a lead frame having a groove larger than the width of the dicing saw, a thin resin portion having a small thickness is formed in the thin portion of the terminal derived from the groove. Such a thin resin portion is more likely to be peeled off from the surface of the lead frame than the resin portion having a large thickness covering the semiconductor chip, and therefore needs to have excellent adhesion. In recent years, there is a tendency for thinning the lead frame to reduce the size of the semiconductor package, and therefore, the thin resin portion is required to further improve the adhesion.

本発明では、一つの側面において、半導体パッケージを製造する際に、封止樹脂の剥離を抑制することが可能なリードフレームを提供することを目的とする。本発明は、別の側面において、封止樹脂の剥離を抑制することが可能な半導体パッケージの製造方法を提供することを目的とする。   In one aspect, an object of the present invention is to provide a lead frame capable of suppressing peeling of a sealing resin when manufacturing a semiconductor package. Another object of the present invention is to provide a method of manufacturing a semiconductor package that can suppress peeling of a sealing resin.

本発明は、一つの側面において、一対の端子と、その間に設けられ、端子が基端部において連結されるタイバーと、を備えるリードフレームであって、端子の基端部は先端部よりも薄く、基端部は、厚さ方向に貫通する貫通孔、及び先端部よりも幅を狭くする切欠部の少なくとも一方を有するリードフレームを提供する。   The present invention, in one aspect, is a lead frame comprising a pair of terminals, and a tie bar provided between the terminals, the terminals being connected at the base end portion, wherein the base end portion of the terminal is thinner than the tip end portion. The base end portion provides a lead frame having at least one of a through hole penetrating in the thickness direction and a cutout portion having a width narrower than that of the tip end portion.

このリードフレームは、樹脂で封止すると、基端部の一方面上に形成される封止樹脂と、他方面上に設けられる封止樹脂とを、貫通孔内の封止樹脂又は切欠部内における封止樹脂で接続することができる。このため、ダイシングを行って半導体パッケージを作製する際に、基端部の一方面又は他方面上に形成される封止樹脂の厚みが薄くても、当該封止樹脂の剥離を抑制することできる。   When this lead frame is sealed with resin, the sealing resin formed on one surface of the base end portion and the sealing resin provided on the other surface are sealed in the through hole or in the cutout portion. It can be connected with a sealing resin. Therefore, when the semiconductor package is manufactured by performing dicing, even if the thickness of the sealing resin formed on one surface or the other surface of the base end portion is small, peeling of the sealing resin can be suppressed. ..

上記基端部が貫通孔を有する場合、貫通孔は、タイバーに延在しており、一対の端子のそれぞれの基端部とその間のタイバーとにおいて連通していることが好ましい。このように一対の端子の基端部とその間のタイバーにおいて一体となる貫通孔を設けることによって、ダイシング時における切削部の体積を十分に小さくすることができる。これによって、リードフレームの厚みを大きくしても切削を円滑に行うことができる。また、ダイシングソーの負荷を低減するとともにリードフレームの構成材料を低減することができる。   When the base end portion has a through hole, the through hole preferably extends to the tie bar and communicates with the base end portion of each of the pair of terminals and the tie bar therebetween. By thus forming the through holes that are integrated in the base end portions of the pair of terminals and the tie bars between them, the volume of the cutting portion during dicing can be made sufficiently small. As a result, cutting can be performed smoothly even if the thickness of the lead frame is increased. Further, it is possible to reduce the load on the dicing saw and reduce the constituent material of the lead frame.

上記リードフレームは、上面側に半導体チップが搭載されるパッドと、タイバーに連結され、パッドを支持するサポートバーを備えており、端子の先端部の下面よりも、端子の基端部の下面の方が上方に位置していてもよい。このようなリードフレームを樹脂封止すると、端子の基端部の下面側に厚みの薄い封止樹脂（薄肉樹脂部）が形成される。この薄肉樹脂部は、基端部を貫通する貫通孔内の封止樹脂によって、端子の基端部の上面側の封止樹脂と接続される。このため、ダイシングを行って半導体パッケージを作製する際に、薄肉樹脂部における封止樹脂の剥離を抑制することできる。また、得られた半導体パッケージからの封止樹脂の剥離を抑制することができる。   The lead frame is provided with a pad on which a semiconductor chip is mounted on the upper surface side, and a support bar which is connected to the tie bar and supports the pad. The lead frame has a lower surface of the base end portion of the terminal than a lower surface of the tip end portion of the terminal. One may be located above. When such a lead frame is resin-sealed, a thin sealing resin (thin resin portion) is formed on the lower surface side of the base end portion of the terminal. The thin resin portion is connected to the sealing resin on the upper surface side of the base end portion of the terminal by the sealing resin in the through hole penetrating the base end portion. Therefore, when the semiconductor package is manufactured by dicing, peeling of the sealing resin in the thin resin portion can be suppressed. Further, peeling of the sealing resin from the obtained semiconductor package can be suppressed.

上記基端部が切欠部を有する場合、切欠部は、基端部の幅方向に対向するように対をなして設けられることが好ましい。このようなリードフレームを樹脂で封止すると、隣接する端子間に介在する封止樹脂を大きくすることができる。これによって、基端部の一方面上に形成される封止樹脂と、他方面上に設けられる封止樹脂とを強固に接続することができる。このため、ダイシングを行って半導体パッケージを作製する際に、基端部の一方面又は他方面上に形成される封止樹脂の厚みが薄くても、当該封止樹脂の剥離を抑制することできる。   When the base end portion has a cutout portion, it is preferable that the cutout portions are provided in pairs so as to face each other in the width direction of the base end portion. When such a lead frame is sealed with resin, the sealing resin interposed between the adjacent terminals can be increased. Thereby, the sealing resin formed on one surface of the base end portion and the sealing resin provided on the other surface can be firmly connected. Therefore, when the semiconductor package is manufactured by performing dicing, even if the thickness of the sealing resin formed on one surface or the other surface of the base end portion is small, peeling of the sealing resin can be suppressed. ..

本発明は、別の側面において、リードフレームの上に半導体チップを搭載する搭載工程と、半導体チップを封止し、リードフレームの一対の主面の少なくとも一部を覆うとともに貫通孔内に封止樹脂を設ける封止工程と、タイバーに沿って、タイバー、並びに貫通孔内及び／又は切欠部内の封止樹脂の一部を切削し、当該封止樹脂が一方の主面上の封止樹脂と他方の主面上の封止樹脂とを接続している半導体パッケージを得るダイシング工程と、を有する、半導体パッケージの製造方法を提供する。   According to another aspect of the present invention, there is provided a mounting step of mounting a semiconductor chip on a lead frame, sealing the semiconductor chip, covering at least a part of a pair of main surfaces of the lead frame and sealing the through hole. A sealing step of providing a resin, and along the tie bar, a part of the sealing resin in the tie bar and in the through hole and / or in the cutout part is cut, and the sealing resin is combined with the sealing resin on one main surface. And a dicing step for obtaining a semiconductor package that is connected to the sealing resin on the other main surface.

上記半導体パッケージの製造方法では、貫通孔内及び／又は切欠部内の封止樹脂が、両方の主面上に形成されたそれぞれの封止樹脂を接続している。このため、半導体パッケージを製造する際に、一方（又は他方）の主面上に形成される封止樹脂の厚みが薄くても、当該封止樹脂の剥離を抑制することできる。また、得られた半導体パッケージからの封止樹脂の剥離も抑制することできる。   In the method of manufacturing a semiconductor package described above, the sealing resin in the through hole and / or the notch connects the respective sealing resins formed on both main surfaces. Therefore, when the semiconductor package is manufactured, peeling of the sealing resin can be suppressed even if the thickness of the sealing resin formed on one (or the other) main surface is small. Moreover, peeling of the sealing resin from the obtained semiconductor package can be suppressed.

本発明では、一つの側面において、半導体パッケージを製造する際に、封止樹脂の剥離を抑制することが可能なリードフレームを提供することができる。本発明は、別の側面において、封止樹脂の剥離を抑制することが可能な半導体パッケージの製造方法を提供することができる。   According to one aspect of the present invention, it is possible to provide a lead frame capable of suppressing peeling of a sealing resin when a semiconductor package is manufactured. The present invention can provide, in another aspect, a method for manufacturing a semiconductor package capable of suppressing peeling of a sealing resin.

図１は、一実施形態に係るリードフレームの平面図である。FIG. 1 is a plan view of a lead frame according to an embodiment. 図２（Ａ）は、図１における領域ＩＩを拡大して示す平面図である。図２（Ｂ）は、図２（Ａ）におけるｂ−ｂ線断面図である。FIG. 2A is a plan view showing a region II in FIG. 1 in an enlarged manner. 2B is a sectional view taken along line bb in FIG. 図３（Ａ）は、一実施形態の変形例に係るリードフレームの一部を拡大して示す平面図である。図３（Ｂ）は、図３（Ａ）におけるｂ−ｂ線断面図である。FIG. 3A is an enlarged plan view showing a part of a lead frame according to a modification of the embodiment. FIG. 3B is a sectional view taken along the line bb in FIG. 図４（Ａ）は、別の実施形態に係るリードフレームの一部を拡大して示す平面図である。図４（Ｂ）は、図４（Ａ）におけるｂ−ｂ線断面図である。FIG. 4A is an enlarged plan view showing a part of a lead frame according to another embodiment. FIG. 4B is a sectional view taken along the line bb in FIG. 図５は、図１のリードフレームを備える樹脂封止体の断面図である。FIG. 5 is a cross-sectional view of a resin sealing body including the lead frame of FIG. 図６は、一実施形態に係る半導体パッケージの断面図である。FIG. 6 is a cross-sectional view of the semiconductor package according to the embodiment. 図７は、図６の半導体パッケージの側面図である。FIG. 7 is a side view of the semiconductor package of FIG. 図８は、別の実施形態に係る半導体パッケージの側面図である。FIG. 8 is a side view of a semiconductor package according to another embodiment.

以下、場合により図面を参照して、本発明の実施形態を説明する。ただし、以下の実施形態は、本発明を説明するための例示であり、本発明を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用い、場合により重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings in some cases. However, the following embodiments are examples for explaining the present invention, and are not intended to limit the present invention to the following contents. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description may be omitted depending on the case. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Further, the dimensional ratios in the drawings are not limited to the illustrated ratios.

図１は、リードフレーム２００の平面図である。リードフレーム２００は、単位フレーム１００の集合体である。図１には、９個（３個×３個）の単位フレーム１００が示されているが、単位フレーム１００の数は特に限定されない。単位フレーム１００は、タイバー１６を介して隣接する単位フレーム１００と連結されている。   FIG. 1 is a plan view of the lead frame 200. The lead frame 200 is an assembly of unit frames 100. Although FIG. 1 shows nine (3 × 3) unit frames 100, the number of unit frames 100 is not particularly limited. The unit frame 100 is connected to the adjacent unit frame 100 via the tie bar 16.

リードフレーム２００は、それぞれの単位フレーム１００において中央部に配置されるパッド１０と、パッド１０の周囲に配置され、インナーリードともいわれる複数の端子１２と、パッド１０を支持するサポートバー１４とを備える。サポートバー１４の先端はパッド１０に連結され、サポートバー１４の後端は端子１２の周囲に配置されるタイバー１６に連結されている。サポートバー１４は、略矩形状のパッド１０の四隅から放射状に延在してタイバー１６に連結されることによって、パッド１０を支持している。   The lead frame 200 includes a pad 10 arranged in the center of each unit frame 100, a plurality of terminals 12 arranged around the pad 10 and also called inner leads, and a support bar 14 supporting the pad 10. .. The tip of the support bar 14 is connected to the pad 10, and the rear end of the support bar 14 is connected to a tie bar 16 arranged around the terminal 12. The support bar 14 supports the pad 10 by radially extending from four corners of the substantially rectangular pad 10 and connected to the tie bar 16.

リードフレーム２００は、一方の主面２００ａ側（上面）において、パッド１０上に半導体チップが搭載される。パッド１０の各辺に対して４本の端子１２が並んで配設されており、その先端部１２Ａは、所定の間隔を介してパッド１０の各辺に対向している。端子１２の基端部１２Ｂは、タイバー１６に連結されている。   In the lead frame 200, a semiconductor chip is mounted on the pad 10 on the one main surface 200a side (upper surface). Four terminals 12 are arranged side by side on each side of the pad 10, and a tip portion 12A thereof faces each side of the pad 10 with a predetermined interval. The base end portion 12B of the terminal 12 is connected to the tie bar 16.

図２（Ａ）は、図１における領域ＩＩを拡大して示す平面図である。図２（Ｂ）は、図２（Ａ）におけるｂ−ｂ線断面図である。タイバー１６を挟むようにして、一対の端子１２が対向するように設けられている。一対の端子１２のそれぞれは、図１に示すように互いに隣接する単位フレーム１００にそれぞれ含まれる。   FIG. 2A is a plan view showing a region II in FIG. 1 in an enlarged manner. 2B is a sectional view taken along line bb in FIG. A pair of terminals 12 are provided so as to face each other with the tie bar 16 interposed therebetween. Each of the pair of terminals 12 is included in a unit frame 100 adjacent to each other as shown in FIG.

図２（Ａ）に戻り、一対の端子１２及びタイバー１６には、厚さ方向に貫通する貫通孔１７が形成されている。貫通孔１７は、一対の端子１２のそれぞれの基端部１２Ｂとその間に挟まれるタイバー１６に延在している。すなわち、貫通孔１７は、一対の端子１２のそれぞれの基端部１２Ｂとその間に挟まれるタイバー１６とにおいて連通し、一体となっている。   Returning to FIG. 2A, the pair of terminals 12 and the tie bar 16 are formed with through holes 17 penetrating in the thickness direction. The through holes 17 extend to the base end portions 12B of the pair of terminals 12 and the tie bars 16 sandwiched therebetween. That is, the through holes 17 communicate with and are integrated with the base end portions 12B of the pair of terminals 12 and the tie bars 16 sandwiched therebetween.

図２（Ａ）のような構造にすることによって、貫通孔１７のサイズを十分に大きくすることができる。したがって、貫通孔１７内に樹脂組成物を充填し易くすることができる。また、貫通孔１７のサイズが大きいと、貫通孔１７をエッチングによって容易に形成することができる。   With the structure shown in FIG. 2A, the size of the through hole 17 can be sufficiently increased. Therefore, the resin composition can be easily filled into the through holes 17. Further, if the size of the through hole 17 is large, the through hole 17 can be easily formed by etching.

図２（Ｂ）に示すように、端子１２の先端部１２Ａの厚みよりも、基端部１２Ｂ及びタイバー１６の厚みの方が薄くなっている。図２（Ｂ）に示すように、一対の端子１２及びタイバー１６を通り、一対の端子１２が対向する方向に平行で且つ主面２００ｂに垂直な断面において、一対の端子１２の基端部１２Ｂとその間のタイバー１６には、主面２００ｂ側（下面側）に凹部１９が形成されている。   As shown in FIG. 2B, the thickness of the base end portion 12B and the tie bar 16 is thinner than the thickness of the tip end portion 12A of the terminal 12. As shown in FIG. 2B, in a cross section that passes through the pair of terminals 12 and the tie bar 16 and is parallel to the direction in which the pair of terminals 12 face each other and is perpendicular to the main surface 200b, the base end portions 12B of the pair of terminals 12 are shown. The tie bar 16 between them is provided with a recess 19 on the main surface 200b side (lower surface side).

基端部１２Ｂ及びタイバー１６の厚みを薄くすることによって、ダイシング時におけるリードフレーム２００の切削を円滑に行うことができる。また、ダイシングソーの負荷を軽減することができる。端子１２の基端部１２Ｂは、例えばハーフエッチングによって先端部１２Ａよりも薄くすることができる。   By reducing the thickness of the base end portion 12B and the tie bar 16, it is possible to smoothly cut the lead frame 200 during dicing. Further, the load on the dicing saw can be reduced. The base portion 12B of the terminal 12 can be made thinner than the tip portion 12A by, for example, half etching.

端子１２の基端部１２Ｂの主面２００ｂ側には、半導体パッケージの製造の際、封止工程において、薄肉樹脂部が形成される。この薄肉樹脂部は、貫通孔１７内の封止樹脂によって、主面２００ａ側の封止樹脂と接続される。その後、ダイシング工程で切削される切削部４０は、図２（Ｂ）中、点線で挟まれる領域である。一対の端子１２の対向方向に沿う切削部４０の長さは、該対向方向に沿う凹部１９の長さよりも短くなっている。切削部４０に対する凹部１９の長さの比は、例えば、１．１〜１．５である。   A thin resin portion is formed on the main surface 200b side of the base end portion 12B of the terminal 12 in a sealing process during manufacturing of the semiconductor package. The thin resin portion is connected to the sealing resin on the main surface 200a side by the sealing resin in the through hole 17. After that, the cutting portion 40 cut in the dicing step is a region sandwiched by the dotted lines in FIG. The length of the cutting portion 40 along the facing direction of the pair of terminals 12 is shorter than the length of the recess 19 along the facing direction. The ratio of the length of the recess 19 to the cutting portion 40 is 1.1 to 1.5, for example.

ダイシング工程で切削された後、端子１２の基端部１２Ｂの残存部分の下面（主面２００ｂ）側には、薄肉樹脂部が残存する。この薄肉樹脂部は、貫通孔１７内の封止樹脂の残存部分によって上面（主面２００ａ）側の封止樹脂と接続される。これによって、薄肉樹脂部からの封止樹脂の剥離を抑制することができる。   After cutting in the dicing process, the thin resin portion remains on the lower surface (main surface 200b) side of the remaining portion of the base end portion 12B of the terminal 12. The thin resin portion is connected to the sealing resin on the upper surface (main surface 200a) side by the remaining portion of the sealing resin in the through hole 17. As a result, peeling of the sealing resin from the thin resin portion can be suppressed.

貫通孔１７のサイズに特に限定はないが、その幅（図２（Ａ）中の上下方向の長さ）は、例えば、端子１２の先端部１２Ａの厚みを基準として８０〜１２０％であることが好ましい。これによって、エッチングによる貫通孔１７の形成を十分容易に行うことができる。端子１２の基端部１２Ｂ及びタイバー１６の厚みは同一である必要はなく、タイバー１６の厚みは、端子１２の先端部１２Ａと同じであってもよい。   The size of the through hole 17 is not particularly limited, but its width (the length in the vertical direction in FIG. 2A) is, for example, 80 to 120% based on the thickness of the tip portion 12A of the terminal 12. Is preferred. As a result, the through holes 17 can be formed sufficiently easily by etching. The base end portion 12B of the terminal 12 and the tie bar 16 do not have to have the same thickness, and the thickness of the tie bar 16 may be the same as the tip end portion 12A of the terminal 12.

図３（Ａ）は、上記実施形態の変形例に係るリードフレームの一部を拡大して示す平面図である。図３（Ｂ）は、図３（Ａ）におけるｂ−ｂ線断面図である。図３（Ａ）及び図３（Ｂ）は、図２（Ａ）及び図２（Ｂ）と同様の位置を拡大して示している。本変形例では、貫通孔１８の形状が上記実施形態と相違している。その他の構成は、上記実施形態と同様である。   FIG. 3A is an enlarged plan view showing a part of the lead frame according to the modified example of the above embodiment. FIG. 3B is a sectional view taken along the line bb in FIG. 3 (A) and 3 (B) show enlarged positions similar to those in FIGS. 2 (A) and 2 (B). In this modification, the shape of the through hole 18 is different from that of the above-described embodiment. Other configurations are the same as those in the above embodiment.

本変形例では、タイバー１６に貫通孔が形成されていない。そして、一対の端子１２の基端部１２Ｂのそれぞれに貫通孔１８が隔離して形成されている。したがって、一対の端子１２の基端部１２Ｂにおける貫通孔１８は連通しておらず、それぞれ独立している。   In this modification, no through hole is formed in the tie bar 16. A through hole 18 is formed separately in each of the base ends 12B of the pair of terminals 12. Therefore, the through holes 18 in the base end portions 12B of the pair of terminals 12 do not communicate with each other and are independent of each other.

図３（Ｂ）に示すように、端子１２の先端部１２Ａの厚みよりも、基端部１２Ｂ及びタイバー１６の厚みの方が薄くなっている。このように、基端部１２Ｂ及びタイバー１６の厚みを薄くすることによって、リードフレーム２００のダイシングを円滑に行うことができる。また、ダイシングソーの負荷を軽減することができる。この変形例の場合も、薄肉樹脂部からの封止樹脂の剥離を抑制することができる。   As shown in FIG. 3B, the thickness of the base end portion 12B and the tie bar 16 is smaller than the thickness of the tip end portion 12A of the terminal 12. By thus reducing the thickness of the base end portion 12B and the tie bar 16, the dicing of the lead frame 200 can be smoothly performed. Further, the load on the dicing saw can be reduced. Also in the case of this modification, peeling of the sealing resin from the thin resin portion can be suppressed.

図４（Ａ）は、別の実施形態に係るリードフレームの一部を拡大して示す平面図である。図４（Ｂ）は、図４（Ａ）におけるｂ−ｂ線断面図である。図４（Ａ）及び図４（Ｂ）は、図２（Ａ）及び図２（Ｂ）と同様の位置を拡大して示している。本実施形態では、端子１２の基端部１２Ｂに貫通孔が形成されていない代わりに、端子１２の基端部１２Ｄは、先端部１２Ａの幅よりも基端部１２Ｄの幅の方を狭くする一対の切欠部１５をそれぞれ有する。一対の切欠部１５は、基端部１２Ｄの側部に設けられ、基端部１２Ｄの幅方向に対向している。基端部１２Ｄは切欠部１５を有することによって、基端部１２Ｄの幅（図４（Ａ）中の上下方向に沿う長さ）が、端子１２の先端部１２Ａの幅よりも小さくなっている。   FIG. 4A is an enlarged plan view showing a part of a lead frame according to another embodiment. FIG. 4B is a sectional view taken along the line bb in FIG. 4A and 4B are enlarged views of the same positions as those in FIGS. 2A and 2B. In the present embodiment, the base end portion 12D of the terminal 12 has a width smaller than that of the tip end portion 12A, instead of the through hole being not formed in the base end portion 12B of the terminal 12. Each has a pair of notches 15. The pair of notches 15 are provided on the side portions of the base end portion 12D and face each other in the width direction of the base end portion 12D. Since the base end portion 12D has the cutout portion 15, the width of the base end portion 12D (the length along the vertical direction in FIG. 4A) is smaller than the width of the tip end portion 12A of the terminal 12. ..

切欠部１５の大きさ及び形状は特に限定されない。例えば、切欠部１５を対をなすように両側部に設けることに代えて、基端部１２Ｄの一方の側部のみに設けていてもよい。端子１２の先端部１２Ａよりも、基端部１２Ｄの厚みを薄くするとともにその幅を小さくすることによって、リードフレームのダイシングを円滑に行うことができる。また、ダイシングソーの負荷を軽減することができる。   The size and shape of the cutout portion 15 are not particularly limited. For example, instead of providing the cutout portions 15 on both sides so as to form a pair, the cutout portions 15 may be provided on only one side portion of the base end portion 12D. By dimming the thickness of the base end portion 12D and making the width thereof smaller than the tip end portion 12A of the terminal 12, the dicing of the lead frame can be performed smoothly. Further, the load on the dicing saw can be reduced.

端子１２の基端部１２Ｄの主面２００ｂ側には、半導体パッケージの製造の際、封止工程において、薄肉樹脂部が形成される。この薄肉樹脂部は、隣り合う端子１２，１２間に介在する封止樹脂によって、主面２００ａ側の封止樹脂と接続される。ダイシング工程で切削部４０が切削された後、端子１２の基端部１２Ｄの残存部分の下面（主面２００ｂ）側には、薄肉樹脂部が残存する。この薄肉樹脂部は、隣り合う端子１２，１２間に介在する封止樹脂によって上面（主面２００ａ）側の封止樹脂と接続される。基端部１２Ｄが切欠部１５を有することによって、隣り合う端子１２，１２間に介在する封止樹脂の体積を大きくすることができる。これによって、薄肉樹脂部からの封止樹脂の剥離を抑制することができる。   A thin resin portion is formed on the main surface 200b side of the base end portion 12D of the terminal 12 in a sealing process during manufacturing of the semiconductor package. The thin resin portion is connected to the sealing resin on the main surface 200a side by the sealing resin interposed between the adjacent terminals 12 and 12. After the cutting portion 40 is cut in the dicing process, the thin resin portion remains on the lower surface (main surface 200b) side of the remaining portion of the base end portion 12D of the terminal 12. The thin resin portion is connected to the sealing resin on the upper surface (main surface 200a) side by the sealing resin interposed between the adjacent terminals 12 and 12. Since the base end portion 12D has the cutout portion 15, the volume of the sealing resin interposed between the adjacent terminals 12 and 12 can be increased. As a result, peeling of the sealing resin from the thin resin portion can be suppressed.

端子１２の基端部１２Ｄにおける幅のサイズに特に限定はないが、例えば、端子１２の先端部１２Ａの厚みを基準として８０〜１２０％であることが好ましい。これによって、エッチングによる基端部１２Ｄの形成を十分容易に行うことができる。端子１２の基端部１２Ｄ及びタイバー１６の厚みは同一である必要はなく、タイバー１６の厚みは、端子１２の先端部１２Ａと同じであってもよい。   The size of the width of the base end portion 12D of the terminal 12 is not particularly limited, but is preferably 80 to 120% based on the thickness of the tip end portion 12A of the terminal 12, for example. As a result, the base end portion 12D can be sufficiently easily formed by etching. The base end portion 12D of the terminal 12 and the tie bar 16 do not need to have the same thickness, and the thickness of the tie bar 16 may be the same as the tip portion 12A of the terminal 12.

次に、本発明の一実施形態に係る半導体パッケージの製造方法を説明する。本実施形態の製造方法は、リードフレームの上に半導体チップを搭載する搭載工程と、半導体チップを封止し、リードフレームの一対の主面の少なくとも一部を覆うとともに貫通孔内に封止樹脂を設ける封止工程と、タイバーに沿って、タイバー、端子の基端部の一部及び貫通孔内の封止樹脂の一部を切削し、当該封止樹脂が一方の主面上の封止樹脂と他方の主面上の封止樹脂とを接続している半導体パッケージを得るダイシング工程、を有する。以下、リードフレーム２００を用いた場合の半導体パッケージの製造方法を以下に説明する。   Next, a method of manufacturing the semiconductor package according to the embodiment of the present invention will be described. The manufacturing method of the present embodiment includes a mounting step of mounting a semiconductor chip on a lead frame, sealing the semiconductor chip, covering at least a part of a pair of main surfaces of the lead frame, and sealing resin in the through hole. And the tie bar, a part of the base end portion of the terminal and a part of the sealing resin in the through hole are cut along the tie bar, and the sealing resin is sealed on one main surface. A dicing step of obtaining a semiconductor package in which the resin and the sealing resin on the other main surface are connected. Hereinafter, a method for manufacturing a semiconductor package using the lead frame 200 will be described.

図１のリードフレーム２００は、例えば次の手順で形成される。まず、母材となる帯状の金属板のエッチング又はスタンピングを行うことによって、パッドと、パッドの周囲に配置される端子と、パッドを支持するサポートバーを有する単位フレームがタイバーで接続されているリードフレームを形成する。このとき、図２又は図３に示すように、貫通孔１７（１８）を設けるとともに、端子１２の基端部１２Ｂ及びタイバー１６の厚みを他の部分よりも薄くする。その後、リードフレームの表面処理を行い、必要に応じて曲げ加工を行う。このようにして、図１に示すようなリードフレーム２００が得られる   The lead frame 200 of FIG. 1 is formed by the following procedure, for example. First, by etching or stamping a strip-shaped metal plate as a base material, a pad, terminals arranged around the pad, and a unit frame having a support bar supporting the pad are connected by tie bars. Form a frame. At this time, as shown in FIG. 2 or 3, the through holes 17 (18) are provided, and the thickness of the base end portion 12B of the terminal 12 and the tie bar 16 is made thinner than other portions. After that, surface treatment of the lead frame is performed, and bending processing is performed if necessary. In this way, the lead frame 200 as shown in FIG. 1 is obtained.

搭載工程では、リードフレーム２００に含まれる単位フレーム１００のパッド１０に、半導体チップを例えば銀ペースト等の金属ペーストを用いて固定する。次に、半導体チップの電極パッドと端子１２とをボンディングワイヤで接続する。このようにして、リードフレーム２００の一方の主面２００ａ上に半導体チップを搭載する。   In the mounting step, the semiconductor chip is fixed to the pad 10 of the unit frame 100 included in the lead frame 200 using a metal paste such as silver paste. Next, the electrode pads of the semiconductor chip and the terminals 12 are connected by bonding wires. In this way, the semiconductor chip is mounted on the one main surface 200a of the lead frame 200.

封止工程では、半導体チップが搭載されたリードフレーム２００をモールド金型内に配置する。そして、樹脂組成物（例えば、エポキシ樹脂などの熱硬化性樹脂組成物）をモールド金型内に供給する。このとき、樹脂組成物は、半導体チップを有する一方の主面２００ａの少なくとも一部を覆うとともに、リードフレーム２００の他方の主面の少なくとも一部も覆うように注入される。このとき、図２又は図３に示す貫通孔１７又は貫通孔１８には樹脂組成物が充填される。その後、加熱して、モールド金型内で樹脂組成物を硬化させて封止樹脂を形成し、樹脂封止体を得る。   In the sealing step, the lead frame 200 on which the semiconductor chip is mounted is placed in the molding die. Then, the resin composition (for example, a thermosetting resin composition such as an epoxy resin) is supplied into the molding die. At this time, the resin composition is injected so as to cover at least a part of one main surface 200a having the semiconductor chip and at least a part of the other main surface of the lead frame 200. At this time, the through hole 17 or the through hole 18 shown in FIG. 2 or 3 is filled with the resin composition. Then, it heats and a resin composition is hardened in a mold and a sealing resin is formed and a resin sealing body is obtained.

図５は、リードフレーム２００の一方の主面２００ａ上において、封止樹脂８０によって半導体チップ７０が封止されている樹脂封止体１１０の断面図である。封止樹脂８０は、一方の主面２００ａ側において、半導体チップ７０を覆うとともに、パッド１０及び端子１２を覆っている。図５に示すように、端子１２は先端部１２Ａよりも基端部１２Ｂ側の方が薄くなっている。すなわち、先端部１２Ａの下面よりも、基端部１２Ｂの下面の方が上方に位置している。これによって、リードフレームの主面２００ｂに凹部１９が形成されている。   FIG. 5 is a cross-sectional view of the resin encapsulant 110 in which the semiconductor chip 70 is encapsulated by the encapsulating resin 80 on the one main surface 200 a of the lead frame 200. The sealing resin 80 covers the semiconductor chip 70 and the pads 10 and the terminals 12 on the one main surface 200a side. As shown in FIG. 5, the terminal 12 is thinner on the proximal end 12B side than on the distal end 12A. That is, the lower surface of the base end portion 12B is located above the lower surface of the tip end portion 12A. As a result, the recess 19 is formed in the main surface 200b of the lead frame.

凹部１９には、封止樹脂８０が充填されており、凹部１９において薄肉樹脂部８２を形成している。リードフレームの主面２００ｂは、凹部１９に封止樹脂８０すなわち薄肉樹脂部８２が設けられている。主面２００ｂ上に設けられている薄肉樹脂部８２は、図５に示されていない貫通孔内の封止樹脂によって、主面２００ａ上に設けられている封止樹脂８０と接続されている。このため、ダイシング工程時に切削部４０が切削されても、薄肉樹脂部８２が凹部１９（端子１２）から剥離することを抑制できる。   The recess 19 is filled with the sealing resin 80, and a thin resin portion 82 is formed in the recess 19. On the main surface 200b of the lead frame, a sealing resin 80, that is, a thin resin portion 82 is provided in the recess 19. The thin resin portion 82 provided on the main surface 200b is connected to the sealing resin 80 provided on the main surface 200a by the sealing resin in the through hole not shown in FIG. Therefore, even if the cutting portion 40 is cut during the dicing process, it is possible to suppress the thin resin portion 82 from peeling from the recess 19 (terminal 12).

ダイシング工程では、図５のような樹脂封止体１１０をタイバー１６に沿って切削する。単位フレーム１００が縦横方向に連なるリードフレーム２００をタイバー１６に沿って切削することによって、単位フレーム１００に個片化される。このとき、タイバー１６、一対の端子１２の基端部１２Ｂの一部、及び貫通孔内の封止樹脂の一部が切削される。これによって、図１の単位フレーム１００毎に個片化され、半導体パッケージが得られる。   In the dicing step, the resin sealing body 110 as shown in FIG. 5 is cut along the tie bar 16. By cutting the lead frame 200 in which the unit frames 100 are continuous in the vertical and horizontal directions along the tie bars 16, the unit frames 100 are separated into individual pieces. At this time, the tie bar 16, a part of the base end portions 12B of the pair of terminals 12, and a part of the sealing resin in the through hole are cut. As a result, the unit frame 100 shown in FIG. 1 is diced into individual pieces to obtain a semiconductor package.

半導体パッケージの製造方法は上述の方法に限定されない。例えば、上記実施形態では、図２の構造を有するリードフレーム１００を用いたが、これに代えて図３又は図４の構造を有するリードフレームを用いてもよい。図３の構造を有するリードフレームを用いた場合も、貫通孔１８に充填された封止樹脂８０によって主面２００ａ側の封止樹脂８０と薄肉樹脂部８２とが接続される。これによって、薄肉樹脂部８２から封止樹脂が剥離することを抑制できる。図４の構造を有するリードフレームを用いた場合、切欠部１５に設けられた封止樹脂８０によって主面２００ａ側の封止樹脂８０と薄肉樹脂部８２とが接続される。これによって、薄肉樹脂部８２から封止樹脂が剥離することを抑制できる。   The method for manufacturing the semiconductor package is not limited to the above method. For example, in the above embodiment, the lead frame 100 having the structure of FIG. 2 is used, but instead of this, a lead frame having the structure of FIG. 3 or 4 may be used. Even when the lead frame having the structure of FIG. 3 is used, the sealing resin 80 filled in the through holes 18 connects the sealing resin 80 on the main surface 200a side and the thin resin portion 82. This can prevent the sealing resin from peeling from the thin resin portion 82. When the lead frame having the structure of FIG. 4 is used, the sealing resin 80 provided on the cutout portion 15 connects the sealing resin 80 on the main surface 200a side and the thin resin portion 82. This can prevent the sealing resin from peeling from the thin resin portion 82.

上述の製造方法で製造される半導体パッケージの一例を説明する。図６は、半導体パッケージ１５０の断面図である。半導体パッケージ１５０は、単位フレームであるリードフレーム１００と、リードフレーム１００の一方の主面１００ａ上に搭載された半導体チップ７０と、半導体チップ７０と端子１２を接続するボンディングワイヤ７２と、半導体チップ７０及びボンディングワイヤ７２を封止し、リードフレーム１００の一対の主面１００ａ，１００ｂの少なくとも一部を覆う封止樹脂８０とを備える。   An example of the semiconductor package manufactured by the above manufacturing method will be described. FIG. 6 is a sectional view of the semiconductor package 150. The semiconductor package 150 includes a lead frame 100 which is a unit frame, a semiconductor chip 70 mounted on one main surface 100a of the lead frame 100, a bonding wire 72 connecting the semiconductor chip 70 and the terminal 12, and a semiconductor chip 70. And a sealing resin 80 that seals the bonding wire 72 and covers at least a part of the pair of main surfaces 100a and 100b of the lead frame 100.

封止樹脂８０は、リードフレーム１００の主面１００ａ側において、半導体チップ７０を覆うとともに、端子１２を覆うように設けられている。封止樹脂８０は、リードフレーム１００の主面１００ｂ側において、端子１２の基端部１２Ｂを覆うように設けられている。この端子１２の基端部１２Ｂの下側に設けられている封止樹脂８０は、薄肉樹脂部８２をなしている。薄肉樹脂部８２は、貫通孔１７に充填されていた封止樹脂８０によって、主面１００ａ上に設けられている封止樹脂８０と接続されている。このため、薄肉樹脂部８２が端子１２の基端部１２Ｂから剥離することを抑制できる。   The sealing resin 80 is provided on the main surface 100a side of the lead frame 100 so as to cover the semiconductor chip 70 and the terminals 12. The sealing resin 80 is provided on the main surface 100b side of the lead frame 100 so as to cover the base end portion 12B of the terminal 12. The sealing resin 80 provided below the base end portion 12B of the terminal 12 forms a thin resin portion 82. The thin resin portion 82 is connected to the sealing resin 80 provided on the main surface 100a by the sealing resin 80 filled in the through hole 17. Therefore, it is possible to prevent the thin resin portion 82 from peeling from the base end portion 12B of the terminal 12.

図７は、半導体パッケージ１５０の側面図である。端子１２（基端部１２Ｂ）は、封止樹脂８０に囲まれており、半導体パッケージ１５０の側面において、その端面が露出している。端子１２の基端部１２Ｂの下方、すなわち、主面１００ｂ側には薄肉樹脂部８２が形成されている。薄肉樹脂部８２は、貫通孔１７内に形成されていた封止樹脂８６によって、主面１００ａ側の封止樹脂８０と接続されている。これによって、薄肉樹脂部８２が端子１２から剥離することを抑制できる。   FIG. 7 is a side view of the semiconductor package 150. The terminal 12 (base end portion 12B) is surrounded by the sealing resin 80, and the end surface is exposed on the side surface of the semiconductor package 150. A thin resin portion 82 is formed below the base end portion 12B of the terminal 12, that is, on the main surface 100b side. The thin resin portion 82 is connected to the sealing resin 80 on the main surface 100a side by the sealing resin 86 formed in the through hole 17. This can prevent the thin resin portion 82 from peeling off from the terminal 12.

図８は、別の例の半導体パッケージの側面図である。この半導体パッケージは、図４に示すような切欠部１５を有する基端部１２Ｄを有するリードフレームを用いて製造される。端子１２（基端部１２Ｄ）は、封止樹脂８０に囲まれており、この半導体パッケージの側面において、その端面が露出している。端子１２の基端部１２Ｄの下方、つまり、主面１００ｂ側には薄肉樹脂部８２が形成されている。薄肉樹脂部８２は、切欠部１５内に形成されていた封止樹脂８６によって、主面１００ａ側の封止樹脂８０と接続されている。すなわち、基端部１２Ｄが切欠部１５を有するため、先端部１２Ａよりも幅（図８の横方向の長さ）が小さくなっている。このため、隣接する端子１２間（基端部１２Ｄ間）に介在する封止樹脂８４のサイズを大きくすることができる。   FIG. 8 is a side view of a semiconductor package of another example. This semiconductor package is manufactured using a lead frame having a base end portion 12D having a cutout portion 15 as shown in FIG. The terminal 12 (base end portion 12D) is surrounded by the sealing resin 80, and the end surface is exposed on the side surface of the semiconductor package. A thin resin portion 82 is formed below the base end portion 12D of the terminal 12, that is, on the main surface 100b side. The thin resin portion 82 is connected to the sealing resin 80 on the main surface 100a side by the sealing resin 86 formed inside the cutout portion 15. That is, since the base end portion 12D has the cutout portion 15, the width (length in the lateral direction in FIG. 8) is smaller than that of the tip end portion 12A. Therefore, the size of the sealing resin 84 interposed between the adjacent terminals 12 (between the base end portions 12D) can be increased.

薄肉樹脂部８２は、隣接する端子１２間（基端部１２Ｄ間）に介在する封止樹脂８４によって、主面１００ａ側の封止樹脂８０と接続されている。これによって、薄肉樹脂部８２が端子１２から剥離することを抑制できる。   The thin resin portion 82 is connected to the sealing resin 80 on the main surface 100a side by the sealing resin 84 interposed between the adjacent terminals 12 (between the base end portions 12D). This can prevent the thin resin portion 82 from peeling off from the terminal 12.

以上、本発明の実施形態を説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、図６において、主面１００ｂ側においてパッド１０と端子１２の先端部１２Ａが露出しているが、このようなパッド露出タイプのリードフレームに限定されない。例えば、主面１００ｂ側においてパッド１０を覆うように封止樹脂が設けられていてもよい。端子の基端部に貫通孔を有するリードフレームの実施形態と、端子の基端部に切欠部を有するリードフレームの実施形態を別々に説明したが、これらに限定されない。すなわち、端子の基端部に貫通孔と切欠部の両方を設けてもよい。   Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments. For example, in FIG. 6, the pads 10 and the tip portions 12A of the terminals 12 are exposed on the main surface 100b side, but the present invention is not limited to such a pad exposure type lead frame. For example, a sealing resin may be provided so as to cover the pad 10 on the main surface 100b side. Although the embodiment of the lead frame having the through hole at the base end portion of the terminal and the embodiment of the lead frame having the cutout portion at the base end portion of the terminal are separately described, the embodiments are not limited thereto. That is, both the through hole and the cutout portion may be provided in the base end portion of the terminal.

上記実施形態では、先端部１２Ａ及び基端部１２Ｂ，１２Ｄのそれぞれの厚みが均一であったが、これに限定されない。すなわち、先端部１２Ａが基端部１２Ｂ，１２Ｄよりも厚みの大きい部分を有していれば、先端部１２Ａ及び基端部１２Ｂ，１２Ｄのそれぞれの厚みは均一でなくてもよい。例えば、先端部１２Ａは、外縁部の少なくとも一部が該外縁部の内側の本体部の厚みよりも薄くなっていてもよい。   In the above-described embodiment, the thickness of each of the front end portion 12A and the base end portions 12B and 12D is uniform, but the thickness is not limited to this. That is, as long as the front end portion 12A has a portion thicker than the base end portions 12B and 12D, the thicknesses of the front end portion 12A and the base end portions 12B and 12D may not be uniform. For example, at least a part of the outer edge portion of the tip portion 12A may be thinner than the thickness of the main body portion inside the outer edge portion.

半導体パッケージを製造する際に、封止樹脂の剥離を抑制することが可能なリードフレームが提供される。封止樹脂の剥離を抑制することが可能な半導体パッケージ及びその製造方法が提供される。   Provided is a lead frame capable of suppressing peeling of a sealing resin when manufacturing a semiconductor package. Provided are a semiconductor package capable of suppressing peeling of a sealing resin and a method for manufacturing the same.

１０…パッド、１２…端子、１２Ａ…先端部、１２Ｂ，１２Ｄ…基端部、１４…サポートバー、１５…切欠部、１６…タイバー、１７，１８…貫通孔、１９…凹部、４０…切削部、７０…半導体チップ、７２…ボンディングワイヤ、８０，８４，８６…封止樹脂、８２…薄肉樹脂部、１００…単位フレーム（リードフレーム）、１００ａ，１００ｂ，２００ａ，２００ｂ…主面、１１０…樹脂封止体、１５０…半導体パッケージ、２００…リードフレーム。   10 ... Pad, 12 ... Terminal, 12A ... Tip part, 12B, 12D ... Base end part, 14 ... Support bar, 15 ... Notch part, 16 ... Tie bar, 17, 18 ... Through hole, 19 ... Recessed part, 40 ... Cutting part , 70 ... Semiconductor chips, 72 ... Bonding wires, 80, 84, 86 ... Sealing resin, 82 ... Thin resin portion, 100 ... Unit frame (lead frame), 100a, 100b, 200a, 200b ... Main surface, 110 ... Resin Sealing body, 150 ... Semiconductor package, 200 ... Lead frame.

Claims (4)

一対の端子と、その間に設けられ、前記端子が基端部において連結されるタイバーと、を備えるリードフレームであって、
前記端子の前記基端部は先端部よりも薄く、
前記基端部の幅は前記先端部の幅と同一であり、
前記基端部は、厚さ方向に貫通する貫通孔を有するリードフレーム。 A lead frame comprising a pair of terminals and a tie bar provided between the terminals, the terminals being connected at a base end portion,
The base end portion of the terminal is thinner than the tip end portion,
The width of the base end is the same as the width of the tip,
The lead frame has a through hole penetrating in the thickness direction. 前記基端部における前記貫通孔は、前記タイバーに延在しており、前記一対の端子のそれぞれの前記基端部とその間の前記タイバーとにおいて連通している、請求項１に記載のリードフレーム。   The lead frame according to claim 1, wherein the through hole in the base end portion extends to the tie bar and communicates with the base end portion of each of the pair of terminals and the tie bar therebetween. .. 上面側に半導体チップが搭載されるパッドと、前記タイバーに連結され、前記パッドを支持するサポートバーと、を備えており、
前記端子の先端部の下面よりも、前記端子の基端部の下面の方が上方に位置している、請求項１又は２に記載のリードフレーム。 A pad on which a semiconductor chip is mounted on the upper surface side, and a support bar that is connected to the tie bar and supports the pad,
The lead frame according to claim 1 or 2, wherein the lower surface of the base end portion of the terminal is located higher than the lower surface of the tip end portion of the terminal. 請求項１〜３のいずれか一項に記載のリードフレームの上に半導体チップを搭載する搭載工程と、
前記半導体チップを封止し、前記リードフレームの一対の主面の少なくとも一部を覆うとともに前記貫通孔内に封止樹脂を設ける封止工程と、
前記タイバーに沿って、前記タイバー及び前記貫通孔内の封止樹脂の一部を切削し、当該封止樹脂が一方の主面上の前記封止樹脂と他方の主面上の前記封止樹脂とを接続している半導体パッケージを得るダイシング工程と、を有する、半導体パッケージの製造方法。 A mounting step of mounting a semiconductor chip on the lead frame according to any one of claims 1 to 3
A sealing step of sealing the semiconductor chip, covering at least a part of the pair of main surfaces of the lead frame, and providing a sealing resin in the through hole;
Along the tie bar, a part of the sealing resin in the tie bar and the through hole is cut, and the sealing resin is the sealing resin on one main surface and the sealing resin on the other main surface. And a dicing step for obtaining a semiconductor package which is connected to the semiconductor package.
JP2016032421A 2016-02-23 2016-02-23 Lead frame and method for manufacturing semiconductor package Active JP6695166B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016032421A JP6695166B2 (en) 2016-02-23 2016-02-23 Lead frame and method for manufacturing semiconductor package
CN201710078265.7A CN107104089B (en) 2016-02-23 2017-02-14 The manufacturing method of lead frame and semiconductor packages
TW106105459A TW201801261A (en) 2016-02-23 2017-02-18 Lead frame and method of manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016032421A JP6695166B2 (en) 2016-02-23 2016-02-23 Lead frame and method for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
JP2017152496A JP2017152496A (en) 2017-08-31
JP6695166B2 true JP6695166B2 (en) 2020-05-20

Family

ID=59676457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016032421A Active JP6695166B2 (en) 2016-02-23 2016-02-23 Lead frame and method for manufacturing semiconductor package

Country Status (3)

Country Link
JP (1) JP6695166B2 (en)
CN (1) CN107104089B (en)
TW (1) TW201801261A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118103973A (en) * 2021-10-13 2024-05-28 罗姆股份有限公司 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320007A (en) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd Frame for resin sealed semiconductor device
JP4417541B2 (en) * 2000-10-23 2010-02-17 ローム株式会社 Semiconductor device and manufacturing method thereof
KR20020093250A (en) * 2001-06-07 2002-12-16 삼성전자 주식회사 ELP type leadframe and ELP using the same
JP2009302209A (en) * 2008-06-11 2009-12-24 Nec Electronics Corp Lead frame, semiconductor device, manufacturing method of lead frame, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
TW201801261A (en) 2018-01-01
JP2017152496A (en) 2017-08-31
CN107104089B (en) 2019-11-22
CN107104089A (en) 2017-08-29

Similar Documents

Publication Publication Date Title
US6617197B1 (en) Multi row leadless leadframe package
US6608366B1 (en) Lead frame with plated end leads
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
TWI431738B (en) A manufacturing method of a semiconductor device
US7972906B2 (en) Semiconductor die package including exposed connections
US20020037604A1 (en) Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JP2001320007A (en) Frame for resin sealed semiconductor device
JP2001274308A (en) Lead frame and method for manufacturing semiconductor device
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP2002076228A (en) Resin-sealed semiconductor device
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US20180122724A1 (en) Semiconductor Device Having Leadframe With Pressure-Absorbing Pad Straps
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP4373122B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP5136458B2 (en) Semiconductor package and manufacturing method thereof
JP6695166B2 (en) Lead frame and method for manufacturing semiconductor package
JP5971531B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US8643156B2 (en) Lead frame for assembling semiconductor device
US20100244209A1 (en) Circuit device and method for manufacturing the same
WO2009081494A1 (en) Semiconductor device and manufacturing method thereof
JP5467506B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP7223347B2 (en) Manufacturing method of lead frame and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200421

R150 Certificate of patent or registration of utility model

Ref document number: 6695166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250