JP6788825B2 - Lead frames and semiconductor devices - Google Patents

Lead frames and semiconductor devices Download PDF

Info

Publication number
JP6788825B2
JP6788825B2 JP2016142575A JP2016142575A JP6788825B2 JP 6788825 B2 JP6788825 B2 JP 6788825B2 JP 2016142575 A JP2016142575 A JP 2016142575A JP 2016142575 A JP2016142575 A JP 2016142575A JP 6788825 B2 JP6788825 B2 JP 6788825B2
Authority
JP
Japan
Prior art keywords
lead
lead portion
back surface
pair
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016142575A
Other languages
Japanese (ja)
Other versions
JP2018014397A (en
Inventor
貫 正 雄 大
貫 正 雄 大
田 幸 治 冨
田 幸 治 冨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016142575A priority Critical patent/JP6788825B2/en
Publication of JP2018014397A publication Critical patent/JP2018014397A/en
Application granted granted Critical
Publication of JP6788825B2 publication Critical patent/JP6788825B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよび半導体装置に関する。 The present invention relates to lead frames and semiconductor devices.

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。 In recent years, there has been a demand for miniaturization and thinning of semiconductor devices mounted on substrates. In order to meet such demands, a so-called QFN is conventionally configured by using a lead frame, sealing a semiconductor element mounted on the mounting surface with a sealing resin, and exposing a part of the lead on the back surface side. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.

しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したパッケージの開発が進められている（例えば特許文献１参照）。このようなパッケージは、ＤＲ−ＱＦＮ（Dual Row QFN）パッケージともよばれている。 However, in the case of QFN having a conventional general structure, the package becomes larger as the number of terminals increases, so that there is a problem that it becomes difficult to secure mounting reliability. On the other hand, as a technique for realizing a multi-pin QFN, a package in which external terminals are arranged in two rows is being developed (see, for example, Patent Document 1). Such a package is also called a DR-QFN (Dual Row QFN) package.

特開２００６−１９７６７号公報Japanese Unexamined Patent Publication No. 2006-19767

近年、上述したＱＦＮパッケージやＤＲ−ＱＦＮパッケージにおいては、パッケージの裏面側から封止樹脂とリード部の金属との界面を介して水分等が浸入することが問題となっている。封止樹脂とリード部の金属との界面から水分等が浸入した場合、半導体素子が劣化するおそれがあり、パッケージの信頼性を低下させることが懸念される。 In recent years, in the above-mentioned QFN package and DR-QFN package, it has become a problem that water or the like penetrates from the back surface side of the package through the interface between the sealing resin and the metal of the lead portion. If moisture or the like penetrates from the interface between the sealing resin and the metal of the lead portion, the semiconductor element may be deteriorated, and there is a concern that the reliability of the package may be lowered.

本発明はこのような点を考慮してなされたものであり、半導体装置の裏面側から封止樹脂とリード部の金属との界面を介して水分等が浸入することを防止することが可能な、リードフレームおよび半導体装置を提供することを目的とする。 The present invention has been made in consideration of such a point, and it is possible to prevent water or the like from entering from the back surface side of the semiconductor device through the interface between the sealing resin and the metal of the lead portion. , Lead frames and semiconductor devices.

本発明は、リードフレームであって、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられたリード部とを備え、前記リード部は、表面と、裏面と、前記表面と前記裏面との間に位置する一対の側面と、前記側面からそれぞれ突出する一対の突起部とを有し、前記リード部の幅は、前記表面よりも前記裏面の方が広く、前記一対の突起部は、前記リード部の厚み方向において、前記表面よりも前記裏面に近い位置に形成されていることを特徴とするリードフレームである。 The present invention is a lead frame, comprising a die pad on which a semiconductor element is mounted, and a lead portion provided around the die pad. The lead portion includes a front surface, a back surface, and a front surface and a back surface. It has a pair of side surfaces located between the two surfaces and a pair of protrusions protruding from the side surfaces, and the width of the lead portion is wider on the back surface than on the front surface. The lead frame is characterized in that it is formed at a position closer to the back surface than the front surface in the thickness direction of the lead portion.

本発明は、前記一対の突起部における前記リード部の幅は、前記リード部の前記表面の幅の７０％以上１１０％以下であることを特徴とするリードフレームである。 The present invention is a lead frame characterized in that the width of the lead portion in the pair of protrusions is 70% or more and 110% or less of the width of the surface of the lead portion.

本発明は、前記リード部の前記表面の幅は、前記リード部の前記裏面の幅の２５％以上６５％以下であることを特徴とするリードフレームである。 The present invention is a lead frame characterized in that the width of the front surface of the lead portion is 25% or more and 65% or less of the width of the back surface of the lead portion.

本発明は、前記突起部と前記裏面との距離は、前記リード部の厚みの１０％以上６０％以下であることを特徴とするリードフレームである。 The present invention is a lead frame characterized in that the distance between the protrusion and the back surface is 10% or more and 60% or less of the thickness of the lead portion.

本発明は、前記一対の突起部は、前記リード部の長手方向の全域にわたって設けられていることを特徴とするリードフレームである。 The present invention is a lead frame characterized in that the pair of protrusions are provided over the entire length of the lead portion in the longitudinal direction.

本発明は、前記ダイパッドの周囲に複数の前記リード部が設けられ、前記複数のリード部は、第１リード部と、前記第１リード部よりも短い第２リード部とを有し、前記第１リード部と前記第２リード部とが交互に配置され、前記一対の突起部は、前記第２リード部に形成されていることを特徴とするリードフレームである。 In the present invention, a plurality of the lead portions are provided around the die pad, and the plurality of lead portions have a first lead portion and a second lead portion shorter than the first lead portion, and the first lead portion is described. The lead frame is characterized in that one lead portion and the second lead portion are alternately arranged, and the pair of protrusions are formed on the second lead portion.

本発明は、前記側面は、前記突起部よりも表面側に位置する第１側面と、前記突起部よりも裏面側に位置する第２側面とを有し、前記第１側面および前記第２側面が、それぞれ前記リード部の幅方向内側に向けて湾曲していることを特徴とするリードフレームである。 In the present invention, the side surface has a first side surface located on the front surface side of the protrusion and a second side surface located on the back surface side of the protrusion, and the first side surface and the second side surface. Is a lead frame characterized in that each of the lead portions is curved inward in the width direction.

本発明は、前記リード部の長手方向に垂直な断面において、前記突起部の先端と、前記リード部の前記裏面の側縁部とのなす角が、６０°以上１００°以下であることを特徴とするリードフレームである。 The present invention is characterized in that, in a cross section perpendicular to the longitudinal direction of the lead portion, the angle formed by the tip of the protrusion and the side edge of the back surface of the lead portion is 60 ° or more and 100 ° or less. It is a lead frame.

本発明は、半導体装置であって、ダイパッドと、前記ダイパッドの周囲に設けられたリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続する接続部材と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記リード部は、表面と、裏面と、前記表面と前記裏面との間に位置する一対の側面と、前記側面からそれぞれ突出する一対の突起部とを有し、前記リード部の幅は、前記表面よりも前記裏面の方が広く、前記一対の突起部は、前記リード部の厚み方向において、前記表面よりも前記裏面に近い位置に形成されていることを特徴とする半導体装置である。 The present invention is a semiconductor device, which electrically connects a die pad, a lead portion provided around the die pad, a semiconductor element mounted on the die pad, and the semiconductor element and the lead portion. The lead portion includes a connecting member, the die pad, the lead portion, the semiconductor element, and a sealing resin for sealing the connecting member, and the lead portion includes a front surface, a back surface, and a front surface and a back surface. It has a pair of side surfaces located between the two surfaces and a pair of protrusions protruding from the side surfaces, and the width of the lead portion is wider on the back surface than on the front surface. The semiconductor device is characterized in that it is formed at a position closer to the back surface than the front surface in the thickness direction of the lead portion.

本発明によれば、半導体装置の裏面側から封止樹脂とリード部の金属との界面を介して水分等が浸入することを防止することができる。 According to the present invention, it is possible to prevent water or the like from entering from the back surface side of the semiconductor device through the interface between the sealing resin and the metal of the lead portion.

図１は、本発明の一実施の形態によるリードフレームの全体を示す平面図。FIG. 1 is a plan view showing the entire lead frame according to the embodiment of the present invention. 図２は、本発明の一実施の形態によるリードフレームのうち各半導体装置に対応する領域を示す平面図。FIG. 2 is a plan view showing a region corresponding to each semiconductor device in the lead frame according to the embodiment of the present invention. 図３は、本発明の一実施の形態によるリードフレームを示す断面図（図２のIII−III線断面図）。FIG. 3 is a cross-sectional view showing a lead frame according to an embodiment of the present invention (cross-sectional view taken along line III-III of FIG. 2). 図４は、本発明の一実施の形態によるリードフレームを示す断面図（図２のIV−IV線断面図）。FIG. 4 is a sectional view showing a lead frame according to an embodiment of the present invention (FIG. IV-IV sectional view of FIG. 2). 図５は、本発明の一実施の形態による半導体装置を示す平面図。FIG. 5 is a plan view showing a semiconductor device according to an embodiment of the present invention. 図６は、本発明の一実施の形態による半導体装置を示す断面図（図５のVI−VI線断面図）。FIG. 6 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention (VI-VI line cross-sectional view of FIG. 5). 図７（ａ）−（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。7 (a)-(e) are cross-sectional views showing a method of manufacturing a lead frame according to an embodiment of the present invention. 図８（ａ）−（ｆ）は、本発明の一実施の形態によるリードフレームの製造方法の変形例を示す断面図。8 (a)-(f) are cross-sectional views showing a modified example of a method for manufacturing a lead frame according to an embodiment of the present invention. 図９（ａ）−（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。9 (a)-(e) are cross-sectional views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention. 図１０は、本発明の一実施の形態によるリードフレームの作用を示す断面図。FIG. 10 is a cross-sectional view showing the operation of a lead frame according to an embodiment of the present invention.

以下、本発明の一実施の形態について、図１乃至図１０を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 10. In each of the following figures, the same parts are designated by the same reference numerals, and some detailed description may be omitted.

リードフレームの構成
まず、図１乃至図４により、本実施の形態によるリードフレームの概略について説明する。図１乃至図４は、本実施の形態によるリードフレームを示す図である。 Configuration of Lead Frame First, the outline of the lead frame according to the present embodiment will be described with reference to FIGS. 1 to 4. 1 to 4 are diagrams showing lead frames according to the present embodiment.

図１に示すように、リードフレーム１０は、縦横にマトリックス状に配置された複数の単位リードフレーム１０ａを備えている。各単位リードフレーム１０ａは、それぞれ半導体装置２０（後述）に対応する領域である。各単位リードフレーム１０ａの間には、支持部材１３が介在され、支持部材１３によって各単位リードフレーム１０ａが互いに連結されている。 As shown in FIG. 1, the lead frame 10 includes a plurality of unit lead frames 10a arranged vertically and horizontally in a matrix. Each unit lead frame 10a is a region corresponding to the semiconductor device 20 (described later). A support member 13 is interposed between the unit lead frames 10a, and the unit lead frames 10a are connected to each other by the support member 13.

図２および図３に示すように、リードフレーム１０は、平面矩形状のダイパッド１１と、ダイパッド１１の周囲に設けられた複数の第１リード部１２Ａおよび複数の第２リード部１２Ｂとを備えている。なお図２において、二点鎖線で囲まれた領域が単位リードフレーム１０ａに対応する。単位リードフレーム１０ａには、それぞれ１つのダイパッド１１と、当該ダイパッド１１を取り囲む複数の第１リード部１２Ａおよび複数の第２リード部１２Ｂとが配置されている。 As shown in FIGS. 2 and 3, the lead frame 10 includes a flat rectangular die pad 11 and a plurality of first lead portions 12A and a plurality of second lead portions 12B provided around the die pad 11. There is. In FIG. 2, the region surrounded by the alternate long and short dash line corresponds to the unit lead frame 10a. In the unit lead frame 10a, one die pad 11 and a plurality of first lead portions 12A and a plurality of second lead portions 12B surrounding the die pad 11 are arranged.

ダイパッド１１は、平面略矩形形状を有しており、その表面には、後述する半導体素子２１が搭載される。また、ダイパッド１１の四隅には吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介して支持部材１３に連結支持されている。なお、本明細書中、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、外部の図示しない実装基板に接続される側の面をいう。 The die pad 11 has a substantially rectangular shape in a plane, and a semiconductor element 21 described later is mounted on the surface thereof. Further, hanging leads 14 are connected to the four corners of the die pad 11, and the die pad 11 is connected and supported by the support member 13 via the four hanging leads 14. In the present specification, the “front surface” refers to the surface on which the semiconductor element 21 is mounted, and the “back surface” refers to the surface on the side connected to an external mounting substrate (not shown).

本実施の形態において、少なくともダイパッド１１の中央部分にはハーフエッチング加工が施されておらず、加工前の金属基板と同等の厚みを有している。具体的には、ダイパッド１１の中央部分の厚みは、半導体装置２０の構成にもよるが、０．０５ｍｍ以上０．５ｍｍ以下とすることができる。 In the present embodiment, at least the central portion of the die pad 11 is not half-etched and has a thickness equivalent to that of the metal substrate before processing. Specifically, the thickness of the central portion of the die pad 11 can be 0.05 mm or more and 0.5 mm or less, although it depends on the configuration of the semiconductor device 20.

また、各第１リード部１２Ａおよび各第２リード部１２Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。各第１リード部１２Ａおよび各第２リード部１２Ｂは、それぞれ支持部材１３からＸ方向又はＹ方向のいずれかに沿って延び出しており、各第１リード部１２Ａは、各第２リード部１２Ｂよりも長く構成されている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。 Further, each of the first lead portions 12A and each second lead portion 12B is connected to the semiconductor element 21 via a bonding wire 22 as described later, and is arranged between the first lead portion 12A and the die pad 11 via a space. ing. Each of the first lead portions 12A and each second lead portion 12B extends from the support member 13 along either the X direction or the Y direction, and each of the first lead portions 12A extends from each of the second lead portions 12B. It is configured longer than. Here, the X direction and the Y direction are two directions parallel to each side of the die pad 11 in the plane of the lead frame 10, and the X direction and the Y direction are orthogonal to each other. Further, the Z direction is a direction perpendicular to both the X direction and the Y direction.

各第１リード部１２Ａと各第２リード部１２Ｂとは、ダイパッド１１の周囲に沿って交互に配置されている。隣接する第１リード部１２Ａ及び第２リード部１２Ｂ同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、第１リード部１２Ａ及び第２リード部１２Ｂは、半導体装置２０の製造後にダイパッド１１と電気的に絶縁される形状となっている。この第１リード部１２Ａ及び第２リード部１２Ｂの裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７Ａ、１７Ｂが形成されている。各外部端子１７Ａ、１７Ｂは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。 The first lead portions 12A and the second lead portions 12B are alternately arranged along the periphery of the die pad 11. The adjacent first lead portions 12A and second lead portions 12B have a shape that is electrically insulated from each other after the semiconductor device 20 (described later) is manufactured. Further, the first lead portion 12A and the second lead portion 12B have a shape that is electrically insulated from the die pad 11 after the semiconductor device 20 is manufactured. External terminals 17A and 17B electrically connected to an external mounting board (not shown) are formed on the back surfaces of the first lead portion 12A and the second lead portion 12B, respectively. Each of the external terminals 17A and 17B is exposed to the outside from the semiconductor device 20 after the semiconductor device 20 (described later) is manufactured.

この場合、複数の第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂは、隣り合う第１リード部１２Ａ及び第２リード部１２Ｂ間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。またダイパッド１１の周囲において、相対的に長い第１リード部１２Ａと、相対的に短い第２リード部１２Ｂとが、全周にわたり交互に配置されている。これにより、第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂが、隣接する第１リード部１２Ａ及び第２リード部１２Ｂに短絡する不具合が防止される。 In this case, the external terminals 17A and 17B of the plurality of first lead portions 12A and the second lead portions 12B are viewed from a plane so as to be located inside and outside between the adjacent first lead portions 12A and the second lead portions 12B. They are arranged alternately in a staggered pattern. Further, around the die pad 11, relatively long first lead portions 12A and relatively short second lead portions 12B are alternately arranged over the entire circumference. This prevents the external terminals 17A and 17B of the first lead portion 12A and the second lead portion 12B from being short-circuited to the adjacent first lead portion 12A and the second lead portion 12B.

次に、図２乃至図４を参照して、第１リード部１２Ａ及び第２リード部１２Ｂの構成について更に説明する。 Next, the configurations of the first lead portion 12A and the second lead portion 12B will be further described with reference to FIGS. 2 to 4.

図２および図３に示すように、相対的に長い第１リード部１２Ａは、相対的に狭い幅を有する接続リード５２と、相対的に広い幅を有する端子部５３とを有している。端子部５３の表面には内部端子１５Ａが形成されている。この内部端子１５Ａは、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。内部端子１５Ａ上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。また、端子部５３の裏面には上述した外部端子１７Ａが形成されている。 As shown in FIGS. 2 and 3, the relatively long first lead portion 12A has a connection lead 52 having a relatively narrow width and a terminal portion 53 having a relatively wide width. An internal terminal 15A is formed on the surface of the terminal portion 53. The internal terminal 15A is a region electrically connected to the semiconductor element 21 via a bonding wire 22 as described later. A plated portion for improving the adhesion with the bonding wire 22 may be provided on the internal terminal 15A. Further, the above-mentioned external terminal 17A is formed on the back surface of the terminal portion 53.

接続リード５２は、端子部５３よりも外側（支持部材１３側）に位置しており、その外端部は支持部材１３に連結されている。接続リード５２は、当該接続リード５２が連結される支持部材１３に対して垂直に延びている。 The connection lead 52 is located on the outer side (support member 13 side) of the terminal portion 53, and its outer end portion is connected to the support member 13. The connection lead 52 extends perpendicular to the support member 13 to which the connection lead 52 is connected.

図３に示すように、第１リード部１２Ａの接続リード５２は、それぞれ裏面側からハーフエッチングにより薄肉に形成されている。他方、端子部５３は、ハーフエッチングされることなく、ダイパッド１１および支持部材１３と同一の厚みを有している。このように、接続リード５２の厚さが端子部５３の厚さよりも薄いことにより、幅の狭い第１リード部１２Ａを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。 As shown in FIG. 3, the connection leads 52 of the first lead portion 12A are each formed thinly by half etching from the back surface side. On the other hand, the terminal portion 53 has the same thickness as the die pad 11 and the support member 13 without being half-etched. As described above, since the thickness of the connection lead 52 is thinner than the thickness of the terminal portion 53, the narrow first lead portion 12A can be formed with high accuracy, and a small semiconductor device 20 having a large number of pins can be obtained. be able to. In addition, half etching means etching the material to be etched halfway in the thickness direction thereof.

図２および図３に示すように、相対的に短い第２リード部１２Ｂは、長さ方向に略均一な断面を有する端子部６３を有している。この端子部６３の外側端部は支持部材１３に連結されており、端子部６３は支持部材１３に対して垂直に延びている。端子部６３の表面には内部端子１５Ｂが形成されている。この内部端子１５Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。内部端子１５Ｂ上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。また、端子部６３の裏面には上述した外部端子１７Ｂが形成されている。 As shown in FIGS. 2 and 3, the relatively short second lead portion 12B has a terminal portion 63 having a substantially uniform cross section in the length direction. The outer end of the terminal portion 63 is connected to the support member 13, and the terminal portion 63 extends perpendicular to the support member 13. An internal terminal 15B is formed on the surface of the terminal portion 63. The internal terminal 15B is a region electrically connected to the semiconductor element 21 via a bonding wire 22 as described later. A plated portion for improving the adhesion with the bonding wire 22 may be provided on the internal terminal 15B. Further, the above-mentioned external terminal 17B is formed on the back surface of the terminal portion 63.

次に、図４を参照して、第１リード部１２Ａ及び第２リード部１２Ｂの長手方向に対して垂直な方向に沿った断面形状について説明する。 Next, with reference to FIG. 4, the cross-sectional shape of the first lead portion 12A and the second lead portion 12B along the direction perpendicular to the longitudinal direction will be described.

図４に示すように、第１リード部１２Ａの接続リード５２は、断面において左右対称な形状を有している。この第１リード部１２Ａは、表面４１と、裏面４２と、表面４１と裏面４２との間に位置する一対の側面４３とを有している。このうち表面４１は、未加工の素材面（後述する金属基板３１の表面）からなり、ダイパッド１１の表面と同一平面上に位置する。また、裏面４２は、ハーフエッチングされることにより形成された面であり、平坦面となっている。裏面４２は、ダイパッド１１の裏面よりも表面側に位置している。 As shown in FIG. 4, the connecting lead 52 of the first lead portion 12A has a symmetrical shape in cross section. The first lead portion 12A has a front surface 41, a back surface 42, and a pair of side surfaces 43 located between the front surface 41 and the back surface 42. Of these, the surface 41 is made of an unprocessed material surface (the surface of the metal substrate 31 described later), and is located on the same plane as the surface of the die pad 11. Further, the back surface 42 is a surface formed by half-etching and is a flat surface. The back surface 42 is located on the front surface side of the die pad 11.

また、一対の側面４３は、それぞれ第１リード部１２Ａの幅方向外側に向けて膨らんだ形状をもっている。各側面４３は、その断面において、幅方向外側に向けて湾曲する弧形状からなっている。 Further, each of the pair of side surfaces 43 has a shape that bulges outward in the width direction of the first lead portion 12A. Each side surface 43 has an arc shape that curves outward in the width direction in its cross section.

このように、接続リード５２の側面４３が幅方向外側に向けて膨らんだ形状をもっていることにより、接続リード５２のねじれ強度が高められる。これにより、例えば後述する半導体装置２０の製造工程において、接続リード５２に歪みや曲り等の変形が生じることを防止することができる。また、接続リード５２の側面４３の表面積が増加するので、第１リード部１２Ａと封止樹脂２３（後述）との接触面積が増加し、第１リード部１２Ａと封止樹脂２３とをより強固に接続することができる。 As described above, since the side surface 43 of the connecting lead 52 has a shape bulging outward in the width direction, the torsional strength of the connecting lead 52 is increased. Thereby, for example, in the manufacturing process of the semiconductor device 20 described later, it is possible to prevent the connection lead 52 from being deformed such as distortion and bending. Further, since the surface area of the side surface 43 of the connecting lead 52 increases, the contact area between the first lead portion 12A and the sealing resin 23 (described later) increases, and the first lead portion 12A and the sealing resin 23 become stronger. Can be connected to.

この場合、接続リード５２の裏面４２の幅ｗＡ２は、表面４１の幅ｗＡ１よりも大きくなっているが、これに限らず、裏面４２の幅ｗＡ２は表面４１の幅ｗＡ１と同一又はこれより小さくても良い。裏面４２の幅ｗＡ２は、表面４１の幅ｗＡ１の７０％以上１１０％以下とすることが好ましい。具体的には、表面４１の幅ｗＡ１は例えば６０μｍ以上１３０μｍ以下であり、裏面４２の幅ｗＡ２は例えば６０μｍ以上１４５μｍ以下である。また、接続リード５２の厚みｔＡは、第２リード部１２Ｂの厚みｔＢの２５％以上６５％以下、好ましくは３０％以上５５％以下となっている。 In this case, the width w A2 of the back surface 42 of the connection lead 52 is larger than the width w A1 of the front surface 41, but the width w A2 of the back surface 42 is the same as or the width w A1 of the front surface 41. It may be smaller than this. The width w A2 of the back surface 42 is preferably 70% or more and 110% or less of the width w A1 of the front surface 41. Specifically, the width w A1 of the front surface 41 is, for example, 60 μm or more and 130 μm or less, and the width w A2 of the back surface 42 is, for example, 60 μm or more and 145 μm or less. The thickness t A of the connecting lead 52 is 25% or more and 65% or less, preferably 30% or more and 55% or less of the thickness t B of the second lead portion 12B.

一方、第２リード部１２Ｂの端子部６３は、断面において左右対称な形状を有している。第２リード部１２Ｂは、表面４４と、裏面４５と、表面４４と裏面４５との間に位置する一対の側面４６と、側面４６からそれぞれ側方に突出する一対の突起部４７とを有している。この第２リード部１２Ｂは素材（金属基板３１）と同一の厚みｔＢを有しており、第２リード部１２Ｂの表面４４および裏面４５は、それぞれ未加工の素材面（金属基板３１の表面および裏面）からなる。また、表面４４および裏面４５は、それぞれダイパッド１１の表面および裏面と同一平面上に位置している。 On the other hand, the terminal portion 63 of the second lead portion 12B has a symmetrical shape in cross section. The second lead portion 12B has a front surface 44, a back surface 45, a pair of side surfaces 46 located between the front surface 44 and the back surface 45, and a pair of protrusions 47 protruding laterally from the side surface 46. ing. The second lead portion 12B have the same thickness t B and material (metal substrate 31), the surface 44 and rear surface 45 of the second lead portion 12B, the surface of the material surface (the metal substrate 31 of the raw respectively And the back side). Further, the front surface 44 and the back surface 45 are located on the same plane as the front surface and the back surface of the die pad 11, respectively.

各側面４６は、突起部４７よりも表面４４側に位置する第１側面４８と、突起部４７よりも裏面４５側に位置する第２側面４９とを有している。各第１側面４８は、突起部４７から表面４４まで延び、各第２側面４９は、突起部４７から裏面４５まで延びている。第１側面４８および第２側面４９は、それぞれ第２リード部１２Ｂの幅方向内側に向けて湾曲している。これにより、水分等が半導体装置２０の裏面側から封止樹脂２３と第２リード部１２Ｂとの界面を介して浸入しにくくなっている。 Each side surface 46 has a first side surface 48 located closer to the front surface 44 than the protrusion 47, and a second side surface 49 located closer to the back surface 45 than the protrusion 47. Each first side surface 48 extends from the protrusion 47 to the front surface 44, and each second side surface 49 extends from the protrusion 47 to the back surface 45. The first side surface 48 and the second side surface 49 are curved inward in the width direction of the second lead portion 12B, respectively. As a result, it is difficult for moisture or the like to enter from the back surface side of the semiconductor device 20 through the interface between the sealing resin 23 and the second lead portion 12B.

一対の突起部４７は、第２リード部１２Ｂの厚み方向（Ｚ方向）において、表面４４よりも裏面４５に近い位置に形成されている。この場合、突起部４７と裏面４５との距離ｈＢは、リード部の厚みｔＢの１０％以上６０％以下とすることが好ましく、２０％以上５０％以下とすることが更に好ましい。この場合、側面４６の第２側面４９が、裏面４５に接近するように大きく傾斜するので、半導体装置２０の裏面側から封止樹脂２３と第２リード部１２Ｂとの界面を介して水分等が浸入することを防止することができる。 The pair of protrusions 47 are formed at positions closer to the back surface 45 than the front surface 44 in the thickness direction (Z direction) of the second lead portion 12B. In this case, the distance h B between the protrusion 47 and the back surface 45 is preferably 10% or more and 60% or less, and more preferably 20% or more and 50% or less of the thickness t B of the lead portion. In this case, since the second side surface 49 of the side surface 46 is greatly inclined so as to approach the back surface 45, moisture or the like is released from the back surface side of the semiconductor device 20 through the interface between the sealing resin 23 and the second lead portion 12B. It is possible to prevent intrusion.

第２リード部１２Ｂの裏面４５の幅ｗＢ２は、表面４４の幅ｗＢ１よりも広くなっている。具体的には、表面４４の幅ｗＢ１は例えば４０μｍ以上１３０μｍ以下であり、裏面４５の幅ｗＢ２は例えば１６０μｍ以上２５０μｍ以下である。これにより、互いに隣接する第１リード部１２Ａ及び第２リード部１２Ｂの間隔を狭めた場合であっても、外部端子１７Ａの面積を広く確保することができ、外部端子１７Ａと外部の実装基板（図示せず）とを確実に接続することができる。 The width w B2 of the back surface 45 of the second lead portion 12B is wider than the width w B1 of the front surface 44. Specifically, the width w B1 of the front surface 44 is, for example, 40 μm or more and 130 μm or less, and the width w B2 of the back surface 45 is, for example, 160 μm or more and 250 μm or less. As a result, even when the distance between the first lead portion 12A and the second lead portion 12B adjacent to each other is narrowed, the area of the external terminal 17A can be secured widely, and the external terminal 17A and the external mounting board ( (Not shown) can be securely connected.

さらに一対の突起部４７における第２リード部１２Ｂの幅ｗＢ３は、第２リード部１２Ｂの表面４４の幅ｗＢ３よりも広く、表面４４の幅ｗＢ１の１３５％以上１８５％以下とすることが好ましい。これにより、一対の突起部４７が後述する封止樹脂２３を確実に係止するので、第２リード部１２Ｂが封止樹脂２３から脱落する不具合を防止することができる。 Further, the width w B3 of the second lead portion 12B in the pair of protrusions 47 is wider than the width w B3 of the surface 44 of the second lead portion 12B, and is 135% or more and 185% or less of the width w B1 of the surface 44. Is preferable. As a result, the pair of protrusions 47 securely locks the sealing resin 23, which will be described later, so that it is possible to prevent the second lead portion 12B from falling off from the sealing resin 23.

また図４に示すように、第２リード部１２Ｂの長手方向に垂直な断面において、突起部４７の先端４７ａと、第２リード部１２Ｂの裏面４５の側縁部４５ａとのなす角θが、６０°以上１００°以下となっている。このように、第２側面４９の傾斜がなだらかになっていることにより、半導体装置２０の裏面側から封止樹脂２３と第２リード部１２Ｂとの界面を介して水分等が浸入することを防止することができる。 Further, as shown in FIG. 4, in a cross section perpendicular to the longitudinal direction of the second lead portion 12B, an angle θ formed by the tip 47a of the protrusion 47 and the side edge portion 45a of the back surface 45 of the second lead portion 12B is formed. It is 60 ° or more and 100 ° or less. By making the inclination of the second side surface 49 gentle in this way, it is possible to prevent moisture or the like from entering from the back surface side of the semiconductor device 20 through the interface between the sealing resin 23 and the second lead portion 12B. can do.

なお、図２に示すように、一対の突起部４７、一対の第１側面４８及び一対の第２側面４９は、第２リード部１２Ｂの長手方向の略全域にわたって設けられている。これにより、第２リード部１２Ｂの長手方向全体にわたって裏面側からの水分等が浸入したり、第２リード部１２Ｂが封止樹脂２３から脱落したりする不具合を防止することができる。 As shown in FIG. 2, the pair of protrusions 47, the pair of first side surfaces 48, and the pair of second side surfaces 49 are provided over substantially the entire longitudinal direction of the second lead portion 12B. As a result, it is possible to prevent problems such as water entering from the back surface side over the entire longitudinal direction of the second lead portion 12B and the second lead portion 12B falling off from the sealing resin 23.

以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。 The lead frame 10 described above is composed of a metal such as copper, a copper alloy, and a 42 alloy (Ni 42% Fe alloy) as a whole. The thickness of the lead frame 10 can be 80 μm or more and 200 μm or less, although it depends on the configuration of the semiconductor device 20 to be manufactured.

なお、本実施の形態において、第１リード部１２Ａ及び第２リード部１２Ｂは、ダイパッド１１の４辺全てに沿って配置されているが（図１参照）、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。 In the present embodiment, the first lead portion 12A and the second lead portion 12B are arranged along all four sides of the die pad 11 (see FIG. 1), but the present invention is not limited to this, for example. It may be arranged along only two opposing sides of the die pad 11.

半導体装置の構成
次に、図５および図６により、本実施の形態による半導体装置について説明する。図５および図６は、本実施の形態による半導体装置（ＤＲ−ＱＦＮ（Dual Row QFN）タイプ）を示す図である。 Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 5 and 6. 5 and 6 are diagrams showing a semiconductor device (DR-QFN (Dual Row QFN) type) according to the present embodiment.

図５および図６に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数の第１リード部１２Ａ及び複数の第２リード部１２Ｂと、ダイパッド１１上に搭載された半導体素子２１と、第１リード部１２Ａ又は第２リード部１２Ｂと半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂ、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。 As shown in FIGS. 5 and 6, the semiconductor device (semiconductor package) 20 includes a die pad 11, a plurality of first lead portions 12A and a plurality of second lead portions 12B arranged around the die pad 11, and a die pad 11. The semiconductor element 21 mounted above and a plurality of bonding wires (connecting members) 22 for electrically connecting the first lead portion 12A or the second lead portion 12B and the semiconductor element 21 are provided. Further, the die pad 11, the first lead portion 12A, the second lead portion 12B, the semiconductor element 21, and the bonding wire 22 are resin-sealed with the sealing resin 23.

このうちダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂは、上述したリードフレーム１０から作製されたものである。このダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂの構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図４に示すものと同様であるため、ここでは詳細な説明を省略する。 Of these, the die pad 11, the first lead portion 12A, and the second lead portion 12B are manufactured from the lead frame 10 described above. The configurations of the die pad 11, the first lead portion 12A, and the second lead portion 12B are the same as those shown in FIGS. 1 to 4 described above except for the region not included in the semiconductor device 20, and thus are detailed here. The explanation is omitted.

また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。 Further, as the semiconductor element 21, various semiconductor elements generally used in the past can be used, and the present invention is not particularly limited, but for example, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode, or the like can be used. it can. Each of the semiconductor elements 21 has a plurality of electrodes 21a to which the bonding wires 22 are attached. Further, the semiconductor element 21 is fixed to the surface of the die pad 11 with an adhesive 24 such as a die bonding paste.

各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各第１リード部１２Ａの内部端子１５Ａ又は第２リード部１２Ｂの内部端子１５Ｂにそれぞれ接続されている。なお、内部端子１５Ａ、１５Ｂには、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。 Each bonding wire 22 is made of a highly conductive material such as gold or copper. One end of each bonding wire 22 is connected to the electrode 21a of the semiconductor element 21, and the other end is connected to the internal terminal 15A of each first lead portion 12A or the internal terminal 15B of the second lead portion 12B, respectively. There is. The internal terminals 15A and 15B may be provided with a plated portion for improving the adhesion with the bonding wire 22.

封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば８ｍｍ以上１６ｍｍ以下することができる。なお、図５において、封止樹脂２３のうち、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂよりも表面側に位置する部分の表示を省略している。 As the sealing resin 23, a thermosetting resin such as a silicone resin or an epoxy resin, or a thermoplastic resin such as a PPS resin can be used. The thickness of the entire sealing resin 23 can be about 300 μm or more and 1200 μm or less. Further, one side of the sealing resin 23 (one side of the semiconductor device 20) can be, for example, 8 mm or more and 16 mm or less. Note that, in FIG. 5, the display of the portion of the sealing resin 23 located on the surface side of the die pad 11, the first lead portion 12A, and the second lead portion 12B is omitted.

リードフレームの製造方法
次に、図１乃至図４に示すリードフレーム１０の製造方法について、図７（ａ）−（ｅ）を用いて説明する。なお、図７（ａ）−（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）である。 Method for Manufacturing Lead Frame Next, the method for manufacturing the lead frame 10 shown in FIGS. 1 to 4 will be described with reference to FIGS. 7 (a) and 7 (e). 7 (a)-(e) are cross-sectional views (corresponding to FIG. 3) showing a method of manufacturing the lead frame 10.

まず図７（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。 First, as shown in FIG. 7A, a flat metal substrate 31 is prepared. As the metal substrate 31, a substrate made of a metal such as copper, a copper alloy, or a 42 alloy (Ni 42% Fe alloy) can be used. It is preferable to use a metal substrate 31 which has been degreased and cleaned on both sides thereof.

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図７（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。 Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, and the resists 32a and 33a are dried (FIG. 7B). As the photosensitive resists 32a and 33a, conventionally known ones can be used.

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図７（ｃ））。 Subsequently, the metal substrate 31 is exposed to a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 7 (c)).

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図７（ｄ））。これにより、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂの外形が形成される。このとき、エッチング用レジスト層３２、３３の形状を適宜調整することにより、表面４１と裏面４２と一対の側面４３とを含む第１リード部１２Ａと、表面４４と裏面４５と一対の側面４６と一対の突起部４７とを含む第２リード部１２Ｂとが形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。 Next, the metal substrate 31 is etched with a corrosion solution using the etching resist layers 32 and 33 as corrosion resistant films (FIG. 7 (d)). As a result, the outer shapes of the die pad 11, the first lead portion 12A, and the second lead portion 12B are formed. At this time, by appropriately adjusting the shapes of the etching resist layers 32 and 33, the first lead portion 12A including the front surface 41, the back surface 42, and the pair of side surfaces 43, and the front surface 44, the back surface 45, and the pair of side surfaces 46 A second lead portion 12B including a pair of protrusions 47 is formed. The corrosion liquid can be appropriately selected according to the material of the metal substrate 31 to be used. For example, when copper is used as the metal substrate 31, an aqueous ferric chloride solution is usually used and both sides of the metal substrate 31 are used. Can be spray etched from.

その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図４に示すリードフレーム１０が得られる。（図７（ｅ））。 Then, by peeling off and removing the etching resist layers 32 and 33, the lead frame 10 shown in FIGS. 1 to 4 can be obtained. (Fig. 7 (e)).

なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、図８（ａ）−（ｆ）に示すように、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。なお、図８（ａ）−（ｆ）は、上述した図４に示す断面図に対応する図である。 In the above description, the case where spray etching is performed from both sides of the metal substrate 31 has been described as an example, but the present invention is not limited to this. For example, as shown in FIGS. 8A to 8F, two-step spray etching may be performed on each side of the metal substrate 31. 8 (a)-(f) are views corresponding to the cross-sectional views shown in FIG. 4 described above.

具体的には、まず金属基板３１の表面側全体にエッチング用レジスト層７１を設ける（図８（ａ）参照）。次いで、金属基板３１の裏面側に所定のパターンをもつエッチング用レジスト層７２を形成し、この状態で金属基板３１の裏面側のみエッチングを施す（図８（ｂ）参照）。 Specifically, first, the etching resist layer 71 is provided on the entire surface side of the metal substrate 31 (see FIG. 8A). Next, an etching resist layer 72 having a predetermined pattern is formed on the back surface side of the metal substrate 31, and in this state, only the back surface side of the metal substrate 31 is etched (see FIG. 8B).

次に、エッチング用レジスト層７１、７２を除去するとともに、金属基板３１の裏面側に耐エッチング性のある樹脂からなる封止層７３を設ける（図８（ｃ）参照）。このとき、裏面側の封止層７３は、エッチング加工された金属基板３１の裏面側の凹部内にも進入する。 Next, the resist layers 71 and 72 for etching are removed, and a sealing layer 73 made of an etching-resistant resin is provided on the back surface side of the metal substrate 31 (see FIG. 8C). At this time, the sealing layer 73 on the back surface side also enters the recess on the back surface side of the etched metal substrate 31.

続いて、金属基板３１の表面側に所定のパターンをもつエッチング用レジスト層７４を形成し（図８（ｄ）参照）、この状態で金属基板３１の表面側からエッチングを施す（図８（ｅ）参照）。 Subsequently, an etching resist layer 74 having a predetermined pattern is formed on the surface side of the metal substrate 31 (see FIG. 8D), and etching is performed from the surface side of the metal substrate 31 in this state (FIG. 8 (e)). )reference).

その後、裏面側の封止層７３を剥離することにより、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂの外形が形成される（図８（ｆ）参照）。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、第１リード部１２Ａ及び第２リード部１２Ｂの変形を回避しやすいという効果が得られる。 After that, the outer shapes of the die pad 11, the first lead portion 12A, and the second lead portion 12B are formed by peeling off the sealing layer 73 on the back surface side (see FIG. 8 (f)). By performing spray etching on each side of the metal substrate 31 in this way, it is possible to easily avoid deformation of the first lead portion 12A and the second lead portion 12B.

半導体装置の製造方法
次に、図５および図６に示す半導体装置２０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。 Manufacturing Method of Semiconductor Device Next, the manufacturing method of the semiconductor device 20 shown in FIGS. 5 and 6 will be described with reference to FIGS. 9A and 9E.

まず上述した、図７（ａ）−（ｅ）に示す方法により、リードフレーム１０を作製する（図９（ａ））。 First, the lead frame 10 is manufactured by the method shown in FIGS. 7 (a)-(e) described above (FIG. 9 (a)).

次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。 Next, the semiconductor element 21 is mounted on the die pad 11 of the lead frame 10. In this case, the semiconductor element 21 is placed and fixed on the die pad 11 by using an adhesive 24 such as a die bonding paste (diaattachment step) (FIG. 9 (b)).

次に、半導体素子２１の各電極２１ａと、各第１リード部１２Ａの内部端子１５Ａ及び第２リード部１２Ｂの内部端子１５Ｂとを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。 Next, each electrode 21a of the semiconductor element 21 and the internal terminal 15A of each first lead portion 12A and the internal terminal 15B of the second lead portion 12B are electrically connected to each other by a bonding wire (connecting member) 22, respectively. (Wire bonding step) (FIG. 9 (c)).

このとき、リードフレーム１０をワイヤボンディング装置のヒートブロック３６上に載置する。次いで、ヒートブロック３６により第１リード部１２Ａ及び第２リード部１２Ｂを裏面側から加熱する。これとともに、ワイヤボンディング装置のキャピラリー（図示せず）を介して超音波を印加しながら、半導体素子２１の各電極２１ａと各第１リード部１２Ａ及び第２リード部１２Ｂとをボンディングワイヤ２２を用いて電気的に接続する。 At this time, the lead frame 10 is placed on the heat block 36 of the wire bonding apparatus. Next, the first lead portion 12A and the second lead portion 12B are heated from the back surface side by the heat block 36. At the same time, while applying ultrasonic waves through the capillary (not shown) of the wire bonding apparatus, each electrode 21a of the semiconductor element 21 and each of the first lead portions 12A and the second lead portion 12B are bonded to each other by using the bonding wire 22. And electrically connect.

次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図９（ｄ））。このようにして、リードフレーム１０、半導体素子２１、第１リード部１２Ａ、第２リード部１２Ｂおよびボンディングワイヤ２２を封止する。 Next, the sealing resin 23 is formed by injection molding or transfer molding a thermosetting resin or a thermoplastic resin on the lead frame 10 (FIG. 9 (d)). In this way, the lead frame 10, the semiconductor element 21, the first lead portion 12A, the second lead portion 12B, and the bonding wire 22 are sealed.

次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体装置２０毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体装置２０間のリードフレーム１０および封止樹脂２３を切断しても良い。 Next, the lead frame 10 is separated for each semiconductor device 20 by dicing the sealing resin 23 between the semiconductor elements 21. At this time, for example, the lead frame 10 and the sealing resin 23 between the semiconductor devices 20 may be cut while rotating a blade (not shown) made of a diamond grindstone.

このようにして、図５および図６に示す半導体装置２０が得られる（図９（ｅ））。 In this way, the semiconductor device 20 shown in FIGS. 5 and 6 is obtained (FIG. 9 (e)).

ところで、このようにして作製された半導体装置２０を長期間使用している間、空気中の水分等が、半導体装置２０の裏面側から封止樹脂２３と第２リード部１２Ｂとの界面を介して浸入することが考えられる。これに対して本実施の形態によれば、第２リード部１２Ｂは、側面４６からそれぞれ側方に突出する一対の突起部４７を有し、一対の突起部４７は、第２リード部１２Ｂの厚み方向において、表面４４よりも裏面４５に近い位置に形成されている。これにより、突起部４７に対して裏面４５側に位置する第２側面４９の傾きをなだらかにし、封止樹脂２３と第２リード部１２Ｂとの界面から水分が浸入することを抑えることができる（図１０の矢印ＦＡ参照）。また、仮に水分が浸入したとしても、その浸入を裏面４５近傍の突起部４７までに抑えることができる。この結果、長期間使用した後における半導体装置２０の信頼性を向上させることができる。また、第２リード部１２Ｂの突起部４７と、隣接する第１リード部１２Ａの裏面４２との距離ｄＡを遠ざけることができるので、例えばダイシング時に突起部４７と第１リード部１２Ａとが短絡する不具合を防止することができる。さらに、一対の突起部４７によって封止樹脂２３との引っ掛かり部を形成することができるので、第２リード部１２Ｂと封止樹脂２３との密着性を向上させることができる。 By the way, while the semiconductor device 20 produced in this manner is used for a long period of time, moisture or the like in the air passes from the back surface side of the semiconductor device 20 through the interface between the sealing resin 23 and the second lead portion 12B. It is possible that it will infiltrate. On the other hand, according to the present embodiment, the second lead portion 12B has a pair of protrusions 47 protruding laterally from the side surface 46, and the pair of protrusions 47 of the second lead portion 12B. In the thickness direction, it is formed at a position closer to the back surface 45 than the front surface 44. As a result, the inclination of the second side surface 49 located on the back surface 45 side with respect to the protrusion 47 can be made gentle, and moisture can be suppressed from entering from the interface between the sealing resin 23 and the second lead portion 12B (). see the arrow F a in Figure 10). Further, even if water infiltrates, the infiltration can be suppressed to the protrusion 47 near the back surface 45. As a result, the reliability of the semiconductor device 20 after long-term use can be improved. Further, the protruding portion 47 of the second lead portion 12B, it is possible to distance the distance d A between the rear surface 42 of the first lead portion 12A adjacent, for example, the projecting portion 47 at the time of dicing the first lead portion 12A is short-circuited It is possible to prevent problems that occur. Further, since the pair of protrusions 47 can form a hooking portion with the sealing resin 23, the adhesion between the second lead portion 12B and the sealing resin 23 can be improved.

他方、比較例として、一対の突起部４７が第２リード部１２Ｂの厚み方向中央に位置する場合、第２側面４９の傾きが急になるため、封止樹脂２３と第２リード部１２Ｂとの界面からの水分の浸入がしやすくなるおそれがある。この場合、第２リード部１２Ｂの厚み方向中央にある突起部４７付近まで水分等が容易に浸入してしまう。また第２リード部１２Ｂの突起部４７と、隣接する第１リード部１２Ａの裏面４２との距離が接近するので、これらが短絡する不具合が生じやすくなってしまう。 On the other hand, as a comparative example, when the pair of protrusions 47 are located at the center of the second lead portion 12B in the thickness direction, the inclination of the second side surface 49 becomes steep, so that the sealing resin 23 and the second lead portion 12B are combined. Moisture may easily enter from the interface. In this case, water or the like easily penetrates into the vicinity of the protrusion 47 at the center of the second lead portion 12B in the thickness direction. Further, since the protrusion 47 of the second lead portion 12B and the back surface 42 of the adjacent first lead portion 12A are close to each other, a problem that they are short-circuited is likely to occur.

また、本実施の形態によれば、第２リード部１２Ｂの裏面４５の幅ｗＢ２は、表面４４の幅ｗＢ１よりも広くなっている。これにより、第２リード部１２Ｂの表面４４と第１リード部１２Ａの表面４１との間隔を広げることができるので、例えばダイシング時にこれらが短絡する不具合を防止することができる。 Further, according to the present embodiment, the width w B2 of the back surface 45 of the second lead portion 12B is wider than the width w B1 of the front surface 44. As a result, the distance between the surface 44 of the second lead portion 12B and the surface 41 of the first lead portion 12A can be widened, so that it is possible to prevent a problem that these are short-circuited during dicing, for example.

さらに、本実施の形態によれば、一対の突起部４７は、第２リード部１２Ｂの長手方向の略全域にわたって設けられているので、第２リード部１２Ｂの長手方向の略全域にわたって水分の浸入防止等の効果を得ることができる。 Further, according to the present embodiment, since the pair of protrusions 47 are provided over substantially the entire longitudinal direction of the second lead portion 12B, moisture penetrates over substantially the entire longitudinal direction of the second lead portion 12B. Effects such as prevention can be obtained.

さらに、本実施の形態によれば、第２リード部１２Ｂの側面４６は、突起部４７よりも表面４４側に位置する第１側面４８と、突起部４７よりも裏面４５側に位置する第２側面４９とを有し、第１側面４８および第２側面４９が、それぞれ第２リード部１２Ｂの幅方向内側に向けて湾曲している。これにより、第２リード部１２Ｂの側面４６と、隣接する第１リード部１２Ａの側面４３との距離を離すことができるので、これらが短絡する不具合を防止することができる。 Further, according to the present embodiment, the side surface 46 of the second lead portion 12B has a first side surface 48 located on the front surface 44 side of the protrusion 47 and a second side surface 46 located on the back surface 45 side of the protrusion 47. It has a side surface 49, and the first side surface 48 and the second side surface 49 are curved inward in the width direction of the second lead portion 12B, respectively. As a result, the side surface 46 of the second lead portion 12B and the side surface 43 of the adjacent first lead portion 12A can be separated from each other, so that it is possible to prevent a short circuit between them.

なお、上記実施の形態では、第１リード部１２Ａと第２リード部１２Ｂとが交互に配置されている場合を例にとって説明した。しかしながらこれに限らず、全てのリード部が第２リード部１２Ｂから構成されていても良い（ＱＦＮタイプ）。 In the above embodiment, the case where the first lead portion 12A and the second lead portion 12B are alternately arranged has been described as an example. However, the present invention is not limited to this, and all the lead portions may be composed of the second lead portion 12B (QFN type).

さらに、上記実施の形態では、第１リード部１２Ａの外部端子１７Ａと第２リード部１２Ｂの外部端子１７Ｂとが千鳥状に２列に配置されている場合を例にとって説明したが、これに限らず、外部端子が３列以上に配置されていても良い。 Further, in the above embodiment, the case where the external terminals 17A of the first lead portion 12A and the external terminals 17B of the second lead portion 12B are arranged in two rows in a staggered manner has been described as an example, but the present invention is limited to this. Instead, the external terminals may be arranged in three or more rows.

１０ リードフレーム
１１ ダイパッド
１２Ａ 第１リード部
１２Ｂ 第２リード部
１５Ａ、１５Ｂ 内部端子
１７Ａ、１７Ｂ 外部端子
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（接続部材）
２３ 封止樹脂
４１、４４ 表面
４２、４５ 裏面
４３、４６ 側面
４７ 突起部
４８ 第１側面
４９ 第２側面 10 Lead frame 11 Die pad 12A 1st lead part 12B 2nd lead part 15A, 15B Internal terminal 17A, 17B External terminal 20 Semiconductor device 21 Semiconductor element 22 Bonding wire (connecting member)
23 Encapsulating resin 41, 44 Front surface 42, 45 Back surface 43, 46 Side surface 47 Projection 48 First side surface 49 Second side surface

Claims (8)

リードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられ、第１リード部と、前記第１リード部よりも短い第２リード部とを含む複数のリード部とを備え、
前記第１リード部と前記第２リード部とが交互に配置され、
前記第２リード部は、表面と、裏面と、前記表面と前記裏面との間に位置する一対の側面と、前記側面からそれぞれ突出する一対の突起部とを有し、
前記第２リード部の幅は、前記表面よりも前記裏面の方が広く、
前記一対の突起部は、前記リード部の厚み方向において、前記表面よりも前記裏面に近い位置に形成され、
前記第１リード部は、接続リードと、端子部とを有し、
前記接続リードは、裏面側から薄肉に形成され、
前記接続リードは、表面と、裏面と、前記表面と前記裏面との間に位置する一対の側面とを有し、
前記接続リードの前記裏面は、平坦面となっており、
前記接続リードの前記一対の側面は、それぞれ前記第１リード部の幅方向外側に向けて膨らんだ形状をもつことを特徴とするリードフレーム。 It ’s a lead frame
Die pads on which semiconductor elements are mounted and
A plurality of lead portions provided around the die pad and including a first lead portion and a second lead portion shorter than the first lead portion are provided.
The first lead portion and the second lead portion are alternately arranged.
The second lead portion has a front surface, a back surface, a pair of side surfaces located between the front surface and the back surface, and a pair of protrusions protruding from the side surfaces.
The width of the second lead portion is wider on the back surface than on the front surface.
The pair of protrusions are formed at positions closer to the back surface than the front surface in the thickness direction of the lead portion .
The first lead portion has a connection lead and a terminal portion.
The connection lead is formed thinly from the back surface side.
The connecting lead has a front surface, a back surface, and a pair of side surfaces located between the front surface and the back surface.
The back surface of the connection lead is a flat surface.
A lead frame characterized in that each of the pair of side surfaces of the connecting lead has a shape bulging outward in the width direction of the first lead portion . 前記一対の突起部における前記第２リード部の幅は、前記第２リード部の前記表面の幅の１３５％以上１８５％以下であることを特徴とする請求項１記載のリードフレーム。 The lead frame according to claim 1, wherein the width of the second lead portion in the pair of protrusions is 135% or more and 185% or less of the width of the surface of the second lead portion. 前記第２リード部の前記表面の幅は、前記第２リード部の前記裏面の幅の２５％以上６５％以下であることを特徴とする請求項１又は２記載のリードフレーム。 The width of said surface of the second lead portion, the lead frame according to claim 1 or 2, wherein said second or less to 65% more than 25% of the back of the width of the lead portion. 前記突起部と前記裏面との距離は、前記第２リード部の厚みの１０％以上６０％以下であることを特徴とする、請求項１乃至３のいずれか一項記載のリードフレーム。 The lead frame according to any one of claims 1 to 3, wherein the distance between the protrusion and the back surface is 10% or more and 60% or less of the thickness of the second lead portion. 前記一対の突起部は、前記第２リード部の長手方向の全域にわたって設けられていることを特徴とする、請求項１乃至４のいずれか一項記載のリードフレーム。 The lead frame according to any one of claims 1 to 4, wherein the pair of protrusions is provided over the entire area in the longitudinal direction of the second lead portion. 前記第２リード部の前記側面は、前記突起部よりも表面側に位置する第１側面と、前記突起部よりも裏面側に位置する第２側面とを有し、前記第１側面および前記第２側面が、それぞれ前記リード部の幅方向内側に向けて湾曲していることを特徴とする請求項１乃至５のいずれか一項記載のリードフレーム。 The side surface of the second lead portion has a first side surface located on the front surface side of the protrusion portion and a second side surface located on the back surface side of the protrusion portion, and the first side surface and the first side surface thereof. The lead frame according to any one of claims 1 to 5 , wherein each of the two side surfaces is curved inward in the width direction of the lead portion. 前記第２リード部の長手方向に垂直な断面において、前記突起部の先端と、前記リード部の前記裏面の側縁部とのなす角が、６０°以上１００°以下であることを特徴とする請求項１乃至６のいずれか一項記載のリードフレーム。 In a cross section perpendicular to the longitudinal direction of the second lead portion, the angle formed by the tip of the protrusion and the side edge of the back surface of the lead portion is 60 ° or more and 100 ° or less. The lead frame according to any one of claims 1 to 6 . 半導体装置であって、
ダイパッドと、
前記ダイパッドの周囲に設けられ、第１リード部と、前記第１リード部よりも短い第２リード部とを含む複数のリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部とを電気的に接続する接続部材と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記第１リード部と前記第２リード部とが交互に配置され、
前記第２リード部は、表面と、裏面と、前記表面と前記裏面との間に位置する一対の側面と、前記側面からそれぞれ突出する一対の突起部とを有し、
前記第２リード部の幅は、前記表面よりも前記裏面の方が広く、
前記一対の突起部は、前記リード部の厚み方向において、前記表面よりも前記裏面に近い位置に形成され、
前記第１リード部は、接続リードと、端子部とを有し、
前記接続リードは、裏面側から薄肉に形成され、
前記接続リードは、表面と、裏面と、前記表面と前記裏面との間に位置する一対の側面とを有し、
前記接続リードの前記裏面は、平坦面となっており、
前記接続リードの前記一対の側面は、それぞれ前記第１リード部の幅方向外側に向けて膨らんだ形状をもつことを特徴とする半導体装置。 It is a semiconductor device
Die pad and
A plurality of lead portions provided around the die pad and including a first lead portion and a second lead portion shorter than the first lead portion .
The semiconductor element mounted on the die pad and
A connecting member that electrically connects the semiconductor element and the lead portion,
A sealing resin for sealing the die pad, the lead portion, the semiconductor element, and the connecting member is provided.
The first lead portion and the second lead portion are alternately arranged.
The second lead portion has a front surface, a back surface, a pair of side surfaces located between the front surface and the back surface, and a pair of protrusions protruding from the side surfaces.
The width of the second lead portion is wider on the back surface than on the front surface.
The pair of protrusions are formed at positions closer to the back surface than the front surface in the thickness direction of the lead portion .
The first lead portion has a connection lead and a terminal portion.
The connection lead is formed thinly from the back surface side.
The connecting lead has a front surface, a back surface, and a pair of side surfaces located between the front surface and the back surface.
The back surface of the connection lead is a flat surface.
A semiconductor device characterized in that each of the pair of side surfaces of the connecting lead has a shape bulging outward in the width direction of the first lead portion .
JP2016142575A 2016-07-20 2016-07-20 Lead frames and semiconductor devices Active JP6788825B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016142575A JP6788825B2 (en) 2016-07-20 2016-07-20 Lead frames and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016142575A JP6788825B2 (en) 2016-07-20 2016-07-20 Lead frames and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2018014397A JP2018014397A (en) 2018-01-25
JP6788825B2 true JP6788825B2 (en) 2020-11-25

Family

ID=61019574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016142575A Active JP6788825B2 (en) 2016-07-20 2016-07-20 Lead frames and semiconductor devices

Country Status (1)

Country Link
JP (1) JP6788825B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3018542B2 (en) * 1991-04-03 2000-03-13 セイコーエプソン株式会社 Lead frame and manufacturing method thereof
JPH098206A (en) * 1995-06-19 1997-01-10 Dainippon Printing Co Ltd Lead frame and bga resin sealed semiconductor device
JP3500362B2 (en) * 2001-02-14 2004-02-23 松下電器産業株式会社 Resin-sealed semiconductor device and method of manufacturing the same
US8115285B2 (en) * 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US8377750B2 (en) * 2010-12-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
JP6205816B2 (en) * 2013-04-18 2017-10-04 大日本印刷株式会社 Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2018014397A (en) 2018-01-25

Similar Documents

Publication Publication Date Title
JP6936963B2 (en) Lead frame
JP7174363B2 (en) Lead frames and semiconductor equipment
JP6573157B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6617955B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6810906B2 (en) Lead frames and semiconductor devices
JP6788825B2 (en) Lead frames and semiconductor devices
JP7081702B2 (en) Lead frames and semiconductor devices
JP6911377B2 (en) Lead frames and semiconductor devices
JP6946870B2 (en) Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices
JP6807050B2 (en) Lead frames and semiconductor devices
JP6842649B2 (en) Lead frames and semiconductor devices
JP6465394B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP7380750B2 (en) Lead frames and semiconductor devices
JP6807043B2 (en) Lead frames and semiconductor devices
JP6967190B2 (en) Lead frame
JP7064721B2 (en) Lead frames and semiconductor devices
JP7365588B2 (en) Lead frames and semiconductor devices
TWI662673B (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP7223347B2 (en) Manufacturing method of lead frame and semiconductor device
JP5870681B2 (en) Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device
JP6428013B2 (en) Lead frame member and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2015154042A (en) Lead frame and manufacturing method therefor, and semiconductor device and manufacturing method therefor
JP2020088210A (en) Lead frame and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201015

R150 Certificate of patent or registration of utility model

Ref document number: 6788825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150