JP2013134801A - フラッシュメモリの検査方法 - Google Patents

フラッシュメモリの検査方法 Download PDF

Info

Publication number
JP2013134801A
JP2013134801A JP2011286016A JP2011286016A JP2013134801A JP 2013134801 A JP2013134801 A JP 2013134801A JP 2011286016 A JP2011286016 A JP 2011286016A JP 2011286016 A JP2011286016 A JP 2011286016A JP 2013134801 A JP2013134801 A JP 2013134801A
Authority
JP
Japan
Prior art keywords
flash memory
state
cell
inspection method
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011286016A
Other languages
English (en)
Inventor
Wing Keung Cho
儲永強
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FLUIDITECH IP Ltd
Original Assignee
FLUIDITECH IP Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FLUIDITECH IP Ltd filed Critical FLUIDITECH IP Ltd
Priority to JP2011286016A priority Critical patent/JP2013134801A/ja
Publication of JP2013134801A publication Critical patent/JP2013134801A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】欠陥を有するフラッシュメモリを選んで、利用可能なフラッシュメモリを回収する方法を提供する。
【解決手段】フラッシュメモリの検査方法は、フラッシュメモリに検査コマンドを入力し、フラッシュメモリに対して書き、読み、比較のうちの少なくとも1つを行うステップ(S11)と、検査コマンドを実行した後に正常な状態又は異常な状態であるブロック、ページ、セルのうちの少なくとも1つを得るステップ(S12)と、フラッシュメモリの分布リストへブロック、ページ、セルのうちの少なくとも1つを標記するステップ(S13)と、フラッシュメモリの分布リストに基づき、正常な状態で標記されているブロック、ページ、セルのうちの少なくとも1つを使用するステップ(S14)とを含む。
【選択図】図1

Description

本発明はフラッシュメモリの検査方法に関し、特に、欠陥を有するフラッシュメモリを選んで、利用可能なフラッシュメモリを回収する方法に関する。
現在、メモリ領域(ブロック、ページ及びセルを含む)を有するフラッシュメモリは、時間の経過に伴い劣化したり損壊したりし、フラッシュメモリを使用する電子装置が使用できなくなることがある。
例えば、フラッシュメモリを使用する電子製品(例えば、スマートフォン、デジタルカメラ、メモリカードなど)は、2、3年使用すると欠陥が生じるため、回収システムにより当該電子製品を製造したメーカが回収するのが一般的である。製品を回収したメーカは、電子製品を分解し、まだ使用可能なユニット(例えば、LCD表示パネル、プリント回路基板、フラッシュメモリ(例えば、NAND型フラッシュメモリ)など)を回収するとともに、再度、組み立てて検査してから包装し、ローエンド電子製品の再生品又は新品として再び販売する。しかし、例えばフラッシュメモリの場合、回収した後に、一部のメモリ領域しか正常に作動しないことが分かることがある。例えば、元々64Gのメモリ領域を有するフラッシュメモリが、一定期間経過した後、10Gのメモリ領域が損壊してしまうことがあり、この場合、正常な状態で使用できないために、64Gのフラッシュメモリ全体を廃棄しなければならないことがある。
そのため、元々メモリ領域が64Gであるフラッシュメモリを回収し、選択、検出、処理などの再構成過程を行うと、例えば、32G、16G、8G、4G、2G、1Gなどの規格化されたメモリ容量又は非規格化されたメモリ容量のフラッシュメモリを得ることができ、コストを下げて環境汚染を防止することができる。
本発明の目的は、フラッシュメモリに対して選択、検出及び処理を行って検査し、フラッシュメモリ中の依然として正常な状態で使用可能なメモリ領域(例えば、メモリブロック、メモリページ及びメモリセル)を回収するフラッシュメモリの検査方法を提供することにある。
上記課題を解決するために、本発明の第1の形態によれば、欠陥を有するフラッシュメモリを選択し、使用可能なフラッシュメモリを回収し、前記フラッシュメモリがブロック、ページ及びセルを含むフラッシュメモリの検査方法であって、前記フラッシュメモリに検査コマンドを入力し、前記フラッシュメモリに対して書き、読み、比較のうちの少なくとも1つを行うステップ(a)と、前記検査コマンドを実行した後に正常な状態又は異常な状態である前記ブロック、前記ページ、前記セルのうちの少なくとも1つを得るステップ(b)と、前記フラッシュメモリの分布リストへ前記ブロック、前記ページ、前記セルのうちの少なくとも1つを標記するステップ(c)と、前記フラッシュメモリの前記分布リストに基づき、正常な状態で標記されている前記ブロック、前記ページ、前記セルのうちの少なくとも1つを使用するステップ(d)と、を含むことを特徴とするフラッシュメモリの検査方法が提供される。
また、前記ステップ(a)は、前記検査コマンドに基づき、前記ブロック、前記ページ、前記セルのうちの少なくとも1つを所定数値を有する状態にリセットするステップを含むことが好ましい。
また、前記ステップ(b)は、前記ブロック、前記ページ、前記セルのうちの少なくとも1つの状態と、前記所定数値とを比較して比較結果を得るステップを含むことが好ましい。
また、前記ステップ(c)は、前記比較結果に基づき、前記ブロック、前記ページ、前記セルのうちの少なくとも1つを標記するステップを含むことが好ましい。
また、前記検査コマンドは消去コマンドであることが好ましい。
また、前記所定数値は0xFFであることが好ましい。
また、前記ステップ(b)は、前記ブロック、前記ページ、前記セルのうちの少なくとも1つを順次得るかランダムに得ることが好ましい。
また、前記ステップ(b)を行った後に、前記セルを修復する最大訂正数を有する誤り訂正符号ユニットにより異常な状態であるセルを修復するステップ(e)と、前記誤り訂正符号ユニットにより、前記異常な状態であるセルのセル訂正数を計算するステップ(f)と、を行うことが好ましい。
また、前記ステップ(f)を行った後に、前記最大訂正数に対する前記セル訂正数の比率を判断し、前記比率が所定の許容比率より小さい場合、前記異常な状態であるセルを修復し、前記フラッシュメモリの前記分布リストに正常な状態で標記するステップ(g)を行うことが好ましい。
また、ステップ(g)を行った後に、比率が所定の許容比率より大きい場合、前記異常な状態であるセルを修復し、前記フラッシュメモリの前記分布リストに異常な状態で標記するステップ(h)を行うことが好ましい。
また、前記所定の許容比率は50%であることが好ましい。
また、前記ステップ(a)を行う前に、コントロールユニットから前記フラッシュメモリへ消去コマンド及びプログラムコマンドを送り、前記フラッシュメモリのステータスピンに、レディ状態又はビジー状態を発生させるステップ(i)と、前記正常な状態である前記ブロック、前記ページ、前記セルのうちの少なくとも1つを有する前記フラッシュメモリがレディ状態かビジー状態であることを判断するステップ(j)と、を行うことが好ましい。
また、前記ステップ(i)は、前記フラッシュメモリへ前記消去コマンド及び前記プログラムコマンドを送り、所定の前記レディ時間が経過した後、前記フラッシュメモリにより前記消去コマンド及び前記プログラムコマンドの実行が完了したことを確認するステップを含むことが好ましい。
また、前記フラッシュメモリがすでに実行した前記消去コマンド及び前記プログラムコマンドの標記フラッグを受け取るステップ(k)と、前記標記フラッグに基づき、前記フラッシュメモリが回収したものであるか否かを再び判断するステップ(l)と、をさらに含むことが好ましい。
また、前記ステップ(l)を行った後に、前記フラッシュメモリが回収したものであると判断した場合、延長レディ時間を遅延させた後、前記フラッシュメモリが次の検査コマンドの受け取りを待つステップを行うことが好ましい。
また、前記ステップ(i)は、前記レディ状態又は前記ビジー状態が高電位又は低電位に維持される場合に、前記レディ状態か前記ビジー状態であるかを判断せずに、一定の遅延時間の後に、前記レディ状態又は前記ビジー状態を再び得ることが好ましい。
また、前記ステップ(b)を行った後に、前記異常な状態であるブロックに隣接した複数のブロックに対して再びステップ(b)を行い、前記ブロック間に発生した影響を検査するステップ(m)を行うことが好ましい。
また、前記ステップ(b)を行った後に、前記異常な状態であるページに隣接した複数のページに対して再びステップ(b)を行い、前記ページグループにより複数のページに発生した影響を検査するステップ(n)を行うことが好ましい。
また、前記ステップ(a)を行う前に、前記フラッシュメモリの伝送ポートが高電位又は低電位を維持しているかに基づき、前記伝送ポートが間違ったページのデータを得たと判断するステップ(o)を行うことが好ましい。
また、前記ステップ(b)を行った後に、誤り訂正符号ユニットにより前記異常な状態であるセルを修復した数を監視し、前記セルの数の変化量に基づいて前記ブロック、前記ページ、前記セルのうちの少なくとも1つが正常な状態か異常な状態であるかを標記するステップ(p)を行うことが好ましい。
また、前記ステップ(d)を行った後に、検査をしてからステップ(a)〜(d)を再び行い、正常な状態で標記された前記ブロック、前記ページ、前記セルのうちの少なくとも1つが漏電により異常な状態に変化することを防ぐステップ(q)を行うことが好ましい。
本発明のフラッシュメモリの検査方法は、以下(1)〜(4)の効果を有する。
(1)従来技術と異なり、選択、検出及び処理を行うことにより、部分的な欠陥により継続して使用することができないフラッシュメモリを再構成して制御し、使用可能なメモリ領域を回収することにより、環境汚染を防止し、コストを下げることができる。
(2)選択、検出及び処理が行われたフラッシュメモリ内のブロック、ページ及びセルの状態を外部の電子機器内のメモリ制御ユニットへ提供する。メモリ制御ユニットは、フラッシュメモリ内の状態により、動的に調整及び構成を行うことにより、フラッシュメモリの使用寿命を延ばし、電子機器を操作するときの安定性と、データを保存するときの安全性とを高める。本発明の検査方法は、電子機器がスリープ状態下で単独で実行したり、電子機器がデータにアクセスすると同時に実行したりすることができる。例えば、フラッシュメモリは、ホスト又はコントローラによりコマンドを送ってプログラムしたりデータを読み取ったりするとき、フラッシュメモリの誤り訂正符合ユニットに対して監視を行い、ホスト又はコントローラが正常なメモリ領域へ動的にアクセスすることができる。
(3)漏電などによりフラッシュメモリが損壊することを防ぐことができる。
(4)少なくとも2回以上の確認動作を行うことにより、前回の検査で正常なブロック、ページ及びセルと判断されたメモリ領域に、異常な状態であるメモリ領域が隣接している場合、正常なメモリ領域を再び検査し、正常なメモリ領域が異常なメモリ領域の干渉により悪影響を受けて異常な状態になることを防ぐことができる。
本発明の第1実施形態によるフラッシュメモリの検査方法を示す流れ図である。 図1のフラッシュメモリの構造を示す模式図である。 図1のフラッシュメモリをリセットした後の状態を示す模式図である。 図1のフラッシュメモリを順次検査するときの状態を示す模式図である。 図1のフラッシュメモリをランダムに検査するときの状態を示す模式図である。 本発明の第2実施形態によるフラッシュメモリの検査方法を示す流れ図である。 本発明の第3実施形態によるフラッシュメモリの検査方法を示す流れ図である。 本発明の第4実施形態によるフラッシュメモリの検査方法を示す流れ図である。 本発明の第5実施形態によるフラッシュメモリの検査方法を示す流れ図である。 本発明の第6実施形態によるフラッシュメモリの検査方法を示す流れ図である。 図10のフラッシュメモリの検査方法を行うときの状態を示す構造図である。 本発明の第7実施形態によるフラッシュメモリの検査方法を示す流れ図である。 図12のフラッシュメモリの検査方法を行うときの状態を示す構造図である。 本発明の第8実施形態によるフラッシュメモリの検査方法を示す流れ図である。 本発明の第9実施形態によるフラッシュメモリの検査方法を示す流れ図である。
以下、本発明の実施例について図に基づいて説明する。なお、これによって本発明が限定されるものではない。
(第1実施形態)
図1を参照する。図1に示すように、本発明の第1の実施形態によるフラッシュメモリの検査方法は、欠陥を有するフラッシュメモリを選択し、使用可能なフラッシュメモリを回収することにある。図2を参照する。図2に示すように、フラッシュメモリ2は、ブロック22、ページ24、セル26などのメモリ領域を少なくとも含む。セル26は、正常なセル262及び異常なセル264を含む。ここで、正常なセル262は、正常なデータ提供を行うアクセスと定義する一方、異常なセル264は、異常なデータ提供を行うアクセスと定義する。
第1実施形態のフラッシュメモリの検査方法は、ステップS11から開始する。ステップS11では、フラッシュメモリ2に検査コマンドTCを入力し、フラッシュメモリ2に対して書き、読み、比較のうちの少なくとも1つを行う。例えば、検査コマンドは消去コマンド(ERASE command)でもよい。第1実施形態のフラッシュメモリ2は、検査コマンドTCに基づき、所定数値を有する状態にブロック22、ページ24及びセル26をリセットする。例えば、この所定数値は0xFFでもよい。
図3を併せて参照する。図3に示すように、フラッシュメモリ2は、検査コマンドTC(例えば、消去コマンド)を受け取った後、フラッシュメモリ2内のブロック22中に位置するページ24の正常なセル262内の内容は0xFFにリセットされるが、異常なセル264内の内容は0xFFにリセットされない。
続いて、ステップS12において、検査コマンドTCを実行し、少なくとも1つが正常な状態か異常な状態であるブロック22、ページ24、セル26を得る。言い換えれば、ブロック22、ページ24及びセル26の状態を検査し、メモリ領域が正常であるか異常であるかを判断する。
続いて、ステップS12において、ブロック22、ページ24、セル26のうちの少なくとも1つの状態を順次得たりランダムに得たりするステップを含む。その順序は、フラッシュメモリ2内のメモリ領域101〜112の配列順序に基づき、メモリ領域101から順次検査を行う。続いて、メモリ領域の状態を完全に把握するまでメモリ領域102からメモリ領域112まで検査を行う(図4参照)。さらに、ランダム方式により、フラッシュメモリ2が特定の行為(behave)又はパターン(pattern)を有するとき、特定の検査ルートによりメモリ領域の状態を得る(例えば、検査ルートは、奇数のメモリ領域101,103,105内の状態を検査する)(図5参照)。
例えば、前述の例に続き、ステップS12では、ブロック22、ページ24、セル26のうちの少なくとも1つの状態及び所定数値を比較し、比較結果を得る。即ち、消去コマンドを受け取った後、セル26が0xFFにリセットされ、セル26内の内容が0xFFであるか否かを検出し、セル26が正常なセル262又は異常なセル264であるかを判断する。
続いてステップS13において、ブロック22、ページ24、セル26のうちの少なくとも1つをフラッシュメモリの分布リストに標記する。言い換えれば、ステップS12を行った後、セル26が正常なセル262であるか異常なセル264であるかを判断し、フラッシュメモリの分布リストに正常なセル262及び異常なセル264をそれぞれ標記する。
その後、ステップS14において、フラッシュメモリの分布リスト内で正常な状態と標記されているブロック、ページ、セルのうちの少なくとも1つを使用する。言い換えれば、外部のコントローラ(controller)又はホスト(host)は、フラッシュメモリの分布リストにより正常なメモリ領域を読取り、異常なメモリ領域を読取ることを防ぐことができる。
(第2実施形態)
図6を参照する。図6に示すように、本発明の第2実施形態によるフラッシュメモリの検査方法は、ステップS12を行った後にステップS61を行ってもよい。ステップS61において、誤り訂正符号(Error Correcting Code:ECC)ユニットにより異常な状態であるセルを修復する。誤り訂正符号ユニットは、セルに対して修復を行う最大の訂正数を有する。
続いて、ステップS62において、誤り訂正符号ユニットにより異常な状態であるセルを修復するセル訂正数を計算する。
ステップS61及びステップS62を行った後、ステップS63をさらに行う。ステップS63において、最大訂正数に対するセル訂正数の比率を判断し、当該比率が所定の許容比率より小さい場合、異常な状態であるセルを修復し、フラッシュメモリの分布リストに正常な状態で標記する。もし所定の許容比率が50%である場合、訂正したセル訂正数は、誤り訂正符号ユニットが許容する訂正の最大訂正数が半分の比率であることを表す。例えば、最大訂正数が48個の場合、訂正する必要がある異常なセルの数は24個であることが計算結果から分かる。訂正する必要のあるセルの数が最大訂正数の半分より少ない場合、誤り訂正符号ユニットにより訂正された異常なセルは、フラッシュメモリの分布リスト中に、使用可能な正常なセルとして標示される。
もしステップS63の状態でない場合、ステップS64を実行し、比率が所定の許容比率よりも大きい場合、異常な状態であるセルを修復し、フラッシュメモリの分布リストに異常な状態で標記する。そのため、ステップS64において、異常な状態であるセルの数が所定の許容比率より大きい場合、異常なセルは依然として誤り訂正符号ユニットにより訂正を行うが、フラッシュメモリ中のデータ伝送のアクセスの安定性及び正確性を確保するために、ステップS64において、フラッシュメモリの分布リストに異常な状態であると標記されたセルであると判断する。
(第3実施形態)
図7を参照する。図7に示すように、本発明の第3実施形態によるフラッシュメモリの検査方法は、ステップS11を行う前にステップS71を行う。ステップS71において、コントロールユニットは、フラッシュメモリ2へ消去コマンド(ERASE command)及びプログラムコマンド(programming command)を送り、フラッシュメモリ2のステータスピン(status pin)(例えば、R/Bのピン)にレディ(ready)又はビジー(busy)の状態を発生させる。他の実施形態では、コントロールユニットからフラッシュメモリ2へ消去コマンド及びプログラムコマンドを送り、フラッシュメモリ2のI/Oのステータスピンに、対応したアドレス(address)の状態が発生する。
続いてステップS72において、レディ又はビジーの状態であるか否かを判断し、正常なブロック22、ページ24、セル26のうちの少なくとも1つを有するフラッシュメモリ2を検査する。
ステップS72の報告結果に基づき、ステップS11〜S14を続いて行い、フラッシュメモリ2に対して書き、読み、比較を行ってより正確な2回目の判断を行い、ステップS11〜S14により、ステップS71及びステップS72においてコントロールユニットが検査して得た結果の正確性を高める。
(第4実施形態)
図8を参照する。図8に示すように、本発明の第4実施形態によるフラッシュメモリの検査方法は、前述の実施形態と略同じステップを有する以外に、ステップS71を行った後にステップS81を行ってもよい。ステップS81において、フラッシュメモリへ消去コマンド及びプログラムコマンドを送った後、所定のレディ時間が経過すると、フラッシュメモリにより消去コマンド及びプログラムコマンドの実行を完了する。例えば、所定のレディ時間を数秒又は数十秒にし、これらのコマンドがフラッシュメモリの検査を完了させるのに十分な時間が確保できるようにする。
続いてステップS82において、フラッシュメモリがすでに実行して完了した消去コマンド及びプログラムコマンドの標記フラッグ(marked flag)を受け取る。続いてステップS83において、この標記フラッグに基づき、このフラッシュメモリが回収されたものであるか否かを判断した後にステップS84及びステップS85を行う。ステップS84において、フラッシュメモリが回収されたものでないと判断した場合、このフラッシュメモリは、次の検査コマンドを受信することを待つ。ステップS85において、フラッシュメモリが回収されたものであると判断した場合、延長するレディ時間を遅延させた後、フラッシュメモリが次の検査コマンドを受け取るのを待つ。言い換えれば、フラッシュメモリが回収したものであるとき、より適宜な延長レディ時間を付加的に与えて検査結果を待つことにより、より正確な検査結果を得る。
(第5実施形態)
図9を参照する。図9に示すように、本発明の第5実施形態によるフラッシュメモリの検査方法において、ステップS71を行った後、ステップS91をさらに行ってもよい。ステップS91において、コントロールユニットがフラッシュメモリ2へ消去コマンド及びプログラムコマンドを送った後、フラッシュメモリ2のステータスピン(例えば、R/B又はI/Oポート)において、高電位(pull high)又は低電位(pull low)を常に維持すると、レディ又はビジーの状態を判断することを行わずに、一定の遅延時間の後に、レディ又はビジーの状態を再び得る。
(第6実施形態)
図10を参照する。図10に示すように、本発明の第6実施形態によるフラッシュメモリの検査方法において、ステップS12を行った後にステップS101をさらに行ってもよい。ステップS101において、異常な状態が発生したブロックに隣接した複数のブロックに対してステップS12を実行し、ブロック間に発生した影響を検査する。
図11を参照する。図11には、ブロックBA〜BIが示されている。ブロックBEが異常なブロックであることが検出されると、ブロックBEに隣接したブロックBB,BD,BH,BFを判断する。これらブロックBB,BD,BH,BFは、前回に正常なブロックであると判断された可能性があるものである。
(第7実施形態)
図12を参照する。図12に示すように、ステップS12を行った後にステップS121を行ってもよい。ステップS121において、異常な状態が発生したページに隣接した複数のページに再びステップS12を行い、ページグループ(page group)により複数のページに発生した影響を検査する。
例えば、図13を参照する。図13には、ページPA〜PIが示されている。図13に示すように、検査したページPBが異常なページであると判断すると、ページグループ(例えば、PA、PB、PCがページグループであると定義する)により、ページPBがページグループのページPA,PCと同じであると再び判断する。これらページPA,PCは、前回に正常なページであると判断された可能性があるものである。
(第8実施形態)
図14を参照する。図14に示すように、本発明の第8実施形態によるフラッシュメモリの検査方法において、ステップS12を行った後にステップS141を行ってもよい。このステップS141において、誤り訂正符号ユニットにより異常な状態であるセルを修復した数を監視し、セルの数の変化量に基づいてブロック、ページ、セルのうちの少なくとも1つが正常な状態か異常な状態であるかを標記する。言い換えると、例えば、コマンドを読み取るときに、誤り訂正符号ユニット内の訂正する数を監視することにより、異常な状態が発生したか否かを判断する(例えば、毎回訂正する数が増えたり減ったりする)。もし異常な状態が発生した場合、フラッシュメモリに不安定なブロック、ページ及びセルが存在することを表す。
(第9実施形態)
図15を参照する。図15に示すように、本発明の第9実施形態によるフラッシュメモリの検査方法において、ステップS14を行った後にステップS151を行ってもよい。ステップS151において、検査を行って一定時間が経過した後、ステップS11〜S14を再び行い、正常な状態に標記されたブロック、ページ、セルのうちの少なくとも1つが漏電により異常な状態になることを防ぐ。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を逸脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
2 フラッシュメモリ
22 ブロック
24 ページ
26 セル
262 正常なセル
264 異常なセル
TC 検査コマンド
101〜112 メモリ領域

Claims (21)

  1. 欠陥を有するフラッシュメモリを選択し、使用可能なフラッシュメモリを回収し、前記フラッシュメモリがブロック、ページ及びセルを含むフラッシュメモリの検査方法であって、
    前記フラッシュメモリに検査コマンドを入力し、前記フラッシュメモリに対して書き、読み、比較のうちの少なくとも1つを行うステップ(a)と、
    前記検査コマンドを実行した後に正常な状態又は異常な状態である前記ブロック、前記ページ、前記セルのうちの少なくとも1つを得るステップ(b)と、
    前記フラッシュメモリの分布リストへ前記ブロック、前記ページ、前記セルのうちの少なくとも1つを標記するステップ(c)と、
    前記フラッシュメモリの前記分布リストに基づき、正常な状態で標記されている前記ブロック、前記ページ、前記セルのうちの少なくとも1つを使用するステップ(d)と、を含むことを特徴とするフラッシュメモリの検査方法。
  2. 前記ステップ(a)は、前記検査コマンドに基づき、前記ブロック、前記ページ、前記セルのうちの少なくとも1つを所定数値を有する状態にリセットするステップを含むことを特徴とする請求項1に記載のフラッシュメモリの検査方法。
  3. 前記ステップ(b)は、前記ブロック、前記ページ、前記セルのうちの少なくとも1つの状態と、前記所定数値とを比較して比較結果を得るステップを含むことを特徴とする請求項2に記載のフラッシュメモリの検査方法。
  4. 前記ステップ(c)は、前記比較結果に基づき、前記ブロック、前記ページ、前記セルのうちの少なくとも1つを標記するステップを含むことを特徴とする請求項3に記載のフラッシュメモリの検査方法。
  5. 前記検査コマンドは消去コマンドであることを特徴とする請求項4に記載のフラッシュメモリの検査方法。
  6. 前記所定数値は0xFFであることを特徴とする請求項5に記載のフラッシュメモリの検査方法。
  7. 前記ステップ(b)は、前記ブロック、前記ページ、前記セルのうちの少なくとも1つを順次得るかランダムに得ることを特徴とする請求項1又は2に記載のフラッシュメモリの検査方法。
  8. 前記ステップ(b)を行った後に、
    前記セルを修復する最大訂正数を有する誤り訂正符号ユニットにより異常な状態であるセルを修復するステップ(e)と、
    前記誤り訂正符号ユニットにより、前記異常な状態であるセルのセル訂正数を計算するステップ(f)と、を行うことを特徴とする請求項1に記載のフラッシュメモリの検査方法。
  9. 前記ステップ(f)を行った後に、
    前記最大訂正数に対する前記セル訂正数の比率を判断し、前記比率が所定の許容比率より小さい場合、前記異常な状態であるセルを修復し、前記フラッシュメモリの前記分布リストに正常な状態で標記するステップ(g)を行うことを特徴とする請求項8に記載のフラッシュメモリの検査方法。
  10. ステップ(g)を行った後に、
    比率が所定の許容比率より大きい場合、前記異常な状態であるセルを修復し、前記フラッシュメモリの前記分布リストに異常な状態で標記するステップ(h)を行うことを特徴とする請求項8に記載のフラッシュメモリの検査方法。
  11. 前記所定の許容比率は50%であることを特徴とする請求項9又は10に記載のフラッシュメモリの検査方法。
  12. 前記ステップ(a)を行う前に、
    コントロールユニットから前記フラッシュメモリへ消去コマンド及びプログラムコマンドを送り、前記フラッシュメモリのステータスピンに、レディ状態又はビジー状態を発生させるステップ(i)と、
    前記正常な状態である前記ブロック、前記ページ、前記セルのうちの少なくとも1つを有する前記フラッシュメモリがレディ状態かビジー状態であることを判断するステップ(j)と、を行うことを特徴とする請求項1に記載のフラッシュメモリの検査方法。
  13. 前記ステップ(i)は、前記フラッシュメモリへ前記消去コマンド及び前記プログラムコマンドを送り、所定の前記レディ時間が経過した後、前記フラッシュメモリにより前記消去コマンド及び前記プログラムコマンドの実行が完了したことを確認するステップを含むことを特徴とする請求項12に記載のフラッシュメモリの検査方法。
  14. 前記フラッシュメモリがすでに実行した前記消去コマンド及び前記プログラムコマンドの標記フラッグを受け取るステップ(k)と、
    前記標記フラッグに基づき、前記フラッシュメモリが回収したものであるか否かを再び判断するステップ(l)と、をさらに含むことを特徴とする請求項13に記載のフラッシュメモリの検査方法。
  15. 前記ステップ(l)を行った後に、
    前記フラッシュメモリが回収したものであると判断した場合、延長レディ時間を遅延させた後、前記フラッシュメモリが次の検査コマンドの受け取りを待つステップを行うことを特徴とする請求項14に記載のフラッシュメモリの検査方法。
  16. 前記ステップ(i)は、前記レディ状態又は前記ビジー状態が高電位又は低電位に維持される場合に、前記レディ状態か前記ビジー状態であるかを判断せずに、一定の遅延時間の後に、前記レディ状態又は前記ビジー状態を再び得ることを特徴とする請求項12に記載のフラッシュメモリの検査方法。
  17. 前記ステップ(b)を行った後に、
    前記異常な状態であるブロックに隣接した複数のブロックに対して再びステップ(b)を行い、前記ブロック間に発生した影響を検査するステップ(m)を行うことを特徴とする請求項1に記載のフラッシュメモリの検査方法。
  18. 前記ステップ(b)を行った後に、
    前記異常な状態であるページに隣接した複数のページに対して再びステップ(b)を行い、前記ページグループにより複数のページに発生した影響を検査するステップ(n)を行うことを特徴とする請求項1に記載のフラッシュメモリの検査方法。
  19. 前記ステップ(a)を行う前に、
    前記フラッシュメモリの伝送ポートが高電位又は低電位を維持しているかに基づき、前記伝送ポートが間違ったページのデータを得たと判断するステップ(o)を行うことを特徴とする請求項1に記載のフラッシュメモリの検査方法。
  20. 前記ステップ(b)を行った後に、
    誤り訂正符号ユニットにより前記異常な状態であるセルを修復した数を監視し、前記セルの数の変化量に基づいて前記ブロック、前記ページ、前記セルのうちの少なくとも1つが正常な状態か異常な状態であるかを標記するステップ(p)を行うことを特徴とする請求項1に記載のフラッシュメモリの検査方法。
  21. 前記ステップ(d)を行った後に、
    検査をしてからステップ(a)〜(d)を再び行い、正常な状態で標記された前記ブロック、前記ページ、前記セルのうちの少なくとも1つが漏電により異常な状態に変化することを防ぐステップ(q)を行うことを特徴とする請求項1に記載のフラッシュメモリの検査方法。
JP2011286016A 2011-12-27 2011-12-27 フラッシュメモリの検査方法 Pending JP2013134801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011286016A JP2013134801A (ja) 2011-12-27 2011-12-27 フラッシュメモリの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011286016A JP2013134801A (ja) 2011-12-27 2011-12-27 フラッシュメモリの検査方法

Publications (1)

Publication Number Publication Date
JP2013134801A true JP2013134801A (ja) 2013-07-08

Family

ID=48911387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011286016A Pending JP2013134801A (ja) 2011-12-27 2011-12-27 フラッシュメモリの検査方法

Country Status (1)

Country Link
JP (1) JP2013134801A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316162A (ja) * 1989-03-31 1991-01-24 Hitachi Ltd 半導体装置およびその製造方法
JPH09282863A (ja) * 1996-04-05 1997-10-31 Kokusai Electric Co Ltd フライトレコーダにおける記録方法
JPH1186590A (ja) * 1997-09-05 1999-03-30 Kanebo Ltd メモリシステム
JP2007511020A (ja) * 2003-09-17 2007-04-26 マイクロン・テクノロジー・インコーポレーテッド 双安定リレーを用いてメモリデバイスを選択的に構成するための装置および方法
JP2007287223A (ja) * 2006-04-14 2007-11-01 Phison Electronics Corp フラッシュメモリー及びその使用方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316162A (ja) * 1989-03-31 1991-01-24 Hitachi Ltd 半導体装置およびその製造方法
JPH09282863A (ja) * 1996-04-05 1997-10-31 Kokusai Electric Co Ltd フライトレコーダにおける記録方法
JPH1186590A (ja) * 1997-09-05 1999-03-30 Kanebo Ltd メモリシステム
JP2007511020A (ja) * 2003-09-17 2007-04-26 マイクロン・テクノロジー・インコーポレーテッド 双安定リレーを用いてメモリデバイスを選択的に構成するための装置および方法
JP2007287223A (ja) * 2006-04-14 2007-11-01 Phison Electronics Corp フラッシュメモリー及びその使用方法

Similar Documents

Publication Publication Date Title
TWI527046B (zh) 線上記憶體測試系統及其方法
KR20090073094A (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
KR101312348B1 (ko) 시험 장치 및 시험 방법
CN103247345A (zh) 快闪存储器及快闪存储器失效存储单元检测方法
CN105097045A (zh) 用于nand闪存器件中的缺陷修复的方法和装置
CN103177772A (zh) 闪存测试方法
US9786373B2 (en) EEPROM backup method and device
CN114327258B (zh) 一种固态硬盘处理方法、系统、设备及计算机存储介质
JP4373615B2 (ja) 初期不良ブロックのマーキング方法
JP2010192074A (ja) メモリ補修分析自己検査機能を具えた半導体検査システム
JP2019160270A (ja) 欠陥関数を検査する方法、装置、サーバ及びプログラム
WO2020009108A1 (ja) 検査方法、検査システム及びプログラム
JP2013134801A (ja) フラッシュメモリの検査方法
JP4711015B2 (ja) 画像処理装置および画像処理システム
JP5018474B2 (ja) 半導体デバイス試験装置及び半導体デバイス試験方法
EP2608211A1 (en) Method of testing a flash memory
TWI601011B (zh) 偵測使用中邏輯頁面之資料儲存裝置與資料儲存方法
JP2007257547A (ja) メモリシステム及びバススプリッタ
JP2007280546A (ja) 半導体試験装置および半導体装置の試験方法
KR20130076620A (ko) 플래쉬 메모리 테스트 방법
JP2010097330A (ja) アドレス線の試験方法及び試験装置
CN104111895A (zh) 一种利用dram不良品的方法
CN116540059B (zh) 半导体芯片测试方法、装置、设备及存储介质
JP2012099603A (ja) ウェハテスト装置、ウェハテスト方法およびプログラム
US20130173975A1 (en) Method of testing flash memory

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604