JP2007511020A - 双安定リレーを用いてメモリデバイスを選択的に構成するための装置および方法 - Google Patents
双安定リレーを用いてメモリデバイスを選択的に構成するための装置および方法 Download PDFInfo
- Publication number
- JP2007511020A JP2007511020A JP2006526912A JP2006526912A JP2007511020A JP 2007511020 A JP2007511020 A JP 2007511020A JP 2006526912 A JP2006526912 A JP 2006526912A JP 2006526912 A JP2006526912 A JP 2006526912A JP 2007511020 A JP2007511020 A JP 2007511020A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory device
- bus
- configuration
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
- G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Abstract
Description
Claims (37)
- コンピュータシステムであって、
入力デバイスと、
出力デバイスと、
データ格納デバイスと、
該入力デバイス、該出力デバイス、および該データ格納デバイスに結合されたプロセッサであって、該プロセッサが、アドレス信号、制御信号、およびデータ信号を通信するために、アドレスバス、制御バス、およびデータバスを含む、プロセッサと、
該プロセッサに結合されるメモリデバイスであって、該メモリデバイスが、複数のアドレスバス、複数のデータバス、および複数のコマンドバスを含む、メモリデバイスと、
該プロセッサの該アドレスバス、該制御バス、および該データバスのうちの少なくとも一つにおけるラインを、該メモリデバイスの該アドレスバス、該制御バス、および該データバスのうちの少なくとも一つにおけるラインに選択的に結合させるために、該プロセッサの、該アドレスバス、該制御バス、および該データバスのうちの少なくとも一つと、該メモリデバイスの、該個々のアドレスバス、該制御バス、および該データバスとの間に挿入される構成回路と
を備える、コンピュータシステム。 - 前記構成回路が少なくとも一つの双安定リレーデバイスを備える、請求項1に記載のコンピュータシステム。
- 前記構成回路が、前記プロセッサの前記アドレスバス、前記制御バス、および前記データバスにおけるラインを、前記メモリデバイスの前記アドレスバス、前記制御バス、および前記データバスに選択的に結合させるために、該メモリデバイス内に形成された、一つ以上のマイクロエレクトロメカニカル・システム(MEMS)のリレーを備える、請求項1に記載のコンピュータシステム。
- 前記構成回路が、前記メモリデバイスにおける、アドレスデコーダ、コマンドデコーダ、および読み出し/書き込み回路のうちの少なくとも一つに結合されている、請求項1に記載のコンピュータシステム。
- 前記構成回路が、前記プロセッサの前記アドレスバスと前記メモリデバイスの前記アドレスバスとの間に挿入される、アドレス構成回路を備え、さらに、該構成回路が、該プロセッサの該データバスと該メモリデバイスと該データバスとの間に挿入される、データ構成回路を含む、請求項1に記載のコンピュータシステム。
- 前記アドレス構成回路および前記構成回路が、構成制御ラインに結合される、請求項5に記載のコンピュータシステム。
- 前記構成回路が、前記プロセッサの前記制御バスと前記メモリデバイスの前記制御バスとの間に挿入される制御構成回路を備える、請求項1に記載のコンピュータシステム。
- 前記制御構成回路が、構成制御ラインに結合される、請求項7に記載のコンピュータシステム。
- 前記メモリデバイスが一つより多いメモリダイを備え、該メモリダイの少なくとも一つに前記プロセッサを選択的に結合させるために、前記構成回路が、該プロセッサと該一つより多いメモリダイとの間に挿入される、請求項1に記載のコンピュータシステム。
- 前記メモリデバイスがDRAMメモリデバイスを備える、請求項1に記載の今コンピュータシステム。
- 前記メモリデバイスがSRAMメモリデバイスを備える、請求項1に記載のコンピュータシステム。
- 前記メモリデバイスが非揮発性メモリデバイスを備える、請求項1に記載のコンピュータシステム。
- 前記メモリデバイスがフラッシュメモリデバイスを備える、請求項1に記載のコンピュータシステム。
- 複数の個々のアドレス可能なメモリ位置を有するメモリセルアレイであって、該メモリセルアレイが、外部デバイスの一つ以上の信号バスに結合可能である、メモリセルアレイと、
該一つ以上のバスの部分を該メモリセルアレイに選択的に結合させるために、該メモリセルアレイと該外部デバイスの該一つ以上の信号バスとの間に挿入される構成回路と
を備える、メモリデバイス。 - 前記構成回路が、少なくとも一つの双安定リレーデバイスを備える、請求項14に記載のメモリデバイス。
- 前記一つ以上のバスの部分を前記メモリセルアレイに選択的に結合させるために、前記構成回路が、一つ以上のマイクロエレクトロメカニカル・システム(MEMS)リレーを備える、請求項14に記載のメモリデバイス。
- 前記一つ以上のバスが複数の別個の信号ラインを備え、さらに、前記MEMSリレーが、該信号ラインを前記メモリセルアレイに選択的に結合させる、請求項16に記載のメモリデバイス。
- 選択されたメモリアドレス位置を、前記外部デバイスの対応するバスから前記メモリセルアレイへ転送するための、該メモリセルアレイに結合されたアドレスバスと、
データを、前記外部デバイスの対応するバスから、該メモリセルアレイにおける該選択されたメモリアドレス位置へ転送するための、該メモリセルアレイに結合されたデータバスと、
該アドレスバスにおける一つ以上の信号ラインを該メモリセルアレイに選択的に結合させる、該アドレスバスに結合されたアドレス構成回路と、
該データバスにおける一つ以上の信号ラインを該メモリセルアレイに選択的に結合させる、該該データバスに結合されたデータ構成回路と
をさらに備える、請求項14に記載のメモリデバイス。 - 前記アドレスバスがさらにアドレスデコーダを備え、前記データバスがさらに読み出し/書き込みデコーダを備える、請求項18に記載のメモリデバイス。
- 選択された制御信号を、前記外部デバイスの対応するバスから前記メモリセルアレイへ転送するための、該メモリセルアレイに結合された制御バスと、
該制御バスにおける一つ以上の信号ラインを該メモリセルアレイに選択的に結合させる、該制御バスに結合された制御構成回路と
をさらに備える、請求項18に記載のメモリデバイス。 - 前記制御バスがさらにコマンドデコーダを備える、請求項20に記載のメモリデバイス。
- 選択的に構成可能であるメモリデバイスであって、該メモリデバイスは、
第1のメモリ容量を有する第1のメモリダイと、
第2のメモリ容量を有する第2のメモリダイと、
第3のメモリ容量を有するメモリデバイスを選択的に得るために、該第1のメモリダイと該第2のメモリダイのいずれかまたは両方を、外部回路に結合させるように動作可能である、構成回路と
を備える、選択的に構成可能であるメモリデバイス。 - 前記第1のメモリ容量が前記第2のメモリ容量とほぼ等しく、前記第3のメモリ容量が該第1のメモリ容量と該第2のメモリ容量との合計とほぼ等しい、請求項22に記載の選択的に構成可能であるメモリデバイス。
- 前記第3のメモリ容量が、前記第1のメモリ容量および前記第2のメモリ容量のうちの一つとほぼ等しい、請求項22に記載の選択的に構成可能であるメモリデバイス。
- 前記構成回路が、外部回路からの信号を前記メモリデバイスに結合させるために、複数の信号ピンにさらに結合させる、請求項22に記載の選択的に構成可能であるメモリデバイス。
- 前記構成回路が、少なくとも一つの双安定リレーデバイスを含む、請求項22に記載の選択的に構成可能であるメモリデバイス。
- 前記構成回路が、前記第1のメモリダイと前記第2のメモリダイとのいずれかまたは両方を、外部回路に結合させるように動作可能である、一つ以上のマイクロエレクトロメカニカル・システム(MEMS)リレーを備える、請求項22に記載の選択的に構成可能であるメモリデバイス。
- 第4のメモリ容量を有する第3のメモリダイをさらに備える、請求項22に記載の選択的に構成可能であるメモリデバイス。
- メモリセルアレイを有するメモリデバイスを試験する方法であって、該方法は、
該デバイスの動作可能性を決定するために、該メモリデバイスに第1の試験手順を受けさせることであって、該メモリデバイスが第1の構成を有する、ことと、
デバイスパッケージ内において、該メモリデバイスをパッケージすることと、
該第1の構成とは異なる第2の構成を有する該メモリデバイスを構成することと、
該メモリデバイスを第2の構成に構成した後、該メモリデバイスの動作可能性を確証するために、該パッケージされたデバイスに第2の試験手順を受けさせることと
を包含する、メモリセルアレイを有するメモリデバイスを試験する方法。 - 前記第1および前記第2の試験手順が、前記メモリデバイスの前記メモリセルアレイを試験する、請求項29に記載の方法。
- 前記第1および前記第2の試験手順が、ワイド試験手順である、請求項29に記載の方法。
- 前記メモリデバイスをパッケージすることが、前記メモリデバイスを、パッケージに結合された複数のピンに接続することをさらに包含する、請求項29に記載の方法。
- 前記メモリデバイスが前記メモリアレイに結合される構成回路を含み、
該メモリセルアレイを構成することが、前記第1のメモリ構成から前記第2のメモリ構成へ該メモリデバイスを変換するために、構成信号を該構成回路に適用することをさらに包含する、請求項32に記載の方法。 - 構成信号を前記構成回路に適用することが、該構成回路内にて少なくとも一つの双安定リレーデバイスにおける状態を決定することをさらに包含する、請求項33に記載の方法。
- 構成信号を前記構成回路に適用することが、該構成回路内にて少なくとも一つのマイクロエレクトロメカニカル・システム(MEMS)リレーにおける位置を変更することをさらに包含する、請求項33に記載の方法。
- 前記第2の試験手順の後、所望されるメモリ構成を確立することをさらに包含する、請求項29に記載の方法。
- 前記メモリデバイスが第1のメモリ容量を含み、
該メモリデバイスに第1の試験手順を受けさせることが、前記メモリセルアレイの動作可能性を決定し、該メモリセルアレイが部分的に動作可能である場合に、該第1のメモリ容量よりも少ない第2のメモリ容量を有するように該メモリデバイスを再構成することをさらに包含する、請求項29に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/666,454 US7177170B2 (en) | 2003-09-17 | 2003-09-17 | Apparatus and method for selectively configuring a memory device using a bi-stable relay |
PCT/US2004/027918 WO2005034176A2 (en) | 2003-09-17 | 2004-08-26 | Apparatus and method for selectively configuring a memory device using a bi-stable relay |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007511020A true JP2007511020A (ja) | 2007-04-26 |
Family
ID=34274714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006526912A Pending JP2007511020A (ja) | 2003-09-17 | 2004-08-26 | 双安定リレーを用いてメモリデバイスを選択的に構成するための装置および方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7177170B2 (ja) |
EP (1) | EP1668671A4 (ja) |
JP (1) | JP2007511020A (ja) |
KR (1) | KR101072794B1 (ja) |
CN (1) | CN101015019A (ja) |
WO (1) | WO2005034176A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013134801A (ja) * | 2011-12-27 | 2013-07-08 | Fluiditech Ip Ltd | フラッシュメモリの検査方法 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8775112B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for increasing die yield |
US8775997B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for testing and configuring semiconductor functional circuits |
US8732644B1 (en) | 2003-09-15 | 2014-05-20 | Nvidia Corporation | Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits |
US8711161B1 (en) | 2003-12-18 | 2014-04-29 | Nvidia Corporation | Functional component compensation reconfiguration system and method |
US8723231B1 (en) * | 2004-09-15 | 2014-05-13 | Nvidia Corporation | Semiconductor die micro electro-mechanical switch management system and method |
US8711156B1 (en) | 2004-09-30 | 2014-04-29 | Nvidia Corporation | Method and system for remapping processing elements in a pipeline of a graphics processing unit |
US8021193B1 (en) | 2005-04-25 | 2011-09-20 | Nvidia Corporation | Controlled impedance display adapter |
US7793029B1 (en) | 2005-05-17 | 2010-09-07 | Nvidia Corporation | Translation device apparatus for configuring printed circuit board connectors |
US7307863B2 (en) | 2005-08-02 | 2007-12-11 | Inphi Corporation | Programmable strength output buffer for RDIMM address register |
US9092170B1 (en) | 2005-10-18 | 2015-07-28 | Nvidia Corporation | Method and system for implementing fragment operation processing across a graphics bus interconnect |
US8412872B1 (en) | 2005-12-12 | 2013-04-02 | Nvidia Corporation | Configurable GPU and method for graphics processing using a configurable GPU |
US8417838B2 (en) | 2005-12-12 | 2013-04-09 | Nvidia Corporation | System and method for configurable digital communication |
EP2487794A3 (en) | 2006-08-22 | 2013-02-13 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US8122202B2 (en) | 2007-02-16 | 2012-02-21 | Peter Gillingham | Reduced pin count interface |
US8724483B2 (en) | 2007-10-22 | 2014-05-13 | Nvidia Corporation | Loopback configuration for bi-directional interfaces |
US7957173B2 (en) * | 2008-10-14 | 2011-06-07 | Mosaid Technologies Incorporated | Composite memory having a bridging device for connecting discrete memory devices to a system |
US8134852B2 (en) * | 2008-10-14 | 2012-03-13 | Mosaid Technologies Incorporated | Bridge device architecture for connecting discrete memory devices to a system |
US8549209B2 (en) * | 2008-11-04 | 2013-10-01 | Mosaid Technologies Incorporated | Bridging device having a configurable virtual page size |
US20100115172A1 (en) * | 2008-11-04 | 2010-05-06 | Mosaid Technologies Incorporated | Bridge device having a virtual page buffer |
CN101859548B (zh) * | 2009-04-07 | 2012-08-29 | 瑞鼎科技股份有限公司 | 时序控制器及其操作方法 |
US8521980B2 (en) * | 2009-07-16 | 2013-08-27 | Mosaid Technologies Incorporated | Simultaneous read and write data transfer |
US8966208B2 (en) * | 2010-02-25 | 2015-02-24 | Conversant Ip Management Inc. | Semiconductor memory device with plural memory die and controller die |
US9331869B2 (en) | 2010-03-04 | 2016-05-03 | Nvidia Corporation | Input/output request packet handling techniques by a device specific kernel mode driver |
US8625337B2 (en) * | 2010-05-06 | 2014-01-07 | Qualcomm Incorporated | Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements |
US8825967B2 (en) | 2011-12-08 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Independent write and read control in serially-connected devices |
US11003387B2 (en) * | 2017-11-28 | 2021-05-11 | Western Digital Technologies, Inc. | Combined data and control for multi-die flash |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0250400A (ja) * | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 半導体記憶装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3355725A (en) * | 1963-11-14 | 1967-11-28 | Ibm | Information storage matrix |
US3355752A (en) * | 1965-08-04 | 1967-12-05 | Nautchno Izsledovatelski I Pk | Tapping tool |
KR900003884A (ko) * | 1988-08-12 | 1990-03-27 | 미다 가쓰시게 | 대규모 반도체 집적회로 장치 |
US5217917A (en) * | 1990-03-20 | 1993-06-08 | Hitachi, Ltd. | Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor |
US5216637A (en) * | 1990-12-07 | 1993-06-01 | Trw Inc. | Hierarchical busing architecture for a very large semiconductor memory |
US5506499A (en) * | 1995-06-05 | 1996-04-09 | Neomagic Corp. | Multiple probing of an auxilary test pad which allows for reliable bonding to a primary bonding pad |
JP4587500B2 (ja) * | 1998-11-11 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法 |
US6535780B1 (en) * | 1999-11-10 | 2003-03-18 | Data I/O Corporation | High speed programmer system |
US6473361B1 (en) * | 2000-11-10 | 2002-10-29 | Xerox Corporation | Electromechanical memory cell |
US6586979B2 (en) * | 2001-03-23 | 2003-07-01 | Micron Technology, Inc. | Method for noise and power reduction for digital delay lines |
US6667873B2 (en) * | 2001-03-27 | 2003-12-23 | The United States Of America As Represented By The Secretary Of The Air Force | Adaptive manifold |
US6850107B2 (en) * | 2001-08-29 | 2005-02-01 | Micron Technology, Inc. | Variable delay circuit and method, and delay locked loop, memory device and computer system using same |
US7200024B2 (en) * | 2002-08-02 | 2007-04-03 | Micron Technology, Inc. | System and method for optically interconnecting memory devices |
-
2003
- 2003-09-17 US US10/666,454 patent/US7177170B2/en active Active
-
2004
- 2004-08-26 JP JP2006526912A patent/JP2007511020A/ja active Pending
- 2004-08-26 EP EP04782405A patent/EP1668671A4/en not_active Withdrawn
- 2004-08-26 WO PCT/US2004/027918 patent/WO2005034176A2/en active Search and Examination
- 2004-08-26 CN CNA2004800268359A patent/CN101015019A/zh active Pending
-
2006
- 2006-03-09 US US11/373,083 patent/US7701788B2/en active Active
- 2006-03-17 KR KR1020067005376A patent/KR101072794B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0250400A (ja) * | 1988-08-12 | 1990-02-20 | Hitachi Ltd | 半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013134801A (ja) * | 2011-12-27 | 2013-07-08 | Fluiditech Ip Ltd | フラッシュメモリの検査方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2005034176A3 (en) | 2007-01-18 |
KR20060076778A (ko) | 2006-07-04 |
US20060155884A1 (en) | 2006-07-13 |
KR101072794B1 (ko) | 2011-10-14 |
US20050060601A1 (en) | 2005-03-17 |
EP1668671A2 (en) | 2006-06-14 |
EP1668671A4 (en) | 2007-09-19 |
CN101015019A (zh) | 2007-08-08 |
US7177170B2 (en) | 2007-02-13 |
US7701788B2 (en) | 2010-04-20 |
WO2005034176A2 (en) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101072794B1 (ko) | 쌍안정 릴레이를 사용하는 메모리 디바이스를 선택적으로 구성하기 위한 디바이스 및 방법 | |
JP4204685B2 (ja) | 同期型半導体記憶装置 | |
JP4027805B2 (ja) | 試験および修復のための、回路および方法 | |
US6091649A (en) | Integrated circuit memory devices having built-in self test based redundancy and methods of operation thereof | |
US6118711A (en) | Apparatus for testing redundant elements in a packaged semiconductor memory device | |
US8730744B2 (en) | Semiconductor memory with redundant word lines, system, and method of manufacturing semiconductor memory | |
KR102076584B1 (ko) | 메모리 셀을 리페어 하는 방법과 장치 및 이를 포함하는 메모리 시스템 | |
JP3924539B2 (ja) | データストアをテストするテスト方法 | |
JP2013182659A (ja) | メモリ装置、テスト装置及びこれらの動作方法並びにメモリシステム及び伝送動作方法 | |
JP2004158098A (ja) | システム・イン・パッケージ型半導体装置 | |
JPH0676598A (ja) | 半導体記憶装置 | |
US7107501B2 (en) | Test device, test system and method for testing a memory circuit | |
JP2003123500A (ja) | 半導体装置 | |
US8127069B2 (en) | Memory device including self-ID information | |
US7668028B2 (en) | Dual in-line memory module, memory test system, and method for operating the dual in-line memory module | |
CN101405817B (zh) | 半导体存储器 | |
JP2013232270A (ja) | 半導体装置及びそのテスト方法 | |
CN113362883B (zh) | 可配置软封装后修复(sppr)方案 | |
JP2006179124A (ja) | 半導体記憶装置 | |
US6452845B1 (en) | Apparatus for testing redundant elements in a packaged semiconductor memory device | |
JP3898390B2 (ja) | 半導体記憶装置 | |
KR20080001604A (ko) | 테스트용 듀얼 인 라인 메모리 모듈 및 그 테스트시스템 | |
US20060098513A1 (en) | Determining operation mode for semiconductor memory device | |
JP2009070456A (ja) | 半導体記憶装置 | |
JP2003016798A (ja) | メモリテスト方法および多層メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070410 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070628 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100629 |