JP2013125934A - トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】ホットキャリアの発生が抑制されたトランジスタ及びその製造方法を提供すること。
【解決手段】本発明の一態様に係るトランジスタは、ソース領域１１２と、ドレイン領域１１３と、ソース領域１１２とドレイン領域１１３との間において、チャネル長方向に延設されるとともに、チャネル幅方向に並設された複数のトレンチＴ１１〜Ｔ１３と、ソース領域１１２とドレイン領域１１３との間において、複数のトレンチＴ１１〜Ｔ１３を覆うように形成されたゲート電極１２２と、を備える。複数のトレンチに含まれる第１のトレンチＴ１２が、チャネル幅方向に折れ曲がった角部を有する。
【選択図】図１Ａ

Description

本発明は、トランジスタ及びその製造方法に関する。

トランジスタの小型化が進展する中、例えば特許文献１、２には、ゲート長方向に延設された複数のトレンチ上にゲート電極を形成することにより、実質的なゲート幅（チャネル幅）を大きくしたトランジスタが開示されている。

本発明者らは、特許文献２に開示されているように、このようなトランジスタのトレンチのドレイン側端部において、ホットキャリアが発生し易くなっていることを見出した。そして、トレンチの深さと、ソース領域及びドレイン領域の深さと、の関係を調節することにより、ホットキャリアの発生を抑制することに成功した。

特開平４−１４４２８７号公報 特開２０１１−７１２３２号公報

ホットキャリアとは、トランジスタが導通状態にあるときの電流経路（ソース−ドレイン間）において、電流を構成するキャリア（電子又は正孔）のうち、過度に加速されたものをいう。このホットキャリアはエネルギーが高いため、電流経路近傍の絶縁膜中などに容易に飛び込んで固定化されてしまうことがある。すると、それら自身の電荷で周囲の電界が変調され、トランジスタの特性が変動し、想定どおりの回路動作が保証できなくなるという問題が生ずる。よって、ホットキャリアの発生を抑制することは、トランジスタ構造設計における重要な項目となっている。つまり、さらに効果的にホットキャリアの発生を抑制するトランジスタ構造が希求されている。

本発明の一態様であるトランジスタは、
ソース領域と、
ドレイン領域と、
前記ソース領域と前記ドレイン領域との間において、チャネル長方向に延設されるとともに、チャネル幅方向に並設された複数のトレンチと、
前記ソース領域と前記ドレイン領域との間において、前記複数のトレンチを覆うように形成されたゲート電極と、を備え、
前記複数のトレンチに含まれる第１のトレンチが、前記チャネル幅方向に折れ曲がった角部を有するものである。

本発明の一態様であるトランジスタの製造方法は、
半導体層上において、複数のトレンチをチャネル長方向に延設するとともに、チャネル幅方向に並設し、
前記複数のトレンチを覆うようにゲート電極を形成し、
前記半導体層上において、ソース領域と、ドレイン領域とを前記ゲート電極を介して、対向させて形成し、
前記複数のトレンチを形成する際、
前記複数のトレンチに含まれる第１のトレンチに、前記チャネル幅方向に折れ曲がった角部を形成するものである。

本発明では、ゲート電極に覆われる複数のトレンチのうち少なくとも１つは、チャネル幅方向に折れ曲がった角部を有する。当該角部によりキャリアの流れも曲げられるため、キャリアの加速が緩和され、効果的にホットキャリアの発生を抑制することができる。

本発明によれば、ホットキャリアの発生が抑制されたトランジスタ及びその製造方法を提供することができる。

実施の形態１に係るトランジスタ１００の構成を示す平面図である。 トレンチＴ１１〜Ｔ１３のみの配置を示した平面図である。 図１ＡのＩＩａ−ＩＩａ断面図である。 図１ＡのＩＩｂ−ＩＩｂ断面図である。 図１ＡのＩＩｃ−ＩＩｃ断面図である。 図１ＡのＩＩｄ−ＩＩｄ断面図である。 実施の形態１の比較例に係るトランジスタ１０の構成を示す平面図である。 図３のＩＶａ−ＩＶａ断面図である。 図３のＩＶｂ−ＩＶｂ断面図である。 図３のＩＶｃ−ＩＶｃ断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図である。 実施の形態２に係るトランジスタ２００の構成を示す平面図である。 トレンチＴ２１〜Ｔ２３のみの配置を示した平面図である。 図６ＡのＶＩＩａ−ＶＩＩａ断面図である。 図６ＡのＶＩＩｂ−ＶＩＩｂ断面図である。 図６ＡのＶＩＩｃ−ＶＩＩｃ断面図である。 図６ＡのＶＩＩｄ−ＶＩＩｄ断面図である。 実施の形態３に係るトランジスタ３００の構成を示す平面図である。 トレンチＴ３１〜Ｔ３４のみの配置を示した平面図である。 図８ＡのＩＸａ−ＩＸａ断面図である。 図８ＡのＩＸｂ−ＩＸｂ断面図である。 図８ＡのＩＸｃ−ＩＸｃ断面図である。 図８ＡのＩＸｄ−ＩＸｄ断面図である。 実施の形態４に係るトランジスタ４００の構成を示す平面図である。 トレンチＴ４１〜Ｔ４３のみの配置を示した平面図である。 図１０ＡのＸＩａ−ＸＩａ断面図である。 図１０ＡのＸＩｂ−ＸＩｂ断面図である。 図１０ＡのＸＩｃ−ＸＩｃ断面図である。 実施の形態５に係るトランジスタ５００の構成を示す平面図である。 図１２のＸＩＩＩａ−ＸＩＩＩａ断面図である。 図１２のＸＩＩＩｂ−ＸＩＩＩｂ断面図である。 図１２のＸＩＩＩｃ−ＸＩＩＩｃ断面図である。 図１２のＸＩＩＩｄ−ＸＩＩＩｄ断面図である。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。

（実施の形態１）
まず、図１Ａ、図１Ｂ、図２Ａ〜２Ｄを参照して、実施の形態１に係るトランジスタについて説明する。図１Ａは、実施の形態１に係るトランジスタ１００の構成を示す平面図である。図１Ｂは、トレンチＴ１１〜Ｔ１３のみの配置を示した平面図である。図２Ａは、図１ＡのＩＩａ−ＩＩａ断面図である。図２Ｂは、図１ＡのＩＩｂ−ＩＩｂ断面図である。図２Ｃは、図１ＡのＩＩｃ−ＩＩｃ断面図である。図２Ｄは、図１ＡのＩＩｄ−ＩＩｄ断面図である。

図１Ａに示すように、実施の形態１に係るトランジスタ１００は、ウェル１０４、第１のオフセット領域１０６、第２のオフセット領域１０７、素子分離層１１０、ソース領域１１２、ドレイン領域１１３、ゲート電極１２２、ソースコンタクト１５０、ドレインコンタクト１５１、ゲートコンタクト１５４を備えている。
また、図２Ａに示すように、実施の形態１に係るトランジスタ１００は、さらに、半導体基板１０２、チャネル領域１０８、シリサイド層１１４、１２６、ゲート絶縁膜１２０、サイドウォール１２４、層間絶縁膜１４０を備えている。

つまり、図１Ａは、ウェル１０４、第１のオフセット領域１０６、第２のオフセット領域１０７、素子分離層１１０、ソース領域１１２、ドレイン領域１１３、ゲート電極１２２、ソースコンタクト１５０、ドレインコンタクト１５１、ゲートコンタクト１５４の平面的な位置関係を示している。従って、図１Ａでは、半導体基板１０２、チャネル領域１０８、シリサイド層１１４、１２６、ゲート絶縁膜１２０、サイドウォール１２４、層間絶縁膜１４０は省略されている。なお、図１Ａにおいて破線１１０で示された領域は、素子分離層１１０の内縁（内側の境界線）を示している。すなわち、破線１１０で囲まれた領域の外側に素子分離層１１０が形成されており、内側には素子分離層１１０が形成されていない。この破線１１０で囲まれた領域内に、第１のオフセット領域１０６、第２のオフセット領域１０７、ソース領域１１２、ドレイン領域１１３が形成される。ここで、分かり易くするため、実際にはソース領域１１２及びドレイン領域１１３の境界線と重なる素子分離層１１０の内縁を若干ずらして図示している。

トランジスタ１００は、ＰチャネルトランジスタでもＮチャネルトランジスタでもよいが、以下の説明ではＮチャネルトランジスタを例にして説明する。
まず、図２Ａを参照して、各構成要素について順に説明する。
半導体基板１０２は、例えばシリコン（Ｓｉ）からなるＮ型半導体基板である。なお、半導体基板１０２は、例えば炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などの化合物半導体から構成されてもよい。

素子分離層１１０は、例えばＳＴＩ（Shallow Trench Isolation）法により、半導体基板１０２上に形成された絶縁層である。素子分離層１１０の膜厚は、例えば３００ｎｍ〜１０００ｎｍ（１μｍ）程度とすることができる。
ウェル１０４は、半導体基板１０２上において素子分離層１１０に囲まれた領域（素子形成領域）に形成されたＰ型半導体領域である。ここで、Ｐ型不純物濃度は、１×１０^１５〜１×１０^１８ａｔｏｍｓ／ｃｍ^３程度とすることができる。

第１のオフセット領域１０６は、ウェル１０４上のソース領域１１２側に形成された低濃度Ｎ型半導体領域である。具体的には、第１のオフセット領域１０６は、ソース領域１１２側（図２Ａ左側）の素子分離層１１０からゲート電極１２２が形成される領域に張り出すように形成されている。ここで、第１のオフセット領域１０６のＮ型不純物濃度は、１×１０^１５〜１×１０^１８ａｔｏｍｓ／ｃｍ^３程度とすることができる。なお、低濃度とは、ソース領域１１２よりもＮ型不純物濃度が低濃度であることを意味する。

第２のオフセット領域１０７は、ウェル１０４上のドレイン領域１１３側に形成された低濃度Ｎ型半導体領域である。具体的には、ドレイン領域１１３側（図２Ａ右側）の素子分離層１１０からゲート電極１２２が形成される領域に張り出すように形成されている。ここで、第２のオフセット領域１０７のＮ型不純物濃度も、第１のオフセット領域１０６と同様に、１×１０^１５〜１×１０^１８ａｔｏｍｓ／ｃｍ^３程度とすることができる。なお、低濃度とは、ドレイン領域１１３よりもＮ型不純物濃度が低濃度であることを意味する。

図２Ａ〜２Ｄに示すように、チャネル領域１０８は、ゲート電圧が印加されることにより、第１のオフセット領域１０６と第２のオフセット領域１０７との間であって、ゲート電極１２２下のウェル１０４に形成される。

ソース領域１１２は、第１のオフセット領域１０６上において、素子分離層１１０とゲート電極１２２との間に形成された高濃度Ｎ型半導体領域である。ここで、ソース領域１１２の深さは、例えば１００ｎｍ〜２００ｎｍ程度とすることができる。また、ソース領域１１２のＮ型不純物濃度は、１×１０^２０〜１×１０^２２ａｔｏｍｓ／ｃｍ^３程度とすることができる。なお、高濃度とは、第１のオフセット領域１０６よりもＮ型不純物濃度が高濃度であることを意味する。

ドレイン領域１１３は、第２のオフセット領域１０７上において、素子分離層１１０とゲート電極１２２との間に形成された高濃度Ｎ型半導体領域である。ここで、ドレイン領域１１３の深さは、ソース領域１１２と同様に、例えば１００ｎｍ〜２００ｎｍ程度とすることができる。また、ドレイン領域１１３のＮ型不純物濃度は、ソース領域１１２と同様に、１×１０^２０〜１×１０^２２ａｔｏｍｓ／ｃｍ^３程度とすることができる。なお、高濃度とは、第２のオフセット領域１０７よりもＮ型不純物濃度が高濃度であることを意味する。

シリサイド層１１４は、ソース領域１１２及びドレイン領域１１３の表面に形成された金属シリサイド層である。また、シリサイド層１２６は、ゲート電極１２２の表面に形成された金属シリサイド層である。シリサイド層１１４、１２６は、例えば、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などのシリサイド層である。

ゲート電極１２２は、図２Ａに示すように、半導体基板１０２の表面上（第１のオフセット領域１０６、第２のオフセット領域１０７及びウェル１０４）に、ゲート絶縁膜１２０を介して形成されている。また、ゲート電極１２２は、図１Ａに示すように、ソース領域１１２とドレイン領域１１３との間に形成されている。ゲート電極１２２は、例えば多結晶シリコンからなる。

ここで、半導体基板１０２の表面上（第１のオフセット領域１０６、第２のオフセット領域１０７及びウェル１０４）には、図１Ａに示すように、３つのトレンチＴ１１〜Ｔ１３が形成されている。ゲート電極１２２は、図２Ａ〜２Ｄに示すように、トレンチＴ１１〜Ｔ１３を覆い、埋め込むように形成されている。トレンチＴ１１〜Ｔ１３の深さは、例えば５００ｎｍ〜２０００ｎｍ（２μｍ）程度とすることができる。このようなトレンチＴ１１〜Ｔ１３上にゲート電極１２２を形成することにより、素子サイズを大きくすることなく、実質的なゲート幅（チャネル幅）を大きくすることができる。

サイドウォール１２４は、ゲート電極１２２において第１のオフセット領域１０６、半導体基板１０２（第２のオフセット領域１０７及びウェル１０４）から突出した部分の側面に形成されている。
層間絶縁膜１４０は、半導体基板１０２（素子分離層１１０、シリサイド層１１４、１２６、サイドウォール１２４）を覆うように形成されている。
ソースコンタクト１５０、ドレインコンタクト１５１、ゲートコンタクト１５４は、層間絶縁膜１４０に形成されたコンタクトホールに形成されている。ソースコンタクト１５０はソース領域１１２上のシリサイド層１１４に、ドレインコンタクト１５１はドレイン領域１１３上のシリサイド層１１４に、ゲートコンタクト１５４はゲート電極１２２上のシリサイド層１２６に、それぞれ接触するように形成されている。

次に、図１Ａを参照して、ウェル１０４、第１のオフセット領域１０６、第２のオフセット領域１０７、ソース領域１１２、ドレイン領域１１３、ゲート電極１２２、ソースコンタクト１５０、ドレインコンタクト１５１、ゲートコンタクト１５４の平面的な位置関係について説明する。

図１Ａに示すように、ウェル１０４の形成領域は矩形を構成している（つまり矩形状である）。ここで、ソース領域１１２は、当該矩形の第１の辺の内側に沿って延設されている。また、ドレイン領域１１３は、前記第１の辺に対向する第２の辺の内側に沿って延設されている。すなわち、ソース領域１１２とドレイン領域１１３とは、矩形状のウェル１０４の形成領域の内部において、ゲート電極１２２を介して対向配置されている。

５個のソースコンタクト１５０は、ソース領域１１２の長手方向に略等間隔に配置されている。また、５個のドレインコンタクト１５１は、ドレイン領域１１３の長手方向に略等間隔に配置されている。当然のことながら、ソースコンタクト１５０及びドレインコンタクト１５１の個数、配置間隔などは適宜決定される。

ゲート電極１２２は、ウェル１０４の形成領域の内部において、ソース領域１１２とドレイン領域１１３との間に形成されている。また、ゲート電極１２２は、ソース領域１１２とドレイン領域１１３と略接触するように形成されている。
３つのゲートコンタクト１５４は、矩形を構成するゲート電極１２２の形成領域の１辺に沿って、略等間隔に配置されている。当然のことながら、ゲートコンタクト１５４の個数、配置間隔などは適宜決定される。

第１のオフセット領域１０６は、ソース領域１１２と略等しい長さで延設されている。また、ソース領域１１２よりもゲート電極１２２側に張り出すように幅広に形成されている。換言すると、第１のオフセット領域１０６は、ソース領域１１２を含み、かつ、ソース領域１１２からゲート電極１２２側に張り出すように形成されている。

第２のオフセット領域１０７は、ドレイン領域１１３と略等しい長さで延設されている。また、ドレイン領域１１３よりもゲート電極１２２側に張り出すように幅広に形成されている。換言すると、第２のオフセット領域１０７は、ドレイン領域１１３を含み、かつ、ドレイン領域１１３からゲート電極１２２側に張り出すように形成されている。

ここで、ゲート電極１２２下の半導体基板１０２の表面上には、３つのトレンチＴ１１〜Ｔ１３が形成されている。図１Ｂには、３つのトレンチＴ１１〜Ｔ１３の平面的な位置関係が示されている。図１Ｂに示すように、トレンチＴ１１、Ｔ１３は、ソース領域１１２からドレイン領域１１３へ向かって（つまり、チャネル長方向に）、直線状に延設されている。他方、トレンチＴ１１とトレンチＴ１３との間に形成されたトレンチＴ１２は、トレンチＴ１１、Ｔ１３と同様にチャネル長方向に直線状に延設された第１の直線部分Ｔ１２１を有するとともに、第１の直線部分Ｔ１２１のドレイン領域１１３側の端部からチャネル幅方向の両側に延設された第２の直線部分Ｔ１２２を有する。つまり、トレンチＴ１２はＴ字形状を有している。

このように、実施の形態１に係るトランジスタ１００では、チャネル長方向に延設された複数のトレンチＴ１１〜Ｔ１３の１つであるトレンチＴ１２が、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域１１２からドレイン領域１１３へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域１１３側端部におけるホットキャリアの発生を抑制することができる。ここで、本実施の形態では、角部がドレイン領域１１３側の端部に形成されている。この角部は、少なくとも、ソース領域１１２とドレイン領域１１３との中央よりもドレイン領域１１３側に形成されていることが好ましい。これにより、効果的にキャリアの加速を緩和することができる。

次に、図２Ａ〜２Ｄを参照してトレンチＴ１１〜Ｔ１３の断面形状について説明する。図２Ａに示すように、図１ＡのＩＩａ−ＩＩａ断面では、トレンチＴ１２がソース領域１１２近傍からドレイン領域１１３の近傍まで延設されている。図２Ｂに示すように、図１ＡのＩＩｂ−ＩＩｂ断面では、トレンチＴ１２がドレイン領域１１３の近傍のみに形成されている。図２Ｃに示すように、図１ＡのＩＩｃ−ＩＩｃ断面では、３つのトレンチＴ１１〜Ｔ１３がチャネル幅方向に略等間隔に配置されている。図２Ｄに示すように、図１ＡのＩＩｄ−ＩＩｄ断面では、トレンチＴ１２がチャネル幅方向に延設されている。

次に、図３、図４Ａ〜４Ｄを参照して、実施の形態１の比較例に係るトランジスタについて説明する。図３は、実施の形態１の比較例に係るトランジスタ１０の構成を示す平面図である。図４Ａは、図３のＩＶａ−ＩＶａ断面図である。図４Ｂは、図３のＩＶｂ−ＩＶｂ断面図である。図４Ｃは、図３のＩＶｃ−ＩＶｃ断面図である。

図３に示すように、実施の形態１の比較例に係るトランジスタ１０では、３つのトレンチＴ１〜Ｔ３のいずれもが、チャネル長方向に直線状に延設されている。つまり、トレンチＴ１〜Ｔ３のいずれも、チャネル幅方向に折れ曲がった角部を有していない。そのため、ソース領域１１２からドレイン領域１１３へ向かって流れるキャリアの加速が緩和されず、図４Ａにおいて破線円で示したトレンチＴ２のドレイン領域１１３側端部においてホットキャリアが発生してしまう。なお、トレンチＴ１、Ｔ３についても同様である。発明者は、この現象をコンピュータシミュレーションにより確認した。図３におけるその他の構成は図１Ａと同様である。

ここで、図４Ａ〜４Ｃを参照してトレンチＴ１１〜Ｔ１３の断面形状について説明する。図４Ａに示すように、図３のＩＶａ−ＩＶａ断面では、トレンチＴ２がソース領域１１２近傍からドレイン領域１１３の近傍まで延設されている。図４Ａは図２Ａと同様であるが、破線円で示したトレンチＴ２のドレイン領域１１３側端部においてホットキャリアが発生しやすい点が異なる。図４Ｂに示すように、図３のＩＶｂ−ＩＶｂ断面では、図２Ｂと異なり、トレンチは形成されていない。図４Ｃに示すように、図３のＩＶｃ−ＩＶｃ断面では、３つのトレンチＴ１１〜Ｔ１３がチャネル幅方向に略等間隔に配置されている。図４Ｃは図２Ｃと同様である。

次に、図５Ａ〜５Ｌを参照して、実施の形態１に係るトランジスタ１００の製造方法について説明する。図５Ａ〜５Ｌは、実施の形態１に係るトランジスタ１００の製造方法を説明するための断面図であって、図１ＡのＩＩａ−ＩＩａ断面図に相当する。なお、図５Ｌは図２Ａと同一の図面である。

まず、図５Ａに示すように、半導体基板１０２の表面上の所定位置に、素子分離層１１０を形成する。
次に、図５Ｂに示すように、半導体基板１０２上に、第１のオフセット領域１０６及び第２のオフセット領域１０７の形成領域が開口したレジスト膜１５７を形成する。このレジスト膜１５７をマスクとして、半導体基板１０２上の全面に、例えばリン（Ｐ）等のＮ型不純物をイオン注入して第１のオフセット領域１０６及び第２のオフセット領域１０７を形成する。その後、レジスト膜１５７を除去する。具体的には、例えばリンを３０ｋｅＶ、２×１０^１２ａｔｏｍｓ／ｃｍ^２で注入する。

次に、図５Ｃに示すように、熱処理により第１のオフセット領域１０６及び第２のオフセット領域１０７のＮ型不純物を拡散させる。例えば、上記のリン注入条件に適合した熱処理条件は、１１００℃、１時間である。上記のレジスト膜１５７の開口の形状及びイオン注入の条件は、不純物の拡散量を考慮して設定することができる。

次に、図示していないが、半導体基板１０２上にウェル１０４を形成する領域が開口したレジスト膜を形成する。そして、当該レジスト膜をマスクとして半導体基板１０２上の全面に、例えばボロン（Ｂ）等のＰ型不純物をイオン注入してウェル１０４を形成する。この後、レジスト膜を除去する。具体的には、ボロンを１．５ＭｅＶ、１×１０^１３ａｔｏｍｓ／ｃｍ^２で注入する。また、上記第１及び第２のオフセット領域１０６、１０７における不純物拡散のための熱処理を、このウェル１０４形成のためのボロン注入後に行うことによって、ウェル１０４をより深くすることもできる。

次に、図５Ｄに示すように、半導体基板１０２の表面上に、例えば熱酸化膜からなる絶縁膜１６０と、トレンチを形成するための開口が形成されたレジスト膜１７０とを形成した後、レジスト膜１７０をマスクとして絶縁膜１６０をエッチング除去して半導体基板１０２の表面を露出させる。なお、絶縁膜１６０は、ＣＶＤ（化学的気相成長）法を利用した酸化膜や窒化膜、又はその組み合わせでもよい。

次に、図５Ｅに示すように、レジスト膜１７０をマスクとして半導体基板１０２（第１のオフセット領域１０６、第２のオフセット領域１０７、ウェル１０４）をプラズマエッチングして半導体基板１０２にトレンチＴ１１〜Ｔ１３（トレンチＴ１２のみ図示）を形成する。この後、レジスト膜１７０を除去する。なお、レジスト膜１７０をマスクとして開口内の絶縁膜１６０を除去した後、レジスト膜１７０を除去し、絶縁膜１６０をマスクとしてトレンチＴ１１〜Ｔ１３を形成してもよい。

次に、図５Ｆに示すように、絶縁膜１６０を希釈フッ酸等で除去した後、半導体基板１０２の表面を熱酸化して、トレンチＴ１１〜Ｔ１３（トレンチＴ１２のみ図示）及び半導体基板１０２（第１のオフセット領域１０６、第２のオフセット領域１０７、ウェル１０４）の表面にゲート絶縁膜１２０を形成する。例えば、９５０℃の水素と酸素の混合雰囲気中で３０ｎｍの酸化珪素（ＳｉＯ_２）を成長させることによって形成する。ここで、ゲート絶縁膜１２０は、ＣＶＤ法を利用した絶縁膜とすることもできる。

次に、図５Ｇに示すように、半導体基板１０２上の全面にゲート電極１２２となる導電膜（例えば多結晶シリコン又は高融点金属を含む材料と多結晶シリコンの積層構造でも良い）を形成する。
次に、図５Ｈに示すように、ゲート電極１２２及びゲート絶縁膜１２０を所望の形状にパターニングする。
次に、図５Ｉに示すように、ゲート電極１２２において半導体基板１０２（第２のオフセット領域１０７及びウェル１０４）から突出した部分の側面にサイドウォール１２４を形成する。サイドウォール１２４は、酸化膜又は窒化膜等の絶縁膜により構成することができる。例えば、ＣＶＤ法にて酸化珪素を１２０ｎｍ成長させた後、異方性ドライエッチング（ＲＩＥ法など）により平面部分の酸化珪素を全て除去し、ゲート電極１２２の側壁のみに酸化珪素を残すことにより、サイドウォール１２４を形成することができる。

次に、図５Ｊに示すように、ゲート電極１２２及びサイドウォール１２４をマスクとして、半導体基板１０２上の全面に砒素（Ａｓ）等のＮ型不純物をイオン注入してソース領域１１２及びドレイン領域１１３を形成する。例えば、砒素を１０ｋｅＶ、３×１０^１５ａｔｏｍｓ／ｃｍ^２にて注入し、続いて１０００℃、３０秒の高速昇温熱処理（ＲＴＡ：Rapid Thermal Annealing）法により砒素を電気的に活性化させ、ソース領域１１２及びドレイン領域１１３を形成することができる。

このように、ソース領域１１２及びドレイン領域１１３は、第１のオフセット領域１０６及び第２のオフセット領域１０７とは異なるイオン注入工程で製造される。これにより、第１のオフセット領域１０６及び第２のオフセット領域１０７を所望の形状に制御することができ、高耐圧のトランジスタを得ることができる。また、ソース領域１１２及びドレイン領域１１３は、トレンチＴ１１〜Ｔ１３にかからないように形成されているため、リーク電流が抑制できる。

次に、図５Ｋに示すように、ソース領域１１２及びドレイン領域１１３の表面にシリサイド層１１４を、ゲート電極１２２の表面にシリサイド層１２６を形成する。例えば、コバルト（Ｃｏ）をスパッタ法により１０ｎｍ堆積させ、５００℃、６０秒の熱処理によりシリコンとコバルトを反応させて低抵抗材料であるＣｏＳｉ_２とする。その後、未反応のコバルトを塩酸と過酸化水素の混合液中で除去することにより、シリサイド層１１４、１２６を形成することができる。
最後に、図５Ｌに示すように、ゲート電極１２２が形成された半導体基板１０２上に層間絶縁膜１４０を形成する。そして、層間絶縁膜１４０にシリサイド層１１４、１２６に至るコンタクトホールを形成した後、当該コンタクトホールを例えばタングステン（Ｗ）などの金属によって埋め込み、ソースコンタクト１５０、ドレインコンタクト１５１、ゲートコンタクト１５４（図２Ｃ参照）を形成する。これにより、実施の形態１に係るトランジスタ１００が得られる。なお、図示されていないが、一般的な半導体素子の製造工程と同様に、各コンタクトに接続されるように、Ａｌ電極が各々の電極の引き出し、接続のために構成され、パッシベーション、ボンディング部分の開孔を経て、ウエハープロセスが完了する。

以上に説明したように、実施の形態１に係るトランジスタ１００では、チャネル長方向に延設された複数のトレンチＴ１１〜Ｔ１３の１つであるトレンチＴ１２が、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域１１２からドレイン領域１１３へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域１１３側端部におけるホットキャリアの発生を抑制することができる。

（実施の形態２）
次に、図６Ａ、６Ｂ、図７Ａ〜７Ｄを参照して、実施の形態２に係るトランジスタについて説明する。図６Ａは、実施の形態２に係るトランジスタ２００の構成を示す平面図である。図６Ｂは、トレンチＴ２１〜Ｔ２３のみの配置を示した平面図である。図７Ａは、図６ＡのＶＩＩａ−ＶＩＩａ断面図である。図７Ｂは、図６ＡのＶＩＩｂ−ＶＩＩｂ断面図である。図７Ｃは、図６ＡのＶＩＩｃ−ＶＩＩｃ断面図である。図７Ｄは、図６ＡのＶＩＩｄ−ＶＩＩｄ断面図である。

図６Ａに示すように、実施の形態２に係るトランジスタ２００では、３つのトレンチＴ２１〜Ｔ２３が形成されている。図６Ｂには、３つのトレンチＴ２１〜Ｔ２３の平面的な位置関係が示されている。図６Ｂに示すように、トレンチＴ２１、Ｔ２３は、実施の形態１に係るトランジスタ１００におけるトレンチＴ１１、Ｔ１３と同様に、チャネル長方向に直線状に延設されている。

他方、トレンチＴ２１とトレンチＴ２３との間に形成されたトレンチＴ２２は、実施の形態１に係るトランジスタ１００におけるトレンチＴ１２と同様に、チャネル長方向に直線状に延設された第１の直線部分Ｔ２２１と、第１の直線部分Ｔ２２１のドレイン領域１１３側の端部からチャネル幅方向の両側に延設された第２の直線部分Ｔ２２２を備えている。さらに、トレンチＴ２２は、第１の直線部分Ｔ２２１のソース領域１１２側の端部からチャネル幅方向の両側に延設された第３の直線部分Ｔ２２３を有する。つまり、トレンチＴ２２はＨ字形状を有している。ここで、図６Ｂに示すように、３つのトレンチＴ２１〜Ｔ２３の平面的な位置関係は、中心Ｏに対して点対象となっている。

次に、図７Ａ〜７Ｄを参照してトレンチＴ２１〜Ｔ２３の断面形状について説明する。図７Ａに示すように、図６ＡのＶＩＩａ−ＶＩＩａ断面では、トレンチＴ２２がソース領域１１２近傍からドレイン領域１１３の近傍まで延設されている。ここで、図７Ａは図２Ａと同様である。図７Ｂに示すように、図６ＡのＶＩＩｂ−ＶＩＩｂ断面では、トレンチＴ２２がソース領域１１２の近傍とドレイン領域１１３の近傍とに形成されている。図７Ｃに示すように、図６ＡのＶＩＩｃ−ＶＩＩｃ断面では、３つのトレンチＴ２１〜Ｔ２３がチャネル幅方向に略等間隔に配置されている。ここで、図７Ｃは図２Ｃと同様である。図７Ｄに示すように、図６ＡのＶＩＩｄ−ＶＩＩｄ断面では、トレンチＴ２２がチャネル幅方向に延設されている。ここで、図７Ｄは図２Ｄと同様である。

以上に説明したように、実施の形態２に係るトランジスタ２００では、チャネル長方向に延設された複数のトレンチＴ２１〜Ｔ２３の１つであるトレンチＴ２２が、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域１１２からドレイン領域１１３へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域１１３側端部におけるホットキャリアの発生を抑制することができる。

（実施の形態３）
次に、図８Ａ、８Ｂ、図９Ａ〜９Ｄを参照して、実施の形態３に係るトランジスタについて説明する。図８Ａは、実施の形態３に係るトランジスタ３００の構成を示す平面図である。図８Ｂは、トレンチＴ３１〜Ｔ３４のみの配置を示した平面図である。図９Ａは、図８ＡのＩＸａ−ＩＸａ断面図である。図９Ｂは、図８ＡのＩＸｂ−ＩＸｂ断面図である。図９Ｃは、図８ＡのＩＸｃ−ＩＸｃ断面図である。図９Ｄは、図８ＡのＩＸｄ−ＩＸｄ断面図である。

図８Ａに示すように、実施の形態３に係るトランジスタ３００では、４つのトレンチＴ３１〜Ｔ３４が形成されている。図８Ｂには、４つのトレンチＴ３１〜Ｔ３４の平面的な位置関係が示されている。図８Ｂに示すように、４つのトレンチＴ３１〜Ｔ３４は、それぞれチャネル長方向に直線状に延設された第１の直線部分Ｔ３１１、Ｔ３２１、Ｔ３３１、Ｔ３４１を備えている。第１の直線部分Ｔ３１１、Ｔ３２１、Ｔ３３１、Ｔ３４１は、チャネル幅方向に略等間隔に配置されている。

図８Ｂに示すように、トレンチＴ３１は、チャネル長方向に直線状に延設された第１の直線部分Ｔ３１１と、第１の直線部分Ｔ３１１のソース領域１１２側の端部からチャネル幅方向の片側に延設された第２の直線部分Ｔ３１２を備えている。つまり、トレンチＴ３１はＬ字形状を有している。

トレンチＴ３２は、チャネル長方向に直線状に延設された第１の直線部分Ｔ３２１と、第１の直線部分Ｔ３２１のドレイン領域１１３側の端部からチャネル幅方向の片側に延設された第２の直線部分Ｔ３２２を備えている。つまり、トレンチＴ３２もＬ字形状を有している。ここで、トレンチＴ３１の第２の直線部分Ｔ３１２とトレンチＴ３２の第２の直線部分Ｔ３２２とが対向するように配置されている。換言すると、トレンチＴ３２は、トレンチＴ３１と同一形状であって、トレンチＴ３１を１８０°回転させた位置関係にある。

図８Ｂに示すように、トレンチＴ３３、Ｔ３４は、それぞれトレンチＴ３１、Ｔ３２をチャネル幅方向へ平行移動させた位置関係にある。ここで、図８Ｂに示すように、４つのトレンチＴ３１〜Ｔ３４の平面的な位置関係は、中心Ｏに対して点対象となっている。

次に、図９Ａ〜９Ｄを参照してトレンチＴ３１〜Ｔ３４の断面形状について説明する。図９Ａに示すように、図８ＡのＩＸａ−ＩＸａ断面では、トレンチＴ３３がソース領域１１２近傍から延設され、所定の間隔をおいてトレンチＴ３４がドレイン領域１１３の近傍に形成されている。図９Ｂに示すように、図８ＡのＩＸｂ−ＩＸｂ断面では、トレンチＴ３１がソース領域１１２の近傍に、トレンチＴ３２がドレイン領域１１３の近傍に形成されている。図９Ｃに示すように、図８ＡのＩＸｃ−ＩＸｃ断面では、４つのトレンチＴ３１〜Ｔ３４がチャネル幅方向に略等間隔に配置されている。図９Ｄに示すように、図８ＡのＩＸｄ−ＩＸｄ断面では、トレンチＴ３２、Ｔ３４が、所定の間隔をおいて、それぞれチャネル幅方向に延設されている。

以上に説明したように、実施の形態３に係るトランジスタ３００では、チャネル長方向に延設された複数のトレンチＴ３１〜Ｔ３４の全てが、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域１１２からドレイン領域１１３へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域１１３側端部におけるホットキャリアの発生を抑制することができる。

（実施の形態４）
次に、図１０Ａ、１０Ｂ、図１１Ａ〜１１Ｃを参照して、実施の形態４に係るトランジスタについて説明する。図１０Ａは、実施の形態４に係るトランジスタ４００の構成を示す平面図である。図１０Ｂは、トレンチＴ４１〜Ｔ４３のみの配置を示した平面図である。図１１Ａは、図１０ＡのＸＩａ−ＸＩａ断面図である。図１１Ｂは、図１０ＡのＸＩｂ−ＸＩｂ断面図である。図１１Ｃは、図１０ＡのＸＩｃ−ＸＩｃ断面図である。

図１０Ａに示すように、実施の形態４に係るトランジスタ４００では、３つのトレンチＴ４１〜Ｔ４３が形成されている。図１０Ｂには、３つのトレンチＴ４１〜Ｔ４３の平面的な位置関係が示されている。図１０Ｂに示すように、３つのトレンチＴ４１〜Ｔ４３は、同一形状であって、チャネル幅方向に同じ向きに略等間隔で配置されている。

図１０Ｂに示すように、トレンチＴ４１は、チャネル長方向に直線状に延設された第１の直線部分Ｔ４１１ａ、Ｔ４１１ｂ、Ｔ４１１ｃを備えている。また、チャネル幅方向に延設された第２の直線部分Ｔ４１２及び第３の直線部分Ｔ４１３を備えている。そして、第２の直線部分Ｔ４１２は、第１の直線部分Ｔ４１１ａとＴ４１１ｂとを接続するように設けられている。また、第３の直線部分Ｔ４１３は、第１の直線部分Ｔ４１１ａとＴ４１１ｃとを接続するように設けられている。つまり、トレンチＴ３１は、チャネル長方向に延びた直線が、チャネル幅方向の同じ向きに２回折れ曲がった階段状の形状を有している。トレンチＴ４２、Ｔ４３についても同様である。ここで、図１０Ｂに示すように、３つのトレンチＴ４１〜Ｔ４３の平面的な位置関係は、中心Ｏに対して点対象となっている。

次に、図１１Ａ〜１１Ｃを参照してトレンチＴ４１〜Ｔ４３の断面形状について説明する。図１１Ａに示すように、図１０ＡのＸＩａ−ＸＩａ断面では、トレンチＴ４２が第１のオフセット領域１０６と第２のオフセット領域１０７の間において延設されている。図１１Ｂに示すように、図１０ＡのＸＩｂ−ＸＩｂ断面では、トレンチＴ４１がソース領域１１２の近傍に延設されている。図１１Ｃに示すように、図１０ＡのＸＩｃ−ＸＩｃ断面では、３つのトレンチＴ４１〜Ｔ４３がチャネル幅方向に略等間隔に配置されている。

以上に説明したように、実施の形態４に係るトランジスタ４００では、チャネル長方向に延設された複数のトレンチＴ４１〜Ｔ４３の全てが、チャネル幅方向に折れ曲がった角部を２つずつ有している。従って、実施の形態１〜３に比べ、ソース領域１１２からドレイン領域１１３へ向かって流れるキャリアの加速をより緩和することができ、ホットキャリアの発生をより効果的に抑制することができる。

（実施の形態５）
次に、図１２、図１３Ａ〜１３Ｄを参照して、実施の形態５に係るトランジスタについて説明する。図１２は、実施の形態５に係るトランジスタ５００の構成を示す平面図である。図１３Ａは、図１２のＸＩＩＩａ−ＸＩＩＩａ断面図である。図１３Ｂは、図１２のＸＩＩＩｂ−ＸＩＩＩｂ断面図である。図１３Ｃは、図１２のＸＩＩＩｃ−ＸＩＩＩｃ断面図である。図１３Ｄは、図１２のＸＩＩＩｄ−ＸＩＩＩｄ断面図である。

図１２に示すように、実施の形態５に係るトランジスタ５００では、８つのトレンチＴ５１ａ〜Ｔ５４ａ、Ｔ５１ｂ〜Ｔ５４ｂが形成されている。図１２に示すように、８つのトレンチＴ５１ａ〜Ｔ５４ａ、Ｔ５１ｂ〜Ｔ５４ｂは、いずれも同一形状であって、それぞれチャネル長方向に直線状に延設された第１の直線部分と、チャネル幅方向に延設された第２の直線部分とを備えたＬ字形状を有している。

図１２に示すように、トレンチＴ５１ａの第２の直線部分とトレンチＴ５２ａの第２の直線部分とが対向するように配置されている。換言すると、トレンチＴ５２ａは、トレンチＴ５１ａと同一形状であって、トレンチＴ５１ａを１８０°回転させた位置関係にある。このトレンチＴ５１ａとトレンチＴ５２ａの位置関係は、実施の形態３に係るトランジスタ３００におけるトレンチＴ３１とトレンチＴ３２の位置関係と同様である。

図１２に示すように、トレンチＴ５３ａ、Ｔ５４ａは、それぞれトレンチＴ５１ａ、Ｔ５２ａをチャネル長方向へ平行移動させた位置関係にある。また、トレンチＴ５１ｂ、Ｔ５２ｂは、それぞれトレンチＴ５１ａ、Ｔ５２ａをチャネル幅方向へ平行移動させた位置関係にある。さらに、トレンチＴ５３ｂ、Ｔ５４ｂは、それぞれトレンチＴ５３ａ、Ｔ５４ａをチャネル幅方向へ平行移動させた位置関係にある。ここで、図１２に示すように、８つのトレンチＴ５１ａ〜Ｔ５４ａ、Ｔ５１ｂ〜Ｔ５４ｂの平面的な位置関係は、中心Ｏに対して点対象となっている。

次に、図１３Ａ〜１３Ｄを参照してトレンチＴ５１ａ〜Ｔ５４ａ、Ｔ５１ｂ〜Ｔ５４ｂの断面形状について説明する。図１３Ａに示すように、図１２のＸＩＩＩａ−ＸＩＩＩａ断面では、ソース領域１１２とドレイン領域１１３との間に、ソース領域１１２側から順に、トレンチＴ５１ｂ、Ｔ５２ｂ、Ｔ５３ｂ、Ｔ５４ｂが形成されている。図１３Ｂに示すように、図１２のＸＩＩＩｂ−ＸＩＩＩｂ断面では、ソース領域１１２とドレイン領域１１３との間に、ソース領域１１２側から順に、トレンチＴ５１ａ、Ｔ５２ａ、Ｔ５３ａ、Ｔ５４ａが形成されている。図１３Ｃに示すように、図１２のＸＩＩＩｃ−ＸＩＩＩｃ断面では、４つのトレンチＴ５１ａ、Ｔ５２ａ、Ｔ５１ａ、Ｔ５２ｂがチャネル幅方向に略等間隔に配置されている。図１３Ｄに示すように、図１２のＸＩＩＩｄ−ＸＩＩＩｄ断面では、トレンチＴ５４ａ、Ｔ５４ｂが、所定の間隔をおいて、それぞれチャネル幅方向に延設されている。

以上に説明したように、実施の形態５に係るトランジスタ５００では、チャネル長方向に延設された複数のトレンチＴ５１ａ〜Ｔ５４ａ、Ｔ５１ｂ〜Ｔ５４ｂの全てが、チャネル幅方向に折れ曲がった角部を有している。このような角部があることにより、ソース領域１１２からドレイン領域１１３へ向かって流れるキャリアの加速が緩和される。従って、トレンチのドレイン領域１１３側端部におけるホットキャリアの発生を抑制することができる。さらに、実施の形態５に係るトランジスタ５００では、トレンチが、チャネル長方向において分割して設けられているため、実施の形態１〜４に比べて、キャリアの加速をより緩和することができる。従って、実施の形態５に係るトランジスタ５００は、高電圧用途に好適である。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

１００、２００、３００、４００、５００ トランジスタ
１０２ 半導体基板
１０４ ウェル
１０６ 第１のオフセット領域
１０７ 第２のオフセット領域
１０８ チャネル領域
１１０ 素子分離層
１１２ ソース領域
１１３ ドレイン領域
１１４、１２６ シリサイド層
１２０ ゲート絶縁膜
１２２ ゲート電極
１２４ サイドウォール
１４０ 層間絶縁膜
１５０ ソースコンタクト
１５１ ドレインコンタクト
１５４ ゲートコンタクト
１５７、１７０ レジスト膜
１６０ 絶縁膜
Ｔ１１〜Ｔ１３、Ｔ２１〜Ｔ２３、Ｔ３１〜Ｔ３４、Ｔ４１〜Ｔ４３ トレンチ
Ｔ５１ａ〜Ｔ５４ａ、Ｔ５１ｂ〜Ｔ５４ｂ トレンチ

Claims (16)

1. ソース領域と、
   ドレイン領域と、
   前記ソース領域と前記ドレイン領域との間において、チャネル長方向に延設されるとともに、チャネル幅方向に並設された複数のトレンチと、
   前記ソース領域と前記ドレイン領域との間において、前記複数のトレンチを覆うように形成されたゲート電極と、を備え、
   前記複数のトレンチに含まれる第１のトレンチが、前記チャネル幅方向に折れ曲がった角部を有するトランジスタ。
2. 前記角部が、前記ソース領域と前記ドレイン領域との中央よりも前記ドレイン領域側に形成されていることを特徴とする請求項１に記載のトランジスタ。
3. 前記第１のトレンチが、前記チャネル長方向に延設された第１の直線部と、前記チャネル幅方向に延設された第２及び第３の直線部と、を備えたＨ字形状を有することを特徴とする請求項１又は２に記載のトランジスタ。
4. 前記第１のトレンチと前記複数のトレンチに含まれる第２のトレンチとがともに、前記チャネル長方向に延設された第１の直線部と、前記チャネル幅方向に延設された第２の直線部と、を備えたＬ字形状を有し、
   前記第１及び第２のトレンチの前記第２の直線部同士が対向配置されていることを特徴とする請求項１又は２に記載のトランジスタ。
5. 前記複数のトレンチに含まれる第３及び第４のトレンチがともに、前記第１及び第２の直線部を備えたＬ字形状を有し、
   前記第３及び第４のトレンチの前記第２の直線部同士が対向配置されているとともに、前記第１〜第４のトレンチの前記第２の直線部が、前記チャネル長方向に並設されていることを特徴とする請求項４に記載のトランジスタ。
6. 前記第１のトレンチは、前記角部を複数有することを特徴とする請求項１又は２に記載のトランジスタ。
7. 前記複数のトレンチの全てについての平面的な位置関係が、点対象な位置関係にあることを特徴とする請求項１〜６のいずれか一項に記載のトランジスタ。
8. 前記ソース領域の下に形成され、前記ソース領域と同じ導電型かつより低濃度の不純物を含有する第１のオフセット領域と、
   前記ドレイン領域の下に形成され、前記ドレイン領域と同じ導電型かつより低濃度の不純物を含有する第２のオフセット領域と、をさらに備え、
   前記第１及び第２のオフセット領域が、互いに離間されつつ前記ゲート電極の下まで形成されていることを特徴とする請求項１〜７のいずれか一項に記載のトランジスタ。
9. 半導体層上において、複数のトレンチをチャネル長方向に延設するとともに、チャネル幅方向に並設し、
   前記複数のトレンチを覆うようにゲート電極を形成し、
   前記半導体層上において、ソース領域と、ドレイン領域とを前記ゲート電極を介して、対向させて形成し、
   前記複数のトレンチを形成する際、
   前記複数のトレンチに含まれる第１のトレンチに、前記チャネル幅方向に折れ曲がった角部を形成するトランジスタの製造方法。
10. 前記複数のトレンチを形成する際、
    前記角部を、前記ソース領域と前記ドレイン領域との中央よりも前記ドレイン領域側に形成することを特徴とする請求項９に記載のトランジスタの製造方法。
11. 前記複数のトレンチを形成する際、
    前記第１のトレンチを、前記チャネル長方向に延設された第１の直線部と、前記チャネル幅方向に延設された第２及び第３の直線部と、を備えたＨ字形状に形成することを特徴とする請求項９又は１０に記載のトランジスタの製造方法。
12. 前記複数のトレンチを形成する際、
    前記第１のトレンチと前記複数のトレンチに含まれる第２のトレンチとをともに、前記チャネル長方向に延設された第１の直線部と、前記チャネル幅方向に延設された第２の直線部と、を備えたＬ字形状に形成し、
    前記第１及び第２のトレンチの前記第２の直線部同士を対向配置することを特徴とする請求項９又は１０に記載のトランジスタの製造方法。
13. 前記複数のトレンチを形成する際、
    前記複数のトレンチに含まれる第３及び第４のトレンチをともに、前記第１及び第２の直線部を備えたＬ字形状に形成し、
    前記第３及び第４のトレンチの前記第２の直線部同士を対向配置するとともに、前記第１〜第４のトレンチの前記第２の直線部を、前記チャネル長方向に並設することを特徴とする請求項１２に記載のトランジスタの製造方法。
14. 前記複数のトレンチを形成する際、
    前記第１のトレンチに前記角部を複数設けることを特徴とする請求項９又は１０に記載のトランジスタの製造方法。
15. 前記複数のトレンチを形成する際、
    前記複数のトレンチの全てについての平面的な位置関係を、点対象な位置関係とすることを特徴とする請求項９〜１４のいずれか一項に記載のトランジスタの製造方法。
16. 前記ソース領域と同じ導電型かつより低濃度の不純物を含有する第１のオフセット領域を前記ソース領域の下に形成し、
    前記ドレイン領域と同じ導電型かつより低濃度の不純物を含有する第２のオフセット領域を前記ドレイン領域の下に形成し、
    前記第１及び第２のオフセット領域を、互いに離間させつつ前記ゲート電極の下まで形成することを特徴とする請求項９〜１５のいずれか一項に記載のトランジスタの製造方法。

Images