JP2013120915A - スピン波導波路、及びスピン波演算回路 - Google Patents

スピン波導波路、及びスピン波演算回路 Download PDF

Info

Publication number
JP2013120915A
JP2013120915A JP2011269558A JP2011269558A JP2013120915A JP 2013120915 A JP2013120915 A JP 2013120915A JP 2011269558 A JP2011269558 A JP 2011269558A JP 2011269558 A JP2011269558 A JP 2011269558A JP 2013120915 A JP2013120915 A JP 2013120915A
Authority
JP
Japan
Prior art keywords
film
spin wave
ferromagnetic
spin
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011269558A
Other languages
English (en)
Other versions
JP5759882B2 (ja
Inventor
Akitomo Itou
顕知 伊藤
Masataka Yamada
将貴 山田
Susumu Ogawa
晋 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011269558A priority Critical patent/JP5759882B2/ja
Priority to US13/693,110 priority patent/US9000546B2/en
Publication of JP2013120915A publication Critical patent/JP2013120915A/ja
Application granted granted Critical
Publication of JP5759882B2 publication Critical patent/JP5759882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/16—Dielectric waveguides, i.e. without a longitudinal conductor
    • H01P3/165—Non-radiating dielectric waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】 既存の同期式演算装置とコンパチブルで、かつ超低消費電力なスピン波導波路およびそれを用いた演算回路を提供する。
【解決手段】 ワイヤ状の強磁性体薄膜の一端に、前記強磁性薄膜の膜厚の厚い部分が形成され、さらに膜厚の薄い部分、厚い部分が、少なくとも１周期以上、交互にかつ同一平面上に形成され、前記ワイヤ上の強磁性体薄膜の他の一端に、前記強磁性体薄膜の膜厚の薄い部分が形成され、前記膜の膜厚の薄い部分には、前記強磁性膜上に絶縁膜、電極膜がこの順番で積層されており、前記膜の膜厚の厚い部分の磁気異方性が膜面に平行であり、前記膜の膜厚の厚い部分の磁気異方性が膜面に垂直であることを特徴とするスピン波導波路と、それを用いたスピン演算回路。
【選択図】図３

Description

本発明は、スピン波を情報伝達媒体として用いる導波路、素子およびそれを用いた演算回路。
情報化社会の爆発的な進展とともに、単位時間内に処理すべき情報量は指数関数的に増加する一方で、地球環境やエネルギーの制約から、情報処理に供するエネルギーは飛躍的に低減することが強く求められている。これまでのCMOSをベースとした半導体演算素子は、微細化とともに性能を向上させてきたが、微細化によって増大するリーク電流増大や、配線を電流が流れる際に生じる交流損失やジュール損失が引き起こす消費電力増大が顕著となり、動作速度を向上させることが困難となってきている。この状況に対応するため、プロセッサを複数配置するマルチコア化や、パワーゲーティングなど使用しないブロックの電力をオフする対策がとられているが、いずれも限界があると考えられている。
近年、低消費電力化を実現する技術として、電流の流れを伴わずスピンの流れによって情報を伝達するスピン流が注目されている、スピン流には、例えば、非特許文献１(Nature, Vol.416, pp.713-715(2002))に記載されている、フェルミ面上を伝搬する電子が担体である電子スピン流と、強磁性体の導波路内を、原子に束縛されたスピンの才差運動が波の形で伝搬してゆくスピン波スピン流の２つのタイプが存在する。このうち、スピン波は数10umから数cmと比較的長いので、規模の大きな演算回路への応用が期待されている。
たとえば、特表2009-508353公報では、スピン波の効率的な発生方法や、スピン波の位相を制御する方法が開示されており、さらにスピン波の反射、屈折、透過、干渉などの波動的な性質を応用した情報処理素子が開示されている。また非特許文献２(IEEE TRANSACTIONS ON MAGNETICS, VOL. 44, NO. 9, pp.2141-2150(2008))では、スピン波の励起、検出、位相制御方法に加えて、スピン波を用いた具体的な論理演算回路（AND回路、OR回路、NAND回路、NOR回路など）が開示され、スピン波演算回路を用いた場合、消費電力を大幅に低減できることが示唆されている。
さらに、非特許文献３（JOURNAL OF APPLIED PHYSICS Vol.110, p.034306 (2011)）では、書込み情報をスピン波を用いて演算したのち格納し、さらに次の情報処理を進めていくという、現在の同期式演算回路とコンパチブルなスピン波演算回路が開示されている。以下その内容を簡潔に示す。
図１は前記非特許文献３に示されたスピン波演算回路の概略である。101はSi基板、102はワイヤ状（線状）の形状をしたスピン波導波路、103はNiなどの面内方向に磁化容易軸を有する強磁性膜、104はPZTなどの強誘電体膜、105はAlなどの金属電極材料膜、106はAlなどの金属材料の線路である。107はスピン波を励起する領域、108はスピン波を検出する領域である。この回路においてスピン波を用いた演算は、以下のように行われる。103、104、105は電界を印加すると強磁性膜103の磁気異方性の方向が制御可能な、電気磁気（ME）効果素子である。
また、以下では、図１に示されているx、ｙ、ｚ座標系を用いて説明を行う。本発明で膜面に垂直な方向とは、ｚ軸方向を指すものとし、膜面に平行な方向とは、ｘｙ平面内の方向とする。
この素子に＋、−（具体的には面直方向上、下）の電界をかけることで、強磁性膜103に”0”、”1”の情報を書き込む。次に再び同じ極性の電界を印加してスピン波を励起する。スピン波が導波路を伝搬して電極線路106の下部にあるNi膜に到達する間に、最初の演算がスピン波の波動的性質を用いて行われ、その結果がNi膜に記録される。次に、電極線路106が活性化されて再びスピン波が励起され、スピン波が導波路を伝搬して検出領域108に到達する間に、第２の演算がスピン波の波動的性質を用いて行われ領域108にあるNi膜に記録される。演算結果は領域108にあるME素子を通じて電気的に検出される。
図２はスピン波回路102とME素子をさらに詳細に示したものである。図２(b)のように、スピン波導波路では、強磁性体の磁化は面直方向を向いている。これに対しNi膜103の磁化は面内方向に磁化容易軸を有する。しかし、Ni膜は垂直磁化の強磁性膜102と磁気的に結合しているため、その磁化方向は完全に面内方向を向くことができず、図２（ｃ）のように、面直/面内の間の方向を向く。この安定点は、＋ｙ/-ｙ方向にそれぞれ一つずつあるので、Ni膜に”0”、”1”の情報を記録することができる。
Nature, Vol.416, pp.713-715(2002) IEEE TRANSACTIONS ON MAGNETICS, VOL. 44, NO. 9, pp.2141-2150(2008) JOURNAL OF APPLIED PHYSICS Vol.110, p.034306 (2011)
しかし、上記で示したスピン波演算回路には、以下のような課題がある。
非特許文献２に記載されているスピン波演算回路では、演算をクロックに応じて逐次進めていくという機構がないので、現在主流である同期式情報処理方式を用いることができず、応用が著しく限定される。非特許文献３では、この点が改善されている。
しかし、前期演算回路で書き込みやスピン波の励起に用いられているME素子は、強磁性体と強誘電体が結合された素子であり、(1)強誘電体に印加される電圧で強誘電体に歪を誘起し、(2)誘起された歪により磁歪効果で強磁性体の磁気異方性を変調するという複雑な動作をする。これまで、室温で動作する高性能のＭＥ素子は存在しない。さらに、ME素子の特性を根本的に向上する材料として、強磁性と強誘電性の両方の性質をあわせもつマルチフェロイック膜が注目されているが、まだ室温で動作する材料がほとんどないのが現状である。
本発明の目的は、ＭＥ素子にかわる高性能でかつ室温で動作するスピン波励起や書き込みを可能とするスピン波導波路と、それを用いた既存の同期式演算回路とコンパチブルな演算回路を提示することにある。
上記の目的を達成するため、ワイヤ状の強磁性体薄膜上に、前記強磁性薄膜の膜厚の厚い部分、膜厚の薄い部分、厚い部分を、この順でワイヤが伸びている方向に形成し、前記膜の膜厚の厚い部分には、前記強磁性膜上に絶縁膜、電極膜をこの順番で積層し、前記膜の膜厚の厚い部分の磁気異方性が膜面に平行であり、前記膜の膜厚の厚い部分の磁気異方性が膜面に垂直となるようにする。さらに、前記
強磁性薄膜を、Co、Feないしそれらの合金、あるいは前記Co、Feないしそれらの合金にBを含有する金属で構成する。
あるいは、ワイヤ状の第一の強磁性体薄膜上に、前記強磁性膜と異なる第二の強磁性膜、絶縁膜、電極膜をこの順番で積層した領域を設け、さらに前記積層膜が設けられた部分と設けられていない部分を、この順でワイヤが伸びている方向に形成し、前記第一の強磁性膜の磁気異方性が膜面に垂直であり、前記第二の膜の磁気異方性が膜面内方向となるようにする。
さらに、第二の強磁性薄膜を、Co、Feないしそれらの合金、あるいは前記Co、Feないしそれらの合金にBを含有する金属で構成する。さらにまた、前記第一の強磁性膜を、Co、Fe、Niのいずれか、ないしこれらのうち複数とPt、Pdのいずれかを含む合金、あるいは、Co、Fe、Niのいずれか、ないしこれらのうち複数と、Pt、Pdの交互積層膜、ないしはCo、Feないしはその合金とNiの交互積層膜で構成する。
さらにまた、前記スピン波導波路において、前記絶縁膜をMgOとする。あるいはまた、前記絶縁膜をAl、Zn、Ti、Zr、Ni、Si、Feより選択された少なくとも一つの元素を含む酸化物、窒化物、酸窒化物で構成する。あるいは、第一の強磁性体膜と、前記第二の強磁性膜の間に金属膜を挿入し、前記第一の強磁性体膜の磁化と、前記第二の強磁性膜の磁化を、前記挿入された金属膜を介して交換結合力で磁気的に結合させる。
あるいはまた、前記スピン波導波路において、前記スピン波導波路の一端に形成された前記強磁性薄膜の厚い部分の上に積層された電極膜を非磁性体金属とする。さらにまた、前記スピン波導波路の一端に形成された前記強磁性膜の膜厚が薄い部分上に積層された電極膜を、強磁性体膜とする。
さらにまた、前記スピン波導波路と、前記スピン波導波路上に形成された電極膜に信号を伝達する手段を備え、前期スピン波導波路の一端の電極を信号の書込み、または前記ワイヤ状の強磁性薄膜中を伝搬するスピン波を励起するために用い、かつ前記スピン波導波路のほかの一端の電極を信号の読出しに用い、前記スピン波導波路のほかの電極を信号の書込み、または前記ワイヤ状の強磁性薄膜中を伝搬するスピン波を励起するために用いる。さらにまた、前記書込み、スピン波励起、読出しを行う領域において、複数のスピン波導波路を交差させる。さらにまた、前記スピン波演算回路において、スピン波波長λと、前記スピン波導波路、すなわちワイヤ状の強磁性薄膜の幅ｗが、λ＜ｗの場合に、前記書込み、スピン波励起、読出しを行う領域以外の領域で、複数のスピン波導波路が同一平面上を交差させる。
さらにまた、前記スピン波演算回路において、前記電極に、ある所定のしきい電圧以上でかつ、所定のパルス幅の電圧を印加して、前記強磁性薄膜の一部に情報の書込みを行う。あるいはまた、前記電極に、ある所定のしきい電圧以下でかつ、所定のパルス幅の電圧を印加して、前記強磁性薄膜内にスピン波の励起を行う。
以上のように本発明を用いれば、既存の同期式演算装置とコンパチブルで、かつ超低消費電力なスピン波導波路およびそれを用いた演算回路を提供することができる。
スピン波導波路を用いた演算回路の従来例を表す図である。 従来のスピン波導波路の一例を表す図である。 本発明の第１の実施例のスピン波導波路を表す図である。 本発明の第１の実施例で用いられた磁性膜の、膜厚と磁気異方性を表す図である。 本発明の第１の実施例における情報の書込み、およびスピン波の励起方法を説明する図である。 本発明を応用したスピン波演算回路の基本論理素子を表す図である。 本発明のスピン波導波路を用いた全加算器の一例である。 本発明のスピン波導波路を用いた全加算器の一例である。 本発明のスピン波導波路を伝搬するスピン波の特性を表す図である。 本発明の第２のスピン波導波路の実施例を表す図である。 スピン波よる書込み原理を説明する図である。
以下、図面に従い、本発明の各種の実施例を説明する。
図３は、本発明のスピン波導波路の第１の実施例である。
301は電極、302は絶縁膜、303はスピン波導波路を構成する強磁性膜、304は下地膜である。305は情報の入力部であり、306は情報の一次記録部、307は情報再生部である。307では、電極301のかわりに強磁性膜303が用いられており、307はいわゆる強磁性トンネル接合（MTJ）となっている。
また、以下では、図３に示されているx、ｙ、ｚ座標系を用いて説明を行う。本発明で膜面に垂直な方向とは、ｚ軸方向を指すものとし、膜面に平行な方向とは、ｘｙ平面内の方向とする。この定義は、図１、２の場合と全く同一である。
図３の下部に、各領域の磁化方向の概略を示した。領域305では、磁化容易軸方向は面内に向いているが、磁化容易軸方向が面直である導波路部303と同一材料でつながっているため、磁化方向は完全に面内方向となることはなく、面内と面直の間を向く。ワイヤ状（線状）の形状をした導波路部303では、磁化方向は面直を向いている。情報を一時記録する領域306では、磁化方向は領域306と同じである。306の右の領域では磁化方向は面直を向いている。領域307の下部の強磁性膜では、磁化方向は領域305、306と同一である。領域307の上部の強磁性膜303の磁化方向は完全に面内を向いている。
本実施例で、同一材料303で面内磁化、垂直磁化の両方が実現できる理由を、図４を用いて説明する。図４は、現在高いトンネル磁気抵抗（TMR）比を実現するMTJ材料として注目されているCoFeB膜における、CoFeB膜厚ｔと、CoFeB膜の垂直異方性エネルギーKの関係を示した図である。垂直異方性エネルギー密度がゼロより大きい膜厚では、磁化方向が面直方向を、垂直異方性エネルギーがゼロより小さくなると磁化方向が面内方向を向くことが、非特許文献4（Nature Materials, Vol.9, pp.721-724 (2010)）で示されている。本実施例ではCoFeBの組成はCo20Fe60B20としたが、これに限られるものではない。
本実施例では、図４のように、t＝1.6nmで磁化方向が垂直から面内方向に変化した。強磁性膜の磁化が垂直から面内に切り替わる臨界膜厚は、CoFeBの組成や、下部の下地膜の材料等で変化する。比較的大きな臨界膜厚を得るには、CoFeBのCoとFeの組成比は50：50〜0：100が望ましい、また下地膜としてTaをベースとした合金を用いることが望ましい。本実施例では、この測定結果に基づき、領域305、306、307のCoFeB膜（面内磁化膜）の膜厚を1.7nm、それ以外の垂直磁化すべきCoFeB層の膜厚を1.3nmとした。試料振動型磁力計（VSM）によってCoFeB膜の飽和磁化Msを測定したところ、その値は1.6Tであった。
領域305、306、307のCoFeB膜は本来面内磁化膜であるが、図３に示されているように、それ以外の領域のCoFeB膜が垂直磁化であるため、磁化方向は完全に面内方向とはならない。本実施例の場合、外部磁場を印加しないときの領域305、306、307のCoFeB膜の磁化方向は、膜面と約４５度の角度となった。この角度は、領域305、306、307のCoFeB膜の厚さ、およびそれ以外の領域のCoFeB膜の厚さを調整することで、変化させることが可能である。
また、本実施例では、ワイヤ状（線状）の形状をしたスピン波導波路の幅は100nmとし、絶縁膜302としてはMgOを用いた。絶縁膜の種類はMgO膜に限られるものではなく、例えばAl,Zn,Ti、Zr,Ni,Si,Feより選択された少なくとも一つの元素を含む酸化物、窒化物、酸窒化物を用いることができる。電極301の材料としては、本実施例ではAlを用いたが、このほかCu,Au,Agおよびこれらの合金のように抵抗率の小さな金属がのぞましい。電極301および絶縁膜302の奥行き方向のサイズは50nmとした。
以下、本スピン波導波路での情報記録、情報伝達の方法について詳述する。
情報の記録は、領域305で電界パルスを用いて行う。電界パルスをCoFeB膜303を＋の極性として、CoFeB膜303から電極301にかけると、CoFeB膜303のMgO膜302との界面付近の電子状態が変化し、界面付近の垂直磁気異方性が大きくなる。これに伴って、図５(a)のように磁化が才差運動を始める。印加電圧があるしきい電圧Vthより大きい場合、磁化の才差運動の振幅が大きくなり、磁化はｚ軸を中心とした才差運動を始める。才差運動の周期をTとすると、電圧パルスの幅τを略T/2とした場合、図３(a)のように、電圧パルスを切った後、磁化はもう一歩の安定点の周りで次第に減衰し、最後は安定点に落ち込んで静止する。
τをTとすると磁化は元の安定点で静止する。以上のように、τ＝T/2*（n-1）(ｎは自然数)とすれば、磁化の遷移が起こり、τ＝ｎTとすれば磁化の遷移は起こらない。本実施例の場合、Vthは約0.4Vであり、T=300psであった。高速動作の観点からは、τ＝150psで記録を行うことが望ましいが、周辺回路がそこまで高速化できない場合は、τ＝450ps、750psなどの高次の周期のパルス幅を用いればよい。実際の回路動作では、前回の記録動作で領域303のCoFeB膜には-y方向（情報0）、ないし＋ｙ方向（情報1）が記録されている。もし前回と同じ情報を記録したい場合は、電圧は印加しない。前回の情報を書き換えたい場合には、パルス幅τ＝T/2*（n-1）のパルス電圧を印加することにする。
情報の伝達にはスピン波を用いる。この場合には、上記Vthより小さな値でかつτ＜Tのパルス電圧を印加する。前述した２つの安定な磁化方向を切り替えるには、磁化に両者の間のエネルギー障壁ΔEを超える運動エネルギーを供給する必要があるが、V<Vthの場合には運動エネルギーが不足しているため磁化のスイッチングは起こらず、磁化安定点のまわりで才差運動を行う。この才差運動は領域305からスピン波導波路にスピン波として伝わり、スピン波は情報０、１を領域306のCoFeB膜に上書きする。
スピン波よる書込み原理を、図１１を用いてさらに詳述する。図１１の座標軸の定義は、図１、図３と同一である。図１１(a)のように、情報入力部に情報１が記録されている場合、すなわち＋ｙ方向に磁化が向いている場合を考える。情報入力部1101と情報出力部1102の距離がスピン波の波長λと等しいので、電界によって励起されたスピン波1103は、スピン波が励起されてから時間ｔ＝λ/ｖ（ｖはスピン波の速度）後のスピン波の振幅は情報出力部では+ｙ方向となる。この情報がそのまま情報出力部に記録されるのである。
他方、図１１（ｂ）のように、情報入力部1101と情報出力部1102の距離がスピン波の波長λのｎ＋1/2倍のとき（ｎは自然数）には、時間ｔ後のスピン波の振幅は、-ｙ方向となり、この情報がそのまま情報出力部に記録されるのである。図１１（ｃ）のように、情報入力部1101と情報出力部1102の距離がスピン波の波長λと等しく、情報入力部に情報0、すなわち-ｙ方向向きの磁化が記録されている場合には、時間ｔ後のスピン波の振幅は-ｙ方向となり、この情報がそのまま記録されるのである。
また、図１１（ｄ）のように、情報入力部1101と情報出力部1102の距離がスピン波の波長λのｎ＋1/2倍でかつ、情報入力部に情報0、すなわち-ｙ方向向きの磁化が記録されている場合には、時間ｔ後のスピン波の振幅は＋ｙ方向となり、この情報がそのまま記録されるのである。
以上が基本原理であるが、さらに実験により、領域306に０、ないし１のいずれの情報が書き込まれるかを領域305に書き込まれた情報と、領域305と領域306の距離を変えて測定した。表１にその結果をまとめた。（ｎは自然数）
これより、領域305と306の距離が（n-0.1）λ<L<(n+0.4)λである場合は、領域305と306の情報は同じ情報となるので、このスピン波導波路はバッファとして働く。一方、領域305と306の距離が（n+0.4）λ<L<(n+0.9)λである場合は、領域306には領域305の情報と反対の情報が書き込まれるので、このスピン波導波路はインバータとして働く。
１次記録領域306から読み出し領域307への情報伝達、演算処理も上記と全く同じような手続きで行われる。すなわち、領域306の電極にV<Vth、τ＜Tのパルス電圧を印加してスピン波を励起し、スピン波がスピン波導波路303を伝搬して、最後に領域307へ情報が書き込まれる。最後に領域307の上部のCoFeB膜と、下部のCoFeB膜に微小な電流を流し、TMR効果によって領域307に記録された情報（０，１）を読み出す。
その他の基本ゲートであるAND論理、OR論理、NAND論理の本発明の導波路路用いた構成例を、図６に示す。
図６(a)は、AND論理である。601は情報の入力を行う２つの端子、602は情報出力を行う端子である。領域601、602の距離は、スピン波の波長λのｎ倍とし、さらに領域602にはあらかじめ0を記録しておく。真理値表を表２に示す。
図６(a)では、２本の導波路の長さが等しいので、入力端子Aと入力端子B位相（すなわち記録された情報）が等しいとき、入力端子Aで励起されたスピン波と入力端子Bで励起されたスピン波は強め合って干渉し、もともとの入力情報が（0,0）の場合は0が、（1,1）の場合は１が記録される。
他方、入力端子Aと入力端子Bの位相（すなわち記録された情報）が等しくないとき、入力端子Aで励起されたスピン波と入力端子Bで励起されたスピン波は弱め合って干渉し、情報は上書きされず、いずれも0が記録されたままになる。以上で表２の論理が実現される。OR論理は、図6（a）の導波路構造において、602にあらかじめ情報１を記録しておくことで実現できる。
図6(b)は、本発明を用いてNAND論理を実現した例である。図6（ｂ）において、入力端子Aと出力端子Oの距離は、スピン波の波長λのｎ＋1/2倍であり、入力端子Bと出力端子Oの距離は、スピン波の波長λのn倍である。また領域602にはあらかじめ１を記録しておく。真理値表を表３に示す。
図６（ｂ）において、２本の導波路の長さがスピン波の半波長分違っており、同一のタイミングで入力端子AとBでスピン波を励起した場合、入力端子Aで励起されたスピン波が必ず遅れて届く。記録された情報が（0,0）の場合、まず入力端子Bのスピン波が出力端子に到達して情報0を記録し、ついで入力端子Aのスピン波が到着するが、位相が入力端子Aの記録情報とπずれているので、出力端子に情報１を上書きする。記録された情報が（0,1）の場合は、まず入力端子Bで励起されたスピン波が到着し、情報１を記録し、ついで入力端子Aで励起されたスピン波が到着し、入力端子の情報と位相がπずれた情報１を出力端子に上書きする。
記録された情報が（1,0）の場合、まず入力端子Bのスピン波が出力端子に到達して情報0を記録し、ついで入力端子Aのスピン波が到着するが、位相が入力端子Aの記録情報とπずれているので、出力端子に情報１を上書きする。記録された情報が（1,1）の場合、まず入力端子Bのスピン波が出力端子に到達して情報1を記録し、ついで入力端子Aのスピン波が到着するが、位相が入力端子Aの記録情報とπずれているので、出力端子に情報0を上書きする。
以上のようにして、NAND論理を実現する。NAND論理素子は、すべての論理演算回路を実現するユニバーサルな回路なので、以上から、本発明のスピン波導波路を用いて、あらゆる論理演算回路が実現できることがわかる。
次に、本発明のスピン波導波路を応用した大規模な論理回路の実現方法を、全加算器を例にとって説明する。全加算器は、Nビットからなる２進数A（下の桁からA1,A2,‥,ANの値をとる）と２進数B（下の桁からB1,B2,‥,BN）の値をとる）を、下のビット同士から順に加えて、ふたつの２進数の和をデジタル的に計算する最も基本的な演算器である。各ビットの足し算を行った際の桁上げ出力はキャリーCi(i=1,2,‥, N)に記録され、一つ上の桁の計算の際に用いられる。最終の計算結果は、下のけたから（O1,O2,‥,ON,CN）というN+1ビットの２進数で表される。
以上のような加算器を、スピン波導波路で実現するためのレイアウト方法は、スピン波の波長λとスピン波導波路の幅ｗの関係によって、２つのケースに分けられる。λがｗより大きいとき、もし２つのスピン波が交差すると、交差した領域で、スピン波が一方から他方の導波路にもれる、いわゆるクロストークが発生する。これによって演算結果に雑音が生じるので演算回路の動作上好ましくない。したがってλ＞ｗの場合、スピン波導波路同士の交差はレイアウト上許されない。他方、λ＜ｗの場合は、たとえスピン波導波路同士が交差してても、スピン波が一方から他方の導波路にもれることはない。したがってλ＜ｗの場合は、スピン波導波路が交差するレイアウトが許される。
図7は、スピン波導波路同士の結合が許されない場合（λ＞ｗ）の全加算器のレイアウトの一例である。正方形部分が入力端子、１次記録部を表し、それらをつなぐ長方形がスピン波導波路を表す。スピン波導波路に上書きされているｍ（0,or π）は、どの導波路の長さがスピン波波長の何倍であるかを表す。本実施例では破線で囲んだ部分が、それぞれ１ビットの計算を実行するエリヤである。左の破線で囲んだ部分のA1,B1がそれぞれ一番下の桁のビットの２進数の値を入力する入力端子であり、C1は一番下のキャリーの２進数の値を入力する入力端子である。
以下、本演算回路の動作を述べる。回路全体には、同一のタイミングを与えるクロック電圧が供給されている。その間隔は、スピン波の速度によって選択可能であり、例えばλ＝100(nm)ですべての入力端子、１次記録部、出力端子の間の距離をλと√３λとした場合、スピン波の群速度が1×105(m/s)となるので、クロックの間隔は10-6(m)/105(m/s)*2=2x10-9(s)、すなわち0.2ns程度に設定する。これを周波数に直すと5GHｚとなり、高速な演算動作が可能であることがわかる。
これを図７の例に用いると、タイミングT1からT2、‥、T9からT10のタイミングの差が0.2nsとなる。以下、図７の動作を、図７中に挿入された表に基いて説明する。まず、タイミングT1でA1、B1、C1に最も下位のビット情報を記録する。次にタイミングT1でA1⇒A1’、B1⇒B1’、C1⇒C1’へ、スピン波により情報を伝達する。B1⇒B1’、C1⇒C1’の情報伝達は、0ないし1の情報がそのまま伝達されるが、A1⇒A1’では0と１の情報が反転して伝達される。
次にタイミングT3でC1’(右)からC2へ、スピン波により情報を伝達する。C2にはC1の情報が、この段階ではそのまま記録される。次にタイミングT4で、A1⇒O1、B1⇒O1、C1’(右)⇒O1へ、A1’⇒C2、B1’⇒C2へ、スピン波で情報を伝達する。O1へ記録される情報はA1、B1、C1の記録情報で１が多い場合は１が、0が多い場合は0が記録される。一方、A1’⇒C2、B1’⇒C2の情報伝達では、A1’、B1’の情報が（0,0）の場合は0が、（1,1）の場合は1が記録され、（1,0）または（0,1）の場合は、直前のC2の情報が保たれる。以上により、表４に示される全加算器の真理値表が実現される。
次にタイミングT5で、C2の情報を隣のC2へスピン波で伝達するともに、O1の情報を読み出す。以下、タイミングT6からT10で、図7の表に示されている動作を繰り返すことで、下から２ビット目の加算を全く同様に行うことができる。以下、この動作をN回繰り返すことで、下のけたから（O1,O2,‥,ON,CN）というN+1ビットの計算結果を得ることができる。
図８は、スピン波導波路同士の結合が許される場合（λ＜ｗ）の全加算器のレイアウトの一例である。図７と同様に、正方形部分が入力端子、１次記録部を表し、それらをつなぐ長方形がスピン波導波路を表す。スピン波導波路に上書きされているｍ（0,or π）は、どの導波路の長さがスピン波波長の何倍であるかを表す。本実施例では破線で囲んだ部分が、それぞれ１ビットの計算を実行するエリヤである。左の破線で囲んだ部分のA1,B1がそれぞれ一番下の桁のビットの２進数の値を入力する入力端子であり、C1は一番下のキャリーの２進数の値を入力する入力端子である。動作の詳細は、図８の下の表に示されている通りで、基本的に図７の場合と同様である。
図９は、本実施例のスピン波導波路を伝搬するスピン波の特性を表す図である。スピン波の波長λが１umより長い場合、スピン波の周波数はほぼ一定となる。そのため、スピン波がスピン波導波路を伝搬する速度（群速度）は、波長が長くなるにつれ少しずつ増加する。スピン波の波長が1umより短くなると、図９の破線で表される表面スピン波と、実線で表される交換結合スピン波の２つのモードが現れる。後者は、スピン波の波長λが短くなるとともに、周波数が増加し、かつ群速度も向上していく。スピン波演算回路の面積を小さくするには、スピン波の波長を短くすることが有効であり、どれは同時にスピン波の速度向上、すなわち遅延時間の低減を可能とするので、スピン波波長の低減は、遅延の低減、回路面積の低減などの演算回路としての性能を大きく向上させる手段である。他方、スピン波導波路の材料、構造を適切に選択することで、所望の演算回路を実現できる、ということができる。
図10は本発明の第２の実施例を模式的に示した図である。
1001は電極、1002は絶縁膜、1003は膜面内に磁気異方性を有する強磁性膜、1004はスピン波導波路を構成する強磁性膜、1005は下地膜である。1006は情報の入力部であり、1007は情報の一次記録部、1008は情報再生部である。1008では、電極1001のかわりに強磁性膜1003が用いられており、1007はいわゆる強磁性トンネル接合（MTJ）となっている。
図10において、領域1006では、強磁性膜1003では磁化容易軸方向は面内に向いているが、磁化容易軸方向が面直である導波路部1004と同一材料でつながっているため、磁化方向は完全に面内方向となることはなく、面内と面直の間を向く。導波路部1004では、磁化方向は面直を向いている。情報を一時記録する領域1007では、磁化方向は領域1006と同じである。1006の右の領域では磁化方向は面直を向いている。領域1008の下部の強磁性膜では、磁化方向は領域1006、1007と同一である。領域1008の上部の強磁性膜1003の磁化方向は完全に面内を向いている。
本実施例で用いられている材料に関して詳述する。導波路部1004で用いられる材料は、Co、Fe、Niのいずれか、ないしこれらのうち複数と、Pt、Pdのいずれかを含む合金、あるいは、Co、Fe、Niのいずれか、ないしこれらのうち複数と、Pt、Pdの交互積層膜、ないしはCo、Feないしはその合金とNiの交互積層膜などが用いられる。面内磁気異方性を有する強磁性膜としては、例えば、現在高いトンネル磁気抵抗（TMR）比を実現するMTJ材料として注目されているCoFeB膜、またはBを含まないCoおよびFeの合金が用いられる。このとき、実施例１で述べたようにCoFeB、ないしCoFe膜の厚さは、前記強磁性膜の磁気異方性が膜面内となるよう、臨海膜厚より厚くする必要がある。
また、絶縁膜1002としてはMgOを用いた。絶縁膜の種類はMgO膜に限られるものではなく、例えばAl,Zn,Ti、Zr,Ni,Si,Feより選択された少なくとも一つの元素を含む酸化物、窒化物、酸窒化物を用いることができる。電極1001の材料としては、本実施例ではAlを用いたが、このほかCu,Au,Agおよびこれらの合金のように抵抗率の小さな金属がのぞましい。
あるいは、陽に図示しないが、強磁性膜1003と垂直磁化膜1004の間に薄いRu、Irなどの金属を挿入し、強磁性膜1003と垂直膜1004をRuやIrなどの金属膜を介した交換結合力で結合することもできる。この場合は、下部の強磁性膜1004の結晶構造に拘らず、強磁性膜1004の結晶構造を選択することができ、とくに強磁性膜1003としてCoFeB膜を用いた場合は、アズデポ時にCoFeB膜を良質なアモルファス構造にすることができ、CoFeB膜上に成長するMgO膜を良質な（001）配向膜とすることが可能となり、電界によるスイッチングのしきい電圧を低減でき、かつ検出部1008のTMR比を向上できる。
実施例２のような構造を用いた場合のメリットは、垂直磁化膜1004としてスピン波の伝搬特性が最適な材料を、絶縁膜1002および面内磁気異方性を有する強磁性膜1003は電界による磁化のスイッチングないしスピン波の励起に最適な材料をそれぞれ選択できることである。また、垂直磁化膜の厚さ1004もスピン波の伝搬損失の少ない厚さに最適設計することができる。以上より、本スピン波導波路の適用できる仕様範囲を大いに拡大することができる。
101…Si基板
102…スピン波導波路
103…面内磁化強磁性膜
104…強誘電体膜
105…金属電極材料膜
106…金属線路
107…スピン波を励起する領域
108…スピン波検出領域
301…電極
302…絶縁膜
303…スピン波導波路
304…下地膜
305…情報入力部
306…情報一次記録部
307…情報検出部
601…情報入力端子
602…情報出力端子
1001…電極
1002…絶縁膜
1003…面内磁気異方性を有する強磁性膜
1004…スピン波導波路
1005…下地膜
1006…情報入力部
1007…情報の一次記録部
1008…情報再生部
1101…情報入力部
1102…情報出力部
1103…スピン波導波路
1104…スピン波

Claims (15)

  1. ワイヤ状の強磁性体薄膜上に、前記強磁性薄膜の膜厚の厚い部分、膜厚の薄い部分、厚い部分が、この順でワイヤが伸びている方向に形成され、前記膜の膜厚の厚い部分には、前記強磁性膜上に絶縁膜、電極膜をこの順番で積層し、前記膜の膜厚の厚い部分の磁気異方性が膜面に平行であり、前記膜の膜厚の厚い部分の磁気異方性が膜面に垂直であることを特徴とするスピン波導波路。
  2. 請求項１のスピン波導波路において、前記強磁性薄膜が、Co、Feないしそれらの合金、あるいは前記Co、Feないしそれらの合金にBを含有する金属で構成されていることを特徴とするスピン波導波路。
  3. ワイヤ状の第一の強磁性体薄膜上に、前記強磁性膜と異なる第二の強磁性膜、絶縁膜、電極膜をこの順番で積層した領域を設け、さらに前記積層膜が設けられた部分と設けられていない部分が、この順でワイヤが伸びている方向に形成され、前記第一の強磁性膜の磁気異方性が膜面に垂直であり、前記第二の膜の膜厚の厚い部分の磁気異方性が膜面内方向であることを特徴とするスピン波導波路。
  4. 請求項３のスピン波導波路において、前記第二の強磁性薄膜が、Co、Feないしそれらの合金、あるいは前記Co、Feないしそれらの合金にBを含有する金属で構成されていることを特徴とするスピン波導波路。
  5. 請求項３のスピン波導波路において、前記第一の強磁性膜が、Co、Fe、Niのいずれか、ないしこれらのうち複数と、Pt、Pdのいずれかを含む合金、あるいは、Co、Fe、Niのいずれか、ないしこれらのうち複数と、Pt、Pdの交互積層膜、ないしはCo、Feないしはその合金とNiの交互積層膜であることを特徴とするスピン波導波路。
  6. 請求項１に記載のスピン波導波路において、前記絶縁膜がMgOであることを特徴とするスピン波導波路。
  7. 請求項１に記載のスピン波導波路において、前記絶縁膜がAl、Zn、Ti、Zr、Ni、Si、Feより選択された少なくとも一つの元素を含む酸化物、窒化物、酸窒化物であることを特徴とするスピン波導波路。
  8. 請求項３に記載のスピン波導波路において、前記第一の強磁性体膜と、前記第二の強磁性膜の間に金属膜が挿入され、前記第一の強磁性体膜の磁化と、前記第二の強磁性膜の磁化が、前記挿入された金属膜を介して交換結合力で磁気的に結合していることを特徴とするスピン波導波路。
  9. 請求項１に記載のスピン波導波路において、前記スピン波導波路の一端に形成された前記強磁性薄膜の厚い部分の上に積層された電極膜が非磁性体金属であることを特徴とするスピン波導波路。
  10. 請求項１に記載のスピン波導波路において、前記スピン波導波路の一端に形成された前記強磁性膜の膜厚が薄い部分上に積層された電極膜が、強磁性体膜であることを特徴とするスピン波導波路。
  11. ワイヤ状の強磁性体薄膜の一端に、前記強磁性薄膜の膜厚の厚い部分が形成され、さらに膜厚の薄い部分と膜厚の厚い部分が、少なくとも１周期以上、交互にかつ同一平面上に形成され、前記ワイヤ状の強磁性体薄膜の他の一端に、前記強磁性体薄膜の膜厚の厚い部分が形成され、
    前記膜厚の厚い部分には、前記強磁性膜上に絶縁膜、電極膜の順番で積層されており、前記膜の膜厚の厚い部分の磁気異方性が膜面に平行であり、前記膜の膜厚の厚い部分の磁気異方性が膜面に垂直であることを特徴とするスピン波導波路を備え、前記スピン波導波路上に形成された電極膜に信号を伝達する手段を備え、前期スピン波導波路の一端の電極を信号の書込み、または前記ワイヤ状の強磁性薄膜中を伝搬するスピン波を励起するために用い、かつ前記スピン波導波路のほかの一端の電極を信号の読出しに用い、前記スピン波の導波路のほかの電極を信号の書込み、または前記ワイヤ状の強磁性薄膜中を伝搬するスピン波を励起するために用いることを特徴とするスピン波演算回路。
  12. 請求項１１記載のスピン波演算回路において、前記書込み、スピン波励起、読出しを行う領域において、複数のスピン波導波路が交差することを特徴とするスピン波演算回路。
  13. 請求項１１に記載のスピン波演算回路において、スピン波波長λと、前記スピン波導波路、すなわちワイヤ状の強磁性薄膜の幅ｗが、λ＜ｗの場合に、前記書込み、スピン波励起、読出しを行う領域以外の領域で、複数のスピン波導波路が同一平面上で交差していることを特徴とするスピン波演算回路。
  14. 請求項１１に記載のスピン波演算回路において、前記電極に、ある所定のしきい電圧以上でかつ、所定のパルス幅の電圧を印加して、前記強磁性薄膜の一部に情報の書込みを行う、情報書込み方法。
  15. ワイヤ状の強磁性体薄膜の一端に、前記強磁性薄膜の膜厚の厚い部分が形成され、さらに膜厚の薄い部分と膜厚の厚い部分が、少なくとも１周期以上、交互にかつ同一平面上に形成され、前記ワイヤ状の強磁性体薄膜の他の一端に、前記強磁性体薄膜の膜厚の厚い部分が形成され、
    前記膜厚の厚い部分には、前記強磁性膜上に絶縁膜、電極膜の順番で積層されており、前記膜の膜厚の厚い部分の磁気異方性が膜面に平行であり、前記膜の膜厚の厚い部分の磁気異方性が膜面に垂直であることを特徴とするスピン波導波路を備え、前記スピン波導波路上に形成された電極膜に信号を伝達する手段を備え、前期スピン波導波路の一端の電極を信号の書込み、または前記ワイヤ状の強磁性薄膜中を伝搬するスピン波を励起するために用い、かつ前記スピン波導波路のほかの一端の電極を信号の読出しに用い、前記スピン波の導波路のほかの電極を信号の書込み、または前記ワイヤ状の強磁性薄膜中を伝搬するスピン波を励起するために用いることを特徴とするスピン波演算回路において、前記電極に、ある所定のしきい電圧以下でかつ、所定のパルス幅の電圧を印加して、前記強磁性薄膜内にスピン波の励起を行う、スピン波励起方法。
JP2011269558A 2011-12-09 2011-12-09 スピン波導波路、及びスピン波演算回路 Expired - Fee Related JP5759882B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011269558A JP5759882B2 (ja) 2011-12-09 2011-12-09 スピン波導波路、及びスピン波演算回路
US13/693,110 US9000546B2 (en) 2011-12-09 2012-12-04 Spin-wave waveguide and spin wave operation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011269558A JP5759882B2 (ja) 2011-12-09 2011-12-09 スピン波導波路、及びスピン波演算回路

Publications (2)

Publication Number Publication Date
JP2013120915A true JP2013120915A (ja) 2013-06-17
JP5759882B2 JP5759882B2 (ja) 2015-08-05

Family

ID=48571448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269558A Expired - Fee Related JP5759882B2 (ja) 2011-12-09 2011-12-09 スピン波導波路、及びスピン波演算回路

Country Status (2)

Country Link
US (1) US9000546B2 (ja)
JP (1) JP5759882B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014207818A1 (ja) * 2013-06-25 2014-12-31 株式会社日立製作所 スピン波回路
WO2015129036A1 (ja) * 2014-02-28 2015-09-03 株式会社日立製作所 スピン波を用いた全加算器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933522B2 (en) * 2012-09-28 2015-01-13 Intel Corporation Repeated spin current interconnects
CN104767020B (zh) * 2015-03-20 2017-11-10 复旦大学 一种自旋波定向传输波导结构
CN105098306A (zh) * 2015-07-30 2015-11-25 复旦大学 一种基于表面磁各向异性的自旋波导线
WO2019190552A1 (en) * 2018-03-30 2019-10-03 Intel Corporation Spin orbit logic with neel spin orbit coupling material
EP3570367A1 (en) * 2018-05-14 2019-11-20 IMEC vzw Spin wave resonator
IT201900013542A1 (it) * 2019-07-31 2021-01-31 Torino Politecnico Dispositivo per memorizzare e processare dati e relativo metodo
US12080783B2 (en) * 2020-03-05 2024-09-03 Wisconsin Alumni Research Foundation Spin transistors based on voltage-controlled magnon transport in multiferroic antiferromagnets
EP4099571A1 (en) * 2021-06-04 2022-12-07 Imec VZW Logic gates based on phase shifters

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133650A1 (ja) * 2008-05-02 2009-11-05 国立大学法人大阪大学 磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子
JP2010113752A (ja) * 2008-11-05 2010-05-20 Tdk Corp 磁気センサー
WO2011075257A2 (en) * 2009-12-18 2011-06-23 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
WO2011089692A1 (ja) * 2010-01-20 2011-07-28 株式会社 東芝 スピン波デバイス
JP2011199190A (ja) * 2010-03-23 2011-10-06 Toshiba Corp スピン波素子
JP2012160573A (ja) * 2011-01-31 2012-08-23 Toshiba Corp スピン波素子
JP2013045840A (ja) * 2011-08-23 2013-03-04 National Institute Of Advanced Industrial & Technology 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819142B1 (ko) 2005-09-29 2008-04-07 재단법인서울대학교산학협력재단 강한 스핀파 발생 방법 및 스핀파를 이용한 초고속 정보처리 스핀파 소자
JP5224803B2 (ja) * 2007-12-26 2013-07-03 株式会社日立製作所 磁気メモリ及び磁気メモリの書き込み方法
KR100947582B1 (ko) * 2008-05-28 2010-03-15 서울대학교산학협력단 스핀파의 주파수 제어가 가능한 마그노닉 결정 스핀파 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133650A1 (ja) * 2008-05-02 2009-11-05 国立大学法人大阪大学 磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子
JP2010113752A (ja) * 2008-11-05 2010-05-20 Tdk Corp 磁気センサー
WO2011075257A2 (en) * 2009-12-18 2011-06-23 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
WO2011089692A1 (ja) * 2010-01-20 2011-07-28 株式会社 東芝 スピン波デバイス
JP2011199190A (ja) * 2010-03-23 2011-10-06 Toshiba Corp スピン波素子
JP2012160573A (ja) * 2011-01-31 2012-08-23 Toshiba Corp スピン波素子
JP2013045840A (ja) * 2011-08-23 2013-03-04 National Institute Of Advanced Industrial & Technology 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7015000029; ＫＨＩＴＵＮ　Ａｌｅｘａｎｄｅｒ　ｅｔ．　ａｌ．: 'Ｎｏｎ-ｖｏｌａｔｉｌｅ　ｍａｇｎｏｎｉｃ　ｌｏｇｉｃ　ｃｉｒｃｕｉｔｓ　ｅｎｇｉｎｅｅｒｉｎｇ' Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ １１０, 20110804, ０３４３０６-１-０３４３０６-１１ *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014207818A1 (ja) * 2013-06-25 2014-12-31 株式会社日立製作所 スピン波回路
JP6081591B2 (ja) * 2013-06-25 2017-02-15 株式会社日立製作所 スピン波回路の動作制御方法
JPWO2014207818A1 (ja) * 2013-06-25 2017-02-23 株式会社日立製作所 スピン波回路の動作制御方法
WO2015129036A1 (ja) * 2014-02-28 2015-09-03 株式会社日立製作所 スピン波を用いた全加算器

Also Published As

Publication number Publication date
US20130147579A1 (en) 2013-06-13
JP5759882B2 (ja) 2015-08-05
US9000546B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
JP5759882B2 (ja) スピン波導波路、及びスピン波演算回路
JP6081591B2 (ja) スピン波回路の動作制御方法
CN108011037B (zh) 自旋轨道转矩型磁化反转元件、磁存储器及高频磁性器件
JP5431400B2 (ja) 磁気記憶素子
JP5673951B2 (ja) 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子
JP4988343B2 (ja) 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
CN108011038B (zh) 自旋轨道转矩型磁阻效应元件及其制造方法
JP6078643B2 (ja) スピン波デバイス
US20180033953A1 (en) Spin current magnetization reversal element, element assembly, and method for producing spin current magnetization reversal element
CN110268530B (zh) 自旋流磁化反转元件和自旋轨道转矩型磁阻效应元件
US9190168B2 (en) Magnetic memory and manufacturing method thereof
CN108011036A (zh) 电流磁场辅助型自旋流磁化反转元件和磁阻效应元件
JP7052448B2 (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び発振器
JP6071401B2 (ja) 磁気メモリ
CN110061127B (zh) 磁隧道结的形成方法及磁阻式随机存储器
JP2009021352A (ja) 磁気記録素子及び磁気記録装置
KR20140040063A (ko) 기록가능 자기 소자
JP2018026525A (ja) スピン流磁化反転素子、素子集合体及びスピン流磁化反転素子の製造方法
CN109427965A (zh) 自旋流磁化旋转元件、自旋轨道转矩型磁阻效应元件
JP2019047030A (ja) スピン流磁化反転素子、磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
WO2019031226A1 (ja) スピン流磁気抵抗効果素子及び磁気メモリ
JP7139701B2 (ja) スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
WO2018155562A1 (ja) 磁化反転素子、磁気抵抗効果素子及びメモリデバイス
JP7095434B2 (ja) スピン流磁気抵抗効果素子及び磁気メモリ
CN110506327B (zh) 磁存储元件和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R151 Written notification of patent or utility model registration

Ref document number: 5759882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees