JP2013115093A

JP2013115093A - モノリシック集積回路

Info

Publication number: JP2013115093A
Application number: JP2011257372A
Authority: JP
Inventors: Takashi Suzuki; 隆司鈴木; Norihito Tokura; 規仁戸倉; Satoshi Shiraki; 白木　　聡; Shigeki Takahashi; 茂樹高橋; Yoichi Ashida; 洋一芦田; Shinya Sakurai; 晋也櫻井
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2011-11-25
Filing date: 2011-11-25
Publication date: 2013-06-10
Anticipated expiration: 2031-11-25
Also published as: JP5922379B2

Abstract

【課題】ダイオードの逆回復特性を改善する技術を提供すること。
【解決手段】モノリシック集積回路１００は、半導体層６と絶縁分離部４とダイオード１６を備えている。絶縁分離部４は、平面視したときに、半導体層６の一部である島領域８を周囲から絶縁している。ダイオード１６は、島領域８に形成されている。ダイオード１６は、第１導電型の中央領域１４と第２導電型の環状領域１０を有している。中央領域１４と環状領域１０は、半導体層６の表層に形成されている。平面視したときに、環状領域１０は、中央領域１４の周囲を一巡している。島領域８には、半導体層６を貫通する貫通部１８が形成されている。貫通部１８は、中央領域１４に囲まれている。モノリシック集積回路１００では、絶縁分離部４を画定するトレンチと貫通部１８を画定するトレンチが、同一の製造工程で作製される。
【選択図】図２

Description

本発明は、ダイオードを含むモノリシック集積回路に関する。

モノリシック集積回路は、１つの基板に複数の回路素子が形成されている集積回路であり、様々な用途で必要とされており、その一例が特許文献１に開示されている。特許文献１には、ＳＯＩ（Silicon on Insulator）基板を用いたモノリシック集積回路が開示されている。特許文献１に開示されるモノリシック集積回路は、インバータ装置に用いられており、ＩＧＢＴ（Insulated Gate Bipolar Transistor）と還流用のダイオードを備えている。

図１２に、この種のモノリシック集積回路４００を例示する。モノリシック集積回路４００では、ＳＯＩ基板４０２の活性層４０６に絶縁分離部４０４が形成されており、活性層４０６の一部が周囲から島状に分離されている。ダイオード４１６は、活性層４０６のうちの島領域４０８内に形成されている。図示しないＩＧＢＴは、活性層４０６のうちの島領域４０８以外の領域に形成されている。モノリシック集積回路４００では、ｎ^＋型のカソード領域４１４が島領域４０８の中央に設けられており、ｐ^＋型のアノード領域４１０が絶縁分離部４０４に沿ってカソード領域４１４の周囲を一巡している。カソード領域４１４とアノード領域４１０の間には、ｎ⁻型のドリフト領域４１２が介在している。カソード領域４１４とアノード領域４１０とドリフト領域４１２によって、ダイオード４１６が形成されている。

特開２００５−６４４７２号公報

モノリシック集積回路４００の製造工程では、イオン注入に要する工程を削減するために、異なる回路素子間において、不純物が同種の領域を共通の工程で形成することが行われる。例えば、ダイオード４１６のｎ^＋型のカソード領域４１４とＩＧＢＴのｎ^＋型のエミッタ領域を共通の工程で形成することが行われる。しかしながら、ＩＧＢＴのエミッタ領域と共通の工程で形成されるダイオード４１６のカソード領域４１４は、ｎ型の不純物の濃度が必要以上に濃くなり、カソード領域４１４を構成する不純物量が過剰な状態になってしまう。

ダイオード４１６のカソード領域４１４の不純物量が多いと、ダイオード４１６に還流電流が流れているときに、過剰な電子がカソード領域４１４からドリフト領域４１２に供給され、それに応じて過剰な正孔がアノード領域４１０からドリフト領域４１２に供給される。この結果、ダイオード４１６が逆回復するときの逆回復電荷量（Ｑｒｒ）が増大し、損失が大きいという問題がある。

ダイオード４１６の逆回復特性は、ダイオード４１６を介して還流電流が流れているときに、ドリフト領域４１２の単位体積当たりに供給される電子量に強く依存する。このため、ダイオード４１６の逆回復特性を改善するためには、カソード領域４１４の不純物量をドリフト領域４１２の体積に対して相対的に少なくし、ドリフト領域４１２の単位体積当たりに供給される電子量を抑えることが望ましい。

例えば、図１３に示すモノリシック集積回路４００ａのように、カソード領域４１４ａをドリフト領域４１２に対して相対的に小さくすれば、ドリフト領域４１２の単位体積当たりに供給される電子量を減少させることができる。しかしながら、カソード領域４１４ａを小さくすると、図１３に示されるように、カソード領域４１４ａとアノード領域４１０の距離Ｌ１が相対的に短い部分と、カソード領域４１４ａとアノード領域４１０の距離Ｌ２が相対的に長い部分が形成され、電流が偏って流れるという問題がある。

製造工程を増加させることなく、カソード領域とアノード領域の距離を維持しながら、ダイオードを構成する不純物領域の不純物量を減少させる技術が望まれている。

本明細書では、ダイオードを含むモノリシック集積回路を開示する。このモノリシック集積回路は、半導体層と、絶縁分離部と、ダイオードを備えている。絶縁分離部は、平面視したときに、半導体層の一部である島領域を周囲から絶縁する。ダイオードは、上記島領域に形成されている。また、ダイオードは、半導体層の表層に形成されている第１導電型の中央領域と、平面視したときに中央領域の周囲を一巡しており、半導体層の表層に形成されている第２導電型の環状領域を有している。このモノリシック集積回路では、島領域に、半導体層を貫通する貫通部が形成されている。貫通部は、平面視したときに、中央領域に囲まれている。さらに、絶縁分離部を画定するトレンチと貫通部を画定するトレンチが、同一の製造工程で作製される。この態様のモノリシック集積回路では、絶縁分離部を画定するトレンチを作製するときに、貫通部を画定するトレンチも同時に作製される。このため、特別な工程を追加することなく、島領域内に貫通部を形成することができる。また、この態様のモノリシック集積回路では、貫通部が中央領域の一部を削るように作製されるので、中央領域の不純物量が減少し、ダイオードの逆回復特性が改善される。さらに、貫通部は、平面視したときに、中央領域によって囲まれている。すなわち、中央領域と環状領域の距離は、貫通部の存在に関わらず、一定に維持されている。本明細書で開示するモノリシック集積回路は、製造工程を増加させることなく、ダイオードの逆回復特性を改善することができる。

本明細書で開示するモノリシック集積回路では、中央領域がｎ型のカソード領域であり、環状領域がｐ型のアノード領域であってもよい。

本明細書で開示される技術によると、ダイオードを含むモノリシック集積回路において、製造工程を増加させることなく、ダイオードの逆回復特性を改善することができる。

第１実施形態のモノリシック集積回路の平面図を示す。図１のII−II線に沿った断面図を示す。第１実施形態のモノリシック集積回路の製造工程を示す（１）。第１実施形態のモノリシック集積回路の製造工程を示す（２）。第２実施形態のモノリシック集積回路の平面図を示す。図５のVI−VI線に沿った断面図を示す。第３実施形態のモノリシック集積回路の平面図を示す。第４実施形態のモノリシック集積回路の断面図を示す。実施例で用いたシミュレーションモデルを示す。ダイオードの逆回復曲線を示す。トレンチを配置する位置と、逆回復電荷量及び逆回復時間との関係を示す。従来のモノリシック集積回路の平面図を示す。従来のモノリシック集積回路の変形例の平面図を示す。

以下の実施形態で開示される技術的特徴の幾つかを以下に記す。
（特徴１）中央領域は、平面視したときに、長手方向を有して直線に伸びている直線部と、直線部の端部に設けられている曲線部を有する。
（特徴２）環状領域は、トラック形状である。
（特徴３）モノリシック集積回路の製造方法は、半導体層に不純物をイオン注入するイオン注入工程と、半導体層を貫通するトレンチを形成するトレンチ形成工程を備える。イオン注入工程では、ダイオードを構成する不純物と、ダイオードとは異なる他の回路素子を構成する不純物を同時にイオン注入する。イオン注入工程は、第１導電型の中央領域と、中央領域を一巡する第２導電型の環状領域によってダイオードが形成されるように実施する。トレンチ形成工程では、ダイオードを他の回路素子から絶縁分離する絶縁分離部を画定するためのトレンチと、平面視したときに中央領域に囲まれている貫通部を画定するためのトレンチを、同時に形成する。
（特徴４）貫通部は、中央領域を構成する不純物のピーク部分の少なくとも一部を削るように形成される。

（第１実施形態）
図１及び図２を参照し、モノリシック集積回路１００について説明する。なお、図１は、モノリシック集積回路１００から電極、保護膜等を除去した形態を示している。図２に示すように、モノリシック集積回路１００は、基板３０と絶縁層２８と活性層６が積層したＳＯＩ基板２を利用して形成されている。活性層６が、半導体層の一例に相当する。一例では、活性層６と基板３０の材料には単結晶シリコンが用いられており、絶縁層２８の材料には酸化シリコン（ＳｉＯ_２）が用いられている。活性層６は、耐圧５００Ｖ以上を実現するために、厚みが約１０〜２０μｍに設定されている。絶縁層２８は、耐圧５００Ｖ以上を実現するために、その厚みが約３μｍ以上に設定されている。

活性層６には、絶縁分離部４が形成されている。絶縁分離部４は、活性層６の表面から裏面まで貫通し、絶縁層２８に達している。また、絶縁分離部４は、平面視したときに一巡して形成されており、活性層６を島領域８とＩＧＢＴ領域９に絶縁分離している。島領域８にはダイオード１６が形成されており、ＩＧＢＴ領域９には図示しないＩＧＢＴ構造が形成されている。絶縁分離部４は、活性層６に形成したトレンチ２０内に絶縁体２２を埋め込むことにより形成されている。絶縁体２２の材料は、例えばＳｉＯ_２，Ｓｉ_３Ｎ_４，又はそれらの複合体であり、ＣＶＤ膜であってもよい。なお、絶縁体２２の内部に空洞が設けられていてもよい。その空洞内は真空であってもよいし、空気が密閉されていてもよい。また、その空洞内に多結晶シリコン等が充填されていてもよい。基板３０はｎ型又はｐ型の不純物を含んでおり、接地電圧に固定されている。

ダイオード１６は、活性層６の表面に設けられているカソード電極４６とアノード電極４０とＬＯＣＯＳ酸化膜４２と抵抗性フィールドプレート４４を備えている。活性層６の表面において、カソード電極４６とアノード電極４０は、距離を置いて配置されているとともに電気的に絶縁されている。カソード電極４６とアノード電極４０の材料にはチタン（Ｔｉ）／窒化チタン（ＴｉＮ）／アルミニウム（Ａｌ）の積層電極が用いられており、チタンが活性層６に接触している。チタンに代えて、チタンにシリコンが混入したシリサイドを用いることもできる。ＬＯＣＯＳ酸化膜４２は、カソード電極４６とアノード電極４０の間に設けられている。抵抗性フィールドプレート４４は、ＬＯＣＯＳ酸化膜４２の表面に設けられている。抵抗性フィールドプレート４４の一端がカソード電極４６に電気的に接続されており、他端がアノード電極４０に電気的に接続されている。ＬＯＣＯＳ酸化膜４２と抵抗性フィールドプレート４４は、活性層６の表層部において、カソード電極４６とアノード電極４０の間の電位分布を均一化する。

ダイオード１６は、活性層６の表層に形成されているｎ型のカソード領域１４とｐ型のアノード領域１０、及びカソード領域１４とアノード領域１０を隔てているｎ⁻型のドリフト領域１２を備えている。カソード領域１４が中央領域の一例に相当し、アノード領域１０が環状領域の一例に相当する。カソード領域１４は、カソード電極４６に接している。アノード領域１０は、アノード電極４０に接している。ドリフト領域１２は、活性層６にカソード領域１４とアノード領域１０を形成した残部である。

図１に示すように、カソード領域１４は、平面視したときに、絶縁分離部４で囲まれる島領域８の中央に配置されており、略矩形の形状を有している。カソード領域１４は長手方向（紙面左右方向）を有して直線に伸びている直線部１４ｄと、直線部１４ｄの端部に設けられている曲線部１４ｅを有する。

図２に示すように、カソード領域１４は、ｎ⁺型の高濃度カソード領域１４ａとｎ型の低濃度カソード領域１４ｂを備えている。低濃度カソード領域１４ｂの拡散深さは、高濃度カソード領域１４ａの拡散深さよりも深い。このため、高濃度カソード領域１４ａの全体は、低濃度カソード領域１４ｂで覆われている。高濃度カソード領域１４ａはカソード電極４６にオーミック接触しており、低濃度カソード領域１４ｂはカソード電極４６にショットキー接触している。高濃度カソード領域１４ａ及び低濃度カソード領域１４ｂには、リン（Ｐ），砒素（Ａｓ）等のｎ型不純物がイオン注入されている。一例では、高濃度カソード領域１４ａの表面濃度は約６×１０^２０ｃｍ^−３であり、拡散深さは約０．１〜０．５μｍである。低濃度カソード領域１４ｂの表面濃度は約１．８×１０^１７ｃｍ^−３であり、拡散深さは約３〜７μｍである。なお、低濃度カソード領域１４ｂは、必要に応じて設けられていなくてもよい。

図１に示すように、アノード領域１０は、平面視したときに、島領域８の周縁部を絶縁分離部４に沿って一巡している。アノード領域１０は、絶縁分離部４よりも内側に形成されている。アノード領域１０は、カソード領域１４の周囲を一巡しており、トラック形状である。アノード領域１０も、長手方向を有して直線に伸びている直線部１０ｄと、直線部１０ｄの端部に設けられている曲線部１０ｅを有する。

図２に示すように、アノード領域１０は、ｐ⁺型の高濃度アノード領域１０ａとｐ型の中濃度アノード領域１０ｂとｐ^-型の低濃度アノード領域１０ｃを備えている。中濃度アノード領域１０ｂの拡散深さは、高濃度アノード領域１０ａの拡散深さよりも深い。低濃度アノード領域１０ｃの拡散深さは、高濃度アノード領域１０ａ及び中濃度アノード領域１０ｂの拡散深さよりも深い。高濃度アノード領域１０ａはアノード電極４０にオーミック接触しており、中濃度アノード領域１０ｂ及び低濃度アノード領域１０ｃはアノード電極４０ショットキー接触している。

高濃度アノード領域１０ａは、中濃度アノード領域１０ｂと低濃度アノード領域１０ｃによって覆われている。中濃度アノード領域１０ｂは、高濃度アノード領域１０ａのカソード領域１４側の側面と、高濃度アノード領域１０ａの底面の一部を覆っている。低濃度アノード領域１０ｃは、高濃度アノード領域１０ａのカソード領域１４とは反対側の側面と、中濃度アノード領域１０ｂのカソード領域１４とは反対側の側面と、中濃度アノード領域１０ｂの底面の一部を覆っている。中濃度アノード領域１０ｂの底面の一部は、低濃度アノード領域１０ｃで覆われていない。なお、低濃度アノード領域１０ｃは、絶縁分離部４の側面に接している。

アノード領域１０にはホウ素（Ｂ）がイオン注入されている。高濃度アノード領域１０ａと中濃度アノード領域１０ｂと低濃度アノード領域１０ｃの表面濃度は、概ね２桁毎に異なることが望ましい。一例では、高濃度アノード領域１０ａの表面濃度は約１×１０^２０ｃｍ^−３であり、拡散深さは約０．２〜０．６μｍである。中濃度アノード領域１０ｂの表面濃度は約９×１０^１７ｃｍ^−３であり、拡散深さは１〜２μｍである。低濃度アノード領域１０ｃの表面濃度は約１．２×１０^１６ｃｍ^−３であり、拡散深さは３〜５μｍである。なお、中濃度アノード領域１０ｂ及び／又は低濃度アノード領域１０ｃは、必要に応じて設けられていなくてもよい。

上記したように、低濃度アノード領域１０ｃの不純物濃度は極めて薄いので、低濃度アノード領域１０ｃが設けられていても、順バイアス時に注入される正孔量はほとんど増加しない。アノード領域１０から注入される正孔量は、高濃度アノード領域１０ａと中濃度アノード領域１０ｂによって決定される。また、低濃度アノード領域１０ｃが設けられていることにより、逆回復時に高濃度アノード領域１０ａと中濃度アノード領域１０ｂのコーナー部の電界強度が顕著に低下し、ダイナミックアバランシェ現象が抑制される。

図１に示すように、カソード領域１４の直線部１４ｄとアノード領域１０の直線部１０ｄとの距離Ｌ１は、カソード領域１４の曲線部１４ｅとアノード領域１０の曲線部１０ｅとの距離Ｌ２と同じである。ダイオード１６では、アノード領域１０とカソード領域１４の距離が、どの位置でも同じである。上記したように、アノード領域１０は、トラック形状である。アノード領域１０がトラック形状であれば、カソード領域１４とアノード領域１０の距離Ｌ１（Ｌ２）は耐圧を確保するために必要な長さに維持しながら、カソード領域１４とアノード領域１０の間を流れる電流量を確保するための面積は増大させることができる。

上記したように、ドリフト領域１２は、島領域８の活性層６のうち、不純物がイオン注入されなかった部分である。ダイオード１６に還流電流が流れているときは、カソード領域１４からドリフト領域１２に電子が供給され、アノード領域１０からドリフト領域１２に正孔が供給される。ドリフト領域１２はリンを含んでおり、その不純物濃度は約１×１０^１４〜１×１０^１５ｃｍ^−３である。

貫通部１８が、島領域８に形成されている。図２に示すように、貫通部１８は、活性層６の表面から裏面まで貫通し、絶縁層２８に達している。また、図１に示すように、平面視したときに、長手方向に伸びている２つの貫通部１８が、カソード領域１４に囲まれている。貫通部１８がカソード領域１４に囲まれているので、貫通部１８が、アノード領域１０とカソード領域１４の距離に影響を与えることはない。貫通部１８は、活性層６に形成したトレンチ２６内に絶縁体２４を埋め込むことにより形成されている。絶縁体２４の材料は例えばＳｉＯ，Ｓｉ_３Ｎ_４，又はそれらの複合体であり、ＣＶＤ膜であってもよい。絶縁体２４の材料は、絶縁体２２の材料と同じである。なお、絶縁体２２と同様に、絶縁体２４の内部に空洞が設けられていてもよい。空洞内が真空であってもよいし、空気が密閉されていてもよいし、多結晶シリコン等が充填されていてもよい。また、貫通部は１つでもよく、その場合、平面視したときに、長手方向に伸びている１つの貫通部が、カソード領域１４に囲まれる。

図３及び図４を参照し、モノリシック集積回路１００の製造方法について説明する。図３及び図４は、ダイオード１６の製造工程を示しており、ＩＧＢＴの製造工程は省略している。まず、図３に示すように、基板３０と絶縁層２８と活性層６が積層したＳＯＩ基板２を用意する。その後、活性層６の所定範囲に、ｎ型不純物とｐ型不純物をイオン注入し、ｎ型不純物領域１４とｐ型不純物領域１０を形成する（イオン注入工程）。ｎ型不純物を２回イオン注入することにより、ｎ⁺型の高濃度不純物領域１４ａとｎ型の低濃度不純物領域１４ｂを備えるｎ型不純物領域１４を形成することができる。また、ｐ型不純物を３回イオン注入することにより、ｐ⁺型の高濃度不純物領域１０ａとｐ型の中濃度不純物領域１０ｂとｐ^-型の低濃度不純物領域１０ｃ備えるｐ型不純物領域１０を形成することができる。ｎ型不純物領域１４とｐ型不純物領域１０は、従来のイオン注入技術を利用して形成することができる。

ｎ型不純物領域１４を形成するためのｎ型の不純物は、ＩＧＢＴのエミッタ等を構成するためのｎ型の不純物と同時にイオン注入される。ｎ型不純物領域１４は、図１のカソード領域１４を形成するためのものであり、活性層６の表層に長手方向を有して直線に伸びるように形成される。ｐ型不純物領域１０は、図１のアノード領域１０を形成するためのものであり、ｎ型不純物領域１４の周囲を一巡するように形成される。なお、ｎ型不純物領域１４とｐ型不純物領域１０を形成する順序は任意である。

次に、図４に示すように、ｐ型不純物領域１０よりも外側を一巡する範囲と、ｎ型不純物領域１４の中央部分をドライエッチングし、第１トレンチ２０と第２トレンチ２６を形成する（トレンチ形成工程）。第１トレンチ２０と第２トレンチ２６は同時に形成する。第２トレンチ２６は、平面視したときに、ｎ型不純物領域１４以外の範囲をエッチングしないように形成する。また、第２トレンチ２６は、ｎ型不純物領域１４のうちの高濃度不純物領域１４ａをエッチングするように形成される。第２トレンチ２６が高濃度不純物領域１４ａをエッチングするように形成されれば、ｎ型不純物領域１４のうちの不純物濃度のピーク部分を除去することができる。

その後、ＣＶＤ法を用いて第１トレンチ２０と第２トレンチ２６に絶縁体２２，２４を埋め込むことにより、絶縁分離部４と貫通部１８が形成される（図１を参照）。第１トレンチ２０に埋め込む絶縁体２２と、第２トレンチ２６に埋め込む絶縁体２４は、同時に形成される。なお、絶縁分離部４と貫通部１８を形成した後に、上記したイオン注入工程を実施してもよい。

第１トレンチ２０及び第２トレンチ２６は、活性層６の表層から絶縁層２８まで達しており、同じ深さを有する。そのため、第１トレンチ２０及び第２トレンチ２６を同時に形成することができる。なお、本実施形態では第１トレンチ２０と第２トレンチ２６に絶縁体を埋め込んでいるが、第１トレンチ２０にだけ絶縁体を埋込み、第２トレンチ２６には絶縁体を埋め込まなくてもよい。また、上記したように、絶縁体の内部に空洞を形成してもよい。

上記したように、第２トレンチ２６は、平面視したときに、ｎ型不純物領域１４以外の範囲をエッチングしないように形成される。そのため、第２トレンチ２６は、平面視したときに、ｎ型不純物領域１４に囲まれる。第２トレンチ２６が、ｎ型不純物領域１４とｐ型不純物領域１０の距離を変化させることはない。それにより、カソード領域１４とアノード領域１０の間の距離がどの位置でも同じとなり、電流がドリフト領域１２内を偏って流れることはない。また、トラック形状のアノード領域１０を形成することにより、カソード領域１４とアノード領域１０の間の距離を必要な耐圧が得られる距離（図１の距離Ｌ１，Ｌ２）に維持したまま、ドリフト領域１２の体積が増加する。カソード領域１４とアノード領域１０の間に、多くの電流を流すことができる。

モノリシック集積回路１００は、従来のモノリシック集積回路４００（図１２を参照）に比べ、第２トレンチ２６を形成した分だけカソード領域１４のサイズが小さい。モノリシック集積回路１００は、還流電流が流れているときに、カソード領域１４からドリフト領域１２に供給される電子量を減少させることができる。ドリフト領域１２の単位面積当たりに供給される電子量が減少すると、アノード領域１０からドリフト領域１２に供給される正孔量も減少する。そのため、モノリシック集積回路１００は、ダイオード１６が逆回復するときの逆回復特性が改善される。

本明細書で開示する技術は、上記したモノリシック集積回路１００の形態に限定されるものではない。以下に、本明細書に開示する技術を適用したモノリシック集積回路の例をいくつか示す。

（第２実施形態）
図５及び図６に示すように、モノリシック集積回路２００では、３つの貫通部２１８ａ，２１８ｂ及び２１８ｃが、長手方向に伸びている。貫通部２１８ａ〜２１８ｃはいずれも、カソード領域２１４に囲まれている。貫通部２１８ａと２１８ｂの間、及び、貫通部２１８ｂと２１８ｃの間には、活性層６及びカソード領域２１４が介在している。

モノリシック集積回路２００の場合、３つの貫通部２１８ａ，２１８ｂ及び２１８ｃを備えているので、各々の第２トレンチ２２６の幅を、第１トレンチ２０の幅よりも短くすることができる。第１トレンチ２０及び第２トレンチ２２６に絶縁体を埋め込む工程において、第１トレンチ２０に絶縁体を埋め込む工程が終了すると、第２トレンチ２２６に絶縁体が埋め込まれている。そのため、第２トレンチ２２６に絶縁体を埋め込むためだけの時間を必要としない。

（第３実施形態）
図７に示すように、モノリシック集積回路３００では、平面視したときに、複数の貫通部３１８が、長手方向に並んでいる。このような形態であっても、貫通部３１８を画定するためのトレンチの幅を、絶縁分離部４を画定するためのトレンチの幅よりも短くすることができる。なお、図７では貫通部３１８の形状が矩形であるが、貫通部の形状は多角形であってもよいし、円であってもよい。

（第４実施形態）
図８に、エピタキシャル基板２ａを用いて形成されたモノリシック集積回路１００ａを示す。エピタキシャル基板２ａは、ｐ⁻型の半導体下層３０ａ上に半導体上層６ａがエピタキシャル成長して形成される。半導体下層３０ａと半導体上層６ａの間にｐｎ接合が形成されている。半導体下層３０ａは、接地電圧に固定されている。モノリシック集積回路１００ａでも、ダイオード１６が形成されている島領域８が、絶縁分離部４ａによって、ＩＧＢＴ領域９から絶縁分離されている。絶縁分離部４ａと貫通部１８ａは、半導体上層６ａの表面から裏面まで貫通し、半導体下層３０ａ内にまで達している。絶縁分離部４ａと貫通部１８ａは、同時に形成に形成される。本明細書で開示される技術は、エピタキシャル基板を用いて形成されるモノリシック集積回路にも有用である。

（実施例）
図９に示すモデル５０を用いて、ダイオードの逆回復特性についてシミュレーションを行った。モデル５０では、カソード領域５２とアノード領域６０が、シリコン５８の表層に設けられている。カソード領域５２の幅Ｌ_ｃは９μｍである。絶縁トレンチ５４が、カソード領域５２のアノード領域６０側端部から距離Ｌ_ｔ離れた場所に形成されている。モデル５０では、カソード領域５２のうちの絶縁トレンチ５４よりもアノード領域６０側の部分だけが、ダイオードに順方向電流が流れているときに、ドリフト領域に電子を導入する。シミュレーションでは、距離Ｌ_ｔを２μｍ，４μｍ，６μｍ，９μｍと変化させ、逆回復特性の変化を計算した。距離Ｌ_ｔが９μｍの場合、絶縁トレンチ５４は、カソード領域５２に接触しない。

図１０は、モデル５０におけるダイオードの逆回復曲線を示している。グラフの横軸は時間（秒）を示し、縦軸はダイオードに流れる電流（Ａ）を示す。曲線７０は距離Ｌ_ｔが２μｍのときの結果を示し、曲線７２は距離Ｌ_ｔが４μｍのときの結果を示し、曲線７４は距離Ｌ_ｔが６μｍのときの結果を示し、曲線７６は距離Ｌ_ｔが９μｍのときの結果を示す。また、図１１は、図１０に示す結果を、距離Ｌ_ｔと逆回復電荷量の関係、及び、距離Ｌ_ｔと逆回復時間の関係にまとめたグラフを示す。グラフの横軸は距離Ｌ_ｔ（μｍ）を示し、左側の縦軸は逆回復電荷量（ｎＣ）を示し、右側の縦軸は逆回復時間（ｎ秒）を示している。曲線７８は逆回復電荷量を示し、曲線８０は逆回復時間を示す。なお、逆回復時間は、図１０の逆回復曲線において、ダイオードに逆バイアスが印加されてから、ダイオードに流れる電流値がマイナスからゼロになったときまでの時間である。

曲線７０，７２，７４，７６に示すように、逆回復電流のピークは、距離Ｌ_ｔが小さくなるに従って小さくなる。また、曲線７８に示すように、逆回復電荷量は、距離Ｌ_ｔが小さくなるに従って小さくなる。この結果は、絶縁トレンチ５４を形成することにより、カソード領域５２からドリフト領域に供給された電子が減少したことを示す。本シミュレーションでは、距離Ｌ_ｔが２μｍのときの逆回復電荷量は、距離Ｌ_ｔが９μｍ（トレンチなし）のときよりも４０％小さくなった。また、曲線８０に示すように、逆回復時間も、距離Ｌ_ｔが小さくなるに従って小さくなる。本シミュレーションでは、距離Ｌ_ｔが２μｍのときの逆回復電荷量は、距離Ｌ_ｔが９μｍ（トレンチなし）のときよりも６５％小さくなった。絶縁トレンチ５４によってカソード領域５２のサイズを小さくすることにより、ダイオードの逆回復特性が改善されることがわかった。なお、絶縁トレンチ５４をどの位置に設けても、ダイオードの耐圧に変化は認められなかった。

本明細書に開示する技術は、イオン注入工程において、カソード領域を形成するためのｎ型の不純物とＩＧＢＴのエミッタを構成するためのｎ型の不純物を同時にイオン注入するだけでなく、アノード領域を形成するためのｐ型の不純物とＩＧＢＴ（又は、他の回路素子）を構成するためのｐ型の不純物を同時にイオン注入してもよい。モノリシック集積回路の製造工程が、より簡略化される。

上記実施形態では、島領域の中央にカソード領域が設けられており、アノード領域がカソード領域の周囲を一巡しているモノリシック集積回路について説明した。本明細書に開示する技術は、島領域の中央にアノード領域が設けられており、カソード領域がアノード領域の周囲を一巡しているモノリシック集積回路に適用することもできる。例えば、ダイオード以外の回路素子の不純物領域と、アノード領域を共通の工程で形成することがある。この場合、カソード領域がアノード領域の周囲を一巡しているモノリシック集積回路において、貫通部がアノード領域の一部を削るように作製されると、アノード領域の不純物量が減少し、ダイオードの逆回復特性が改善される。

カソード領域の一部に、ｐ型の不純物が含まれていてもよい。ｎ型の不純物とｐ型の不純物によりカソード領域の一部が短絡し、カソード領域からドリフト領域に供給される電子量をさらに低減することができる。同様に、アノード領域の一部に、ｎ型の不純物が含まれていてもよい。

モノリシック集積回路を製造するための基板はＳＯＩ基板に限定されない。積層基板の活性層の材料が回路素子を製造可能な材料であればよく、活性層の一例としてダイヤモンド、炭化ケイ素（ＳｉＣ），窒化ガリウム（ＧａＮ）等が挙げられる。

１つの基板に、複数のダイオードが並んで配置されていてもよい。この場合、隣接するダイオードの間の絶縁分離部を連結し、１つの島領域内に複数のダイオードを並んで配置してもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

４：絶縁分離部
６：半導体層
８：島領域
１０：環状領域
１４：中央領域
１６：ダイオード
１８：貫通部
１００：モノリシック集積回路

Claims

モノリシック集積回路であって、
半導体層と、
平面視したときに、前記半導体層の一部である島領域を周囲から絶縁する絶縁分離部と、
前記島領域に形成されているダイオードと、を備えており、
前記ダイオードは、
前記半導体層の表層に形成されている第１導電型の中央領域と、
平面視したときに、前記中央領域の周囲を一巡しており、前記半導体層の表層に形成されている第２導電型の環状領域と、を有しており、
前記島領域に、前記半導体層を貫通する貫通部が形成されており、
前記貫通部は、平面視したときに、前記中央領域に囲まれており、
前記絶縁分離部を画定するトレンチと前記貫通部を画定するトレンチが、同一の製造工程で作製されるモノリシック集積回路。
前記中央領域が、ｎ型のカソード領域であり、
前記環状領域が、ｐ型のアノード領域である請求項１に記載のモノリシック集積回路。