JP2013109398A - 半導体モジュール、半導体モジュールの製造方法及びカード - Google Patents
半導体モジュール、半導体モジュールの製造方法及びカード Download PDFInfo
- Publication number
- JP2013109398A JP2013109398A JP2011251730A JP2011251730A JP2013109398A JP 2013109398 A JP2013109398 A JP 2013109398A JP 2011251730 A JP2011251730 A JP 2011251730A JP 2011251730 A JP2011251730 A JP 2011251730A JP 2013109398 A JP2013109398 A JP 2013109398A
- Authority
- JP
- Japan
- Prior art keywords
- module
- card
- terminal
- chip
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
Abstract
【解決手段】ICモジュール10がカード基材と一体化されてICカードが形成される。ICモジュール10は、モジュール基板11に設けられたICチップ12と、ICチップ12に電気的に接続されたアンテナ接続用端子11cと、モールド部14とを含む。アンテナ接続用端子11cは、ICモジュール10と一体化するカード基材に設けられるアンテナに、導電部材を用いて電気的に接続される。モールド部14は、チップ封止部14aと、アンテナ接続用端子11cに設けられたダム枠部14bとを有する。ダム枠部14bを設けることで、カード基材との一体化の際に用いられる導電部材の流出が抑えられ、カードの外観不良の発生が抑えられる。
【選択図】図1
Description
図1は第1の実施の形態に係るICモジュール(半導体モジュール)の一例を示す図である。図1において、(A)は外部端子面側の平面模式図、(B)はICチップ(半導体素子)搭載面側の平面模式図、(C)は(B)のL1−L1断面模式図である。
外部端子11bは、ICモジュール10を用いたICカードが、所定機器と接触してデータをやり取りする際に用いられる端子である。ここでは一例として、所定形状で、所定位置に配置された8つの外部端子11bが設けられた場合を図示している。絶縁基板11aには、外部端子11bに通じる開口部11aa(図1(B))が設けられており、ICチップ12は、開口部11aaを通るボンディングワイヤ13で外部端子11bに電気的に接続される。
図2に示すICカード20は、カード基材21を有する。カード基材21には、例えば、ポリエチレンテレフタレート(PET)等の樹脂材料が用いられる。上記のICモジュール10は、このカード基材21と一体化され、それにより、ICモジュール10を含むICカード20が得られる。
ここで、ICモジュール10及びICカード20の形成方法の一例について、図3〜図7を参照して、より詳細に説明する。
ICチップ12の上面には、パッドが設けられており、ワイヤボンディングの際には、ICチップ12のパッドと、ICチップ12の搭載面側と反対側の面に設けられた外部端子11bとが、開口部11aaを通してボンディングワイヤ13で接続される。更に、ICチップ12のパッドと、ICチップ12の搭載面側に設けられたボンディング端子11caとが、ボンディングワイヤ13で接続される。これにより、ICチップ12が外部端子11b及びアンテナ接続用端子11cとそれぞれ電気的に接続された状態が得られる。
モールドには、モールド部14、即ちチップ封止部14aとダム枠部14bに対応する部位に、それらに対応する形状の掘り込み(凹部)が設けられた金型(モールド金型)30を用いる。このようなモールド金型30に、上記のようにICチップ12をワイヤボンディングしたモジュール基板11をセットし、モールド樹脂を注入し、更にキュアを行って硬化させる。それにより、ICチップ12やボンディングワイヤ13を封止するチップ封止部14aと、アンテナ接続用端子11cの側端面に沿って設けられるダム枠部14bとを、同時に形成する。その後、モールド金型30を離型することで、図4に示したようなICモジュール10を得る。
接着部材15は、チップ封止部14a及びダム枠部14bの外側の絶縁基板11a上に設ける。接着部材15としては、例えば接着テープを用いる。予めチップ封止部14a及びダム枠部14bの外形に応じて用意した接着テープを、モジュール基板11の絶縁基板11a上に貼付することで、図5に示したような、接着テープを貼付したICモジュール10を得る。
アンテナ接続用端子11c上に導電部材16を設けた後は、その導電部材16を設けたICモジュール10を、カード基材21と一体化する。
図8は別形態のICモジュールの一例を示す図である。図8において、(A)はICチップ搭載面側の平面模式図、(B)は(A)のL8−L8断面模式図である。
カード化の際には、図9に示すように、モジュール基板11上に接着部材15として接着テープを設け、アンテナ接続用端子11c上に導電部材16として半田ペーストを設ける。そして、接着部材15及び導電部材16を設けたICモジュール1000を、カード基材21の収容部21aに収容する。この収容時には、ICモジュール1000をカード基材21側に押圧し、その押圧時或いは押圧後に、導電部材16の半田ペーストに含有される半田が溶融する温度で加熱を行う。
ダム枠部14bは、図11(A)に示すように、表面を梨地(凹凸)にすることができる。表面を梨地としたダム枠部14bは、その表面形状に対応した内面形状を有するモールド金型30を用い、チップ封止部14aと同時に、1回のモールド工程で形成することができる。
図13は第2の実施の形態に係るICモジュールの一例を示す図である。図13において、(A)はICチップ搭載面側の平面模式図、(B)は(A)のL13−L13断面模式図である。
以上の説明では、接触非接触兼用のICモジュール及びそれを用いたICカードを例にして述べたが、上記のようなダム枠部14bは、非接触式のICモジュール及びICカードにも同様に適用可能である。
上記第3の実施の形態では、非接触式のICカードに用いるICモジュール10Bとして、ICチップ12をボンディング端子11caにワイヤボンディングし、アンテナ接続用端子11cに電気的に接続したものを例示した。このほか、面実装型のICチップを用い、それをフリップチップ接続したICモジュールを用いて、非接触式のICカードを得ることも可能である。以下、このようなICモジュール及びそれを用いた非接触式のICカードについて、形成方法の一例と共に、より詳細に説明する。
(付記1) 基板と、
前記基板の一面に設けられた半導体素子と、
前記一面に設けられ、前記半導体素子に電気的に接続された端子と、
前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部と
を含むことを特徴とする半導体モジュール。
(付記3) 前記枠部の内面が、前記端子に対して垂直になっていることを特徴とする付記1又は2に記載の半導体モジュール。
(付記5) 前記基板の上方で前記封止部及び前記枠部の外側に設けられた接着部材を更に含むことを特徴とする付記1乃至4のいずれかに記載の半導体モジュール。
(付記7) 前記半導体素子は、前記端子にバンプを介してフリップチップ接続されていることを特徴とする付記1乃至5のいずれかに記載の半導体モジュール。
設けられた前記半導体素子を前記端子に電気的に接続する工程と、
前記端子に電気的に接続された前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部を形成する工程と
を含むことを特徴とする半導体モジュールの製造方法。
(付記10) 前記封止樹脂部を形成する工程は、前記枠部の内面を梨地にする工程を含むことを特徴とする付記8又は9に記載の半導体モジュールの製造方法。
前記カード基材に搭載され、前記アンテナに電気的に接続された半導体モジュールと
を備え、
前記半導体モジュールは、
基板と、
前記基板の一面に設けられた半導体素子と、
前記一面に設けられ、前記半導体素子に電気的に接続された端子と、
前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部と
を含み、
前記端子が、前記枠部の内側の前記端子上に設けられた導電部材を介して前記アンテナに電気的に接続されている
ことを特徴とするカード。
前記半導体モジュールは、前記凹部内に搭載され、前記端子が前記導電部材を介して前記アンテナの前記一部に電気的に接続されている
ことを特徴とする付記12に記載のカード。
前記半導体モジュールは、前記接着部材を介して前記カード基材に接着されている
ことを特徴とする付記12又は13に記載のカード。
半導体素子を備える半導体モジュールを形成する工程と、
前記半導体モジュールを前記カード基材に搭載する工程と
を含み、
前記半導体モジュールを形成する工程は、
基板の端子の配設面に前記半導体素子を設ける工程と、
設けられた前記半導体素子を前記端子に電気的に接続する工程と、
前記端子に電気的に接続された前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部を形成する工程と
を含み、
前記半導体モジュールを前記カード基材に搭載する工程は、
前記枠部の内側の前記端子上に導電部材を設ける工程と、
前記端子を、前記導電部材を介して、前記アンテナに電気的に接続する工程と
を含む
ことを特徴とするカードの製造方法。
11 モジュール基板
11a 絶縁基板
11aa 開口部
11b 外部端子
11c アンテナ接続用端子
11ca ボンディング端子
12,12C ICチップ
12a バンプ
13 ボンディングワイヤ
14 モールド部
14a チップ封止部
14b ダム枠部
15 接着部材
16 導電部材
20,20C,1020 ICカード
21,22 カード基材
21a 収容部
21b アンテナ
30 モールド金型
Claims (6)
- 基板と、
前記基板の一面に設けられた半導体素子と、
前記一面に設けられ、前記半導体素子に電気的に接続された端子と、
前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部と
を含むことを特徴とする半導体モジュール。 - 前記枠部の内面が、梨地になっていることを特徴とする請求項1に記載の半導体モジュール。
- 前記枠部の内面が、前記端子に対して垂直になっていることを特徴とする請求項1又は2に記載の半導体モジュール。
- 端子を有する基板の前記端子が設けられた面に半導体素子を設ける工程と、
設けられた前記半導体素子を前記端子に電気的に接続する工程と、
前記端子に電気的に接続された前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部を形成する工程と
を含むことを特徴とする半導体モジュールの製造方法。 - 前記封止樹脂部を形成する工程では、前記封止部及び前記枠部を同時に形成することを特徴とする請求項4に記載の半導体モジュールの製造方法。
- アンテナを備えるカード基材と、
前記カード基材に搭載され、前記アンテナに電気的に接続された半導体モジュールと
を備え、
前記半導体モジュールは、
基板と、
前記基板の一面に設けられた半導体素子と、
前記一面に設けられ、前記半導体素子に電気的に接続された端子と、
前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部と
を含み、
前記端子が、前記枠部の内側の前記端子上に設けられた導電部材を介して前記アンテナに電気的に接続されている
ことを特徴とするカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011251730A JP5990894B2 (ja) | 2011-11-17 | 2011-11-17 | 半導体モジュール、半導体モジュールの製造方法及びカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011251730A JP5990894B2 (ja) | 2011-11-17 | 2011-11-17 | 半導体モジュール、半導体モジュールの製造方法及びカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013109398A true JP2013109398A (ja) | 2013-06-06 |
JP5990894B2 JP5990894B2 (ja) | 2016-09-14 |
Family
ID=48706120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011251730A Expired - Fee Related JP5990894B2 (ja) | 2011-11-17 | 2011-11-17 | 半導体モジュール、半導体モジュールの製造方法及びカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5990894B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017006614A1 (ja) * | 2015-07-08 | 2017-01-12 | アルプス電気株式会社 | 高周波モジュール |
JP2017188040A (ja) * | 2016-04-08 | 2017-10-12 | 株式会社東芝 | Icカード及びicカードの製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145696A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | Icカ−ド |
JP2000163549A (ja) * | 1998-11-24 | 2000-06-16 | Dainippon Printing Co Ltd | 非接触式icカードとその製造方法 |
JP2003067695A (ja) * | 2001-08-28 | 2003-03-07 | Sharp Corp | 半導体装置 |
-
2011
- 2011-11-17 JP JP2011251730A patent/JP5990894B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61145696A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | Icカ−ド |
JP2000163549A (ja) * | 1998-11-24 | 2000-06-16 | Dainippon Printing Co Ltd | 非接触式icカードとその製造方法 |
JP2003067695A (ja) * | 2001-08-28 | 2003-03-07 | Sharp Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017006614A1 (ja) * | 2015-07-08 | 2017-01-12 | アルプス電気株式会社 | 高周波モジュール |
JPWO2017006614A1 (ja) * | 2015-07-08 | 2018-03-08 | アルプス電気株式会社 | 高周波モジュール |
JP2017188040A (ja) * | 2016-04-08 | 2017-10-12 | 株式会社東芝 | Icカード及びicカードの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5990894B2 (ja) | 2016-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7772687B2 (en) | Multiple electronic component containing substrate | |
JP5032623B2 (ja) | 半導体記憶装置 | |
JP5337110B2 (ja) | 半導体記憶装置 | |
TWI502665B (zh) | Semiconductor device and manufacturing method thereof | |
JP5341337B2 (ja) | 半導体装置及びその製造方法 | |
JP4766053B2 (ja) | Sdメモリカードおよびsdメモリカードの製造方法 | |
US11031356B2 (en) | Semiconductor package structure for improving die warpage and manufacturing method thereof | |
US7450395B2 (en) | Circuit module and circuit device including circuit module | |
JP2006344917A (ja) | 半導体装置、積層型半導体装置、および半導体装置の製造方法 | |
EP2816590A2 (en) | Semiconductor device with anchor means for the sealing resin | |
JP6400509B2 (ja) | 電子部品の製造方法 | |
US8810047B2 (en) | Semiconductor device and method of manufacturing the same | |
US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20090102048A1 (en) | Electronic device and manufacturing method thereof | |
JP5990894B2 (ja) | 半導体モジュール、半導体モジュールの製造方法及びカード | |
CN103681589A (zh) | 半导体装置、半导体装置的制造方法以及电子设备 | |
US20090321920A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20180083789A (ko) | 회로 부품의 제조 방법 및 회로 부품 | |
JPWO2014106879A1 (ja) | 放熱部材を備えた半導体装置 | |
US9153541B2 (en) | Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same | |
JP4942452B2 (ja) | 回路装置 | |
JP5542853B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JP2007234683A (ja) | 半導体装置およびその製造方法 | |
JP2023157585A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5990894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |