JP2013109398A - 半導体モジュール、半導体モジュールの製造方法及びカード - Google Patents

半導体モジュール、半導体モジュールの製造方法及びカード Download PDF

Info

Publication number
JP2013109398A
JP2013109398A JP2011251730A JP2011251730A JP2013109398A JP 2013109398 A JP2013109398 A JP 2013109398A JP 2011251730 A JP2011251730 A JP 2011251730A JP 2011251730 A JP2011251730 A JP 2011251730A JP 2013109398 A JP2013109398 A JP 2013109398A
Authority
JP
Japan
Prior art keywords
module
card
terminal
chip
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011251730A
Other languages
English (en)
Other versions
JP5990894B2 (ja
Inventor
Hiroshi Kaiya
寛 海谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011251730A priority Critical patent/JP5990894B2/ja
Publication of JP2013109398A publication Critical patent/JP2013109398A/ja
Application granted granted Critical
Publication of JP5990894B2 publication Critical patent/JP5990894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】外観が良好な高品質のカードを提供する。
【解決手段】ICモジュール10がカード基材と一体化されてICカードが形成される。ICモジュール10は、モジュール基板11に設けられたICチップ12と、ICチップ12に電気的に接続されたアンテナ接続用端子11cと、モールド部14とを含む。アンテナ接続用端子11cは、ICモジュール10と一体化するカード基材に設けられるアンテナに、導電部材を用いて電気的に接続される。モールド部14は、チップ封止部14aと、アンテナ接続用端子11cに設けられたダム枠部14bとを有する。ダム枠部14bを設けることで、カード基材との一体化の際に用いられる導電部材の流出が抑えられ、カードの外観不良の発生が抑えられる。
【選択図】図1

Description

本発明は、半導体モジュール、及び半導体モジュールの製造方法、並びに半導体モジュールを用いたカードに関する。
所定機器との間でデータのやり取りを行うIC(Integrated Circuit)カードが広く利用されている。このようなICカードとして、接触式や非接触式のICカードのほか、コンビネーションカード、デュアルインターフェース式ICカード、2Wayアクセスカード等と称される接触非接触兼用のカードが知られている。
例えば、接触非接触兼用ICカードに関し、樹脂封止された半導体素子(ICチップ)とそれに電気的に接続された端子(アンテナ接続用端子)を有する半導体モジュール(ICモジュール)を、アンテナを内蔵したカード基材と一体化した構造が知られている。ここで、ICモジュールは、カード基材に設けられた凹部に、接着シートで接着されて収容される。カード基材の凹部には、アンテナがその端部を露出させて設けられ、そのアンテナの露出部とICモジュールのアンテナ接続用端子とが、ペースト状の導電性接着剤等を用いて電気的に接続される。
特開2008−176549号公報 特開2002−123808号公報
上記の接触非接触兼用ICカードのように、ICモジュールのアンテナ接続用端子とカード基材のアンテナとを、流動性を示す導電部材を用いて接続するものでは、ICカード製造時にその導電部材がアンテナ接続用端子の外側に流出してしまう場合がある。このように流出した導電部材が、更にカード基材の表面等にまで流出すると、ICカードの外観が損なわれてしまう。このような外観不良が生じると、ICカード製造の歩留まりが低下してしまう。
このような外観不良の発生、歩留まりの低下は、接触非接触兼用ICカードに限らず、非接触専用ICカードでも、そのICモジュールのアンテナ接続用端子とカード基材のアンテナとを流動性を示す導電部材を用いて接続する場合には、同様に起こり得る。
本発明の一観点によれば、基板と、前記基板の一面に設けられた半導体素子と、前記一面に設けられ、前記半導体素子に電気的に接続された端子と、前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部とを含む半導体モジュールが提供される。
また、本発明の一観点によれば、端子を有する基板の前記端子が設けられた面に半導体素子を設ける工程と、設けられた前記半導体素子を前記端子に電気的に接続する工程と、前記端子に電気的に接続された前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部を形成する工程とを含む半導体モジュールの製造方法が提供される。
また、本発明の一観点によれば、アンテナを備えるカード基材と、前記カード基材に搭載され、前記アンテナに電気的に接続された半導体モジュールとを備え、前記半導体モジュールは、基板と、前記基板の一面に設けられた半導体素子と、前記一面に設けられ、前記半導体素子に電気的に接続された端子と、前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部とを含み、前記端子が、前記枠部の内側の前記端子上に設けられた導電部材を介して前記アンテナに電気的に接続されているカードが提供される。
開示の技術によれば、半導体モジュールの端子上に設けられる導電部材の流出を、その端子に設けた枠部で抑えることが可能になる。そのような半導体モジュールを用い、外観不良の発生を抑えた高品質のカードを歩留まり良く製造することが可能になる。
第1の実施の形態に係るICモジュールの一例を示す図である。 第1の実施の形態に係るICカードの一例を示す図である。 第1の実施の形態に係るワイヤボンディング工程の一例を示す図である。 第1の実施の形態に係るモールド工程の一例を示す図である。 第1の実施の形態に係る接着部材配設工程の一例を示す図である。 第1の実施の形態に係る導電部材配設工程の一例を示す図である。 第1の実施の形態に係るカード化工程の一例を示す図である。 別形態のICモジュールの一例を示す図である。 別形態のICモジュールを用いたカード化の説明図(その1)である。 別形態のICモジュールを用いたカード化の説明図(その2)である。 ダム枠部の説明図である。 表面粗さとすべり抵抗の関係の一例を示す図である。 第2の実施の形態に係るICモジュールの一例を示す図である。 第3の実施の形態に係るICモジュールの一例を示す図である。 第4の実施の形態に係るフリップチップ接続工程の一例を示す図である。 第4の実施の形態に係るモールド工程の一例を示す図である。 第4の実施の形態に係る導電部材配設工程の一例を示す図である。 第4の実施の形態に係るカード化工程の一例を示す図である。
まず、第1の実施の形態について説明する。
図1は第1の実施の形態に係るICモジュール(半導体モジュール)の一例を示す図である。図1において、(A)は外部端子面側の平面模式図、(B)はICチップ(半導体素子)搭載面側の平面模式図、(C)は(B)のL1−L1断面模式図である。
図1には、接触非接触兼用のICカードに用いられるICモジュール10の一例を図示している。ICモジュール10は、基板(モジュール基板)11、及びモジュール基板11に搭載されたICチップ12を備える。
ICチップ12は、モジュール基板11の所定領域に、接着剤等を用いて固定される。モジュール基板11に搭載されるICチップ12には、その上面に、ボンディングワイヤ13が接続されるパッドが設けられる。
モジュール基板11は、絶縁基板11aと、絶縁基板11aの一方の面に設けられた端子(外部端子)11b、及び他方の面に設けられた端子(アンテナ接続用端子)11cを有する。
絶縁基板11aは、ガラスエポキシ樹脂、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等を用いて形成される。
外部端子11bは、ICモジュール10を用いたICカードが、所定機器と接触してデータをやり取りする際に用いられる端子である。ここでは一例として、所定形状で、所定位置に配置された8つの外部端子11bが設けられた場合を図示している。絶縁基板11aには、外部端子11bに通じる開口部11aa(図1(B))が設けられており、ICチップ12は、開口部11aaを通るボンディングワイヤ13で外部端子11bに電気的に接続される。
アンテナ接続用端子11cは、ICチップ12と、所定機器と非接触でデータをやり取りするためにICカードに内蔵されるアンテナとを電気的に接続する端子である。ここでは一例として、ICチップ12を挟んで一対のアンテナ接続用端子11cが設けられた場合を図示している。ICチップ12は、ボンディングワイヤ13により、アンテナ接続用端子11cに繋がるボンディング端子11caに電気的に接続される。ICチップ12は、ボンディングワイヤ13、ボンディング端子11ca及びアンテナ接続用端子11cを通じてICカードのアンテナに電気的に接続される。
ICモジュール10は更に、封止樹脂(モールド樹脂)を用いて形成された封止樹脂部(モールド部)14を有する。モールド部14のモールド樹脂には、エポキシ樹脂等の樹脂材料、シリカ等の非導電性フィラーを含む樹脂材料等が用いられる。モールド部14は、ICチップ12及びボンディングワイヤ13を封止する封止部(チップ封止部)14a、及びアンテナ接続用端子11cに設けられた枠部(ダム枠部)14bを含む。ダム枠部14bは、アンテナ接続用端子11cの縁部に沿って設けられる。チップ封止部14a及びダム枠部14bは、例えば後述のように、1回のモールド工程(モールド部14の形成工程)で同時に形成することができる。
チップ封止部14aは、ICチップ12のほか、ボンディングワイヤ13及びその接続部を含む領域を保護する機能を有する。ダム枠部14bは、例えば、チップ封止部14aの側面から連続して設けられ、チップ封止部14aよりも低く設けられる。ここではダム枠部14bの一例として、チップ封止部14aの側面からアンテナ接続用端子11cの側端面に沿ってモジュール基板11上に設けられ、アンテナ接続用端子11cよりも厚く(高く)設けられたものを図示している。尚、ダム枠部14bの機能の詳細については後述する。
上記のような構成を有するICモジュール10が、ICカードのカード基材に搭載され、そのカード基材と一体化されることにより、ICモジュール10を含むICカードが得られる。その際、ICモジュール10には、モールド部14の外側のモジュール基板11上に、接着部材15(図1(B),(C))が設けられる。接着部材15には、例えば接着テープが用いられる。
図2は第1の実施の形態に係るICカードの一例を示す図である。図2において、(A)はICカードの平面模式図、(B)は(A)のL2−L2断面模式図である。
図2に示すICカード20は、カード基材21を有する。カード基材21には、例えば、ポリエチレンテレフタレート(PET)等の樹脂材料が用いられる。上記のICモジュール10は、このカード基材21と一体化され、それにより、ICモジュール10を含むICカード20が得られる。
カード基材21は、ICモジュール10が収容される凹部(収容部)21a、及び所定機器と非接触でデータ通信を行うためのアンテナ21bを備える。アンテナ21bは、その一部が、収容部21a内に露出するように、カード基材21に設けられる。
ICモジュール10は、モールド部14側(ICチップ12の搭載面側)をカード基材21側に向け、ダム枠部14bがカード基材21に当接するようにして、収容部21aに収容される。その際、ICモジュール10には、チップ封止部14a及びダム枠部14bの外側に接着部材15が設けられ、ダム枠部14bの内側のアンテナ接続用端子11c上に導電部材16が設けられる。収容部21aに収容されるICモジュール10は、接着部材15によってカード基材21に接着(圧着)され、導電部材16によってアンテナ接続用端子11cがカード基材21のアンテナ21bに電気的に接続される。
このようにICモジュール10とカード基材21が一体化(カード化)され、ICカード20となる。
ここで、ICモジュール10及びICカード20の形成方法の一例について、図3〜図7を参照して、より詳細に説明する。
図3は第1の実施の形態に係るワイヤボンディング工程の一例を示す図である。図3において、(A)はワイヤボンディングした状態の一例の平面模式図、(B)は(A)のL3−L3断面模式図である。また、図3(C)はワイヤボンディングした状態の一例の断面模式図である。
まず、絶縁基板11aの一方の面に外部端子11b、他方の面にアンテナ接続用端子11c及びボンディング端子11caを設けたモジュール基板11上に、ICチップ12を搭載する。
モジュール基板11の絶縁基板11aには、ICチップ12が搭載される領域を囲むように開口部11aaが設けられる。外部端子11bと開口部11aaは、互いに対応する位置に設けられる。アンテナ接続用端子11c及びボンディング端子11caは、ICチップ12が搭載される領域を挟むように設けられる。
このようなモジュール基板11の、アンテナ接続用端子11c及びボンディング端子11caの配設面側で、アンテナ接続用端子11c(ボンディング端子11ca)の間の領域に、ICチップ12を搭載する。ICチップ12は、例えば、接着剤を用いてモジュール基板11上の所定位置に接着固定する。
モジュール基板11へのICチップ12の搭載後、ICチップ12とモジュール基板11をワイヤボンディングする。
ICチップ12の上面には、パッドが設けられており、ワイヤボンディングの際には、ICチップ12のパッドと、ICチップ12の搭載面側と反対側の面に設けられた外部端子11bとが、開口部11aaを通してボンディングワイヤ13で接続される。更に、ICチップ12のパッドと、ICチップ12の搭載面側に設けられたボンディング端子11caとが、ボンディングワイヤ13で接続される。これにより、ICチップ12が外部端子11b及びアンテナ接続用端子11cとそれぞれ電気的に接続された状態が得られる。
図4は第1の実施の形態に係るモールド工程の一例を示す図である。図4において、(A)はモールドした状態の一例の断面模式図、(B)はモールドした状態の一例の平面模式図である。尚、図4の(A)は(B)のL4−L4断面に相当する模式図である。
モジュール基板11とICチップ12とのワイヤボンディング後は、モールド樹脂を用いてICチップ12等をモールドする。
モールドには、モールド部14、即ちチップ封止部14aとダム枠部14bに対応する部位に、それらに対応する形状の掘り込み(凹部)が設けられた金型(モールド金型)30を用いる。このようなモールド金型30に、上記のようにICチップ12をワイヤボンディングしたモジュール基板11をセットし、モールド樹脂を注入し、更にキュアを行って硬化させる。それにより、ICチップ12やボンディングワイヤ13を封止するチップ封止部14aと、アンテナ接続用端子11cの側端面に沿って設けられるダム枠部14bとを、同時に形成する。その後、モールド金型30を離型することで、図4に示したようなICモジュール10を得る。
図5は第1の実施の形態に係る接着部材配設工程の一例を示す図である。図5において、(A)は接着部材を設けた状態の一例の平面模式図、(B)は(A)のL5−L5断面模式図である。
モールド工程後は、モールドによって得られたICモジュール10の、モジュール基板11上に、接着部材15を設ける。
接着部材15は、チップ封止部14a及びダム枠部14bの外側の絶縁基板11a上に設ける。接着部材15としては、例えば接着テープを用いる。予めチップ封止部14a及びダム枠部14bの外形に応じて用意した接着テープを、モジュール基板11の絶縁基板11a上に貼付することで、図5に示したような、接着テープを貼付したICモジュール10を得る。
図6は第1の実施の形態に係る導電部材配設工程の一例を示す図である。図6において、(A)は導電部材を設けた状態の一例の平面模式図、(B)は(A)のL6−L6断面模式図である。
モジュール基板11上に接着部材15を設けた後は、ダム枠部14bの内側のアンテナ接続用端子11c上に、導電部材16を設ける。導電部材16としては、例えば、所定の組成を有する半田ペーストを用いる。半田ペーストには、例えば、半田粉末、フラックス、及び溶剤(粘度調整用)を含有するものを用いる。
図7は第1の実施の形態に係るカード化工程の一例を示す図である。
アンテナ接続用端子11c上に導電部材16を設けた後は、その導電部材16を設けたICモジュール10を、カード基材21と一体化する。
その際、ICモジュール10は、アンテナ接続用端子11c側(導電部材16側)をカード基材21側に向け、収容部21aに収容する。カード基材21には、収容部21aに収容されるICモジュール10のアンテナ接続用端子11cに対応する部位に露出部を有するアンテナ21bが設けられる。
ICモジュール10は、ダム枠部14bがカード基材21に当接するまで押圧され、チップ封止部14a及びダム枠部14bの外側に設けた接着部材15でカード基材21に接着される。その際、ICモジュール10のカード基材21側への押圧量は、ダム枠部14bの厚さ(高さ)で規制されるため、接着部材15の過剰な押圧、それによる潰れが抑えられる。
導電部材16に半田ペーストを用いる場合には、接着部材15による接着時或いは接着後に、半田ペーストに含有される半田が溶融する温度で加熱を行う。加熱により溶融した半田は、アンテナ接続用端子11c上を流動し、アンテナ接続用端子11c上に濡れ拡がる。その際、半田ペーストの流動は、ダム枠部14bの内側の領域に規制されるため、半田ペースト(導電部材16)の接着部材15側への流出、ICモジュール10の外側への流出が抑えられる。即ち、ダム枠部14bが、流動性を示す導電部材16がアンテナ接続用端子11c上からICモジュール10の外側に流出するのを抑えるダムとして機能する。
その後は、冷却を行う(加熱を停止する)ことで、半田(導電部材16)が固化され、ICモジュール10のアンテナ接続用端子11cとカード基材21のアンテナ21bとが導電部材16で固着されると共に電気的に接続される。
このように、収容部21aに収容されたICモジュール10は、接着部材15でカード基材21に接着され、導電部材16でアンテナ接続用端子11cがカード基材21のアンテナ21bに電気的に接続されて、カード基材21と一体化(カード化)される。これにより、上記の図2に示したようなICカード20が得られる。
上記のように、ICカード20を形成する際には、ICモジュール10のアンテナ接続用端子11cと、カード基材21のアンテナ21bとを電気的に接続する導電部材16に、半田ペーストのような流動性を示すものが用いられる。ダム枠部14bは、このような流動性を示す導電部材16が、アンテナ接続用端子11c上からICモジュール10の外側に向かって流出するのを抑えるダムとして機能する。
ここで比較のため、上記のようなダム枠部14bを有しないICモジュールを用いた場合のカード化の一例について述べる。
図8は別形態のICモジュールの一例を示す図である。図8において、(A)はICチップ搭載面側の平面模式図、(B)は(A)のL8−L8断面模式図である。
図8に示すICモジュール1000は、モールド部として、ICチップ12、ボンディングワイヤ13、及びボンディングワイヤ13の接続部を含む領域に設けられたチップ封止部14aを有する。アンテナ接続用端子11cの周りには、上記のようなダム枠部は設けられない。接着部材15は、チップ封止部14a及びアンテナ接続用端子11cの外側のモジュール基板11上に設けられる。ICモジュール1000は、このような点で、上記のICモジュール10と相違する。
図9及び図10は別形態のICモジュールを用いたカード化の説明図である。
カード化の際には、図9に示すように、モジュール基板11上に接着部材15として接着テープを設け、アンテナ接続用端子11c上に導電部材16として半田ペーストを設ける。そして、接着部材15及び導電部材16を設けたICモジュール1000を、カード基材21の収容部21aに収容する。この収容時には、ICモジュール1000をカード基材21側に押圧し、その押圧時或いは押圧後に、導電部材16の半田ペーストに含有される半田が溶融する温度で加熱を行う。
しかし、この収容時には、過剰な押圧による接着部材15の潰れ、加熱により溶融した導電部材16との接触による接着部材15の熱劣化等が生じてしまう場合がある。このような潰れ、熱劣化が生じ、接着部材15とカード基材21との間に隙間ができると、図10に示すように、アンテナ接続用端子11c上に設けていた導電部材16が、接着部材15を越えてICモジュール10の外側に流出してしまう。このように流出した導電部材16が、ICモジュール10側方のカード基材21との隙間、更にカード基材21の表面にまで流出すると、得られるICカード1020の外観が損なわれてしまう。このような外観不良が発生すれば、ICカード1020の製造歩留まりは低下する。
このようなICモジュール1000で生じ得る導電部材16の流出は、予めアンテナ接続用端子11c上に設ける導電部材16の量を、精度良く調整することができれば、回避することも可能である。
しかし、導電部材16に上記のような半田ペーストを用いる場合、半田ペーストには、半田のほか、通常は粘度調整用の溶剤が含まれるため、溶剤の揮発に伴う経時的な粘度の変化が起こり易い。そのため、多数のICカード1020を製造していく過程では、アンテナ接続用端子11c上に設ける導電部材16の量を、精度良く調整することが難しい場合がある。
導電部材16をアンテナ接続用端子11c上に必要以上に多く設ければ、上記のような流出、それによるICカード1020の外観不良、歩留まり低下が生じてしまう恐れがある。また、アンテナ接続用端子11c上に設ける導電部材16を少なくすれば、半田量が減ってアンテナ接続用端子11cとアンテナ21bとの間の良好な電気的接続が確保できなくなったり、十分な機械的接続強度を確保できなくなったりする恐れがある。
ICモジュール1000で生じ得る導電部材16の流出を回避するために、このような量の調整のほか、アンテナ接続用端子11cの周りにソルダーレジストでダムを形成する方法も考えられる。
しかし、この方法では、ソルダーレジストでダムを形成する工程が増え、また、導電部材16の流出を抑えられる高さのダムを形成するために、ソルダーレジストの塗布、乾燥を複数回繰り返さなければならない可能性がある。また、塗布時にソルダーレジストが濡れ拡がってしまい、所望の形状のダムを形成することができない場合がある。このようにソルダーレジストでダムを形成する方法では、ICカード製造の工数やコストの増加を招く恐れがある。
また、上記の半田ペーストのような導電部材16に替えて、金属シート、金属バネ等をアンテナ接続用端子11cに設ける方法も考えられる。しかし、これらの部材は、半田ペーストに比べて高価になる場合がある。その場合、ICカード製造のコストの増加を招く恐れがある。
これに対し、上記のICモジュール10では、チップ封止部14aと共に、アンテナ接続用端子11cにダム枠部14bを設ける。このダム枠部14bにより、半田ペーストのような流動性を示す導電部材16の、アンテナ接続用端子11c上からの流出、ICモジュール10の外側への流出が抑えられる。それにより、ICカード20を形成する際の外観不良の発生、歩留まりの低下が効果的に抑えられるようになる。また、ダム枠部14bにより、過剰な押圧による接着部材15の潰れが抑えられるようになる。更に、ダム枠部14bにより、加熱により溶融した導電部材16と接着部材15との接触が抑えられ、接着部材15の熱劣化が抑えられるようになる。
ダム枠部14bは、チップ封止部14aと同じモールド樹脂を用い、ダム枠部14b自体、1回のモールド工程で所望の高さ、形状を実現することができる。更に、その1回のモールド工程で、ダム枠部14bとチップ封止部14aとを同時に形成することができる。そのため、半田ペーストのような流動性を示す導電部材16の流出を抑えるダムを形成するための工程を別途設けることを要せず、導電部材16の流出を抑えることのできるICモジュール10を形成する際の工数の増加を抑えることができる。
更に、このように工数の増加が抑えられることに加え、高価な部材を用いず、導電部材16に比較的安価な半田ペーストが使用可能であるため、ICカード20を形成する際のコストの増加を抑えることができる。
上記のように、チップ封止部14aと同時にモールド形成が可能なダム枠部14bは、用いるモールド金型30(図4(A))の金型形状によって、様々な形状とすることができる。
図11はダム枠部の説明図である。尚、図11には、図2のX部に相当する部位を、模式的に図示している。
ダム枠部14bは、図11(A)に示すように、表面を梨地(凹凸)にすることができる。表面を梨地としたダム枠部14bは、その表面形状に対応した内面形状を有するモールド金型30を用い、チップ封止部14aと同時に、1回のモールド工程で形成することができる。
このようにダム枠部14bの表面を梨地にすることで、導電部材16として用いる半田ペーストとダム枠部14bとの接触抵抗を高めることができる。図12に表面粗さとすべり抵抗の関係の一例を示す。図12に示すように、ある面の表面粗さが粗くなるほど、その面に接触する部材のすべり抵抗は増加する傾向がある。このような関係に基づき、ここではダム枠部14bの表面を梨地にすることで、その表面粗さを粗くし、流動する半田ペーストとダム枠部14bとの接触抵抗を高める。それにより、半田ペーストの、ダム枠部14bを越える流出を、一層効果的に抑制することが可能になる。
また、ダム枠部14bは、図11(B)に示すように、導電部材16として用いる半田ペーストの流出を抑える壁となるように、例えばアンテナ接続用端子11cに対して垂直壁となるように、形成することができる。
尚、図11には、アンテナ接続用端子11c及び導電部材16とダム枠部14bとの間、並びに接着部材15とダム枠部14bとの間に、隙間が設けられる場合を図示したが、このような隙間は、必ずしも設けられていることを要しない。隙間が設けられる場合、当該隙間は、製造プロセス上形成されるものであってもよく、また、意図的に形成するものであってもよい。
ダム枠部14bは、半田ペーストのような流動する導電部材16の流出を抑えられるように、アンテナ接続用端子11cの厚さよりも厚く(高く)形成する。尚、前述のように、ダム枠部14bは、ICモジュール10とカード基材21との一体化の際、カード基材21の収容部21aに当接される(図2)。従って、ダム枠部14bには、導電部材16の流出を抑えるダムとしての機能に加え、ICモジュール10のカード基材21に対する位置(高さ)合わせのための部材としての機能も持たせることができる。このようにダム枠部14bをICモジュール10の高さ合わせに用いる場合には、その高さも考慮してダム枠部14bの厚さ(高さ)を設定すればよい。
以上、第1の実施の形態に係るICモジュール10及びそれを用いたICカード20について説明したが、ICモジュール及びICカードの構成は、上記の例に限定されるものではない。
次に、第2の実施の形態について説明する。
図13は第2の実施の形態に係るICモジュールの一例を示す図である。図13において、(A)はICチップ搭載面側の平面模式図、(B)は(A)のL13−L13断面模式図である。
図13に示すICモジュール10Aは、ダム枠部14bが、アンテナ接続用端子11cの上面に、その縁部に沿って、設けられている点で、上記第1の実施の形態に係るICモジュール10と相違する。このようなICモジュール10Aでも、そのダム枠部14bは、所定形状のモールド金型30を用いて、チップ封止部14aと同時に、1回のモールド工程で形成することができる。
ICモジュール10Aのカード基材21との一体化(カード化)の際には、ダム枠部14bの内側のアンテナ接続用端子11c上に、半田ペーストのような導電部材16を設ける。そして、上記同様、導電部材16の配設面側をカード基材21の収容部21a側に向け、ICモジュール10Aを収容部21aに収容し、接着部材15による接着、導電部材16によるアンテナ接続用端子11cとアンテナ21bとの電気的接続を行う。それにより、ICモジュール10Aを用いたICカードが得られる。
このICモジュール10Aのように、チップ封止部14aと共にダム枠部14bをアンテナ接続用端子11cの上面縁部に設けた場合にも、カード化の際、アンテナ接続用端子11c上の流動性を示す導電部材16が、ICモジュール10Aの外側に流出するのを抑えることができる。従って、外観不良の発生、歩留まりの低下を抑えてICカードを形成することができ、また、そのようなICカードをコストの増加を抑えて形成することができる。
次に、第3の実施の形態について説明する。
以上の説明では、接触非接触兼用のICモジュール及びそれを用いたICカードを例にして述べたが、上記のようなダム枠部14bは、非接触式のICモジュール及びICカードにも同様に適用可能である。
図14は第3の実施の形態に係るICモジュールの一例を示す図である。図14において、(A)はICチップ搭載面と反対の面側の平面模式図、(B)はICチップ搭載面側の平面模式図、(C)は(B)のL14−L14断面模式図である。
図14に示すICモジュール10Bは、非接触式のICカードに用いるICモジュールである。ICモジュール10Bは、そのモジュール基板11に、上記のような外部端子11b及びそれにワイヤボンディングするための開口部11aaが設けられていない点で、上記第1の実施の形態に係るICモジュール10と相違する。尚、このような非接触式のICカードに用いるICモジュール10Bでは、上記のような接着部材15を設けることもできるが、接着部材15を設けない図14のような構成とすることもできる。
このようなICモジュール10Bが、上記同様、所定の向きでカード基材21の収容部21aに収容され、導電部材16によるアンテナ接続用端子11cとアンテナ21bとの電気的接続が行われる。それにより、ICモジュール10Bがカード基材21と一体化(カード化)され、非接触式のICカードが得られる。カード化の際は、チップ封止部14aと共に形成されるダム枠部14bにより、アンテナ接続用端子11c上に設けられる流動性を示す導電部材16が、ICモジュール10Bの外側に流出するのを抑えることができる。従って、外観不良の発生、歩留まりの低下、コストの増加を抑えて、非接触式のICカードを形成することができる。
尚、このような非接触式のICカードに用いるICモジュール10Bにおいても、上記の図13で述べたのと同様に、ダム枠部14bを、アンテナ接続用端子11cの上面縁部に設けることが可能である。
次に、第4の実施の形態について説明する。
上記第3の実施の形態では、非接触式のICカードに用いるICモジュール10Bとして、ICチップ12をボンディング端子11caにワイヤボンディングし、アンテナ接続用端子11cに電気的に接続したものを例示した。このほか、面実装型のICチップを用い、それをフリップチップ接続したICモジュールを用いて、非接触式のICカードを得ることも可能である。以下、このようなICモジュール及びそれを用いた非接触式のICカードについて、形成方法の一例と共に、より詳細に説明する。
図15は第4の実施の形態に係るフリップチップ接続工程の一例を示す図である。図15において、(A)はICチップ搭載面と反対の面側の平面模式図、(B)はICチップ搭載面側のフリップチップ接続した状態の一例の平面模式図、(C)は(B)のL15−L15断面模式図である。
まず、絶縁基板11aの一方の面にアンテナ接続用端子11c及びボンディング端子11caを設けたモジュール基板11上に、面実装型のICチップ12Cを搭載する。アンテナ接続用端子11c及びボンディング端子11caは、ICチップ12Cが搭載される領域を挟むように設けられ、このようなアンテナ接続用端子11c(ボンディング端子11ca)の間の領域に、ICチップ12Cを、バンプ12aを用いてフリップチップ接続する。
図16は第4の実施の形態に係るモールド工程の一例を示す図である。図16において、(A)はモールドした状態の一例の断面模式図、(B)はモールドした状態の一例の平面模式図である。尚、図16の(A)は(B)のL16−L16断面に相当する模式図である。
ICチップ12Cをモジュール基板11にフリップチップ接続した後は、モールド樹脂を用いてICチップ12C等をモールドする。このモールド時には、所定形状のモールド金型30を用いて、モールド部14のチップ封止部14a及びダム枠部14bを同時に形成する。ここでは一例として、アンテナ接続用端子11cの側端面に沿ったダム枠部14bを、チップ封止部14aと同時に形成する。チップ封止部14a及びダム枠部14bのキュア、モールド金型30の離型を行うことで、図16に示したようなICモジュール10Cが得られる。
図17は第4の実施の形態に係る導電部材配設工程の一例を示す図である。図17において、(A)は導電部材を設けた状態の一例の平面模式図、(B)は(A)のL17−L17断面模式図である。
モールド工程後は、ダム枠部14bの内側のアンテナ接続用端子11c上に、導電部材16を設ける。導電部材16としては、例えば所定の組成を有する半田ペーストを用いる。
図18は第4の実施の形態に係るカード化工程の一例を示す図である。図18において、(A)はICモジュール収容工程の一例の要部断面模式図、(B)はカード基材貼り合わせ工程の要部断面模式図である。
アンテナ接続用端子11c上に導電部材16を設けた後は、導電部材16を設けたICモジュール10Cを、カード基材21と一体化する。ICモジュール10Cは、図18(A)に示すように、導電部材16側をカード基材21側に向けて収容部21aに収容され、導電部材16によるアンテナ接続用端子11cとアンテナ21bとの電気的接続が行われて、カード基材21と一体化される。
ICモジュール10Cの、このようなカード基材21との一体化後、図18(B)に示すように、ICモジュール10C及びカード基材21を覆うように、第2のカード基材22を貼り合わせる。これにより、ICモジュール10Cを用いた非接触式のICカード20Cを得る。
このようなICカード20Cを得る場合にも、チップ封止部14aと共に形成されるダム枠部14bにより、アンテナ接続用端子11c上の流動性を示す導電部材16が、ICモジュール10Cの外側に流出するのを抑えることができる。従って、外観不良の発生、歩留まりの低下、コストの増加を抑えて、ICカード20Cを形成することができる。
尚、ここでは接着部材15を用いないICモジュール10Cを例示したが、上記のICモジュール10等と同様に、ダム枠部14b及びチップ封止部14aの外側に接着部材15を設け、非接触式のICカード20Cを形成するようにしてもよい。
また、ICカード20Cに用いるICモジュール10Cにおいても、ダム枠部14bは、上記の図13で述べたのと同様に、アンテナ接続用端子11cの上面縁部に設けるようにしてもよい。
以上説明したように、ICカードに用いるICモジュールに、そのICチップ等を封止するチップ封止部と共に、ICチップが電気的に接続されるアンテナ接続用端子にダム枠部を設ける。このようなダム枠部を設けることで、カード化の際、アンテナ接続用端子上に半田ペーストのような流動性を示す導電部材を用いた場合にも、その導電部材がアンテナ接続用端子上から流出し、ICモジュールの外側に流出するのを抑えることができる。また、ダム枠部を設けることで、ダム枠部及びチップ封止部の外側に接着テープのような接着部材を設ける場合にも、接着部材と導電部材との接触を抑え、接着部材の熱劣化を抑えることができる。このように、導電部材の流出を抑えることができ、また、接着部材の熱劣化を抑えることができるため、外観不良の発生、歩留まりの低下を効果的に抑えて、高品質のICカードを形成することが可能になる。
また、ダム枠部は、モールド工程において、チップ封止部と同時に形成することができる。そのため、導電部材の流出等を抑えるダム枠部を備えたICモジュール、ICカードを、工数の増加、コストの増加を抑えて、形成することが可能になる。
尚、以上の説明では、ダム枠部を、アンテナ接続用端子の側端面に沿って設ける場合、及びアンテナ接続用端子の上面縁部に沿って設ける場合を例にして述べた。このほか、ダム枠部は、アンテナ接続用端子上に設ける導電部材の流出を所定領域内に抑えることができるものであれば、上記の例のような配置には限定されない。例えば、ダム枠部は、アンテナ接続用端子の側端面と上面縁部とに跨って形成することもできる。また、ダム枠部は、アンテナ接続用端子を囲み、且つ、チップ封止部からは離間して形成することも可能である。
また、以上の説明では、流動性を示す導電部材の一例として半田ペーストを挙げたが、その他の導電性ペースト、例えば銀等の導電材料を含む導電性ペーストを用いた場合にも、ダム枠部を設けることにより、上記同様の効果を得ることが可能である。
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 基板と、
前記基板の一面に設けられた半導体素子と、
前記一面に設けられ、前記半導体素子に電気的に接続された端子と、
前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部と
を含むことを特徴とする半導体モジュール。
(付記2) 前記枠部の内面が、梨地になっていることを特徴とする付記1に記載の半導体モジュール。
(付記3) 前記枠部の内面が、前記端子に対して垂直になっていることを特徴とする付記1又は2に記載の半導体モジュール。
(付記4) 前記枠部の高さが、前記封止部の高さよりも低いことを特徴とする付記1乃至3のいずれかに記載の半導体モジュール。
(付記5) 前記基板の上方で前記封止部及び前記枠部の外側に設けられた接着部材を更に含むことを特徴とする付記1乃至4のいずれかに記載の半導体モジュール。
(付記6) 前記半導体素子は、前記端子にボンディングワイヤで接続されていることを特徴とする付記1乃至5のいずれかに記載の半導体モジュール。
(付記7) 前記半導体素子は、前記端子にバンプを介してフリップチップ接続されていることを特徴とする付記1乃至5のいずれかに記載の半導体モジュール。
(付記8) 端子を有する基板の前記端子が設けられた面に半導体素子を設ける工程と、
設けられた前記半導体素子を前記端子に電気的に接続する工程と、
前記端子に電気的に接続された前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部を形成する工程と
を含むことを特徴とする半導体モジュールの製造方法。
(付記9) 前記封止樹脂部を形成する工程では、前記封止部及び前記枠部を同時に形成することを特徴とする付記8に記載の半導体モジュールの製造方法。
(付記10) 前記封止樹脂部を形成する工程は、前記枠部の内面を梨地にする工程を含むことを特徴とする付記8又は9に記載の半導体モジュールの製造方法。
(付記11) 前記封止樹脂部を形成する工程では、前記枠部の内面を前記端子に対して垂直にする工程を含むことを特徴とする付記8乃至10のいずれかに記載の半導体モジュールの製造方法。
(付記12) アンテナを備えるカード基材と、
前記カード基材に搭載され、前記アンテナに電気的に接続された半導体モジュールと
を備え、
前記半導体モジュールは、
基板と、
前記基板の一面に設けられた半導体素子と、
前記一面に設けられ、前記半導体素子に電気的に接続された端子と、
前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部と
を含み、
前記端子が、前記枠部の内側の前記端子上に設けられた導電部材を介して前記アンテナに電気的に接続されている
ことを特徴とするカード。
(付記13) 前記カード基材は、前記アンテナの一部が露出する凹部を有し、
前記半導体モジュールは、前記凹部内に搭載され、前記端子が前記導電部材を介して前記アンテナの前記一部に電気的に接続されている
ことを特徴とする付記12に記載のカード。
(付記14) 前記基板の上方で前記封止部及び前記枠部の外側に設けられた接着部材を更に含み、
前記半導体モジュールは、前記接着部材を介して前記カード基材に接着されている
ことを特徴とする付記12又は13に記載のカード。
(付記15) アンテナを備えるカード基材を形成する工程と、
半導体素子を備える半導体モジュールを形成する工程と、
前記半導体モジュールを前記カード基材に搭載する工程と
を含み、
前記半導体モジュールを形成する工程は、
基板の端子の配設面に前記半導体素子を設ける工程と、
設けられた前記半導体素子を前記端子に電気的に接続する工程と、
前記端子に電気的に接続された前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部を形成する工程と
を含み、
前記半導体モジュールを前記カード基材に搭載する工程は、
前記枠部の内側の前記端子上に導電部材を設ける工程と、
前記端子を、前記導電部材を介して、前記アンテナに電気的に接続する工程と
を含む
ことを特徴とするカードの製造方法。
10,10A,10B,10C,1000 ICモジュール
11 モジュール基板
11a 絶縁基板
11aa 開口部
11b 外部端子
11c アンテナ接続用端子
11ca ボンディング端子
12,12C ICチップ
12a バンプ
13 ボンディングワイヤ
14 モールド部
14a チップ封止部
14b ダム枠部
15 接着部材
16 導電部材
20,20C,1020 ICカード
21,22 カード基材
21a 収容部
21b アンテナ
30 モールド金型

Claims (6)

  1. 基板と、
    前記基板の一面に設けられた半導体素子と、
    前記一面に設けられ、前記半導体素子に電気的に接続された端子と、
    前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部と
    を含むことを特徴とする半導体モジュール。
  2. 前記枠部の内面が、梨地になっていることを特徴とする請求項1に記載の半導体モジュール。
  3. 前記枠部の内面が、前記端子に対して垂直になっていることを特徴とする請求項1又は2に記載の半導体モジュール。
  4. 端子を有する基板の前記端子が設けられた面に半導体素子を設ける工程と、
    設けられた前記半導体素子を前記端子に電気的に接続する工程と、
    前記端子に電気的に接続された前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部を形成する工程と
    を含むことを特徴とする半導体モジュールの製造方法。
  5. 前記封止樹脂部を形成する工程では、前記封止部及び前記枠部を同時に形成することを特徴とする請求項4に記載の半導体モジュールの製造方法。
  6. アンテナを備えるカード基材と、
    前記カード基材に搭載され、前記アンテナに電気的に接続された半導体モジュールと
    を備え、
    前記半導体モジュールは、
    基板と、
    前記基板の一面に設けられた半導体素子と、
    前記一面に設けられ、前記半導体素子に電気的に接続された端子と、
    前記半導体素子を覆う封止部と前記端子に設けられた枠部とを有する封止樹脂部と
    を含み、
    前記端子が、前記枠部の内側の前記端子上に設けられた導電部材を介して前記アンテナに電気的に接続されている
    ことを特徴とするカード。
JP2011251730A 2011-11-17 2011-11-17 半導体モジュール、半導体モジュールの製造方法及びカード Expired - Fee Related JP5990894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011251730A JP5990894B2 (ja) 2011-11-17 2011-11-17 半導体モジュール、半導体モジュールの製造方法及びカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011251730A JP5990894B2 (ja) 2011-11-17 2011-11-17 半導体モジュール、半導体モジュールの製造方法及びカード

Publications (2)

Publication Number Publication Date
JP2013109398A true JP2013109398A (ja) 2013-06-06
JP5990894B2 JP5990894B2 (ja) 2016-09-14

Family

ID=48706120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011251730A Expired - Fee Related JP5990894B2 (ja) 2011-11-17 2011-11-17 半導体モジュール、半導体モジュールの製造方法及びカード

Country Status (1)

Country Link
JP (1) JP5990894B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017006614A1 (ja) * 2015-07-08 2017-01-12 アルプス電気株式会社 高周波モジュール
JP2017188040A (ja) * 2016-04-08 2017-10-12 株式会社東芝 Icカード及びicカードの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145696A (ja) * 1984-12-19 1986-07-03 Matsushita Electric Ind Co Ltd Icカ−ド
JP2000163549A (ja) * 1998-11-24 2000-06-16 Dainippon Printing Co Ltd 非接触式icカードとその製造方法
JP2003067695A (ja) * 2001-08-28 2003-03-07 Sharp Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145696A (ja) * 1984-12-19 1986-07-03 Matsushita Electric Ind Co Ltd Icカ−ド
JP2000163549A (ja) * 1998-11-24 2000-06-16 Dainippon Printing Co Ltd 非接触式icカードとその製造方法
JP2003067695A (ja) * 2001-08-28 2003-03-07 Sharp Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017006614A1 (ja) * 2015-07-08 2017-01-12 アルプス電気株式会社 高周波モジュール
JPWO2017006614A1 (ja) * 2015-07-08 2018-03-08 アルプス電気株式会社 高周波モジュール
JP2017188040A (ja) * 2016-04-08 2017-10-12 株式会社東芝 Icカード及びicカードの製造方法

Also Published As

Publication number Publication date
JP5990894B2 (ja) 2016-09-14

Similar Documents

Publication Publication Date Title
US7772687B2 (en) Multiple electronic component containing substrate
JP5032623B2 (ja) 半導体記憶装置
JP5337110B2 (ja) 半導体記憶装置
TWI502665B (zh) Semiconductor device and manufacturing method thereof
JP5341337B2 (ja) 半導体装置及びその製造方法
JP4766053B2 (ja) Sdメモリカードおよびsdメモリカードの製造方法
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US7450395B2 (en) Circuit module and circuit device including circuit module
JP2006344917A (ja) 半導体装置、積層型半導体装置、および半導体装置の製造方法
EP2816590A2 (en) Semiconductor device with anchor means for the sealing resin
JP6400509B2 (ja) 電子部品の製造方法
US8810047B2 (en) Semiconductor device and method of manufacturing the same
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20090102048A1 (en) Electronic device and manufacturing method thereof
JP5990894B2 (ja) 半導体モジュール、半導体モジュールの製造方法及びカード
CN103681589A (zh) 半导体装置、半导体装置的制造方法以及电子设备
US20090321920A1 (en) Semiconductor device and method of manufacturing the same
KR20180083789A (ko) 회로 부품의 제조 방법 및 회로 부품
JPWO2014106879A1 (ja) 放熱部材を備えた半導体装置
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same
JP4942452B2 (ja) 回路装置
JP5542853B2 (ja) 半導体装置および半導体装置の製造方法
JP5587464B2 (ja) 半導体装置の製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
JP2023157585A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160801

R150 Certificate of patent or registration of utility model

Ref document number: 5990894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees