以下、本発明の実施の形態による光走査装置の一例について図面を参照して説明する。
[第1の実施例]
図1は、本発明の第1の実施形態による光走査装置が用いられた画像形成装置の一例を概略的に示す断面図である。
図1において、画像形成装置は原稿給紙装置1を有しており、原稿給紙装置1は原稿を1枚ずつ原稿台ガラス面2に搬送する。原稿が原稿台ガラス面2に搬送されると、スキャナーランプ3が点灯するとともに、スキャナーユニット4が左方向に移動して原稿を照射する。そして、原稿から反射光はミラー5、6、および7を介してレンズ8によってイメージセンサー部9に結像する。
イメージセンサー部9は光学像を電気信号(アナログ信号)に変換する。このアナログ信号はA/D変換器(図示せず)によってデジタル信号に変換された後、制御部(図示せず)で所定の画像処理が施されて、画像データとされる。そして、画像データは直接又は一旦画像メモリ(図示せず)に記憶された後読み出されて光走査装置(以下露光制御部ともいう)10に与えられる。
被走査面である感光ドラム(像担持体)11は実線矢印で示す方向に回転駆動される。感光ドラム11の表面は一次帯電器28によって均一に帯電される。露光制御部10は画像データに応じて光ビームを発生して、この光ビームで感光ドラム11を走査する。これによって、感光ドラム11上には画像データに応じた静電潜像が形成される。
電位センサ100によって感光ドラム11上の電位が所定の電位となっていかが検知される。続いて、現像器(現像手段)13は静電潜像を現像してトナー像とする。
感光ドラム11の回転と同期して転写材積載部14又は15から転写材(記録紙)が転写位置に搬送される。そして、転写位置において転写部(転写手段)16によって感光ドラム11上のトナー像が転写材に転写される。その後、転写材は定着部17に搬送され、ここで定着処理が行われて、転写材は排紙部18よって外部に排出される。
トナー像の転写の後、感光ドラム11の表面はクリーナ25で清掃される。その後、感光ドラム11の表面は補助帯電器26で除電され、さらに、残留電荷が前露光ランプ27で消去される。そして、感光ドラム11は1次帯電器28によって再び帯電される。
図2は、図1に示す光走査装置(露光制御部)10の構成を示す図である。
図2において、光走査装置10はレーザ駆動装置31を備えている。そして、レーザ駆動装置31は半導体レーザ(光源)43を有している。シーケンスコントローラ47は、後述するレーザ制御信号S47をレーザ駆動装置31に与える。レーザ駆動装置31はレーザ制御信号に基づいて半導体レーザ43を駆動する。
半導体レーザ43の駆動によって、半導体レーザ43からレーザ光(光ビーム)が出力される。このレーザ光はコリメータレンズ35および絞り32によって平行光とされ、所定のビーム径で回転多面鏡(ポリゴンミラー)33に入射する。
ポリゴンミラー33は複数の反射面(ポリゴン面)を備えており、図中実線矢印で示す方向に等角速度で回転する。回転多面鏡33の回転に伴って、光ビームは連続的に角度を変える偏向ビームとして反射面で反射される。
この偏向ビームはf−θレンズ34によって集光作用を受けるとともに、歪曲収差の補正を施される。そして、偏向ビームは感光ドラム11を実線矢印の方向に等速で走査する。
感光ドラム11の近傍には偏向ビームを検知するためのビーム検知センサ(BDセンサ:光量検知センサ)36が配置されている。BDセンサ36は偏向ビームを受光すると、受光光量に応じた電流値(光量レベル)のビーム検知信号(光量検知信号)S36をシーケンスコントローラ47および光量制御部300に送る。シーケンスコントローラ47はビーム検知信号に応じてポリゴンミラー33の回転および半導体レーザ43の発光を同期制御する。
一方、光量制御部300はビーム検知信号に応じて半導体レーザ43の出射光量を所定の目標光量に制御する。
光量制御部300はシーケンスコントローラ47から面情報S300、サンプルホールド信号S/H、および基準電圧VREFが与えられる。面情報S300は回転多面鏡33のいずれの反射面が光ビームを反射するかを示す情報である。つまり、図2には示されていないが、シーケンスコントローラ47はポリゴンミラー33の回転に同期して半導体レーザ43を駆動して、ポリゴンミラー33の反射面のいずれで光ビームが反射されたかを示す面情報を得ることになる。
また、光量制御部300はサンプルホールド信号S/Hに応じてビーム検知信号をサンプルして受光光量を知る。基準電圧VREFは半導体レーザ43からの出力光の光量を目標光量に制御する際に用いられる。そして、光量制御部300は後述するようにして、光量制御を行うため反射面毎に光量制御信号S310をレーザ駆動装置31に出力する。
レーザ駆動装置31は光量制御信号S310に応じて半導体レーザ43の光量制御(例えば、APC制御)を行う。
図3は、図2に示すレーザ駆動装置31の構成の一例を説明するためのブロック図である。
図3において、半導体レーザ43にはバイアス電流源42およびパルス電流源42が接続されている。レーザ駆動装置31には、例えば、画像メモリから画像データが与えられる。変調部48は画像データを画素変調して画素変調信号を出力する。
この画素変調信号は論理和素子40に与えられる。さらに、論理和素子40には、シーケンスコントローラ47からビーム検知用のフル点灯信号であるレーザ制御信号S47が与えられる。そして、論理和素子40は画素変調信号とレーザ制御信号との論理和である論理和信号を生成して、この論理和信号によってスイッチ49をオン/オフさせる。
例えば、スイッチ49は、論理和信号がハイ(H)レベルであるときオンし、論理和信号がロー(L)レベルであるときオフする。
スイッチ49がオンすると、半導体レーザ43には1走査毎に制御されるバイアス電流源41による電流と固定電流源であるパルス電流源42による電流との和が駆動電流として与えられ、半導体レーザ43は発光する。一方、スイッチ49がオフすると、バイアス電流源41による電流を駆動電流として半導体レーザ43は発光する。
ビーム検出の際には、レーザ制御信号S47はHレベルとなり、スイッチ49は常にオンする。そして、バイアス電流源41およびパルス電流源42がオンされて、半導体レーザ43はフル点灯発光される。
半導体レーザ43がフル点灯発光した際の光量をBDセンサ36で検知する。そして、光量制御部300で求められた光量制御信号S310に応じてバイアス電流源41の電流が制御される。そして、バイアス電流源41の電流とパルス電流源42の電流との和が駆動電流として半導体レーザ43に与えられて、フル点灯時の光量が所定の目標光量にAPC制御される。
図4は、図2に示す光量制御部300の構成の一例を示すブロック図である。
BDセンサ36から出力されたBD信号S36は電流・電圧変換回路(I/V回路)に与えられる。I/V回路はBD信号に応じた電圧値を有する電圧信号を出力する。ゲイン回路45はI/V回路44から出力された電圧信号のゲインを調整して電圧VPDとして出力する。
この電圧VPDは抵抗310を介してアナログスイッチ311に入力される。このアナログスイッチ311にはサンプルホールド信号S/Nが与えられ、アナログスイッチ311はサンプルホールド信号S/Hに応じて電圧VPDをサンプルホールドする。
例えば、サンプルホールド信号S/HがHレベルであると(サンプル期間)、アナログスイッチ311は電圧VPDをコンデンサ312に出力する。一方、サンプルホールド信号S/HがLレベルであると(ホールド期間)、アナログスイッチ311はオープンとする。
この結果、コンデンサ312の両端には電圧VPDに対応するBD検出電圧VPD’が現れる。オペアンプなどで構成された演算回路(差動演算回路)313にはBD検出電圧VPD’が与えられるとともに、シーケンスコントローラ47から基準電圧VREFが与えられる。演算回路313は基準電圧VREFとBD検出電圧VPD’との差分電圧ΔVを出力する。
加算回路315にはラッチ回路314が出力する電圧VCLと上記の差分電圧ΔVとが与えられる。そして、加算回路315は電圧VCLと差分電圧ΔVとを加算して電圧VAPCを出力する。そして、電圧VAPCは抵抗316を介してアナログスイッチ(SW)301に与えられる。
論理素子部302には面情報S300とサンプルホールド信号S/Hが入力され、後述する論理信号をSW301に出力する。そして、SW301は論理信号に応じてスイッチングされる。
図5は、図4に示す論理素子部302の構成を示す図である。
論理素子部302は、3つの論理素子302a〜302cを備えており、これら論理素子302a〜302cの各々は入力の一方にインバータを備えるANDゲートである。
図示のように、論理素子302a〜302cの各々において、一方の入力端であるインバータ入力端にサンプルホールド信号S/Hが与えられる。また、論理素子302a〜302cの各々において、他方の入力端には面情報S300が与えられる。
図示の例では、面情報S300は3ビットの信号であり、ここでは、1ビット目を示すS300<0>が論理素子302aに与えられ、2ビット目を示すS300<1>が論理素子302bに与えられる。そして、3ビット目を示すS300<2>が論理素子302cに与えられる。
サンプルホールド信号S/HがLレベル(ホールド)の場合に、論理素子302a、302b、および302cは面情報S300<0>、S300<1>、およびS300<2>をそれぞれ論理信号S302<0>、S302<1>、およびS302<2>として出力する。
例えば、面情報S300がポリゴンミラーの5番面の反射面(5面目)を示していると、論理素子部302は論理信号S302として、S300<2>=1、S300<1>=0、およびS300<0>=1を出力する(つまり、論理信号S302=5である)。
一方、サンプルホールド信号S/HがHレベル(サンプル)である場合には、論理素子部302は論理信号S302=0を出力する。
SW301はサンプルホールド信号S/HがHレベル(サンプル)であると、つまり、論理信号S302=0であると、未接続の出力端子0を選択する。サンプルホールドS/HがLレベル(ホールド)であると、SW301は面情報S300に応じて出力端子1〜6のいずれかを選択する。つまり、SW301は論理信号S302に応じて出力端子1〜6を選択する。
なお、ここでは、ポリゴンミラーは、第1のポリゴン面から第6のポリゴン面を有する正六角形の形状であり、論理信号S302は”1”〜”6”までのいずれかの整数である。
SW301の出力端子1〜6にはそれぞれコンデンサ303〜308が接続されており、SW301がそれぞれ出力端子1〜6を選択した際、コンデンサ303〜308は電圧VAPCによって充電される。つまり、コンデンサ303〜308にはそれぞれ第1のポリゴン面〜第6のポリゴン面に対応付けて電荷が保持されることになる。
コンデンサ303〜308に充電された電荷に応じた電圧S301P〜S306Pがアナログスイッチ(SW)309に入力端子1〜6を介して与えられる。SW309は面情報S300に応じて電圧S301P〜S306Pを選択的に光量制御信号S310として出力する。
上記の光量制御信号S310は入力電圧VCとしてラッチ回路314に与えられ、サンプルホールドS/HがLレベル(ホールド)の際、入力電圧VCをラッチする。そして、ラッチ回路はサンプルホールドS/HがLレベル(ホールド)の際、入力電圧VCをラッチ314サンプルホールドS/HがHレベル(サンプル)の際、ラッチした電圧VCを出力電圧VCLとして出力する。
この結果、今回のBD検出の際に得られた検出電圧VPD’と基準電圧VREFとの差分電圧(この電圧は光量差に対応する)ΔVを、前回ラッチしたホールド電圧VCに加算(又は減算)した結果得られた電圧VAPCでレーザ駆動装置31が制御されることになる。
続いて、ポリゴンミラーのポリゴン面で反射される光ビームの光量を目標光量に光量制御をする場合について説明する。ここでは、ポリゴンミラーの第1のポリゴン面で反射される光ビームの光量制御について説明する。
図6は、図4に示す光量制御部300における光量制御を説明するためのタイムチャートである。
図4および図6を参照して、ここでは、光量制御部300は基準電圧VREFに対応する目標光量に光量制御を行うものとする。光量制御が開始されると、シーケンスコントローラ47から基準電圧VREF、レーザ制御信号S47、およびサンプルホールドS/Hが光量制御部300に入力される。
ポリゴンミラー33の回転中、その1周目(一回転目)においては、第1のポリゴン面に対応するコンデンサ303は充電されておらず、レーザ駆動装置31を制御する光量制御信号S310は0V近辺である。そして、BDセンサ36では光ビームが検知されず、BD検出電圧VPDは図6にVPD1で示すように振幅がほぼ0Vである。抵抗310およびコンデンサ312によって決定される時定数に応じて、サンプル期間中に検出電圧VPD1でコンデンサ312は充電される。ここでは、電圧VPD’はほぼ0Vのままである(図6においてVPD1’)。
演算回路313は基準電圧VREFとVPD1’との差分電圧ΔV1(ここでは、VPD1’はほぼ0であるため、ΔV2=VREFである)を加算回路315に出力する。
ここで、コンデンサ303は未だ充電されていないため、サンプルホールド信号S/Hがサンプルの間はVC1=0である。このため、加算回路315はVAPC1=ΔV1+VC1=ΔV1=VREFを出力する。サンプルホールド信号S/Hがホールドになると、SW301はVAPC1(=VREF)をコンデンサ303に出力する。そして、コンデンサ303は抵抗316とコンデンサ303との時定数に応じて充電を開始する(図6において、VC1)。
コンデンサ303は電圧VAPC1と等しい電圧になるまで充電され、ポリゴンミラー33の1周目において第2のポリゴン面以降になると、SW3016および309によってコンデンサ303は接続を切断される。これによって、コンデンサ303の充電よる生じる電圧VC1は保持される。
続いて、ポリゴンミラー33の回転が2周目に入って第1のポリゴン面で光ビームを反射すると、SW309はコンデンサ303に保持された電圧VC1を光量制御信号S310として選択出力する。
これによって、1周目の光量制御による光量(VAPC1=VREF)からレーザ駆動装置312の光量制御が始まる。この際、光量が未だ低いと、BD検出電圧VPDは、図6に示すVPD2のように振幅が小さい。
抵抗310およびコンデンサ312によって決定される時定数に応じて、サンプル期間中に検出電圧VPD2でコンデンサ312は充電される(図6においてVPD2’)。演算回路313は基準電圧VREFと電圧VPD2’との差分電圧ΔV2(=VREF−VPD2’)を加算回路315に出力する。
この際、コンデンサ303にはVC2=VC1=VREFで充電されているので、加算回路315はVAPC2=ΔV2+VC2=VREF−VPD2’+VREF=2VREF−VPD2’を出力する。サンプルホールド信号S/Hがホールドになると、SW301はVAPC2をコンデンサ303に出力し、コンデンサ303は抵抗316およびコンデンサ303で定まる時定数で充電を開始する(図6において、VC2)。
コンデンサ303はVAPC2と等しい電圧になるまで充電され、ポリゴンミラー33の2周目において第2のポリゴン面以降になると、SW301および309によってコンデンサ303は接続を切断される。これによって、コンデンサ303には充電による電圧VC2が保持される。
同様にして、ポリゴンミラー33が3周目に入って、第1のポリゴン面で光ビームが反射されると、SW309はコンデンサ303の電圧VC2を光量制御信号S310として選択出力する。そして、2周目の光量制御による光量(図6において、VAPC2)からレーザ駆動装置31の光量制御が始まる。
この際の光量が未だ目標光量に若干到達していないと、BD検出電圧VPDは図6に示す検出電圧VPD3となる。サンプル期間中にコンデンサ312は検出電圧VPD3で充電される(図6において、VPD3’)。演算回路313は基準電圧VREFと電圧VPD3’との差分電圧ΔV3(=VREF−VPD3’)を加算回路315に出力する。
加算回路315は電圧VAPC3=ΔV3+VC3を出力する。サンプルホールド信号S/Hがホールドになると、SW301は電圧VAPC3をコンデンサ303に出力し、コンデンサ303は抵抗316とコンデンサ303で定まる時定数で充電を開始する(図6において、VC3)。
コンデンサ303はVAPC3と等しい電圧になるまで充電され、ポリゴンミラー33の3周目において第2のポリゴン面以降になると、SW301および309によってコンデンサ303は接続を切断される。これによって、コンデンサ303は充電による電圧VC3を保持する。
このようにして、光量制御によって光量を上げて、ポリゴンミラー33の4周目において第1のポリゴン面で光ビームが反射されると、SW309はコンデンサ303の充電による電圧VC3を光量制御信号S310として選択出力する。そして、3周目の光量制御による光量(VAPC3)からレーザ駆動装置31の光量制御が始まる。
この際の光量が図6にVPD4で示すように目標光量に到達していると、検出電圧VPD4でサンプル期間中にコンデンサ312が充電され(図6において、VPD4’)、演算回路313は基準電圧VREFと電圧VPD4’との差分電圧ΔV4(=0V)を加算回路315に出力する。
加算回路315は電圧VAPC4=ΔV4+VC4=VC4=VC4を出力する。サンプルホールド信号S/Hがホールドになると、SW301はVAPC4=VC4=VC3をコンデンサ303に出力する。
ここでは、コンデンサ303は3周目の充電による電圧VC3と同一の電圧である電圧VC4に保持される。以後、電圧VC4が光量制御信号S310としてSW309から出力され、ポリゴンミラー33の第1のポリゴン面を照射する光ビームは目標光量に制御される。
図6では、第1のポリゴン面で反射される光ビームの光量制御について説明したが、他のポリゴン面で反射される光ビームについても同様にして光量制御されることになる。
以上のように、第1の実施形態ではポリゴン面毎に独立して光量制御用のコンデンサ304〜308を充電して、ポリゴン面毎にあたかも目標光量を調整(変更)し、各ポリゴン面における反射光量が目標光量になるように制御する。この結果、たとえポリゴン面毎に反射率が異なっても安定して光量制御を行うことができる。
[第2の実施例]
続いて、本発明の第2の実施形態による光走査装置について説明する。第2の実施形態による光走査装置は、例えば、図1に示す画像形成装置で用いられる。
上述の第1の実施形態による光走査装置では、1つの光ビームについて、ポリゴン面数分のコンデンサが必要となり、さらに、コンデンサの切り替えを行うためコンデンサの数と同数の端子を備えるアナログスイッチが必要である。従って、ポリゴン面数が多いポリゴンミラーを用いた光走査装置では、不可避的に回路規模が大きくなってしまう。
そこで、第2の実施形態による光走査装置では、ポリゴン面数が増加してもコンデンサの数が増加しないようにする。つまり、回路規模の増大を抑えて安定した光量制御を行うようにする。
図7は、本発明の第2の実施形態による光走査装置で用いられる光量制御部の一例を示すブロック図である。
なお、第2の実施形態による光走査装置の構成は図2に示す光走査装置と同様であり、光量制御部の構成が第1の実施形態とは異なる。また、図7において、図4に示す光量制御部300と同一の構成要素については同一の参照番号を付し説明を省略する。以下の説明では、ポリゴンミラー33が第1〜第6のポリゴン面を有する場合について説明する。
画像形成装置全体を制御するCPU(図示せず)は、画像形成装置がスタンバイ中又は画像形成前に光ビームの光量調整を行うためのレベル検出モードを行う。そして、レベル検出モードとなると、CPUは光量制御部300にLレベルのレベル検出モード信号MODEを出力する。一方、画像形成を行う画像形成モードとなると、CPUは光量制御部300にHレベルのレベル検出モード信号MODEを出力する。
図7において、論理素子501は一方の入力端にインバータが備えられたORゲートであり、論理素子501のインバータ入力端には、シーケンスコントローラ47からサンプルホールド信号S/Hが与えられる。一方、論理素子501の他方の入力端にはレベル検出モード信号MODEが与えられる。
レベル検出モードであると(MODE=Lレベル)、論理素子501はサンプルホールドS/Hを反転して論理信号S501として出力する。一方、画像形成モードであると(MODE=Hレベル)、論理素子501は、サンプルホールド信号S/Hに拘わらず、常にHレベルの論理信号S501を出力する。
レベル判定部502はレジスタおよびコンパレータなどを備えている。レベル判定部502には前述の電圧VPD’が与えられるとともに、サンプルホールド信号S/Hが与えられる。そして、レベル判定部502はサンプルの際(S/H=Hレベル)、予め定められた第1および第2の閾値電圧αおよびβ(α<β)と電圧VPD’を比較する。
電圧VPD’<第1の閾値電圧αであると、レベル判定部501は”1”を示すレベル判定信号S502を出力する。第1の閾値電圧α≦電圧VPD’≦第2の閾値電圧βであると、レベル判定部502は、”2”を示すレベル判定信号S502を出力する。そして、第2の閾値電圧β<電圧VPD’であると、レベル判定部502は、”3”を示すレベル判定信号S502を出力する。
このように、レベル判定部501は、検出した光量レベルが予め定められた複数の光量レベル範囲のいずれに属するか否かを判定してレベル判定結果(レベル判定信号)を得ることになる。
図8は、図7に示すレベル判定部502の構成の一例を示すブロック図である。
図8において、レベル判定部502はコンパレータ701〜703を備えている。そして、コンパレータ701〜703の各々には電圧VPD’が与えられ、コンパレータ701には第1の閾値電圧αが与えられる。また、コンパレータ702および703には第2の閾値電圧βが与えられる。
コンパレータ701は、入力端子Bに印加される信号レベルが入力端子Bに印加される信号レベルよりも大きいと、”1”を示す出力信号を出力し、それ以外の場合には”0”を示す信号を出力する。つまり、コンパレータ701は電圧VPD’<第1の閾値電圧αであると、”1”を示す出力信号を出力する。
同様に、コンパレータ702は、電圧VPD’≦第2の閾値電圧βであると、”1”を示す出力信号を出力する。また、コンパレータ703は第2の閾値電圧β<電圧VPD’であると、”1”を示す出力信号を出力する。
コンパレータ701の出力は論理素子704およびORゲート705に接続され、コンパレータ702の出力は論理素子704に接続される。また、コンパレータ703の出力はORゲート705および706に接続される。なお、論理素子704は一方の入力端にインバータを備えるANDゲートであり、インバータ入力端にコンパレータ701の出力が接続される。
いま、電圧VPD’<第1の閾値電圧αであると、コンパレータ701、702、および703から出力される出力信号はそれぞれ”1”、”0”、および”0”となる。この結果、論理素子704の出力信号S702は”0”となる。
そして、ORゲート705には出力信号S701=1、出力信号S703=0の信号が入力され、ORゲート706には出力信号S702=0、出力信号S703=0が入力される。よって、ORゲート705および706はそれぞれ論理信号S705=1および論理信号S706=0を出力する(ビット0=1、ビット1=0)。
レジスタ707および708にはそれぞれ論理信号S705およびS706が入力される。レジスタ707および708はサンプルホールド信号S/Hの立下りで、それぞれ論理信号S705およびS706をラッチする。
レジスタ707および708はサンプルホールド信号S/Hの立ち上りで、論理信号S705およびS706をそれぞれ出力信号S502<0>および出力信号S502<1>として出力する。そして、これら出力信号S502<0>および出力信号S502<1>はレベル判定信号S502となる。
同様にして、第1の閾値電圧α≦電圧VPD’≦第2の閾値電圧βであると、出力信号S701=0、出力信号S702=1、出力信号S703=0であるので、論理信号S705=0、論理信号S706=1となって、レジスタ707および708はレベル判定信号S502=2(ビット0=0、ビット1=1)を出力する。
電圧VPD’>第2の閾値電圧βであると、出力信号S701=0、出力信号S702=0、出力信号S703=1であるので、論理信号S705=1、論理信号S706=1となって、レジスタ707および708はレベル判定信号S502=3(ビット0=1、ビット=1)を出力する。
図7に戻って、メモリ(例えば、RAM)503にはシーケンスコントローラ47から面情報S300がアドレスとして入力される。さらに、メモリ503にはレベル判定部502からレベル判定信号S502がデータとして入力される。そして、メモリ503では論理信号S501に応じて面情報S300が示すアドレス(Addr)に対してレベル判定信号S502の書き込み又は読み出しが行われる。
ここで、レベル検出モード信号MODEがLレベル(レベル検出モード)の際に、メモリ503では面情報S300が示すアドレスにレベル判定信号S502がデータとして書き込まれる。一方、レベル検出モード信号MODEがHレベル(画像形成モード)の際に、メモリ503では面情報S300が示すアドレスに格納されたモード判定信号S502がデータS503として読み出される。
上記のデータS503はセレクト回路504に与えられる。また、セレクト回路504には面情報S300が入力される。
図9は、図7に示すセレクト回路504の動作を説明するための図である。そして、図9(a)はセレクト回路504の構成の一例を示すブロック図であり、図9(b)は図9(a)に示すルックアップテーブル(LUT)710の一例を示す図である。
セレクト回路504はルックアップテーブル(LUT)710が記憶されたメモリとセレクタ711とを有している。LUT710には面情報S300(Addr)に対応付けて、LUTデータが格納されている。ここで、Addr=1〜6はそれぞれ第1のポリゴン面〜第6のポリゴン面を示す。なお、ここでは、便宜上、Addr=0が設定されている。
LUT710からは面情報S300に応じたLUTデータがデータS710として読み出される。そして、このデータS710はセレクタ711に入力される。また、セレクタ711にはデータS503が入力される。セレクタ710はレベル検出モード信号MODEに応じてデータS503およびS710のいずれかをセレクト信号S504として出力する。
ここでは、レベル検出モード信号MODE=Lレベル(レベル検出モード)の場合、セレクタ711はデータS710をセレクト信号S504として選択出力する。一方、レベル検出モード信号MODE=Hレベル(画像形成モード)の場合、セレクタ711は、データS503をセレクト信号S504として選択出力する。
図7に戻って、図示のSW301は端子0〜端子3を備えており、端子1〜3にはそれぞれコンデンサ505〜507が接続されている。論理素子部302には面情報S300の代わりに、データS504が与えられる。そして、SW301は論理素子部302の出力に応じて電圧VAPCを端子1〜3のいずれかに出力する。
つまり、第1の実施形態で説明したように、SW301はサンプルホールド信号S/HがHレベル(サンプル)であると、つまり、論理信号S302=0であると、未接続の出力端子0を選択する。サンプルホールドS/HがLレベル(ホールド)であると、SW301はデータS504に応じて出力端子1〜3のいずれかを選択する。
ここでは、上述の説明から明らかなように、レベル検出モード(MODE=Lレベル)および画像形成モード(MODE=Hレベル)の際、電圧VPD’<第1の閾値電圧αである場合に、SW301は出力端子1を選択する。この結果、コンデンサ505が電圧VAPCで充電される。
また、画像形成モード(MODE=Hレベル)の際、電圧VPD’がα≦VPD’≦βのである場合に、SW301は出力端子2を選択する。これによって、コンデンサ506が電圧VAPCで充電される。そして、画像形成モード(MODE=Hレベル)際、第2の閾値電圧β<電圧VPD’である場合に、SW301は出力端子3を選択する。これによって、コンデンサ507が電圧VAPCによって充電される。
前述のデータS504はセレクタ508にも与えられる。セレクタ508はレベル検出モード信号MODE=Lレベルの際、固定値1をセレクタ信号S508として出力する。
一方、レベル検出モード信号MODE=Hレベルであると、セレクタ508はデータS504をセレクタ信号として出力する。そして、このセレクタ信号S508は、図4に示す面情報S300の代わりにSW309に与えられる。
SW309にはコンデンサ305〜307に充電された電荷に応じた電圧S505P〜S507Pが入力端子1〜3を介して与えられる。SW309はセレクト信号S508に応じて電圧S505P〜S507Pを選択的に光量制御信号S310として出力する。
続いて、図7に示す光量制御部300の動作について詳細に説明する。
前述のように、レベル検出モードの際には、メモリ503には面情報S300が示すアドレスにレベル判定信号S502が書き込まれる。また、図9に示すように、セレクト回路504は面情報S300(Addr)=1の場合(第1のポリゴン面の場合)のみセレクト信号S504として”1”を出力し、他のポリゴン面の場合には、セレクト信号S504として”0”を出力する。この結果、セレクタ508は常にセレクタ信号S508として”1”を出力する。
従って、SW301は、レベル検出モードの場合には、第1のポリゴン面に係るサンプル時のみ端子1を選択して、電圧VAPCでコンデンサ505を充電する。そして、他のポリゴン面の場合には、SW301は端子0を選択するので、コンデンサ505の充電状態が保持される。
一方、SW309はポリゴン面に拘わらず、常に端子1を選択するので、第1のポリゴン面以外の他のポリゴン面で反射された光ビームの場合であっても、コンデンサ505の充電による電圧を選択する。
よって、第1のポリゴン面については、その反射光(光ビーム)が第1の実施形態で説明したようにして目標光量Ptargetに光量制御される。そして、第2のポリゴン面〜第6のポリゴン面については、第1のポリゴン面と同一の光量の光ビームで照射されることになる。
このようにして、全てのポリゴンについて共通の光量を有する光ビームが照射され、後述するようにして、ポリゴン面毎の反射率の相違を検出することができる。
図10は、図7に示す光量制御部300の動作を説明するためのタイムチャートである。そして、図10(a)はポリゴンミラーのポリゴン面で反射された光ビーム光量が目標光量に達しない場合のタイムチャートであり、図10(b)はポリゴンミラーのポリゴン面で反射された光ビーム光量が目標光量に近づいた場合のタイムチャートである。また、図10(c)はポリゴンミラーのポリゴン面で反射された光ビーム光量が目標光量となった場合のタイムチャートである。
さらに、図11は、図1に示す画像形成装置におけるレベル検出モードの際の動作を説明するためのフローチャートである。
なお、以下の説明では、ポリゴンミラーの第1のポリゴン面で反射された光ビームの光量制御について説明する。
図7、図10、および図11を参照して、画像形成装置に備えられたCPU(図示せず)は画像形成装置がスタンバイ状態である場合又は画像形成前にレベル検出モード(第1のモード)を実行する(ステップS1101)。そして、CPUは光量制御部300に出力するレベル検出モード信号MODE=Lレベルとする(ステップS1102)。)。
レベル検出モード信号MODE=Lレベルとした時点では、第1のポリゴン面からの反射光(光ビーム)の光量は目標光量に達していない(図10(a)参照)。この際には、BD検出電圧VPD’は第1の閾値電圧α(α<VREFとする)よりも小さいので、レベル判定部502はレベル判定信号S502として”1”を出力する。
続いて、第1のポリゴン面で反射された反射光の光量が増加すると、レベル判定部502は、図10(b)に示すレベル判定信号S502を出力する。そして、第1のポリゴン面で反射された反射光の光量が目標光量に達すると、レベル判定部502は、図10(c)に示すレベル判定信号S502を出力する。
図12は、図7に示すメモリ503に書き込まれるレベル判定信号S502の一例を示す図である。
前述のように、メモリ503にはレベル判定信号S502が面情報S300を示すアドレスに、論理信号S501に応じて書き込まれる。この結果、図10(a)〜図10(c)の推移に応じて、図12に示す推移でレベル判定信号S502が書き込まれる。
図12において、符号”イ”は図10(a)に示す状態におけるレベル判定信号S502の書き込みを示し、符号”ロ”は図10(b)に示す状態におけるレベル判定信号S502の書き込みを示す。そして、符号”ハ”は図10(c)に示す状態におけるレベル判定信号S502の書き込みを示す。
なお、第1のポリゴン面からの反射光量が目標光量に達した後では、メモリ503のアドレスには常に同一のレベル判定信号S502が書き込まれることになる。
続いて、論理信号S501に応じてレベル判定信号が、メモリ503から面情報S300が示すアドレスで読み出される(ステップS1103)。次に、CPUはメモリ503の更新されなくなったか否かを判定する(ステップS1104)。メモリ503の更新があると(ステップS1104において、NO)、処理はステップS1103に戻る。一方、メモリ503の更新がないと(ステップS1104において、YES)、CPUはレベル検出モードを終了する。
このようにして、第1および第2の閾値電圧を用いてレベル判定を行うようにすれば、ポリゴン面の反射率に応じて検出電圧VPD’を3つのレベルに分けることができる。そして、この3つのレベルをポリゴン面と関連付ければよい。
図13は、図1に示す画像形成装置における画像形成モードの際の動作を説明するためのフローチャートである。
レベル検出モードから画像形成モード(第2のモード)に移行すると(ステップS1301)、CPUは光量制御部300に出力するレベル検出モード信号MODE=Hレベルとする(ステップS1302)。そして、CPUは図1で説明したようにして画像形成を開始する(ステップS1303)。
前述のように、レベル検出モードによってメモリ503にはポリゴン面の反射率に対応して関連付けられたデータ(レベル判定信号)が格納されているので、画像形成の際にはメモリ503からデータが読み出される。そして、セレクト回路504はメモリ503から読み出されたデータS503をセレクト信号S504として選択出力する。セレクタ508はセレクト信号S504(つまり。データS503)を選択出力することになる。
従って、図7に示すSW301はポリゴン面の反射率に応じて切り替えられ、反射率が近似するポリゴン面に係るサンプル電圧VAPCによってコンデンサ505〜507のうちの同一のコンデンサが充電される。
ここでは、反射率が低いポリゴン面(電圧VPD’<α:図12に示す例では第1のポリゴン面および第5のポリゴン面)に係るサンプル電圧VAPCによってコンデンサ505が充電される。
反射率が中間のポリゴン面(α≦VPD’≦β:図12に示す例では、第1のポリゴン面および第6のポリゴン面)に係るサンプル電圧VAPCによってコンデンサ506が充電される。
反射率が高いポリゴン面(β<VPD’:図12に示す例では、第3のポリゴン面および第4のポリゴン面)に係るサンプル電圧VAPCによってコンデンサ507が充電される。
そして、SW309はポリゴン面の反射率に応じて充電されたコンデンサを選択して、レーザ駆動装置31に光量制御信号S310を出力してAPC制御を行う。画像形成が終了すると、CPUは画像形成モードを終了する。
このようにして、第2の実施形態では、ポリゴン面の反射率に応じてポリゴン面をグループ分けして、グループ毎にサンプル電圧VAPCによって同一のコンデンサを充電して、当該コンデンサの電圧に応じた光量制御信号S310によってAPC制御を行う。
これによって、コンデンサのホールド電圧がポリゴン面毎で変動することを防ぐことができる。これによって、コンデンサの数をポリゴン面よりも少なくして安定的にAPC制御を行うことができる。
以上のように、本発明の実施の形態による光走査装置では、ポリゴンミラーのポリゴン面(反射面)に反射率のばらつきがあっても、光ビームの光量差を低減して光ビームの光量を目標光量に収束させることができる。よって、画像形成の際に画像濃度ムラが生じることがない。
上述の説明から明らかなように、図2において、シーケンスコントローラ47およびレーザ駆動装置31が特定手段として機能し、BDセンサ36が検知手段として機能する。また、光量制御部300およびレーザ駆動装置31が制御手段として機能する。
以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。
例えば、上記の実施の形態の機能を制御方法として、この制御方法を光走査装置に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、この制御プログラムを光走査装置が備えるコンピュータに実行させるようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。
この際、制御方法および制御プログラムの各々は、少なくとも特定ステップ、検知ステップ、および制御ステップを有することになる。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記録媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。