JP2005066827A

JP2005066827A - 画像形成装置

Info

Publication number: JP2005066827A
Application number: JP2003208153A
Authority: JP
Inventors: Katsuhide Koga; 勝秀古賀
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2003-08-21
Filing date: 2003-08-21
Publication date: 2005-03-17

Abstract

【課題】ａーＳｉドラム特有の表面電位むらやＯＦＳ光学系特有の光量端部落ちの光量補正をＤ／Ａを用いずに、簡単な回路で実現する。そうすることでＡＳＩＣに容易に取り込むことができ、低コスト化が可能になる。
【解決手段】入力された画像信号に応じて画素変調信号を生成し、前記変調信号に応じてレーザビームを像担持体上に照射し、画像情報を書き込み可視像化する手段を有し、その像を転写部材上に転写、定着して画像を形成する画像形成装置において、走査位置に応じた領域毎に前記レーザビームの光量補正値を記憶する手段、前記記憶手段から読み出された補正値に基づきパルス幅変調信号を生成するパルス幅変調信号生成手段、前記パルス幅変調信号生成手段が出力するパルス幅変調信号をフィルタリングするフィルタ手段を有し、前記フィルタ手段が出力する信号に応じて、前記レーザの１走査中の駆動電流を制御する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、レーザ光源からの画素変調されたレーザ光を感光体や、静電記録媒体等の像担持面上に導光して、その面上に例えば静電潜像から成る画像情報を形成するようにしたデジタル画像形成装置のレーザ制御部に関するものである。
【０００２】
【従来の技術】
従来よりこの種の画像形成装置のレーザ駆動回路に於いては、１走査中のレーザの光量を一定に保持するために、１走査中の光検出区間でレーザ光の出力を検出してレーザの駆動電流を１走査の間保持するという方法をとってきた。
【０００３】
以下、図７を用いて具体的な制御方法を述べる。
【０００４】
この種の画像形成装置に於いては、図７のように１つのレーザ４３Ａと１つのフォトダイオード（以下、ＰＤと呼ぶ）センサー４３Ｂから構成されるレーザチップ４３を用いており、４１のバイアス電流源と４２のパルス電流源の２つの電流源をレーザ４３に適用することによって、レーザ４３Ａの発光特性の改善を図っている。また、レーザ４３Ａの発光を安定化させるために、ＰＤセンサー４３Ｂからの出力信号を用いてバイアス電流源４１に帰還をかけ、バイアス電流量の自動制御を行っている。即ち、シーケンスコントローラ４７からのフル点灯信号により論理素子４０がＯＮ信号をスイッチ４９へ出力することにより、バイアス電流源４１とパルス電流源４２からの電流の和がレーザ４３へ流れ、その時のＰＤセンサー４３Ｂからの出力信号は電流電圧変換器４４に入力され、ついで増幅器４５で増幅され、ＡＰＣ回路４６に入力され、次いでこのＡＰＣ回路４６からバイアス電流源４１に制御信号として供給される。この回路方式をＡＰＣ（ＡｕｔｏＰｏｗｅｒＣｏｎｔｒｏｌの略）回路方式と言い、現在レーザを駆動する回路方式として一般的である。レーザは温度特性を持っており、温度が高くなるほど一定の光量を得るための電流量は増加する。また、レーザは自己発熱するため、一定の電流を供給するだけでは一定の光量を得ることができず、これらは画像形成に重大な影響を及ぼす。このことを解決する手段として、１走査毎に前述したＡＰＣ回路方式を用いて、各走査毎の発光特性が一定になるように、各走査毎に一定に流す電流量を制御している。
【０００５】
こうして一定光量制御されたレーザ光を、画素変調部４８で変調されたデータでスイッチ４９をＯＦＦ／ＯＮすることで画像を形成している（特許文献１参照）。
【０００６】
【特許文献１】
特開平０２−０２０８８５号公報
【０００７】
【発明が解決しようとする課題】
しかしながらレーザの光量を前述したように一定に制御したとしても、使用する感光体の特性によっては図８に示すように、主走査方向に大きな電位ムラ（ΔＥ＞５Ｖ）が発生してしまうものもあった。これは感光体薄膜製造の難しさに起因するものであり、主走査方向全体の薄膜の厚さを均一にするのは非常に困難である。
【０００８】
このような感光体を使用すれば、画像一面内で縦線濃度むらが主走査方向に発生してしまい、画像品位を大幅に低下させる原因となっていた。
【０００９】
また、電子写真装置における走査光学系では、図９に示すようにレーザを走査する際に、感光体の端部つまり走査開始側と走査終了側で光量が落ちてしまう傾向にある。このような現象により、画像の主走査方向の端部では濃度が薄くなり、これも画像品位を低下させる原因となっていた。
【００１０】
こうした課題を解決する手段として、走査位置に応じた光量補正値に基づいてＤ／Ａ変換し、Ｄ／Ａ変換後のアナログ信号によってレーザの駆動電流を制御することで、感光体の電位むらや走査光学系の光量端部落ちを補正する画像形成装置が提案されている。
【００１１】
しかし、Ｄ／Ａ変換器は高価であり、今後主流となるマルチビームの画像形成装置においてはレーザの数だけＤ／Ａが必要になるため、回路が複雑且つ高価なものになってしまう。
【００１２】
【課題を解決するための手段】
そこで本発明によれば、
入力された画像信号に応じて画素変調信号を生成し、前記変調信号に応じてレーザビームを像担持体上に照射し、画像情報を書き込み可視像化する手段を有し、その像を転写部材上に転写、定着して画像を形成する画像形成装置において、
走査位置に応じた領域毎に前記レーザビームの光量補正値を記憶する手段、
前記記憶手段から読み出された補正値に基づきパルス幅変調信号を生成するパルス幅変調信号生成手段、
前記パルス幅変調信号生成手段が出力するパルス幅変調信号をフィルタリングするフィルタ手段を有し、
前記フィルタ手段が出力する信号に応じて、前記レーザの１走査中の駆動電流を制御すること、
更には、前記パルス幅変調信号の周波数を画像クロックの周波数より低くし、前記フィルタ手段のカットオフ周波数を前記パルス幅変調信号の周波数より低く、前記像担持体の主走査方向の帯電ムラの空間周波数或いは像担持体上の光学走査による光量ムラの空間周波数より高くすること、
によって、容易にＡＳＩＣに内蔵することができ、安価で簡単な回路構成で感光ドラムの主走査方向の帯電電位ムラや走査光学系の光量端部落ちを補正するようにレーザ光量が制御できるため、使用する感光体や光学系によらず、画像品位も格段に向上した画像形成装置を提供することが出来る。
【００１３】
【発明の実施の形態】
（第１の実施例）
以下、図面に示す実施例に基づいて本発明を説明する。
【００１４】
図１は本発明を採用した一例として示した装置全体の断面図である。基本的な動作について図１を用いて説明する。１の原稿給紙装置上に積載された原稿は、１枚づつ順次２の原稿台ガラス面上に搬送される。原稿が搬送されると、３のスキャナー部分のランプが点灯し、かつ４のスキャナーユニットが移動して原稿を照射する。原稿の反射光はミラー５，６，７を介して８を通過し、その後イメージセンサー部９に入力される。イメージセンサー部９に入力された画像信号は、直接、あるいは、一旦図示しない画像メモリに記憶され、再び読み出された後、露光制御部１０に入力される。露光制御部１０が発生させる照射光によって感光体１１上に作られた潜像は、電位センサ１００によって、感光体１１上の電位が所望の値になっているか監視され、次いで、現像器１３によって現像される。上記潜像とタイミングを合わせて転写部材積載部１４、あるいは１５より転写部材が搬送され、転写部１６に於いて、上記現像されたトナー像が転写部材上に転写される。転写されたトナー像は定着部１７にて転写部材に定着された後、排紙部１８より装置外部に排出される。転写後の感光体１１の表面をクリーナ２５で清掃し、クリーナ２５で清掃された感光体１１の表面を補助帯電器２６で除電して１次帯電器２８において良好な帯電を得られるようにした上で、感光体１１上の残留電荷を前露光ランプ２７で消去し、１次帯電器２８で感光体１１の表面を帯電し、この工程を繰り返すことで複数枚の画像形成を行う。
【００１５】
図２は露光制御部１０の構成を示している。図２において、３１はレーザ駆動装置であり、４３は半導体レーザである。半導体レーザ４３の内部にはレーザ光の一部を検出するＰＤセンサーが設けられ、ＰＤの検出信号を用いてレーザダイオードのＡＰＣ制御を行う。レーザ４３から発したレーザビームはコリメータレンズ３５及び絞り３２によりほぼ平行光となり、所定のビーム径で回転多面鏡３３に入射する。回転多面鏡３３は矢印の様な方向に等角速度の回転を行っており、この回転に伴って、入射した光ビームが連続的に角度を変える偏向ビームとなって反射される。偏向ビームとなった光はｆ−θレンズ３４により集光作用を受ける。一方、ｆ−θレンズは同時に走査の時間的な直線性を保証するような歪曲収差の補正を行う為に、光ビームは、像担持体としての感光体１１上に図の矢印の方向に等速で結合走査される。なお、３６は回転多面鏡３３からの反射光を検出するビームディテクト（以下、ＢＤと呼ぶ）センサであり、ＢＤセンサ３６の検出信号は回転多面鏡３３の回転とデータの書き込みの同期をとるための同期信号として用いられる。
【００１６】
次に、本実施形態のレーザ制御回路の動作を図３及び図４を用いて詳述する。
【００１７】
図３（ａ）及び図３（ｂ）は、本実施例の構成を示したブロック図であり、同図に於いて、レーザチップ４３は半導体レーザであり、レーザダイオード４３Ａ、ＰＤセンサー４３Ｂから構成されるレーザチップである。４１はレーザ４３Ａのバイアス電流源、４２はレーザ４３Ａのパルス電流源であり、画像信号であるＤＡＴＡは４８の変調部において画素変調され、この信号とシーケンスコントローラ４７からのＢＤ検出用フル点灯信号ＦＵＬＬとを論理素子７０で論理和演算した信号によりＯＮ／ＯＦＦするスイッチ４９によって、スイッチ４９がＯＮの時には１走査毎に制御されるバイアス電流源４１による電流と１走査中に複数回可変制御されるパルス電流源４２による電流の和でレーザ４３Ａは発光制御され、スイッチ４９がＯＦＦの時にはバイアス電流源４１による電流のみでレーザ４３Ａは発光される。
【００１８】
ＢＤ検出用のフル点灯発光時の光量をモニターした時のＰＤセンサー４３Ｂの出力信号は、４４の電流／電圧（Ｉ／Ｖ）変換器で電圧信号に変換され、増幅器４５で増幅されＡＰＣ回路４６に入力される。ＡＰＣ回路４６は、例えば図３（ｂ）のような回路を内蔵しており、これは増幅されたＰＤセンサー出力ＶＰＤをアナログスイッチ３８を使って、シーケンスコントローラ４７からのサンプル／ホールド信号Ｓ／Ｈでサンプルし、抵抗３７とコンデンサー３９とで決まる時定数でこの電圧値（ＶＳＨ）を１走査の間ホールドする。そして、このＶＳＨと目標光量となる基準電圧ＶＲＥＦを比較器４０で比較することで、その差信号ＶＡＰＣを出力し、このＶＡＰＣに応じてバイアス電流源の電流を制御する。即ち、目標電圧として読み出されたＶＲＥＦが目標のバイアス発光値となるように、各走査毎にバイアス電流源の電流を制御することによって半導体レーザ４３Ａのバイアス光量が所望の光量となるようにＡＰＣ制御を行う。
【００１９】
次に、主走査方向の電位ムラや走査光学系による光量端部落ちを補正するために、１走査中に複数回パルス電流量を可変制御する回路を図４を用いて説明する。
【００２０】
図４に於いて、本実施例では使用するクロックは全て画素クロックＣＬＫである。同図はオフセット設定回路４２０とパルス設定回路４２１とそれらの和出力回路４２２及びフィルタ回路４１６とからなる。まずオフセット設定回路４２０の動作について説明する。
【００２１】
同図において、画素クロックＣＬＫ１周期分Ｈである主走査同期信号Ｓ４０１が論理素子４０１に入力され、この論理素子４０１の出力信号Ｓ４０２がＪＫフリップフロップ４０２のＪ端子に入力される。ＪＫフリップフロップ４０２は、この入力信号の立下りに同期して立ち上がるイネーブル信号Ｓ４０３を次段のカウンタ４０３に出力する。カウンタ４０３はイネーブル信号Ｓ４０３がＬの間リセットされ、Ｈの間画素クロックをカウントし、このカウント値Ｓ４０４を出力する。コンパレータ４０４は、このカウント値Ｓ４０４と不図示のＣＰＵから設定されるオフセット値Ｓ４０５とを比較し、一致するとＨの信号Ｓ４０６を出力する。この一致信号Ｓ４０６はオフセット終了を示す信号であり、前述のＪＫフリップフロップのＫ端子に入力され、Ｓ４０６の立下りに同期して前述のカウンタのイネーブル信号Ｓ４０３をＬにする。
【００２２】
また、オフセット値Ｓ４０５を入力する論理素子４０５は、例えば全ｂｉｔの論理和を出力する論理素子であり、オフセット値Ｓ４０５が０Ｈの場合はセレクタ４０６へのセレクト信号Ｓ４０７がＬとなり、本オフセット設定回路で生成された信号Ｓ４０６ではなく、主走査同期信号Ｓ４０１を選択して次段のパルス設定回路４２１へ出力される。オフセット値Ｓ４０５が１つでもｂｉｔがＨならば、本オフセット設定回路で生成された信号Ｓ４０６が次段のパルス設定回路４２１へ出力されると共に、オフセット信号であるＳ４０３は和出力回路４２２へ出力される。
【００２３】
次にパルス設定回路４２１の動作について説明する。
パルス設定回路４２１では、ＪＫフリップフロップ４０７は、前段のオフセット設定回路４２０が出力したオフセット終了信号Ｓ４０８をＪ端子に入力し、Ｓ４０８の立下りに同期して立ち上がるイネーブル信号Ｓ４０９をカウンタ４０９へ出力する。カウンタ４０９は入力されるイネーブル信号Ｓ４０９がＬでリセットされ、Ｈの間画素クロックをカウントし、カウント値Ｓ４１１とリップルキャリーＳ４１５を出力する。前述したＪＫフリップフロップ４０７はカウンタ４０９のリップルキャリーＳ４１５をＫ端子に入力し、カウンタのイネーブル信号Ｓ４０９をＬにする。また、ＪＫフリップフロップ４０８は、前段のオフセット設定回路４２０からのオフセット終了信号Ｓ４０８をＪ端子に入力し、Ｓ４０８の立下りに同期して立ち上がるパルス信号Ｓ４１０を出力する。そして、不図示のＲＯＭ等の記憶手段に記憶され、走査位置に応じて読み出されたムラ補正データＳ４１２と、カウンタ４０９が出力するカウント値Ｓ４１１とを比較するコンパレータ４１０が、一致信号であるパルス終了信号Ｓ４１３を出力し、前述したＪＫフリップフロップ４０８はこのＳ４１３をＫ端子に入力し、パルス信号Ｓ４１０をＬにする。
【００２４】
また、ムラ補正データＳ４１２を入力する論理素子４１１は、前述した論理素子４０５と同じく、全ｂｉｔの論理和を出力する論理素子であり、ムラ補正データＳ４１２が０Ｈの場合はパルス信号Ｓ４１０をＬ固定にし、ムラ補正データＳ４１２が１つでもｂｉｔがＨならば、ＪＫフリップフロップ４０８から出力される信号Ｓ４１０をパルス信号Ｓ４１６として、次段の和出力回路４２２へ出力する。
【００２５】
次に、オフセット設定回路４２０から出力されたオフセット信号Ｓ４１７と、パルス設定回路４２１から出力されたパルス信号Ｓ４１６を和出力回路４２２は入力し、論理素子４１４で論理和演算された信号Ｓ４１８をフリップフロップ４１５で１画素クロック遅延させる。この遅延された信号Ｓ４１９は、図５（ａ）に示すようなＰＷＭ波形であり、和出力回路４２２はこのＰＷＭ信号Ｓ４１９を次段のフィルタ回路４１６へ出力する。フィルタ回路４１６は例えば図５（ｂ）のようなＣＲ回路で構成される。この時、抵抗４２３とコンデンサ４２４の値は以下のように計算すればよい。
【００２６】
つまり１走査時間が１５０μｓ、画像クロックが８０ＭＨｚとして、主走査方向のムラ周期が約５０μｓとするとムラの周波数は２０ｋＨｚ、上述したＰＷＭ信号Ｓ４１９の最低周波数はオフセット値Ｓ４０５がＦＦＨの時であり、この時周波数は１５６．２５ｋＨｚであるため、カットオフ周波数は２０ｋＨｚと１５６．２５ｋＨｚの間の例えば１００ｋＨｚにすればよい。そうすると、時定数１μｓのフィルタ（例えば、抵抗値１００Ω、コンデンサ容量０．０１μＦ）であればよいことがわかる。
【００２７】
上述のようにしてフィルタ回路４１６から出力されたアナログ信号Ｖｃｏｍを図３のパルス電流源４２へ出力し、パルス電流源４２は、このアナログ信号Ｖｃｏｍに応じた電流値でレーザ４３Ａを駆動する。
【００２８】
従って、図８のような特性の感光ドラムのムラを補正する場合、図６のような補正データ（Ｉ０、Ｉ１、・・・）が１走査中に読み出されれば、図６のＶｃｏｍで示されるような補正されたパルス電流値でドラム上を照射することになる。こうすることで、図８の特性を有するドラムであっても、走査開始側のドラム位置ではレーザ駆動電流量が減らされ光量が減ることで目標電位に近づき、同様にして主走査の各ポイントにおいてレーザ駆動電流量が制御されることで光量もアクティブに制御され、各ポイントにおいてドラム表面電位は目標電位に近づく。
【００２９】
また走査光学系の光量端部落ちについても同様にすることでアクティブに光量が制御され、１走査の光量が一定になる。
【００３０】
【発明の効果】
以上説明してきたように、本発明によれば、主走査方向に電位むら特性の悪い（ΔＥ＞５Ｖ）感光体であっても、また走査光学系の光量端部落ち現象があっても、Ｄ／Ａのように高価な部品を使わずに、単純なロジック回路とフィルタで構成できるため、容易にＡＳＩＣに取り込むことができ、安価で簡単な回路構成でより均一な表面電位補正や光量補正が可能になり、高品位な画像を提供できるようになる。
【図面の簡単な説明】
【図１】本発明の代表的な実施例であるデジタルプリンタ装置の構成を示す図。
【図２】デジタルプリンタ装置の露光制御部の構成を示す図。
【図３】（ａ）本実施例のレーザ駆動回路の構成を示す図、（ｂ）ＡＰＣ回路の１例を示す図。
【図４】本実施例のレーザ駆動回路の主走査方向電流制御部の構成を示す図。
【図５】（ａ）本実施例のレーザ駆動回路の主走査方向電流制御部のタイミングを示す図、（ｂ）本実施例のレーザ駆動回路の主走査方向電流制御部のフィルタ回路部の一例を示す図。
【図６】本実施例のレーザ駆動回路の主走査方向電流制御部を図６の特性の感光ドラムに用いた場合の駆動電流を示す図。
【図７】従来のデジタルプリンタ装置のレーザ駆動回路の１例を示す図。
【図８】ドラム表面電位のムラ特性を示す図。
【図９】走査光学系の光量端部落ちのムラ特性を示す図。

Claims

入力された画像信号に応じて画素変調信号を生成し、前記変調信号に応じてレーザビームを像担持体上に照射し、画像情報を書き込み可視像化する手段を有し、その像を転写部材上に転写、定着して画像を形成する画像形成装置において、
走査位置に応じた領域毎に前記レーザビームの光量補正値を記憶する手段、
前記記憶手段から読み出された補正値に基づきパルス幅変調信号を生成するパルス幅変調信号生成手段、
前記パルス幅変調信号生成手段が出力するパルス幅変調信号をフィルタリングするフィルタ手段を有し、
前記フィルタ手段が出力する信号に応じて、前記レーザの１走査中の駆動電流を制御することを特徴とする画像形成装置。
前記請求項１の画像形成装置において、
前記パルス幅変調信号の周波数は画像クロックの周波数より低いことを特徴とする画像形成装置。
前記請求項１の画像形成装置において、
前記記憶手段に記憶する前記光量補正値は、前記像担持体の主走査方向の領域に応じた帯電ムラの補正値、或いは像担持体上の光学走査による光量ムラの補正値であることを特徴とする画像形成装置。
前記請求項１の画像形成装置において、
前記フィルタ手段のカットオフ周波数は、前記パルス幅変調信号の周波数より低く、前記像担持体の主走査方向の帯電ムラの空間周波数或いは像担持体上の光学走査による光量ムラの空間周波数より高いことを特徴とする画像形成装置。
前記請求項１の画像形成装置において、
前記フィルタ手段はコンデンサと抵抗からなることを特徴とする画像形成装置。
前記請求項１の画像形成装置において、
前記フィルタ手段はデジタルフィルタであることを特徴とする画像形成装置。
前記請求項１の画像形成装置において、
前記パルス幅変調信号生成手段は、
走査位置に応じず一定なオフセットパルスを生成するオフセット生成手段と、走査位置に応じて前記記憶手段から読み出された補正値に基づいたパルスを生成するパルス生成手段からなり、
前記オフセット生成手段が出力するパルスと前記パルス生成手段が出力するパルスの和を出力することを特徴とする画像形成装置。
前記請求項１の画像形成装置において、
前記記憶手段は、
前記１走査に必要な画素数よりも少ない容量であることを特徴とする画像形成装置。