JP2013098505A

JP2013098505A - 紫外線透過ゲート電極を有する電界効果トランジスタ

Info

Publication number: JP2013098505A
Application number: JP2011243007A
Authority: JP
Inventors: Akio Wakejima; 彰男分島; Takashi Egawa; 孝志江川
Original assignee: Nagoya Institute of Technology NUC
Current assignee: Nagoya Institute of Technology NUC
Priority date: 2011-11-07
Filing date: 2011-11-07
Publication date: 2013-05-20
Anticipated expiration: 2031-11-07
Also published as: JP6048718B2

Abstract

【課題】基板の自由度があり、待機時（光非照射時）の電力消費が小さく、また光照射時のＳ／Ｎが大きい受光素子を提供することである。
【解決手段】紫外線が透過する材料をＦＥＴの電極として用い、また、電子走行領域をＡｌＧａＮとＧａＮとのヘテロ界面等のＧａＮ系膜同士のヘテロ界面とする。
【選択図】図１

Description

本発明は、フォトディテクタ、特に紫外線を有効に捉えるフォトディテクタに利用され、さらにフォトディテクタが電源回路または増幅回路と一体化され得る電界効果トランジスタに関する。

近年、ワイドバンドギャップ半導体の結晶性およびデバイスプロセスの向上により、紫ならびに紫外領域の受光素子の開発が進められている。ｐ層とｎ層、もしくはｐ−ｉ−ｎの３層をサファイア、ＳｉＣ、あるいはＳｉなどの基板上に結晶成長した後に、ｐ層とｎ層それぞれに電極を形成したｐｎダイオード型フォトディテクタが一般的に用いられている（非特許文献１）。しかしながら、ｐｎダイオード型フォトディテクタでは、受光感度が低い、Ｓ／Ｎが小さいなどといった問題点に加えて、トランジスタを必要とするバイアス回路や増幅回路などの集積化が困難といった問題点がある。また、電極側から受光するため、金属電極をメッシュ状に加工するため、加工工数が増えるという問題もある。

高感度化あるいは高Ｓ／Ｎ化のため、電界効果トランジスタ（ＦＥＴ）を用いた光伝導素子（フォトコンダクティブ素子）が報告されている（非特許文献２）。しかしながら、ゲート電極が金属であるため、素子裏面のサファイア基板側から光を照射する必要があるため、基板材料の自由度が低く（透明でなければならない）、基板での光の吸収が少なからず生じるため感度が高くできないこと、さらには基本的に待機時に電流が流れるため消費電力が大きいといった問題がある。

Japanese Journal of Applied Physics Vol. 39 L. 387 (2000) Electronics Letters Vol. 31 p. 398 (1995)

本発明の課題は、基板の自由度があり、待機時（光非照射時）の電力消費が小さく、また光照射時のＳ／Ｎが大きい受光素子を提供することであり、さらには当該受光素子を電源回路あるいは増幅回路と同一基板上に集積した複合回路を提供することである。

本発明者らは、紫外線を透過する材料をＦＥＴのゲート電極として用い、また、電子走行領域を半導体膜同士のヘテロ界面とすることにより、上記課題が解決することを見出した。すなわち、本発明によれば、以下の電界効果トランジスタが提供される。

[１] 基板上に第３族窒化物半導体からなるチャネル層とチャネル層とは異なる組成の第３族窒化物半導体からなる電子供給層とを有する電界効果トランジスタであって、紫外線が透過する材料をゲート電極に用いた電界効果トランジスタ。

[２] 前記電界効果トランジスタにおいて、ゲート電極と第３族窒化物半導体との界面から５０ｎｍ以内の深さの第３族窒化物半導体の吸収端波長における透過率が２０％以上である材料をゲート電極に用いた電界効果トランジスタ。

[３] 前記紫外線が透過する材料が酸化インジウムスズ（ＩＴＯ）、もしくは、酸化亜鉛（ＺｎＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）のいずれかである前記[１]または[２]に記載の電界効果トランジスタ。

[４] 前記電界効果トランジスタのチャネル層と電子供給層とが、それぞれ、ＧａＮとＡｌＧaＮ、ＧａＮとＩｎＡｌＮ、ＩｎＧａＮとＩｎＡｌＮ、ＩｎＧａＮとＡｌＧaＮ、あるいはＩｎＧａＮとＧａＮとである前記[１]〜[３]のいずれかに記載の電界効果トランジスタ。

[５] 前記基板がＳｉからなる前記[１]〜[４]のいずれかに記載の電界効果トランジスタ。

[６] 前記ゲート電極にピンチオフ以下の電圧が印加される前記[１]〜[５]のいずれかに記載の電界効果トランジスタ。

[７] 前記電界効果トランジスタが紫外線受光素子である前記[１]〜[６]のいずれかに記載の電界効果トランジスタ。

[８] 前記電界効果トランジスタが電源回路または増幅回路と同一基板上に集積されている前記[１]〜[７]のいずれかに記載の電界効果トランジスタ。

[９] 前記電源回路または増幅回路がＣＭＯＳトランジスタ回路である前記[８]に記載の電界効果トランジスタ。

本発明の紫外線受光素子の構成を示す概念図である。本発明の紫外線受光素子の光の非照射時と照射時（波長：405nm）のドレイン電流特性を示すグラフである。

以下、図面を参照しつつ本発明の実施の形態について説明する。本発明は、以下の実施形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改良を加え得るものである。

図１は本実施形態関わる紫外線受光素子の構成を示す概念図である。なお、図示の都合上、図１における各層の厚みの比率は実際の比率を反映していない。

図１に示す半導体積層構造１は、例示としてｐ型Ｓｉ単結晶基板２の上に、バッファー層３を形成し、さらに、半導体層としてチャネル層４、および電子供給層６とを備える。この半導体積層構造１は、基板２の上に、バッファー層３、チャネル層４及び電子供給層６を順次エピタキシャル成長させることで形成されるので、半導体積層構造１はエピタキシャル基板と称する場合がある。

本紫外線受光素子は、半導体積層構造１に、ソース電極７、ゲート電極８、ドレイン電極９を形成される。

基板２は、その上に形成するバッファー層３やその上のチャネル層４および電子供給層６の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、基板２としては、シリコン、ゲルマニウム、サファイア、炭化ケイ素、酸化物(ＺｎＯ、ＬｉＡｌＯ_２，ＬｉＧａＯ_２，ＭｇＡｌ_２Ｏ_４，（ＬａＳｒ）（ＡｌＴａ）Ｏ_３，ＮｄＧａＯ_３，ＭｇＯなど)、Ｓｉ-Ｇｅ合金、周期律表の第３族−第５族化合物(ＧａＡｓ，ＡｌＮ，ＧａＮ，ＡｌＧａＮ、ＡｌＩｎＮ)、ホウ化物(ＺｒＢ２など)、などを用いることができる。なかでもシリコン単結晶基板が品質およびコストの点で好ましい。基板２の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。

バッファー層３は、その上に形成するチャネル層４および電子供給層６の組成や構造、あるいは各層の形成手法に応じて、様々な第３族窒化物半導体からなる単一層または多重層から形成される。バッファー層３は０．５μｍ〜５μｍ以下の厚みに形成されるのが好ましく、歪や転位密度ができるだけ少ない構造とすることが好ましい。

また、バッファー層３は、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成することができる。成膜条件を適宜に調整することにより、転位密度が１×１０¹¹／ｃｍ²以下、より好ましくは５×１０¹⁰／ｃｍ²以下、さらに好ましくは１×１０¹⁰／ｃｍ²以下であるように形成される。

チャネル層４は、高抵抗の第３族窒化物半導体にて形成される。より好ましくは、抵抗を低減する要因となる不純物を含まない、ＧａＮ（ｉ−ＧａＮ）にて形成される。図１においては、チャネル層４をｉ−ＧａＮにて形成した場合を例示している。チャネル層４も、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成される。上記のような高い結晶性を有するバッファー層３の上に形成されることにより、チャネル層４も良好な結晶品質を有する。

なお、チャネル層４とその上に形成される電子供給層６との界面近傍のチャネル層４の上部には、電子供給層６からキャリアとなる電子が供給されることにより、高濃度の２次元電子ガスが生成する２次元電子ガス領域５が形成されることになる。そしてソースとドレイン間に電圧印加するとこの２次元電子ガス領域５が電子走行領域になる。そのため、チャネル層４は、この２次元電子ガス領域５を確保するだけの厚みが必要であるが、一方で、あまりに厚みが大きすぎるとクラックが発生しやすくなることから、１μｍ〜５μｍの厚みに形成されるのが好適である。

電子供給層６は、少なくともＡｌを含む第３族窒化物半導体にて形成される。好ましくは、Ａｌ_ＸＧａ_１−ＸＮなる組成を有する第３族窒化物半導体にて、電子供給層６のバンドギャップがチャネル層４のバンドギャップよりも大きくなるように形成される。電子供給層６は、５ｎｍ〜１００ｎｍの厚みに形成されることが、２次元電子ガス領域５の形成、ならびにデバイス動作(すなわちゲート電圧印加に対する主電流の制御)からは好ましい。

電子供給層６は、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成される。電子供給層６をＸの値が大きくするほど、すなわち、Ａｌが多くするほど、ピエゾ効果が増加し、２次元電子ガス領域５におけるシートキャリア濃度は向上する。好ましくは、電子供給層６はＸ≧０．２を満たす範囲の第３族窒化物半導体にて形成される。より好ましくは、Ｘ≧０．４である。ただし、Ｘが大きい場合は、クラックが生じやすくなるため、クラックが生じない成長条件を選択することが必要であり、Ｘ≦０．７が好ましい。また、２次元電子ガス領域５と電子供給層６との間に電子供給層６よりもバンドギャップが大きい半導体層を形成して２次元電子ガス領域５の電子の移動度を高めることもできる。

なお、チャネル層４と電子供給層６との組合せとしては、上記のＧａＮとＡｌＧaＮの組合せ以外に、それぞれ、ＧａＮとＩｎＡｌＮ、ＩｎＧａＮとＩｎＡｌＮ、ＩｎＧａＮとＡｌＧaＮ、あるいはＩｎＧａＮとＧａＮの組合せでもよい。いずれの組合せでも、チャネル層４のバンドギャップより電子供給層６のバンドギャップが大きく、電子供給層６との界面近傍のチャネル層４上部、すなわちヘテロ接合界面近傍に２次元電子ガス領域が形成される。

電子供給層６の表面に、ソース電極７、ドレイン電極９を、例えば、Ｔｉ／Ａｕ／Ｎｉ／Ａｕの構成からなる金属にてオーミック接合により形成される。ソース電極７およびドレイン電極９の形成に際しては、電子供給層６の表面の電極形成箇所に、所定のコンタクト処理がなされた上で行われてもよい。

一方、電子供給層６の表面に、紫外線が透過する材料からなるゲート電極８を形成する。ゲート電極材料は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）のいずれかから選択される。なお、第３族窒化物半導体からなる電子供給層６とゲート電極８との界面から深さ５０ｎｍ以内の深さにおける電子供給層６の吸収端波長において透過率が２０％以上である材料がゲート電極８に用いられる。ゲート電極８の厚みは２０〜２００ｎｍが被覆性と導電性の点から好ましい。

上記構成の本発明の素子の動作においては、ゲート電極にピンチオフ以下の電圧が印加されることが、待機時の電流を小さくして、消費電力を小さくし、Ｓ／Ｎ比を高める効果があり好ましい。

本発明の紫外線受光素子は、同一基板上に電源回路または増幅回路が形成されてもよく、また電源回路または増幅回路はＣＭＯＳトランジスタ回路から好適に構成される。紫外線受光素子、電源回路、および増幅回路を同一基板上に形成する場合、電極あるいは配線形成前のエピタキシャル成長膜厚を２μｍ以下にすると、紫外線受光素子とＳｉ等の基板に形成したＣＭＯＳトランジスタ回路を接続する配線形成において段切れが生じにくくなり好ましい。

本実施例においては、上述の実施の形態に係る半導体積層構造１と、これを用いた電界効果トランジスタとを作製した。まず、４インチ径の厚さ５２５μｍの（１１１）面シリコン単結晶を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置した。ＭＯＣＶＤ装置は、反応ガスあるいはキャリアガスとして、少なくともＨ２、Ｎ２、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＮＨ_３、およびシランガスが、反応管内に供給可能とされている。キャリアガスとして、水素を流速３．５ｍ／ｓｅｃで流しながら、反応管内の圧力を２５Ｔｏｒｒに保ちつつ、基板２を１２１０℃まで昇温した後、１０分間保持し、基板２のサーマルクリーニングを実施した。

その後、基板温度を１２１０℃に保ちつつ、ＴＭＡとそのキャリアガスである水素とを供給するとともに、ＮＨ_３とそのキャリアガスである水素とを供給することにより、バッファー層３として１．５μｍの厚さのＡｌＮ層を成長させた。その際には、ＴＭＡとＮＨ_３との供給モル比がＴＭＡ：ＮＨ_３＝１：４００となるようにそれぞれの流量を制御した。このようにして得たバッファー層３の（００２）面についてのＸ線ロッキングカーブ半値幅は７０秒であり、転位密度は３×１０¹³／ｃｍ²であった。

引き続き、温度を１１１０℃、圧力を７５０Ｔｏｒｒとしたうえで、ＴＭＧとＮＨ_３とを供給モル比がＴＭＧ：ＮＨ_３＝１：１８００となるように供給して、チャネル層４として厚さ２.５μｍのＧａＮ層を形成した。この際、成膜速度を約３．５μｍ／ｈｒとなるように、ＴＭＧ及びＮＨ_３の供給量を設定した。

チャネル層４であるＧａＮ層の形成後、１０９０℃とし、ＴＭＡとＴＭＧとＮＨ_３とを供給モル比がＴＭＡ：ＴＭＧ：ＮＨ_３＝０．１５：０．６：１８００となるように供給して、Ａｌ_０．２６Ｇａ_０．７４Ｎなる組成を有する電子供給層６を形成した。以上により、半導体積層構造１を得た。

このようにして得られた半導体積層構造１の表面の所定位置に、ゲート電極８として蒸着法およびリフトオフ法にて酸化インジウムスズ（ＩＴＯ）からなる膜を厚み１００ｎｍ形成した。さらに半導体積層構造１の表面の所定位置に、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極７およびドレイン電極９をオーミック接合にて形成して電界効果トランジスタからなる受光素子を得た。

このようにして得られた電界効果トランジスタ素子について、ソース−ドレイン間電圧に対するゲート電流密度およびドレイン電流密度を紫外線照射有無により測定した。結果を図２に示す。なお、上記電流密度は電流値をゲート幅で割ったものである。

図２より、紫外線非照射時の電流（暗電流）は、照射時に比べ、ゲート電流およびドレイン電流がともに大幅に低減できていることが分かる。

本発明はフォトディテクタ、特に紫外線を有効に捉えるフォトディテクタ、さらにはフォトディテクタが電源回路または増幅回路と一体化され得る電界効果トランジスタに利用され得る。

１：半導体積層構造、２：基板、３：バッファー層、４：チャネル層、５：２次元電子ガス領域、６：電子供給層、７ソース電極、８：ゲート電極、９：ドレイン電極

Claims

基板上に第３族窒化物半導体からなるチャネル層とチャネル層とは異なる組成の第３族窒化物半導体からなる電子供給層とを有する電界効果トランジスタであって、紫外線が透過する材料をゲート電極に用いた電界効果トランジスタ。
前記第３族窒化物半導体からなる電界効果トランジスタにおいて、ゲート電極と第３族窒化物半導体との界面から５０ｎｍ以内の深さの第３族窒化物半導体の吸収端波長において透過率が２０％以上である材料をゲート電極に用いた電界効果トランジスタ。
前記紫外線が透過する材料が酸化インジウムスズ（ＩＴＯ）、もしくは、酸化亜鉛（ＺｎＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）のいずれか一つである請求項１または２に記載の電界効果トランジスタ。
前記電界効果トランジスタのチャネル層と電子供給層とが、それぞれ、ＧａＮとＡｌＧaＮ、ＧａＮとＩｎＡｌＮ、ＩｎＧａＮとＩｎＡｌＮ、ＩｎＧａＮとＡｌＧaＮ、あるいはＩｎＧａＮとＧａＮとである請求項１〜３のいずれかに記載の電界効果トランジスタ。
前記基板がＳｉからなる請求項１〜４のいずれかに記載の電界効果トランジスタ。
前記ゲート電極にピンチオフ以下の電圧が印加される請求項１〜５のいずれかに記載の電界効果トランジスタ。
前記電界効果トランジスタが紫外線受光素子である請求項１〜６のいずれかに記載の電界効果トランジスタ。
前記電界効果トランジスタが電源回路または増幅回路と同一基板上に集積されている請求項１〜７のいずれかに記載の電界効果トランジスタ。
前記電源回路または増幅回路がＣＭＯＳトランジスタ回路である請求項８に記載の電界効果トランジスタ。