JP2013097589A - 遅延解析プログラム,遅延解析装置および遅延解析方法 - Google Patents
遅延解析プログラム,遅延解析装置および遅延解析方法 Download PDFInfo
- Publication number
- JP2013097589A JP2013097589A JP2011240090A JP2011240090A JP2013097589A JP 2013097589 A JP2013097589 A JP 2013097589A JP 2011240090 A JP2011240090 A JP 2011240090A JP 2011240090 A JP2011240090 A JP 2011240090A JP 2013097589 A JP2013097589 A JP 2013097589A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- analysis
- calculated
- influence
- target path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】選択部12は、複数の要素のうち、複数の活性化パスが到達する要素について、複数の活性化パスのうちの一つを解析対象パスとして選択する。第1算出部13は、設計段階で得られた複数の活性化パスそれぞれの遅延分布に基づき、解析対象パスが複数の活性化パスの中で最も遅いという条件の下での、解析対象パスの遅延分布を算出する。第2算出部14は、第1算出部13によって算出された遅延分布に基づき、複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値を算出する。解析部15は、第2算出部14によって算出された影響度合いを示す値を、ランダムばらつきの影響に係る遅延要因の一つとして含む遅延解析を行なう。
【選択図】図1
Description
実チップに対する遅延テストを行なった結果、各パスにおいて入力側FFから出力側FFへ信号の伝わる時間としてXpsが実測されたものとする。このとき、各パスの実測値Xpsに基づき、遅延テストで遅延エラーを起こしたパス(遅延の生じたパス)が特定され、遅延エラーを起こしたパス毎に、各パスに存在する遅延増加要因候補の特徴量が算出される。遅延増加要因候補の特徴量としては、例えば、タイプAのセル(セルA)の数や、タイプBのセル(セルB)の数や、ノイズの影響量など種々のものが挙げられる。そして、算出された特徴量と、設計時の見積もり値(予想値)よりも増加した遅延量との間の相関が調べられる。相関を調べる技術としては、後述する回帰分析や、SVM(Support Vector Machine)などが知られている。
[i] 設計対象の実チップにおけるN(Nは自然数)個の要素に対して、設計時の見積もり値と実チップでの実測値とが予め取得される。ここで、各要素n(n=1,2,…,N)における設計時の見積もり値をTdesign(n)、実チップでの各要素nにおける実測値をTproduct(n)、各要素nにおける遅延誤差(遅延増加量)をε(n)とすると、各要素nに対し下式(1)の関係が成り立つ。なお、各要素nは、例えば前述した出力側FFである。
Tproduct(n)=Tdesign(n)+ε(n) (1)
[iii] 遅延要因mと各要素nの遅延誤差ε(n)との相関関係を与える関数f(下式(2)参照)を求める。
ε(n)=f(a(1,n),a(2,n),...,a(M,n)) (2)
f(a1,a2,...am,...,aM)=a1*X1+a2*X2+...+am*Xm+...+aM*XM (3)
と置き、N個のε(n)について、最もよい近似を与える重みX1,X2,...,Xm,...XMを線形回帰分析によって求める。より具体的には、例えば下式(4-1)〜(4-N)からなる連立方程式を線形回帰分析によって解き、重みX1,X2,...,Xm,...,XMを算出する。
ε(1)=a(1,1)*X1+a(2,1)*X2+...+a(m,1)*Xm+...+a(M,1)*XM (4-1)
: :
ε(n)=a(1,n)*X1+a(2,n)*X2+...+a(m,n)*Xm+...+a(M,n)*XM (4-n)
: :
ε(N)=a(1,N)*X1+a(2,N)*X2+...+a(m,N)*Xm+...+a(M,N)*XM (4-N)
したがって、ランダムばらつきを考慮しないと、上記関数fにおいて偽の相関が現れてしまう。つまり、ランダムばらつきによって遅延量が増加していたとしても、現状ではランダムばらつきを考慮していないため、たまたま遅延量の増加パターンがランダムばらつきによる遅延量の増加パターンに似ている、他の遅延要因の候補が遅延要因に見えてしまう。これにより、遅延要因の推定を正しく行なえなくなる。
〔1〕第1実施形態
〔1−1〕第1実施形態の遅延解析装置の構成
図1は、第1実施形態の遅延解析装置1の機能構成を示すブロック図である。
図1に示す遅延解析装置1は、実チップに対する遅延試験の結果に基づき、遅延要因を推定する遅延解析を行なうものである。遅延解析では、実チップに対する遅延試験の結果に基づき、実チップで遅延が発生した複数の要素(FF)について、一以上の遅延要因と各要素の遅延誤差(遅延増加量)との相関関係を与える関数fが、例えば上式(3)のごとく求められる。そして、求められた関数fに基づき遅延要因が推定される。つまり、上述したように、例えば、重みX1〜XMが算出され上式(3)の関数fが得られた場合、重みX1〜XMの中で絶対値の最も大きなものに対応する遅延要因の影響が、最も大きいと推定する。
記憶部20は、上述した遅延解析プログラムを記憶し、処理部10での遅延解析処理に必要になる各種情報を予め記憶するほか、遅延解析処理によって得られた各種情報(遅延分布等)を記憶する。
選択部12は、図10に示すごとく遅延の生じた出力側FF(要素)102に複数の活性化パスが到達する場合、当該出力側FF102について、複数の活性化パスのうちの一つを解析対象パスpiとして選択する。例えば、第1実施形態において、選択部12は、設計時の遅延見積もり量が最も大きかったパスを選択する。
なお、上式(5)において、ε(n)(n=1,2,…,N)は、上述した通り、実チップに対する遅延試験によって得られた、各要素(出力側FF)nにおける遅延誤差(遅延増加量)である。
次に、上述のごとく構成された本実施形態の遅延解析装置1の具体的な動作について、図2および図3を参照しながら説明する。
〔1−2−1〕解析動作
図2に示すフローチャート(ステップS1〜S6)に従って、遅延解析装置1による解析動作について説明する。
また、図10に示すごとく遅延の生じた出力側FF(要素)102に複数の活性化パスが到達する場合、選択部12が、当該出力側FF102について、複数の活性化パスのうちの一つを解析対象パスpiとして選択する(ステップS2)。
この後、解析対象パス遅延分布算出部13が、設計時の見積もりで使用した各論理素子のランダムばらつきの大きさを用い、遅延分布算出部11により設計段階で得られた各活性化パスの遅延分布に基づき、ベイズの定理に従って、解析対象パスpiが複数の活性化パスの中で最も遅いという条件の下での、解析対象パスpiの遅延分布を算出する(ステップS4)。
図3および図4を参照しながら、第1実施形態の遅延解析装置1による解析対象パスの遅延分布(確率分布)の具体的な算出手法(図2のステップS4およびS5の詳細処理)について説明する。
P1(T1)・P2(T2)・P3(T3)・・・Pn(Tn)・ΔTn (6)
このとき、パスp1の遅延量がn本のパスp1,p2,...,pnの中で最大である確率Paの値は、上記配列を用い、下式(7)のごとく、全ての時間の組合せについてループし、条件[下記If文参照]を満たす場合に確率の合計値を算出することで算出される。
for T1=0 to maxT ΔT間隔毎
for T2=0 to maxT ΔT間隔毎
for T3=0 to maxT ΔT間隔毎
:
If (T1がT1〜Tnの中で最大)
Pa=Pa+P1(T1)・P2(T2)・P3(T3)・・・Pn(Tn)・ΔTn (7)
Pb=0(初期値)
for T2=0 to T ΔT間隔毎
for T3=0 to maxT ΔT間隔毎
:
Pb=Pb+P2(T2)・P3(T3)・・・Pn(Tn)・ΔTn-1 (8)
そして、n本のパスp1,p2,...,pnが出力側FFで合流しているとき「パスp1がn本のパスp1,p2,...,pnの中で最も遅いという条件の下でパスp1の遅延量がTである確率」は、ベイズの定理を用いると、下式(9)のごとく表される。
P1(T)・ΔT・Pb/Pa (10)
上式(10)により、パスp1の遅延分布(確率分布)が算出される。つまり、解析対象パス遅延分布算出部13は、図2のステップS4において、解析対象パスpiが複数の活性化パスの中で最も遅いという条件の下での、解析対象パスpiの遅延分布を、上式(10)に基づき算出することになる。
Ex=0(初期値)
for T1=0 to maxT ΔT間隔毎
Ex=Ex+T・[パスp1がn本のパスp1,p2,...,pnの中で最も遅いという条件の下でパスp1の遅延量がTである確率(上式(9),(10)参照)] (11)
第1実施形態の遅延解析装置1によれば、複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値として、解析対象パスpiの遅延がランダムばらつきの影響で増加する量の期待値αが算出される。そして、算出された期待値αがランダムばらつきの影響に係る特徴量a(M,n)として用いられ、ランダムばらつきの影響を遅延要因として含む遅延解析が実行される。
上述した第1実施形態では、複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値として、解析対象パスpiの遅延がランダムばらつきの影響で増加する量の期待値αが算出され、期待値αがランダムばらつきの影響に係る特徴量a(M,n)として用いられている。しかしながら、解析対象パスpiの遅延がランダムばらつきの影響で増加する量の期待値αでは、複数の活性化パスにおけるランダムばらつきの大きさが正確に特徴量に反映されているとは言い難い。このため、期待値αよりも、ランダムばらつきの大きさ変動と相関する値を、ランダムばらつきの影響に係る特徴量a(M,n)として用いることが望ましい。
図5は、第2実施形態の遅延解析装置1Aの機能構成を示すブロック図である。なお、図中、既述の符号と同一の符号は、同一もしくはほぼ同一の部分を示しているので、その詳細な説明は省略する。
また、第2実施形態の特徴量算出部14Aは、解析対象パス遅延分布算出部13によって算出された解析対象パスpiの遅延分布に基づき、第1実施形態の特徴量算出部14Aと同様、解析対象パスpiの遅延がランダムばらつきの影響で増加する量の期待値αを算出する。
なお、上式(12)において、ε(n)(n=1,2,…,N)は、上述した通り、実チップに対する遅延試験によって得られた、各要素(出力側FF)nにおける遅延誤差(遅延増加量)である。また、α(n)(n=1,2,…,N)は、各要素(出力側FF)nについて特徴量算出部14Aによって算出された期待値αである。
次に、図6に示すフローチャート(ステップS1〜S4,S7〜S9)に従って、上述のごとく構成された第2実施形態の遅延解析装置1Aによる解析動作について説明する。
まず、設計段階において、遅延分布算出部11が、解析対象となり得る全てのパスそれぞれについて、各パスの遅延分布を公知の統計的遅延解析によって算出する(ステップS1)。
そして、特徴量算出部14Aが、既存手法の遅延解析で用いられる、解析対象パスpiの各種特徴量a(1,n)〜a(M-1,n)を算出する(ステップS3)。
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
以上の本実施形態を含む実施形態に関し、さらに以下の付記を開示する。
(付記1)
実チップに対する遅延試験の結果に基づき、前記実チップで遅延が発生した複数の要素について、一以上の遅延要因と各要素の遅延誤差との相関関係を与える関数を求め、求められた前記関数に基づき遅延要因を推定する遅延解析を行なうコンピュータに、
前記複数の要素のうち、複数の活性化パスが到達する要素について、前記複数の活性化パスのうちの一つを解析対象パスとして選択し、
設計段階で得られた前記複数の活性化パスそれぞれの遅延分布に基づき、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出し、
算出された前記遅延分布に基づき、前記複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値を算出し、
前記関数において、算出された前記影響度合いを示す値を、前記ランダムばらつきの影響に係る前記遅延要因の一つとして含む前記遅延解析を行なう、
処理を実行させる、遅延解析プログラム。
算出された前記遅延分布に基づき、前記解析対象パスの遅延が前記ランダムばらつきの影響で増加する量の期待値を、前記影響度合いを示す値として算出する処理を、前記コンピュータに実行させる、付記1記載の遅延解析プログラム。
算出された前記遅延分布に基づき、前記解析対象パスの遅延が前記ランダムばらつきの影響で増加する量の期待値を算出するとともに、前記期待値と算出された前記遅延分布とに基づき、前記ランダムばらつきの大きさが変動した時の前記期待値の変動量に係る値を、前記影響度合いを示す値として算出する処理を、前記コンピュータに実行させる、付記1記載の遅延解析プログラム。
前記解析対象パスに係る遅延誤差から前記期待値を減算し、前記変動量を前記ランダムばらつきの影響に係る特徴量として用い、前記遅延解析を行なう処理を、前記コンピュータに実行させる、付記3記載の遅延解析プログラム。
ベイズの定理を用いて、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出する処理を、前記コンピュータに実行させる、付記1〜付記4のいずれか一項に記載の遅延解析プログラム。
実チップに対する遅延試験の結果に基づき、前記実チップで遅延が発生した複数の要素について、一以上の遅延要因と各要素の誤差との相関関係を与える関数を求め、求められた前記関数に基づき遅延要因を推定する遅延解析を行なう遅延解析装置であって、
前記複数の要素のうち、複数の活性化パスが到達する要素について、前記複数の活性化パスのうちの一つを解析対象パスとして選択する選択部と、
設計段階で得られた前記複数の活性化パスそれぞれの遅延分布に基づき、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出する第1算出部と、
前記第1算出部によって算出された前記遅延分布に基づき、前記複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値を算出する第2算出部と、
前記関数において、前記第2算出部によって算出された前記影響度合いを示す値を、前記ランダムばらつきの影響に係る前記遅延要因の一つとして含む前記遅延解析を行なう解析部とを有する、遅延解析装置。
前記第2算出部は、前記第1算出部によって算出された前記遅延分布に基づき、前記解析対象パスの遅延が前記ランダムばらつきの影響で増加する量の期待値を、前記影響度合いを示す値として算出する、付記6記載の遅延解析装置。
前記第2算出部は、前記第1算出部によって算出された前記遅延分布に基づき、前記解析対象パスの遅延が前記ランダムばらつきの影響で増加する量の期待値を算出するとともに、前記期待値と前記第1算出部によって算出された前記遅延分布とに基づき、前記ランダムばらつきの大きさが変動した時の前記期待値の変動量に係る値を、前記影響度合いを示す値として算出する、付記6記載の遅延解析装置。
前記解析部は、前記解析対象パスに係る遅延誤差から前記期待値を減算し、前記変動量を前記ランダムばらつきの影響に係る特徴量として用い、前記遅延解析を行なう、付記8記載の遅延解析装置。
前記第1算出部は、ベイズの定理を用いて、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出する、付記6〜付記9のいずれか一項に記載の遅延解析装置。
コンピュータにより、実チップに対する遅延試験の結果に基づき、前記実チップで遅延が発生した複数の要素について、一以上の遅延要因と各要素の遅延誤差との相関関係を与える関数を求め、求められた前記関数に基づき遅延要因を推定する遅延解析を行なう遅延解析方法であって、
前記複数の要素のうち、複数の活性化パスが到達する要素について、前記複数の活性化パスのうちの一つを解析対象パスとして選択し、
設計段階で得られた前記複数の活性化パスそれぞれの遅延分布に基づき、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出し、
算出された前記遅延分布に基づき、前記複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値を算出し、
前記関数において、算出された前記影響度合いを示す値を、前記ランダムばらつきの影響に係る前記遅延要因の一つとして含む前記遅延解析を行なう、遅延解析方法。
算出された前記遅延分布に基づき、前記解析対象パスの遅延が前記ランダムばらつきの影響で増加する量の期待値を、前記影響度合いを示す値として算出する、付記11記載の遅延解析方法。
算出された前記遅延分布に基づき、前記解析対象パスの遅延が前記ランダムばらつきの影響で増加する量の期待値を算出するとともに、前記期待値と算出された前記遅延分布とに基づき、前記ランダムばらつきの大きさが変動した時の前記期待値の変動量に係る値を、前記影響度合いを示す値として算出する、付記11記載の遅延解析方法。
前記解析対象パスに係る遅延誤差から前記期待値を減算し、前記変動量を前記ランダムばらつきの影響に係る特徴量として用い、前記遅延解析を行なう、付記13記載の遅延解析方法。
ベイズの定理を用いて、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出する、付記11〜付記14のいずれか一項に記載の遅延解析方法。
10 処理部
11 遅延分布算出部
12 選択部
13 解析対象パス遅延分布算出部(第1算出部)
14,14A 特徴量算出部(第2算出部)
15,15A 解析部
20 記憶部
101 入力側FF(Flip-Flop)
102 出力側FF(Flip-Flop;要素)
103 論理素子
Claims (7)
- 実チップに対する遅延試験の結果に基づき、前記実チップで遅延が発生した複数の要素について、一以上の遅延要因と各要素の遅延誤差との相関関係を与える関数を求め、求められた前記関数に基づき遅延要因を推定する遅延解析を行なうコンピュータに、
前記複数の要素のうち、複数の活性化パスが到達する要素について、前記複数の活性化パスのうちの一つを解析対象パスとして選択し、
設計段階で得られた前記複数の活性化パスそれぞれの遅延分布に基づき、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出し、
算出された前記遅延分布に基づき、前記複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値を算出し、
前記関数において、算出された前記影響度合いを示す値を、前記遅延要因の一つとして含む前記遅延解析を行なう、
処理を実行させる、遅延解析プログラム。 - 算出された前記遅延分布に基づき、前記解析対象パスの遅延が前記ランダムばらつきの影響で増加する量の期待値を、前記影響度合いを示す値として算出する処理を、前記コンピュータに実行させる、請求項1記載の遅延解析プログラム。
- 算出された前記遅延分布に基づき、前記解析対象パスの遅延が前記ランダムばらつきの影響で増加する量の期待値を算出するとともに、前記期待値と算出された前記遅延分布とに基づき、前記ランダムばらつきの大きさが変動した時の前記期待値の変動量に係る値を、前記影響度合いを示す値として算出する処理を、前記コンピュータに実行させる、請求項1記載の遅延解析プログラム。
- 前記解析対象パスに係る遅延誤差から前記期待値を減算し、前記変動量を前記ランダムばらつきの影響に係る特徴量として用い、前記遅延解析を行なう処理を、前記コンピュータに実行させる、請求項3記載の遅延解析プログラム。
- ベイズの定理を用いて、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出する処理を、前記コンピュータに実行させる、請求項1〜請求項4のいずれか一項に記載の遅延解析プログラム。
- 実チップに対する遅延試験の結果に基づき、前記実チップで遅延が発生した複数の要素について、一以上の遅延要因と各要素の誤差との相関関係を与える関数を求め、求められた前記関数に基づき遅延要因を推定する遅延解析を行なう遅延解析装置であって、
前記複数の要素のうち、複数の活性化パスが到達する要素について、前記複数の活性化パスのうちの一つを解析対象パスとして選択する選択部と、
設計段階で得られた前記複数の活性化パスそれぞれの遅延分布に基づき、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出する第1算出部と、
前記第1算出部によって算出された前記遅延分布に基づき、前記複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値を算出する第2算出部と、
前記関数において、前記第2算出部によって算出された前記影響度合いを示す値を、前記ランダムばらつきの影響に係る前記遅延要因の一つとして含む前記遅延解析を行なう解析部とを有する、遅延解析装置。 - コンピュータにより、実チップに対する遅延試験の結果に基づき、前記実チップで遅延が発生した複数の要素について、一以上の遅延要因と各要素の遅延誤差との相関関係を与える関数を求め、求められた前記関数に基づき遅延要因を推定する遅延解析を行なう遅延解析方法であって、
前記複数の要素のうち、複数の活性化パスが到達する要素について、前記複数の活性化パスのうちの一つを解析対象パスとして選択し、
設計段階で得られた前記複数の活性化パスそれぞれの遅延分布に基づき、前記解析対象パスが前記複数の活性化パスの中で最も遅いという条件の下での、前記解析対象パスの遅延分布を算出し、
算出された前記遅延分布に基づき、前記複数の活性化パスにおけるランダムばらつきが遅延に与える影響度合いを示す値を算出し、
前記関数において、算出された前記影響度合いを示す値を、前記ランダムばらつきの影響に係る前記遅延要因の一つとして含む前記遅延解析を行なう、遅延解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011240090A JP5899810B2 (ja) | 2011-11-01 | 2011-11-01 | 遅延解析プログラム,遅延解析装置および遅延解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011240090A JP5899810B2 (ja) | 2011-11-01 | 2011-11-01 | 遅延解析プログラム,遅延解析装置および遅延解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013097589A true JP2013097589A (ja) | 2013-05-20 |
JP5899810B2 JP5899810B2 (ja) | 2016-04-06 |
Family
ID=48619467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011240090A Expired - Fee Related JP5899810B2 (ja) | 2011-11-01 | 2011-11-01 | 遅延解析プログラム,遅延解析装置および遅延解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5899810B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015007543A (ja) * | 2013-06-24 | 2015-01-15 | 富士通株式会社 | 解析装置、方法及びプログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005352787A (ja) * | 2004-06-10 | 2005-12-22 | Matsushita Electric Ind Co Ltd | タイミング解析方法およびタイミング解析装置 |
WO2010092825A1 (ja) * | 2009-02-13 | 2010-08-19 | パナソニック株式会社 | 回路解析方法 |
JP2011008410A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 回路設計支援装置、回路設計支援装置の制御方法及び回路設計支援プログラム |
JP2012163357A (ja) * | 2011-02-03 | 2012-08-30 | Fujitsu Ltd | 故障解析プログラム,故障解析装置および故障解析方法 |
-
2011
- 2011-11-01 JP JP2011240090A patent/JP5899810B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005352787A (ja) * | 2004-06-10 | 2005-12-22 | Matsushita Electric Ind Co Ltd | タイミング解析方法およびタイミング解析装置 |
WO2010092825A1 (ja) * | 2009-02-13 | 2010-08-19 | パナソニック株式会社 | 回路解析方法 |
JP2011008410A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 回路設計支援装置、回路設計支援装置の制御方法及び回路設計支援プログラム |
JP2012163357A (ja) * | 2011-02-03 | 2012-08-30 | Fujitsu Ltd | 故障解析プログラム,故障解析装置および故障解析方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015007543A (ja) * | 2013-06-24 | 2015-01-15 | 富士通株式会社 | 解析装置、方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5899810B2 (ja) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI828676B (zh) | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 | |
TWI796494B (zh) | 高效積體電路模擬及測試 | |
JP5328093B2 (ja) | 半導体製品に対するテスト歩留まりを推定する方法及び方法を実行するためのプログラム(ライブラリから作製される半導体製品に対するテスト歩留まりの推定) | |
JP2010160787A (ja) | パラメータ情報作成システム、歩留まり算出システム、プログラム及び記録媒体 | |
US8255850B2 (en) | Fabricating IC with NBTI path delay within timing constraints | |
JP2005092885A (ja) | デジタル回路の統計的タイミング解析のためのシステムおよび方法 | |
JP2008065496A (ja) | Lsiの消費電力ピーク見積プログラム及びその装置 | |
US9646122B2 (en) | Variable accuracy parameter modeling in statistical timing | |
Ganapathy et al. | Circuit propagation delay estimation through multivariate regression-based modeling under spatio-temporal variability | |
Agbo et al. | Quantification of sense amplifier offset voltage degradation due to zero-and run-time variability | |
Ram et al. | Modeling multiple-input switching in timing analysis using machine learning | |
Sadi et al. | SoC speed binning using machine learning and on-chip slack sensors | |
JP2005352787A (ja) | タイミング解析方法およびタイミング解析装置 | |
JP5899810B2 (ja) | 遅延解析プログラム,遅延解析装置および遅延解析方法 | |
US7647573B2 (en) | Method and device for testing delay paths of an integrated circuit | |
US20160116533A1 (en) | Diagnostic apparatus | |
JP5652003B2 (ja) | 遅延解析プログラム,遅延解析装置および遅延解析方法 | |
Muthukrishnan et al. | A technical survey on delay defects in nanoscale digital VLSI circuits | |
JP6056174B2 (ja) | 故障診断方法、故障診断装置及びプログラム | |
JPH10335474A (ja) | 半導体素子における素子サイズ最適化方法 | |
US8726100B2 (en) | Non-transitory computer-readable recording medium in which a failure analyzing program is recorded, failure analyzing apparatus, and method for analyzing failure | |
Fang et al. | RT-level deviation-based grading of functional test sequences | |
JP6070337B2 (ja) | 物理故障解析プログラム、物理故障解析方法および物理故障解析装置 | |
JP5707921B2 (ja) | 活性化パス抽出プログラム,活性化パス抽出装置および活性化パス抽出方法 | |
Cai et al. | Circuit reliability analysis using signal reliability correlations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5899810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |