JP2013093633A

JP2013093633A - 半導体装置の製造方法

Info

Publication number: JP2013093633A
Application number: JP2013031904A
Authority: JP
Inventors: Tomomitsu Risaki; 智光理崎; Jun Osanai; 潤小山内
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2013-02-21
Filing date: 2013-02-21
Publication date: 2013-05-16
Anticipated expiration: 2027-12-12
Also published as: JP5443627B2

Abstract

【課題】トレンチの深さを安定化する半導体装置の製造方法を提供する。
【解決手段】半導体基板上に前記半導体基板に比べエッチング選択比の高い第一膜を作成する工程と、前記第一膜上に前記第一膜に比べエッチング選択比の高い第二膜を作成する工程と、一部の領域の前記第二膜および第一膜をエッチングし前記領域の半導体基板表面を露出させる工程と、前記露出した半導体基板表面をエッチングしトレンチを作成する工程を有する安定したトレンチ深さを提供する半導体装置の製造方法とした。
【選択図】図1

Description

本発明は、トレンチを有する半導体装置の製造方法に関する。

時代とともに半導体装置は縮小を続け進化してきた。その縮小の一般的な方法は、微細化技術を駆使した平面上のパターン縮小化であったが、近年その方法に限界が生じ始めており、半導体基板の深さ方向を有効に活用するといった３次元構造により半導体装置を縮小するといった新たな試みがなされるようになってきた。そこで必須となる技術がトレンチエッチングである。しかしながら現在のトレンチエッチング技術におけるトレンチ深さ方向のバラツキは小さいとは言いがたく、深さ方向のサイズ変動によって大きく特性が変化する半導体装置においてこのバラツキは大きな問題となる。このバラツキを改善するために良く用いられる手法がストッパー膜を用いる製造方法である。この発明の概念図を図３に示す。

半導体基板上１上にエッチングストッパー膜４、被トレンチエッチング膜５、レジスト６を順に堆積し、レジスト６をパターニングする（図３(a)）。ここでエッチングストッパー膜４は被トレンチエッチング膜５に対しエッチングの選択比の大きい物質を用いる。次にレジスト６をマスクとして被トレンチエッチング膜５をエッチングするが、ストッパー膜４でエッチングがストップするので被トレンチエッチング膜５に形成されたトレンチの深さが一定になる。（例えば、特許文献１参照）

特開２００１−１８５５３２号公報

しかしながら、上記従来技術の方法では被トレンチエッチング膜５の直下に被トレンチエッチング膜とは別物質のストッパー膜４を作成する必要があり、工程が複雑かつコストが上昇する。また、被トレンチエッチング膜５はストッパー膜４上に堆積させるため、物質的に制限を受けたり、半導体基板１と電気的な導通が取れなかったりと不自由も生じる。特に、シリコン基板上１にそのままトレンチを作成したいときにはこの方法は用いることが出来ない。

以上の不具合を鑑み、安定した深さを有するトレンチを作成できる半導体装置の製造方法を提供する。

（１）半導体基板上に第一膜を作成する工程と、
前記第一膜上に第二膜を作成する工程と、
トレンチを形成する領域を含む前記第二膜の一部の領域をエッチングする第一のエッチング工程と、
前記第一のエッチングにて露出した前記第一膜の一部をエッチングする第二のエッチング工程と、
前記第二膜と露出した前記半導体基板表面を同時にエッチングし、前記第二膜がほとんど全てエッチングされ、モニタしている前記第一膜を構成する元素の検出量が増大するまで前記半導体基板表面にトレンチを作成する第三のエッチング工程と、
を有し、
前記第三のエッチング工程は、前記第一膜に対してはエッチング速度が遅く、前記第二膜および前記半導体基板に対してはエッチング速度が速いというエッチング雰囲気で行われ、前記トレンチのエッチング深さは前記第二膜の膜厚で決定されることを特徴とする半導体装置の製造方法とした。
（２）前記半導体基板をシリコン基板、前記第一膜をシリコン酸化膜、前記第二膜をポリシリコン膜またはシリコン窒化膜とした半導体装置の製造方法とした。
（３）前記半導体基板をシリコン基板、前記第一膜を金属膜、前記第二膜をシリコン酸化堆積膜とした半導体装置の製造方法とした。
（４）前記第三のエッチング工程に続き、前記金属膜を除去した後に、前記シリコン基板をアンモニア過酸化水素水混合液で洗浄することを特徴とする半導体装置の製造方法とした。

上述の手段を用いることにより、半導体基板にトレンチを作成する際に深さのバラツキを低減させることが出来る。

本発明の第一実施例を示す図。本発明の第二実施例を示す図。従来技術の実施例を示す図。

本発明の代表的な実施例を第一実施例として図1に示す。まず図１(a)に示すように半導体基板１上にトレンチエッチング時にマスクとして用いるための膜として第一膜２を堆積させる。ここで第一膜２は半導体基板１をトレンチエッチングする際にマスクとして活用するためエッチング選択比の高いものを選ぶ。例えば半導体基板１をシリコン基板としたとき、第一膜２はシリコン酸化膜を利用する。

次に図１(b)に示すように第一膜２上にトレンチ深さ制御用として第二膜３を堆積させる。ここで第二膜３はトレンチエッチング時に容易に削れるような半導体基板１に対し選択比の低い物質を用いる。例えば、半導体基板１をシリコン基板としたとき、第二膜３はポリシリコンを利用する。トレンチエッチングの際に半導体基板１がエッチングされると同時に第二膜３もエッチングされれば良いのであるから、上述のポリシリコンに限らず、シリコン窒化膜なども利用できる。

次に図１(c)に示すように第二膜３上にレジストを塗布しパターニングをし、そのレジストをマスクに第二膜３および第一膜２を図１(d)に示すようにエッチングする。このとき、第一膜２は第二膜３に対しエッチング選択比が高いため第一膜２が露出したところでエッチングされなくなる。エッチング装置により終点検出したならば、その後、第一膜２がエッチングされるようなガスを用いてエッチングを行うが、半導体基板１が第一膜２に対しエッチング選択比が高いため半導体基板１が露出したところでエッチングされなくなる。

次いで、レジスト６を除去した後にシリコン基板をエッチングしトレンチ構造を作成する。このトレンチエッチングをする際に図１(e)に示すように半導体基板１だけでなく第二膜３も同時にエッチングされ、最終的に図２(f)に示すように第二膜３が全てエッチングされ、それまで第二膜３に覆われていた第一膜２が表面に露出する。エッチングチャンバ内の特定波長をモニタしておき、第一膜２の元素が検出された時点でエッチングを終了すれば、第二膜３の膜厚に応じたトレンチエッチング深さでエッチングを終了することが可能となり、たとえトレンチエッチングのエッチレートが不安定になったとしても第二膜３の膜厚が常に一定であればトレンチ深さを均一に保つことができる。また、第二膜３の膜厚はトレンチエッチング時の半導体基板１との選択比および狙いのトレンチエッチング深さに応じて任意に決定すればよい。

上記に示したように半導体基板１、第一膜２、第二膜３をそれぞれシリコン基板、シリコン酸化膜、ポリシリコンとしたとき、シリコン酸化膜に比べシリコン基板とポリシリコンは大体同じエッチング選択比となるため、作成したいトレンチ深さと同じくらいのポリシリコンが必要となる。そのため、高アスペクト比のトレンチを作成する際にはポリシリコンのトレンチ越しにシリコン基板をエッチングするため、装置の性能を超えてしまい、装置的に作成が困難な場合が生じる。このような場合には次の第二実施例において示される製造方法を用いることで、高アスペクト比のトレンチ作成が容易になる。

図２は第二実施例を示す。図２の(a)、(b)は図１の(a)、(b)と全く同じであるが、図２(c)でトレンチを作成する領域の第二膜３をエッチングにより部分的に除去する。その後、図２(d)に示すようにトレンチエッチング用マスクとして第一膜２をエッチングにより任意にパターニングする。最後にパターニングした第一膜２をマスクとしてトレンチエッチングを行うが、このとき図１に示した方法に比べ第二膜の開口部が大きく半導体基板に高アスペクトのトレンチ形状を作成し易い。この方法でもトレンチエッチングをする際に図２(e)に示すように半導体基板１だけでなく第二膜３も同時にエッチングされ、最終的に図２(f)に示すように第二膜３が全てエッチングされ、それまで第二膜３に覆われていた第一膜２が全て表面に露出する。トレンチエッチングの際にエッチングチャンバ内の元素をモニタしておけば、図１(f)の時点で第一膜の元素の検出量が増大するため、その時にエッチングを終了すれば、第二膜の膜厚に応じたトレンチエッチング深さでエッチングを終了することが可能となり、たとえトレンチエッチングのエッチレートが不安定になったとしても第二膜３の膜厚が常に一定であればトレンチ深さを均一に保つことができる。

上記実施例においては、トレンチエッチング時の半導体基板のエッチング速度と第二膜のエッチング速度をほぼ同等とする膜構成にて説明したが、次の式１に示される不等式を満たすように設定することで、高アスペクト比のトレンチ構造を作成することも可能となる。
(式１) エッチング速度（半導体基板１）＞エッチング速度（第二膜３）＞エッチング速度（第一膜２）
たとえば、半導体基板１、第一膜２、第二膜３をそれぞれシリコン基板、金属膜、シリコン酸化堆積膜とした場合などである。こうすることにより、図１(e)の際に第二膜３のシリコン酸化堆積膜が半導体基板１のシリコン基板よりエッチングしづらいため、第二膜３にポリシリコンを利用したときに比べ膜厚を薄くすることができ、半導体基板１上に高アスペクト比のトレンチ構造を作成し易くなる。

ただし、第二膜３のシリコン酸化堆積膜をパターニングする際にそれより選択比の高い物質である金属膜を第一膜２に適用しなければならない。そのためトレンチ内の金属汚染が懸念されるが、この汚染は図１(f)後に第一膜２を除去した後に、シリコン表面全体をＳＣ１（アンモニア、過酸化水素水混合液）などで洗浄することで金属汚染部を取り去ることができる。

以上、本発明の実施形態を説明したが、本発明は上記の実施形態に限定されるものではなく、本発明はその要旨を逸脱しない範囲で変形して実施できる。

１半導体基板
２第一膜（トレンチエッチングハードマスク用膜）
３第二膜（トレンチ深さ制御用膜）
４ストッパー膜
５被トレンチエッチング膜
６レジスト

Claims

半導体基板上に第一膜を作成する工程と、
前記第一膜上に第二膜を作成する工程と、
トレンチを形成する領域を含む前記第二膜の一部の領域をエッチングする第一のエッチング工程と、
前記第一のエッチングにて露出した前記第一膜の一部をエッチングする第二のエッチング工程と、
前記第二膜と露出した前記半導体基板表面を同時にエッチングし、前記第二膜がほとんど全てエッチングされ、モニタしている前記第一膜を構成する元素の検出量が増大するまで前記半導体基板表面にトレンチを作成する第三のエッチング工程と、
を有し、
前記第三のエッチング工程は、前記第一膜に対してはエッチング速度が遅く、前記第二膜および前記半導体基板に対してはエッチング速度が速いというエッチング雰囲気で行われ、前記トレンチのエッチング深さは前記第二膜の膜厚で決定されることを特徴とする半導体装置の製造方法。
前記半導体基板をシリコン基板、前記第一膜をシリコン酸化膜、前記第二膜をポリシリコン膜またはシリコン窒化膜とした請求項１記載の半導体装置の製造方法。
前記半導体基板をシリコン基板、前記第一膜を金属膜、前記第二膜をシリコン酸化堆積膜とした請求項１記載の半導体装置の製造方法。
前記第三のエッチング工程に続き、前記金属膜を除去した後に、前記シリコン基板をアンモニア過酸化水素水混合液で洗浄することを特徴とする請求項３記載の半導体装置の製造方法。