JP2013077706A - 光電変換素子およびその製造方法 - Google Patents

Abstract

【課題】蒸着法により形成される化合物半導体からなる光電変換層を備えた光電変換素子において、下部電極である導電層と光電変換層間の密着性を向上させる。
【解決手段】基板１０と、基板１０上に形成された導電層２０と、導電層２０上に形成されたIｂ族元素、IIIｂ族元素およびVIｂ族元素を含有する化合物半導体からなる光電変換層３０と、光電変換層３０上に形成された透明電極６０とを有するサブストレート型の光電変換素子１において、導電層２０の光電変換層３０側の少なくとも表層２２をイリジウムからなるものとし、光電変換層３０をイリジウムからなる表層２２上に蒸着法により形成する。
【選択図】図１

Description

本発明は、太陽電池、ＣＣＤセンサ等に用いられる光電変換素子、特に化合物半導体系の光電変換素子およびその製造方法に関するものである。

光電変換層とこれに導通する電極とを備えた光電変換素子が、太陽電池等の用途に使用されている。従来、太陽電池においては、バルクの単結晶Ｓｉまたは多結晶Ｓｉ、あるいは薄膜のアモルファスＳｉを用いたＳｉ系太陽電池が主流であったが、Ｓｉに依存しない化合物半導体系太陽電池の研究開発がなされている。化合物半導体系太陽電池としては、ＧａＡｓ系等のバルク系と、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなるＣＩＧＳ系等の薄膜系とが知られている。ＣＩＧＳは、一般式Ｃｕ_１−ｚＩｎ_１−ｘＧａ_ｘＳｅ_２−ｙＳ_ｙ（式中、０≦ｘ≦１，０≦ｙ≦２，０≦ｚ≦１）で表される化合物半導体であり、ｘ＝０のときがＣＩＳ、ｘ＞０のときがＣＩＧＳである。本明細書では、ＣＩＧＳはＣＩＳを含むものとする。

ＣＩＧＳ系光電変換素子を製造するにあたっては、積層された層間における剥離の問題が重要である。特に、ロール・トウ・ロール方式による製造を実施する際には、搬送の際に膜にかかる負荷のために、より剥離が生じ易い。剥離の軽減は製造の際の歩留まりを向上させることに貢献するほか、光電変換効率特性の向上にも貢献する。

基板上に裏面電極側から積層して積層方向上方が受光面となるように構成されるサブストレート型構造のＣＩＧＳ系光電変換素子における剥離の原因は、主に光電変換層であるＣＩＧＳと裏面電極であるＭｏ層との界面に形成されるＭｏＳｅ₂層が裏面電極層に対してｃ軸配向した層状に形成されることにあると言われている。

非特許文献１には、層状に形成されたＭｏＳｅ₂層の層間の結合はファンデルワールス力による弱い結合であるため、層状にＭｏＳｅ₂層が形成されたＭｏ層とＣＩＧＳ膜との密着性が低下すると言及されている。

図７に模式的に示すように、体心立方構造のＭｏ層（左図）表面にＣＩＧＳ層を形成する際、Ｍｏ層中にＳｅが侵入し六方晶のＭｏＳｅ_２層が形成される（右図）。ＭｏＳｅ_２層は六方晶の層状の構造で、例えば仮想線で示すＳｅ層間で層面に沿って滑り易く、結果として剥離が生じ易い。

Ｍｏ電極上にＣＩＧＳ層を形成する際に、セレン化法を用いると、両層の界面に２００ｎｍ程度以上のＭｏＳｅ_２層が形成されることが知られている。このＭｏＳｅ_２層による剥離の軽減を図るために、セレン化法を用いたＣＩＧＳ層形成時におけるＭｏＳｅ_２層の生成を抑制する方法が、特許文献１、２、および３等において検討されている。

一方、特許文献４では、裏面電極上にＣＩＧＳ層を電着法により成膜する際に裏面電極とＣＩＧＳ層の密着性を向上させる方法が検討されている。電着法とは、裏面電極上にＣＩＧＳ層を成膜する際、メッキ法によりＣｕ、Ｇａ，Ｉｎを電極上に形成した後、Ｓｅガス雰囲気内で焼成する手法である。
裏面電極として一般的なモリブデンに代えてＲｕ、Ｉｒ、Ｏｓに置換したり、合金化したり、あるいはこれらの元素を添加することにより、メッキ時の核形成能が良くなると報告されている（段落0042〜0044）。さらに、Ｒｕ，Ｉｒ、ＯｓなどはＳｅやＳと反応し反応層（界面）を形成することにより、ＣＩＧＳ層と良い格子マッチングを有すると記載されている（段落0056)。

特開平６−１８８４４４号公報 特開平９−３２１３２６号公報 特開２００９−２８９９５５号公報 特表２００９−５３０８１２号公報

Thin Sold Films Vol480-481 p.433-438

既述の通り特許文献１〜３においては、ＣＩＧＳ層をセレン化法により形成する場合における、ＭｏＳｅ₂層の抑制方法が開示されている。一方、蒸着法によりＣＩＧＳ層を形成する場合、生成されるＭｏＳｅ_２層は５０ｎｍ程度とセレン化法の場合と比較して薄いため、従来あまり問題とされていなかった。ガラス基板等の非可撓性の基板上への素子形成では大きな問題にならなかったと考えられるが、取扱い性および生産性向上のため可撓性の基板を用いたロール・トウ・ロール方式での素子製造に適用する場合には、５０ｎｍ程度の厚みであっても層状のＭｏＳｅ_２層が形成されると、剥離の問題が顕著となることが分かってきた。現状では、蒸着法を用いたＣＩＧＳ層形成時に生成されるＭｏＳｅ₂層の抑制方法は未だ確立されていない。

既述の通り、特許文献４では、Ｒｕ，Ｉｒ、ＯｓなどはＳｅと反応し反応層（界面）を形成することにより、ＣＩＧＳ層と良い格子マッチングを有する旨記載されているが、本発明者の検討によれば、Ｓｅと反応し界面層を形成すると密着性が低下する。

本発明は上記事情に鑑みなされたものであり、密着性が高く、剥離が生じにくい化合物半導体系の光電変換素子およびその製造方法を提供することを目的とするものである。

本発明の光電変換素子は、基板と、
該基板上に形成された導電層と、
該導電層上に形成されたIｂ族元素、IIIｂ族元素およびVIｂ族元素を含有する化合物半導体からなる光電変換層と、
該光電変換層上に形成された透明電極とを有するサブストレート型の光電変換素子であって、
前記光電変換層が前記導電層に接するように形成されてなるものであり、
前記導電層の前記光電変換層側の少なくとも表層がイリジウムからなるなるものであることを特徴とするものである。

光電変換層を構成する元素としては、特に、前記Iｂ族元素が、Ｃｕであり、
前記IIIｂ族元素が、Ａｌ，Ｇａ及びＩｎからなる群より選択された少なくとも１種であり、
前記VIｂ族元素が、ＳｅあるいはＳであることが好ましい。

前記導電層が、前記表層の下層にモリブデン層を備えているものであることが好ましい。

本発明の光電変換素子の製造方法は、基板上に、導電層と、Iｂ族元素、IIIｂ族元素およびVIｂ族元素を含有する化合物半導体からなる光電変換層と、透明導電層とをこの順に積層してなる積層構造を有する光電変換素子の製造方法であって、
前記基板上に、少なくとも表層がイリジウムからなる導電層を形成する導電層形成工程と、
前記表層上に前記光電変換層を蒸着法により形成する光電変換層形成工程とを含むことを特徴とする。

なお、前記基板として可撓性を有する基板を用い、前記導電層形成工程および／または前記光電変換層形成工程をロール・トウ・ロール方式で行うことが望ましい。

本発明の光電変換素子は、サブストレート型の光電変換素子において、光電変換層が裏面電極を構成する導電層に接するように形成されてなるものであり、導電層の光電変換層側の少なくとも表層がイリジウムからなるものである。導電層の表層がイリジウムから構成されていると、導電層の表層にカルコゲン元素が侵入するのを抑制することができ、剥離しやすい層状構造を有する界面層（遷移金属カルコゲニド（例えば、ＭｏＳｅ_２）など）の生成を抑制することがで、密着性を向上させることができる。

密着性の向上は歩留まりの向上に繋がり、また、密着性低下に起因する不良部分減少によるモジュールとしての変換効率の向上に繋がる。

本発明の光電変換層の製造方法は、基板上に、表層がイリジウムからなる導電層を形成する導電層形成工程と、イリジウム層上に光電変換層を蒸着法により形成する光電変換層形成工程とを含み、イリジウム層上に光電変換層を形成することにより、蒸着法を用いた場合においても、光電変換層のVIｂ族が導電層に侵入せず容易に剥離する層状構造の生成を効果的に抑制することができる。なお、上記[背景技術]の項に記載した特許文献４では、導電層の上部層としてイリジウム層を備えてもよいと記載されているが、セレン化によりイリジウムとＳｅとの反応層が形成されると記載されている。一方、本発明のように、蒸着法により光電変換層を形成することにより、イリジウム層はVIｂ族元素と反応せず、イリジウム層表面に反応層が形成されることなく光電変換層を形成することができる。

本発明の実施形態にかかる光電変換素子の概略構成を示す断面図 光電変換素子の基板の具体的な例を示す概略断面図 実施例および比較例の密着度の評価結果を示す図 実施例についての透過型電子顕微鏡写真 比較例１についての透過型電子顕微鏡写真 比較例２についての透過型電子顕微鏡写真 モリブデン層にＳｅが侵入する様子を示す模式図

以下、図面を参照して、本発明の実施形態にかかる光電変換素子およびその製造方法について説明する。

図１は本実施形態の光電変換素子１の概略構成を示す断面図である。視認しやすくするため、図中、各構成要素の縮尺等は実際のものとは適宜異ならせてある。

光電変換素子１は、基板１０と、基板１０上に形成された導電層２０と、導電層２０上に形成されたIｂ族元素、IIIｂ族元素およびVIｂ族元素を含有する化合物半導体からなる光電変換層３０と、光電変換層３０上にバッファ層４０、窓層５０および透明電極６０とが順次積層されてなるサブストレート型の光電変換素子であって、光電変換層３０が導電層２０に接するように形成されており、導電層２０の光電変換層側の少なくとも表層２２がイリジウム（Ｉｒ）からなることを特徴とする。図１に示す例では透明電極６０上にさらに取出し電極（グリッド電極）７０をさらに備えている。

本実施形態において、裏面電極を構成する導電層２０は、基板側に形成されたモリブデン層２１とその上に形成されたイリジウムからなる表層２２（以下においてイリジウム層２２とする。）とから構成されている。

導電層２０の表層としてイリジウム層２２を備えることによって、このイリジウム層２２上にI-III-VI族化合物半導体からなる光電変換層３０を蒸着形成する際に、その構成元素であるVIｂ族元素とモリブデンとからなるモリブデンカルコゲニド薄膜が導電層２０と光電変換層３０との界面に形成されるのを抑制することができる。VIb元素はイリジウムと反応せず、また、イリジウム層に侵入することもほとんどない。

導電層２０の表層２２以外の部分（下部導電層）を構成する材料としては、電極として用いることができる遷移金属であれば特に限定されず、モリブデン以外にＣｒ，Ｗ，およびこれらの組合せなどであってもよい。導電層２０の膜厚は制限されず、２００〜１０００ｎｍ程度が好ましい。

導電層２０のうち、表層となるイリジウム層２２は、５０ｎｍ以下が好ましく、さらには２０ｎｍ以下であっても、下層を覆うことができれば数ｎｍ程度であってもよい。

導電層の表層をイリジウムで構成することにより、ＭｏＳｅ_２層の形成が抑制できることを本発明者は見出した。ＭｏＳｅ₂層に代表される層状構造の遷移金属二カルコゲニド薄膜が裏面電極上に一様に形成されることにより、光電変換素子における密着性が低下するため、遷移金属二カルコゲニド薄膜の生成を抑制することにより剥離抑制が実現できる。導電層の表層をイリジウムとすることにより、ＶIｂ族元素が導電層に入り込みにくくすることができると考えられる。

（基板）
図２は基板１０の具体的な形態１０Ａおよび１０Ｂの概略断面図を示すものである。基板１０Ａ，１０Ｂは基材１１の少なくとも一方の面側を陽極酸化して得られた基板である。基材１１は、Ａｌを主成分とするＡｌ基材、Ｆｅを主成分とするＦｅ材（例えば、ＳＵＳ）の少なくとも一方の面側にＡｌを主成分とするＡｌ材が複合された複合基材、あるいはＦｅを主成分とするＦｅ材の少なくとも一方の面側にＡｌを主成分とするＡｌ膜が成膜された基材であることが好ましい。

図２の左図に示す基板１０Ａは、基材１１の両面に陽極酸化膜１２が形成されたものであり、図２の右図に示す基板１０Ｂは、基材１１の片面に陽極酸化膜１２が形成されたものである。陽極酸化膜１２はＡｌ₂Ｏ₃を主成分とする膜である。デバイスの製造過程において、ＡｌとＡｌ₂Ｏ₃との熱膨張係数差に起因した基板の反り、およびこれによる膜剥がれ等を抑制するには、図２の左図に示すように基材１１の両面に陽極酸化膜１２が形成されたものがより好ましい。

陽極酸化は、必要に応じて洗浄処理・研磨平滑化処理等が施された基材１１を陽極とし陰極と共に電解質に浸漬させ、陽極陰極間に電圧を印加する周知の方法で行うことができる。

基材１１および陽極酸化膜１２の厚みは特に制限されない。基板１０の機械的強度および薄型軽量化等を考慮すれば、陽極酸化前の基材１１の厚みは例えば０．０５〜０．６ｍｍが好ましく、０．１〜０．３ｍｍがより好ましい。基板の絶縁性、機械的強度、および薄型軽量化を考慮すれば、陽極酸化膜１２の厚みは例えば０．１〜１００μｍが好ましい。

さらに、基板１０は、陽極酸化膜１２上にソーダライムガラス（ＳＬＧ）層が設けられたものであってもよい。ソーダライムガラス層を備えることにより、光電変換層にＮａを拡散させることができる。光電変換層がＮａを含むことにより、光電変換効率をさらに向上させることができる。

（光電変換層）
光電変換層３０の主成分は、Iｂ族元素とIIIｂ族元素とVIｂ族元素とからなる少なくとも１種の化合物半導体である。
具体的には、ＣｕおよびＡｇからなる群より選択された少なくとも１種のIｂ族元素と、
Ａｌ，ＧａおよびＩｎからなる群より選択された少なくとも１種のIIIｂ族元素と、
Ｓ，Ｓｅ，およびＴｅからなる群から選択された少なくとも１種のVIｂ族元素とからなる少なくとも１種の化合物半導体であることが好ましい。

上記化合物半導体としては、
ＣｕＡｌＳ₂，ＣｕＧａＳ₂，ＣｕＩｎＳ₂，
ＣｕＡｌＳｅ₂，ＣｕＧａＳｅ₂，
ＡｇＡｌＳ₂，ＡｇＧａＳ₂，ＡｇＩｎＳ₂，
ＡｇＡｌＳｅ₂，ＡｇＧａＳｅ₂，ＡｇＩｎＳｅ₂，
ＡｇＡｌＴｅ₂，ＡｇＧａＴｅ₂，ＡｇＩｎＴｅ₂，
Ｃｕ（Ｉｎ，Ａｌ）Ｓｅ₂，Ｃｕ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂，
Ｃｕ_1-zＩｎ_1-xＧａ_xＳｅ_2-yＳ_y（式中、０≦ｘ≦１，０≦ｙ≦２，０≦ｚ≦１）（ＣＩ（Ｇ）Ｓ），
Ａｇ（Ｉｎ，Ｇａ）Ｓｅ₂，およびＡｇ（Ｉｎ，Ｇａ）（Ｓ，Ｓｅ）₂等が挙げられる。
特には、ＣｕＩｎＧａＳｅ₂が好ましい。
光電変換層３０の膜厚は特に制限されず、１．０〜３．０μｍが好ましく、１．５〜２．５μｍが特に好ましい。

（バッファ層）
バッファ層４０は、ＣｄＳ、ＺｎＳ、Ｚｎ（Ｓ，Ｏ）、Ｚｎ（Ｓ，Ｏ，ＯＨ）、を主成分とする層からなる。バッファ層４０の膜厚は特に制限されず、１０ｎｍ〜０．５μｍが好ましく、１５〜２００ｎｍがより好ましい。

（窓層）
窓層５０は、光を取り込む中間層である。窓層５０の組成としては特に制限されず、ｉ−ＺｎＯ等が好ましい。窓層５０の膜厚は特に制限されず、１５〜２００ｎｍが好ましい。なお、窓層は任意の層であり、窓層５０のない光電変換素子としてもよい。
（透明電極）

透明電極６０は、光を取り込むと共に電極として機能する層である。透明電極６０の組成としては特に制限されず、ＺｎＯ：Ａｌ等のｎ−ＺｎＯ等が好ましい。透明電極６０の膜厚は特に制限されず、５０ｎｍ〜２μｍが好ましい。

（取出し電極）
取出し電極７０は、裏面電極２０および透明電極６０間に生じる電力を効率的に外部に取り出すための電極である。
取出し電極７０の主成分としては特に制限されず、Ａｌ等が挙げられる。取出し電極７０膜厚は特に制限されず、０．１〜３μｍが好ましい。

光電変換素子１は、太陽電池として好ましく使用することができる。
例えば、上記の光電変換素子１を多数集積化し、必要に応じて、カバーガラス、保護フィルム等を取り付けて、太陽電池とすることができる。

なお、多数の光電変換素子（セル）が集積化された太陽電池においては、セル毎に取出し電極を設ける必要はなく、直列接続されたセルのうち、電力取出し端となるセルに設けられていればよい。集積化太陽電池は、例えば、可撓性の長尺基板を用いてロール・トゥ・ロール方式にて、基板上に各層を形成する工程、集積化のためのパターニング（スクライブ）プロセスを含む光電変換素子形成工程、および素子形成された基板を１モジュールに切断する工程等を経て形成される。なお、ロール・トゥ・ロール方式による製造を行う場合には、スクライブ処理や、各処理工程での基板の巻き取り工程を伴うため、導電層と光電変換層との間の剥離の問題がより顕著となるので、導電層と光電変換層との高い密着性を有する本発明の光電変換素子が非常に有効である。

なお、本発明の製造方法で作製される光電変換素子は、太陽電池のみならずＣＣＤ等の他の用途にも適用可能である。

＜光電変換素子の製造方法＞
本発明の光電変換素子の製造方法の実施形態を説明する。ここでは、上記構成の光電変換素子の製造方法を説明する。

本発明の光電変換素子の製造方法は、基板上に、導電層と、Iｂ族元素、IIIｂ族元素およびVIｂ族元素を含有する化合物半導体からなる光電変換層と、透明導電層とをこの順に積層してなる積層構造を有する光電変換素子の製造方法であって、基板上に、表層がイリジウムからなる導電層を形成する導電層形成工程と、イリジウムからなる表層上に光電変換層を蒸着法により形成する光電変換層形成工程とを含むことを特徴とする。

より具体的に、手順を説明する。
基板１０を用意し、導電層形成工程において基板１０上に導電層２０を形成する。
導電性形成工程においては、スパッタ法により、最初に基板１０上に下部導電層（例えば、Ｍｏ層）２１を成膜し、さらに下部導電層２１上にイリジウム層２２を成膜する。このようにして、表層にイリジウム層２２を備えた導電層２０を形成する。

スパッタの成膜時間等を調整することにより表層導電層の厚みを所望の厚みとすることができる。イリジウム層２２の厚みとしては５０ｎｍ程度までが好ましい。

その後、導電層２０の表層２２の上に、Ｉｂ、IIIｂ、VIｂ族元素からなる光電変換層３０を蒸着法により形成する。ここでは、ＣｕＩｎＧａＳｅ層を形成するものとする。

蒸着法のうち、特に多源同時蒸着法が好適である。その代表的な方法としては、３段階法（J.R.Tuttle et.al, Mat.Res.Soc.Symp.Proc.,Vol.426(1996)p.143.等）と、ＥＣグループの同時蒸着法（L.Stolt et al.：Proc.13th ECPVSEC(1995,Nice)1451.等）とが知られている。

３段階法は、高真空中で最初にＩｎ、Ｇａ、Ｓｅを基板温度４００℃で同時蒸着し、次に５００〜５６０℃に昇温してＣｕ、Ｓｅを同時蒸着後、Ｉｎ、Ｇａ、Ｓｅを更に同時蒸着する方法で、禁制帯幅が傾斜したグレーデッドバンドギャップＣＩＧＳ膜が得られる。ＥＣグループの方法は、蒸着初期にＣｕ過剰ＣＩＧＳ、後半でＩｎ過剰ＣＩＧＳを蒸着するＢｏｅｉｎｇ社の開発したバイレーヤー法をインラインプロセスに適用できるように改良したものである。バイレーヤー法は、W.E.Devaney，W.S.Chen，J.M.Stewart，and R.A.Mickelsen：IEEE Trans.Electron.Devices 37(1990)428.に記載されている。

３段階法及びＥＣグループの同時蒸着法は共に、膜成長過程でＣｕ過剰なＣＩＧＳ膜組成とし、相分離した液相Ｃｕ_２−ｘＳｅ（ｘ＝０〜１）による液相焼結を利用するため、大粒径化が起こり、結晶性に優れたＣＩＧＳ膜が形成されるという利点がある。更に、近年ＣＩＧＳ膜の結晶性を向上させるため、この方法に加えた種々の方法に関する検討が行われており、これらを用いてもよい。

ＣＩＧＳ膜の結晶性を向上させるため、上記方法に改良を加えた方法として、
ａ）イオン化したＧａを使用する方法（H.Miyazaki, et.al, phys.stat.sol.(a),Vol.203（2006）p.2603.等）、
ｂ）クラッキングしたＳｅを使用する方法（第６８回応用物理学会学術講演会 講演予稿集（２００７秋 北海道工業大学）７Ｐ−Ｌ−６等）、
ｃ）ラジカル化したＳｅを用いる方法（第５４回応用物理学会学術講演会 講演予稿集（２００７春 青山学院大学）２９Ｐ−ＺＷ−１０等）、
ｄ）光励起プロセスを利用した方法（第５４回応用物理学会学術講演会 講演予稿集（２００７春 青山学院大学）２９Ｐ−ＺＷ−１４等）等が知られている。

光電変換層３０の形成後、光電変換層３０の上にバッファ層４０を形成する。バッファ層４０としては、例えばＣｄＳを、ＣＢＤ法（化学浴析出法）等により形成する。

次いで、ＣｄＳバッファ層４０の表面に窓層５０として、たとえばＺｎＯ層を、さらに、透明電極６０として、例えばＡｌ−ＺｎＯ層をスパッタ法により形成する。

最後に、透明電極６０の表面に、取出し電極７０として、例えばＡｌ層を蒸着法により形成して光電変換素子１とする。

基板として可撓性を有する基板を用いる場合、導電層形成工程および／または光電変換層形成工程は、長尺な可撓性基板をロール状に巻回してなる供給ロール（巻出しロール）と、成膜済の基板をロール状に巻回する巻取りロールとを用いる、いわゆるロール・トゥ・ロール（Roll to Roll）方式を用いることが好ましい。

本発明の光電変換素子について実施例、比較例のサンプルを作製し、その界面を観察すると共に、密着性試験（クロスカット試験）を行った。

本発明の光電変換素子の実施例および比較例のサンプルを、以下の方法で作製した。

（実施例）
まず、３ｃｍ×３ｃｍ×１．１ｍｍｔのソーダライムガラス基板を用意し、アセトン，エタノール，純水にて各５分間超音波洗浄を施した。

その後スパッタ装置に基板を導入し、ＤＣスパッタにて、ＤＣ電力１ｋＷ、Ａｒガス圧０．５Ｐａ、基板温度室温にて、基板上にＭｏをスパッタ成膜した（成膜時間４５ｍｉｎ）。その後同一スパッタ条件（ＤＣ電力１ｋＷ、Ａｒガス圧０．５Ｐａ、基板温度室温）にて、Ｉｒをスパッタ成膜した（成膜時間１ｍｉｎ）。このとき、Ｍｏ層６００ｎｍ、Ｉｒ層は５０ｎｍであった。

次に、光電変換層（半導体層）として、裏面電極上に、基板温度を５５０℃としてＣｕ（Ｉｎ_０．７Ｇａ_０．３）Ｓｅ_２を成膜した。Ｃｕ（Ｉｎ_０．７Ｇａ_０．３）Ｓｅ_２は、Ｋセル（knudsen-Cell：クヌーセンセル）を蒸発源として用いた多元同時蒸発法を用いて、１．８μｍの厚さに形成した。

次に、光電変換層（ＣＩＧＳ層）の表面にＣｄＳバッファ層を、５０ｎｍの厚さにＣＢＤ法（化学浴析出法）により成膜した。
次いで、ＣｄＳバッファ層の表面に透明電極としてＡｌ−ＺｎＯ層を、３００ｎｍの厚さにスパッタ法により形成した。
最後に、Ａｌ−ＺｎＯ層の表面に、取出し電極として、Ａｌ層を蒸着法により形成した。

（比較例１）
比較例１として、実施例と同様の製造工程において、Ｉｒを成膜せず、Ｍｏのみからなる導電層（Ｍｏ層約６００ｎｍ厚）を備えた素子を形成した。

（比較例２）
比較例２として、実施例と同様の製造工程において、Ｉｒの代わりにＣｒ（クロム）をＭｏ層上に成膜した。なお、このとき、Ｃｒの厚みが５０ｎｍになるように成膜時間を調整した。

＜クロスカット試験＞
また、実施例と比較例の各方法で作製したサンプルについて、ＪＩＳ規格（ＪＩＳ−Ｋ５６００）に基づきクロスカット試験を行った。カット間隔を１ｍｍとし、付着力（密着力）試験後の２５個の碁盤目およびカット交差部の剥がれ状況により密着性を判断した。剥がれたマスの個数をパーセントで評価し、剥離無し（１００％）を１０点、全面剥離（０％）を０点としてランク付けをした。

実施例および比較例について、粘着力が０．５〜２４．５Ｎ／２５ｍｍの複数の粘着テープを用いて密着力（テープ粘着力）とクロスカット試験評価値を図３に示す。
図３に示すように、比較例１、２の場合と比較して実施例のように、導電層の表層にＩｒ層を備えることにより、密着力を飛躍的に向上させることができた。

＜界面観察＞
実施例と比較例の各方法で作製したサンプルについて、断面を切り出し透過型電子顕微鏡にて導電層とＣＩＧＳ層との界面を観察した。図５が実施例、図６が比較例１、図６が比較例２の各ＴＥＭ像（倍率：５００,０００倍）である。

図５に示すように実施例のサンプルでは、Ｉｒ層はＣＩＧＳと全く反応しておらず、Ｓｅの侵入もないことが確認できた。なお、Ｉｒ層とＣＩＧＳとは反応しないため、Ｉｒ層の厚みは、ＣＩＧＳと反応する下部導電層（ここではＭｏ層）が露出しない程度に形成しておけばよいと考えられる。

一方、図６に示すように比較例１のサンプルでは、Ｍｏ層の表面に沿って一様に層状のＭｏＳｅ_２層が形成されている様子が観察された。図７に示すように比較例２ではＣｒがＳｅと反応しており純粋なＣｒ層はほとんど消失し、ＣｒがＣＩＧＳ層側に拡散すると共に、ＳｅがＣｒを通過してその下層のＭｏと反応し層状のＭｏ_２Ｓｅを形成している様子が観察された。なお、比較例２については、ＴＥＭ像を撮影したサンプルについてＸ線構造解析を行い、ＣＩＧＳとＣｒとの反応層からのピークが生じていることを確認した。

比較例１、２のように導電層とＣＩＧＳとの界面において、導電層を構成する元素とＣＩＧＳとの反応が大きいと密着性が低下し、実施例のように導電層とＣＩＧＳとの界面で両者が反応しない場合には密着性が高いことが明らかになった。

１ 光電変換素子（太陽電池）
１０、１０Ａ、１０Ｂ 基板
１１ 基材
１２ 陽極酸化膜
２０ 導電層（裏面電極）
２１ 下部導電層（モリブデン層）
２２ イリジウム層（導電層の表層）
３０ 光電変換層
４０ バッファ層
５０ 窓層
６０ 透明電極
７０ 取出し電極（グリッド電極）

Claims (4)

1. 基板と、
   該基板上に形成された導電層と、
   該導電層上に形成されたIｂ族元素、IIIｂ族元素およびVIｂ族元素を含有する化合物半導体からなる光電変換層と、
   該光電変換層上に形成された透明電極とを有するサブストレート型の光電変換素子であって、
   前記光電変換層が前記導電層に接するように形成されてなるものであり、
   前記導電層の前記光電変換層側の少なくとも表層がイリジウムからなるなるものであることを特徴とする光電変換素子。
2. 前記導電層が、前記表層の下層にモリブデン層を備えていることを特徴とする請求項１記載の光電変換素子。
3. 基板上に、導電層と、Iｂ族元素、IIIｂ族元素およびVIｂ族元素を含有する化合物半導体からなる光電変換層と、透明導電層とをこの順に積層してなる積層構造を有する光電変換素子の製造方法であって、
   前記基板上に、少なくとも表層がイリジウムからなる導電層を形成する導電層形成工程と、
   前記表層上に前記光電変換層を蒸着法により形成する光電変換層形成工程とを含むことを特徴とする光電変換素子の製造方法。
4. 前記基板として可撓性を有する基板を用い、
   前記導電層形成工程および／または前記光電変換層形成工程をロール・トウ・ロール方式で行うことを特徴とする請求項３記載の光電変換素子の製造方法。