JP2013069712A - 欠陥検査方法およびプログラム - Google Patents
欠陥検査方法およびプログラム Download PDFInfo
- Publication number
- JP2013069712A JP2013069712A JP2011204958A JP2011204958A JP2013069712A JP 2013069712 A JP2013069712 A JP 2013069712A JP 2011204958 A JP2011204958 A JP 2011204958A JP 2011204958 A JP2011204958 A JP 2011204958A JP 2013069712 A JP2013069712 A JP 2013069712A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- path
- procedure
- scan
- defect inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】パターンの重要度を考慮しつつ効率的な欠陥検査を可能にする欠陥検査方法およびプログラムを提供する。
【解決手段】欠陥検査方法は、走査対象領域を特定する手順と、走査効率を算出する手順と、走査対象領域を優先順位付けする手順と、走査線の走査経路を決定する手順と、決定された前記走査経路に従って前記走査線を走査させる手順と、を持つ。走査対象領域は、検査対象領域を走査するための複数の走査線からなる予備的走査経路を設定し、設定された前記予備的走査経路を用いて特定される。走査効率は、特定された前記走査対象領域のそれぞれについて算出される。前記走査対象領域の優先順位付けは、得られた前記走査効率から行われる。走査線の走査経路は、得られた前記優先順位から前記複数の走査線の一部を間引いて決定される。
【選択図】図2
【解決手段】欠陥検査方法は、走査対象領域を特定する手順と、走査効率を算出する手順と、走査対象領域を優先順位付けする手順と、走査線の走査経路を決定する手順と、決定された前記走査経路に従って前記走査線を走査させる手順と、を持つ。走査対象領域は、検査対象領域を走査するための複数の走査線からなる予備的走査経路を設定し、設定された前記予備的走査経路を用いて特定される。走査効率は、特定された前記走査対象領域のそれぞれについて算出される。前記走査対象領域の優先順位付けは、得られた前記走査効率から行われる。走査線の走査経路は、得られた前記優先順位から前記複数の走査線の一部を間引いて決定される。
【選択図】図2
Description
本発明の実施形態は、欠陥検査方法およびプログラムに関する。
半導体デバイスをはじめとする電子デバイス製品の製造工程で実施される欠陥検査では、欠陥の検出感度と検査速度とがトレードオフの関係にあり、これらを両立させることは一般に困難である。
検出速度が要求される場合、チップ単位やスキャン単位などで単純に間引き検査を行うことは可能であるが、パターンの重要度を考慮しつつ効率的に欠陥を検査することが求められている。
本発明が解決しようとする課題は、パターンの重要度を考慮しつつ効率的な欠陥検査を可能にする欠陥検査方法およびプログラムを提供することである。
実施形態の欠陥検査方法は、走査対象領域を特定する手順と、走査効率を算出する手順と、走査対象領域を優先順位付けする手順と、走査線の走査経路を決定する手順と、決定された前記走査経路に従って前記走査線を走査させる手順と、を持つ。走査対象領域は、検査対象領域を走査するための複数の走査線からなる予備的走査経路を設定し、設定された前記予備的走査経路を用いて特定される。走査効率は、特定された前記走査対象領域のそれぞれについて算出される。前記走査対象領域の優先順位付けは、得られた前記走査効率から行われる。走査線の走査経路は、得られた前記優先順位から前記複数の走査線の一部を間引いて決定される。
以下、実施の形態のいくつかについて図面を参照しながら説明する。図面において同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。なお、以下の実施形態では、検査対象として半導体デバイスを形成するためのウェーハを取り挙げて説明するが、検査対象としてはこれに限るものでは決してなく、例えばパターンの転写に使用するマスクや半導体以外の材料を用いたデバイスも含まれる。
(1)欠陥検査装置の概略構成
図1は、実施形態1による欠陥検査方法を実行するための欠陥検査装置の一例を示すブロック図である。図1に示す欠陥検査装置は、コンピュータ50と、欠陥検査実行部60と、入出力インタフェース70と、入力装置80と、出力装置90と、メモリMR1,MR3とを備える。
図1は、実施形態1による欠陥検査方法を実行するための欠陥検査装置の一例を示すブロック図である。図1に示す欠陥検査装置は、コンピュータ50と、欠陥検査実行部60と、入出力インタフェース70と、入力装置80と、出力装置90と、メモリMR1,MR3とを備える。
欠陥検査実行部60は、検査対象であるウェーハW(図4参照)を支持するステージを備え、コンピュータ50から走査経路に関する情報が送られ、その情報に従ってステージをXY平面内で移動させ、決定された走査対象領域を電磁波で走査する。欠陥検査実行部60はさらに、ウェーハWから発生し、またはウェーハWを通過する電磁波を検出し、検出信号からウェーハWの欠陥を検査する。電磁波としては、光の他、X線や電子ビームを含む。例えば光学式欠陥検査装置の場合、欠陥検査実行部60がウェーハWを光で隙間無く走査し、ウェーハWからの反射光、散乱光、または透過光を受光器(図示せず)で捉えて電気信号に変換する。得られた電気信号をデジタル処理することにより、ウェーハWの表面における異常を欠陥として検出する。
メモリMR1は、コンピュータ50に接続され、後に詳述する欠陥検査領域の決定方法の具体的命令手順が記述されたレシピファイルを格納する記録媒体である。メモリMR1は、レシピファイルの他、欠陥検査対象のレイアウト情報、走査線幅に対応する領域分割定義や検査条件のデータなどを格納する。検査条件のデータには、例えば注目すべきパターン(以下、POI(Pattern Of Interest)という)に関するデータ、走査線の幅の他、許容される検査時間などの検査の制約条件が含まれる。なお、記録媒体としては、メモリMR1やハードディスク装置などの固定型の記録媒体に限られず、磁気ディスクや光ディスク等の携帯可能なものでも良い。
コンピュータ50は、メモリMRからレシピファイルを読み出して欠陥検査領域の決定方法を実行し、決定した走査経路に関する情報を走査部60に供給する。
コンピュータ50には、入出力インタフェース70を介して、操作者からのデータや命令などの入力を受けつける入力装置80と、欠陥検査を行う領域を表示するディスプレイなどの出力装置90とが接続される。
メモリMR3は、欠陥検査領域の決定に至るまでに得られるデータ、例えば分割されたウェーハ領域のデータや、特徴量、走査時間、および走査効率についての算出結果などを一時的に格納する。これらのデータの詳細については後述する。
(2)欠陥検査領域の決定方法
a)概略手順
図2は、実施形態1による欠陥検査領域決定方法の概略手順を示すフローチャートである。
a)概略手順
図2は、実施形態1による欠陥検査領域決定方法の概略手順を示すフローチャートである。
まず、ウェーハWの表面領域のうち、所望の検査対象領域を全面走査する場合の走査線による予備的走査経路を設定し、設定された予備的走査経路を用いて走査の対象となる領域(以下、「走査対象領域」という)を特定する(ステップS10)。
次に、走査対象領域のそれぞれについて走査効率を算出する(ステップS20)。
続いて、算出された走査効率の値を指標として走査対象領域に優先順位を付ける(ステップS30)。
最後に、検査の制約条件に応じた優先度に従い、走査線の一部を間引き、走査経路を決定する(ステップS40)。
上述した各手順の詳細について、図3乃至図10を参照しながら具体的に説明する。
b)詳細手順
1)ステップS10
図3は、図2のステップS10の具体的手順を示すフローチャートである。
1)ステップS10
図3は、図2のステップS10の具体的手順を示すフローチャートである。
まず、欠陥検査対象のレイアウト情報からウェーハマップを作成する(ステップS11)。
本実施形態において、メモリMR1にはチップ単位でのレイアウト情報が格納されている。そのレイアウト情報の一例を図4の紙面左側に示す。図4の例では、チップCP内に、Y方向を長手方向とする回路パターン領域P1,P2と、X方向を長手方向とし、回路パターン領域P1,P2よりも領域幅(領域の短辺方向の長さ)が小さい回路パターン領域P3〜P5が配置され、回路パターン領域P3−P4間および回路パターン領域P4−P5間は広いスペースとなっている。
コンピュータ50は、メモリMR1から取得したレイアウト情報をウェーハWのレベルに展開し、これにより、図4の紙面右側に示すようなウェーハマップを作成する。
次に、コンピュータ50は、ウェーハマップ中で所望の検査対象領域について走査線を設定し、設定された走査線の本数を事前にカウントする(図3、ステップS12)。走査線は、ウェーハWを支持するステージを、連続移動方向(X方向)とステップ移動方向(Y方向)との連続的または断続的動作で短冊状に走査させるようシミュレーションすることで設定される。本実施形態では、ウェーハW上の全ての検査対象領域を全面走査する場合を取り挙げる。シミュレーションの結果、図5に示すような走査線1〜35が得られる。ステップS10で得られた走査線の全体を予備的走査経路という。
次に、コンピュータ50は、メモリMR1から走査線幅に対応する領域分割定義を読み出し、走査線が走る方向に沿ってウェーハWの面内の検査対象領域を分割し(以下、分割された検査対象領域を「走査対象領域」という)、各走査対象領域に番号を付与する(図3、ステップS13)。図5の走査線の幅に合わせて得られた走査対象領域の一例を図6に示す。図6には、走査対象領域y1〜y35が示されている。
2)ステップS20
次に、各走査対象領域の走査効率を算出するための具体的手順につき、図7のフローチャートを参照して説明する。
次に、各走査対象領域の走査効率を算出するための具体的手順につき、図7のフローチャートを参照して説明する。
まず、走査対象領域y1〜y35のうち、検査目的に適合したPOIが存在する走査対象領域を抽出する。この手順では事前に、例えば前述したウェーハマップ作成の段階(ステップS11)で走査対象領域を抽出しておくと処理の迅速化が図れる。抽出した走査対象領域についてその特徴量を算出する(ステップS21)。特徴量の具体例としては、例えばパターンの周長、最小線幅、最大線幅、孔パターンの場合の孔の数の他、パターンの被覆率(=配線面積/格子面積)クリティカルエリア解析に基づく面積などが挙げられる。パターンの特徴量は設計データ(マスクデータ)から求めることができる。本実施形態では、POIが走査される面積(以下、「POI走査面積」という)を特徴量とする。
次いで、コンピュータ50がシミュレーションにより走査対象領域毎の走査時間を算出する(ステップS22)。走査時間は実質的に走査線の長さに依存して長くなる。
続いて、コンピュータ50は、算出された特徴量の大きさおよび走査時間の情報を用いて各走査対象領域について走査効率を算出する(ステップS23)。本実施形態では、POI走査面積を走査時間で除算した値が走査効率となる(以下、「POI走査効率」という)。
図2に戻り、算出された走査効率の値、本実施形態ではPOI走査効率を指標として走査対象領域に走査が実行されるべき優先度の順番(優先順位)を付け(ステップS30)、検査の制約条件に応じた優先度に従い、走査線の一部を間引き、検査を実行する走査線を決定する(ステップS40)。
走査線に対する優先順位付けの一例を図8に示す。図8の表は、図6に示した走査対象領域y1〜y35について、POI走査面積、走査時間、POI走査効率および効率上の優先順位を示したものである。図8の例では、POI走査効率が0.03のものを優先順位3とし、POI走査効率が0.09のものを優先順位2とし、そして、POI走査効率が0.10のものを優先順位1とした。
例えば、メモリMR1に格納された検査条件として、1ウェ−ハWあたりの許容検査時間を20分(1200秒)以内という制約条件があった場合、図8の表から走査時間の合計を見ると1850秒となっており、ウェーハWの全面を走査させると30分以上の検査時間が必要であることが分かる。そこで、制約条件を満たすためには、間引き検査が必要になる。
ここで、例えばスキャン単位などで単純に間引き検査を行うと、要求された検査時間を達成することはできても、重要なパターンが充分に走査されないおそれがある。この一方、例えば図8の表において、走査効率の悪い走査対象領域から順に間引くと、POIに対する走査を大きく減らすことなく制約条件に即した検査が可能になる。
図8の表では、y2、y4、y7、y9、y12、y14、y17、y19、y22、y24、y27、y29、y32、および34の走査対象領域がPOIの走査効率が最も悪い値(0.03)を示している。走査効率の悪いこれらの走査対象領域への走査線を間引くと、全面走査の場合の40%を間引くことになり、ウェーハWあたりの検査時間を20分以内の許容時間に収めることができる。走査効率の悪いこれらの走査対象領域への走査線が間引かれた後の走査線の集合を走査経路という。
このように、本実施形態によれば、POIの走査を大きく減らすことなく短時間で効率的な検査を行うことが可能になる。
POIの走査効率は、同一のウェーハWであっても、走査方向を変えることによって変動し得る。図9に示すのは、図6に示したウェーハWについてNotchを右90度方向に回転した場合の例である。このような例について上述した手順と同一の手順で集計すると、図10の表のようになる。図6の例と同様に、1ウェ−ハあたりの許容検査時間が20分(1200秒)以内であるという制約条件があった場合、図10の表で走査効率の悪い、x2、x5、x7、x10、x12、x15、x17、x20、x22、x25、x27、x30、x32、およびx35を間引くことで40%間引き検査になる。図8における、Notch下向きの検査がPOI走査面積107.3mm2であるのに対して、図10のNotch右向きのPOI走査面積が111.0mm2であることから、このケースでは同じ検査時間でも右向きに走査したほうが効率の良い欠陥検査ができることが分かる。
また、検査対象のレイアウト情報から抽出された特徴量の大きさに応じて特定のパターンを多く含むように検査領域のサンプリングを実施することも可能である。例えば、特徴量の大きさで分類されたカテゴリに対して一定のサンプリング率を割り当てて検査対象を決定することが可能であり、または特徴量の大きさに応じてサンプリングの比率を割り当てて検査対象を決定することも可能である。これにより、検査対象のレイアウトやユーザの検査目的に応じて適切な走査線がサンプリングされた欠陥検査を実行することが可能になる。
このような方法で検査された結果に対しては、欠陥検査後に行われる欠陥観察の作業においても、ランダムサンプリングによって無作為に検査した場合よりもターゲット欠陥をより多く検出している可能性が高いため、目的とする重要欠陥を効率的に確認することが期待できる。これにより、致命性の高い欠陥を早期に発見して対策を打つことが可能になり、製品歩留りの向上に大きく寄与し得る。
以上述べた少なくとも一つの欠陥検査方法によれば、パターンの配置を考慮した効率的な欠陥検査を実施することが可能になる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1〜35…走査線、50…コンピュータ、60…欠陥検査実行部、MR1,MR3…メモリ、P1〜P6…回路パターン、y1〜y35…走査対象領域、W…ウェーハ
Claims (5)
- 基板の検査対象領域を走査するための、複数の走査線からなる予備的走査経路を、パターンレイアウトの情報を用いて設定し、設定された前記予備的走査経路を用いて走査対象領域を特定する手順と、
パターンの特徴量と各パターンの走査に必要な時間の情報から、特定された前記走査対象領域のそれぞれについて走査効率を算出する手順と、
得られた前記走査効率から前記走査対象領域を優先順位付けする手順と、
得られた前記優先順位から検査の制約条件に応じて前記複数の走査線の一部を間引いて走査経路を決定する手順と、
決定された前記走査経路に従って前記走査線を走査させる手順と、
パターンの特徴量の大きさに応じて前記走査線に重み付けをする手順と、
を備え、
前記走査経路は、前記重み付けされた経路に対して所望のサンプリング率を割り当てることにより、決定される、
欠陥検査方法。 - 検査対象領域を走査するための複数の走査線からなる予備的走査経路を設定し、予設定された前記予備的走査経路を用いて走査対象領域を特定する手順と、
特定された前記走査対象領域のそれぞれについて走査効率を算出する手順と、
得られた前記走査効率から前記走査対象領域を優先順位付けする手順と、
得られた前記優先順位から前記複数の走査線の一部を間引いて走査経路を決定する手順と、
決定された前記走査経路に従って前記走査線を走査させる手順と、
を備える欠陥検査方法。 - 前記走査線に重み付けをする手順をさらに含み、
前記走査経路は、前記重み付けされた経路に対して所望のサンプリング率を割り当てることにより、決定される、
ことを特徴とする請求項2に記載の欠陥検査方法。 - 前記重み付けは、パターンの特徴量の大きさに応じてなされる、
ことを特徴とする請求項2または3に記載の欠陥検査方法。 - 基板の検査対象領域を走査するための、複数の走査線からなる予備的走査経路を、パターンレイアウトの情報を用いて設定し、設定された前記予備的走査経路を用いて走査対象領域を特定する手順と、
パターンの特徴量と各パターンの走査に必要な時間の情報から、特定された前記走査対象領域のそれぞれについて走査効率を算出する手順と、
得られた前記走査効率から前記走査対象領域を優先順位付けする手順と、
得られた前記優先順位から検査の制約条件に応じて前記複数の走査線の一部を間引いて走査経路を決定する手順と、
決定された前記走査経路に従って前記走査線を走査させる手順と、を備え、
前記走査経路は、前記重み付けされた経路に対して所望のサンプリング率を割り当てることにより、決定される、
欠陥検査方法をコンピュータに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011204958A JP2013069712A (ja) | 2011-09-20 | 2011-09-20 | 欠陥検査方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011204958A JP2013069712A (ja) | 2011-09-20 | 2011-09-20 | 欠陥検査方法およびプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013069712A true JP2013069712A (ja) | 2013-04-18 |
Family
ID=48475113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011204958A Withdrawn JP2013069712A (ja) | 2011-09-20 | 2011-09-20 | 欠陥検査方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013069712A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113741143A (zh) * | 2021-08-18 | 2021-12-03 | 合肥清溢光电有限公司 | 一种掩膜版缺陷点排序方法及修补方法 |
-
2011
- 2011-09-20 JP JP2011204958A patent/JP2013069712A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113741143A (zh) * | 2021-08-18 | 2021-12-03 | 合肥清溢光电有限公司 | 一种掩膜版缺陷点排序方法及修补方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102568074B1 (ko) | 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법 | |
JP6580179B2 (ja) | 混合モードのウェハ検査のための方法 | |
JP6498337B2 (ja) | デバイス処理監視方法及び装置 | |
US9418199B2 (en) | Method and apparatus for extracting systematic defects | |
JP2021182162A (ja) | デバイスの特性の予測方法及びシステム | |
JP5100419B2 (ja) | 検査システム | |
US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
JP5783953B2 (ja) | パターン評価装置およびパターン評価方法 | |
US9165356B2 (en) | Defect inspection method and defect inspection device | |
US20130271595A1 (en) | Circuit pattern inspecting device and inspecting method thereof | |
KR20100044902A (ko) | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 | |
US10140400B2 (en) | Method and system for defect prediction of integrated circuits | |
KR101521190B1 (ko) | 제조 툴에 대한 레시피를 생성하는 방법 및 그 시스템 | |
JP2010034138A (ja) | パターン検査装置、パターン検査方法およびプログラム | |
JP2010164333A (ja) | 欠陥検査装置および欠陥検査方法 | |
JP2013069712A (ja) | 欠陥検査方法およびプログラム | |
WO2019006222A1 (en) | SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS | |
KR20210000317A (ko) | 디자인 정렬 개선을 위한 타겟 선택 개선 | |
JP2017129369A (ja) | 欠陥検査装置、欠陥検査方法、および欠陥検査プログラム | |
JP2012149895A (ja) | 欠陥検査装置及び欠陥検査方法 | |
JP2010249656A (ja) | 基板検査装置および基板検査方法 | |
JP2007189141A (ja) | 集積回路の製造方法。 | |
JP2005136113A (ja) | 検査データ解析プログラム | |
JP2014212238A (ja) | ウエハ選定システムおよび半導体製品の製造方法 | |
JP2011187713A (ja) | 合わせずれ誤差検査方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |