JP2013062966A - 電源装置 - Google Patents

Abstract

【課題】 ＤＳＰを備えるデジタル制御回路を用いた電源装置において、急激な負荷変動に対しても適切に応答することが可能な技術を開示する。
【解決手段】 本明細書が開示する電源装置は、ヒステリシスコンパレータを備えるアナログ制御回路と、デジタル信号処理装置（ＤＳＰ）を備えるデジタル制御回路と、アナログ制御回路またはデジタル制御回路からの指令信号に従い動作するスイッチング電源回路を備えている。その電源装置は、スイッチング電源回路の出力電圧が急変する場合は、アナログ制御回路によってスイッチング電源回路をヒステリシス制御する。その電源装置は、スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路によってスイッチング電源回路をＰＷＭ制御する。
【選択図】 図２

Description

本発明は、電源装置に関する。

従来から、デジタル信号処理装置（ＤＳＰ）を備えるデジタル制御回路を用いた電源装置が開発されている。例えば電源装置が固定周波数のＰＷＭ制御を用いるものである場合、デジタル制御回路を用いた電源装置には、アナログ制御回路を用いる場合に比べて、エラーアンプ、ＬＣフィルタ等の周波数特定に起因する応答速度の制限がなく、フィードバックループを安定化させるための位相補償回路の設計が不要となるという利点がある。また、キャパシタ等の回路素子の特性の製造時のばらつきや温度に依存する変動に対しても、チューニングが容易である。このようなデジタル制御回路を用いた電源装置が、例えば特許文献１，２に記載されている。

特開２０１０−４９５２３号公報 特開２０１０−２７９１３２号公報

ＤＳＰを備えるデジタル制御回路を用いた電源装置では、ＤＳＰにおけるプログラムの実行速度や、ＤＳＰの入力側で行うＡ／Ｄ変換の処理速度、ＤＳＰの出力側で行うＤ／Ａ変換の処理速度に限界があるため、急激な負荷変動に対しては応答に遅れが生じてしまう。急激な負荷変動に対しても高速に応答することが可能な技術が期待されている。

本願では上記の課題を解決する技術を開示する。本出願では、ＤＳＰを備えるデジタル制御回路を用いた電源装置において、急激な負荷変動に対しても高速に応答することが可能な技術を開示する。

本明細書が開示する電源装置は、ヒステリシスコンパレータを備えるアナログ制御回路と、デジタル信号処理装置（ＤＳＰ）を備えるデジタル制御回路と、アナログ制御回路またはデジタル制御回路からの指令信号に従い動作するスイッチング電源回路を備えている。その電源装置は、スイッチング電源回路の出力電圧が急変する場合は、アナログ制御回路によってスイッチング電源回路をヒステリシス制御する。その電源装置は、スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路によってスイッチング電源回路をＰＷＭ制御する。

上記の電源装置では、スイッチング電源回路の出力電圧が急変しない場合、すなわち電源装置の負荷変動が緩やかな場合には、デジタル制御回路によってスイッチング電源回路をＰＷＭ制御する。アナログ制御回路によるＰＷＭ制御とは異なり、エラーアンプ、ＬＣフィルタ等の周波数特定に起因する応答速度の制限がなく、フィードバックループを安定化させるための位相補償回路の設計が不要となる。また、キャパシタ等の回路素子の特性の製造時のばらつきや温度に依存する変動に対しても、チューニングが容易である。

上記の電源装置では、スイッチング電源回路の出力電圧が急変する場合、すなわち電源装置の負荷変動が急激な場合には、アナログ制御回路によってスイッチング電源回路をヒステリシス制御する。アナログ制御回路によりスイッチング電源回路を制御するから、デジタル制御回路による制御に比べて、ＤＳＰにおけるプログラムの処理時間や、ＤＳＰの入力側で行うＡ／Ｄ変換の処理時間、ＤＳＰの出力側で行うＤ／Ａ変換の処理時間に起因する応答の遅れがなく、急激な負荷変動に対して高速に応答することができる。また、アナログ制御回路によるヒステリシス制御では、アナログ制御回路によるＰＷＭ制御を行う場合に比べて、エラーアンプが不要となるから、エラーアンプの周波数特性に起因する応答の遅れがなく、急激な負荷変動に対して高速に応答することができる。

上記の電源装置では、デジタル制御回路が、スイッチング電源回路の出力電圧の変動を監視し、デジタル制御回路が、アナログ制御回路によるヒステリシス制御とデジタル制御回路によるＰＷＭ制御を切り換えることが好ましい。

上記の電源装置によれば、簡単な構成で、スイッチング電源回路の出力電圧が急変しているか否かを判別することができる。

上記の電源装置では、デジタル制御回路が、ヒステリシスコンパレータの基準電圧を供給し、スイッチング電源回路の出力電圧が急変する場合は、デジタル制御回路が、ヒステリシスコンパレータの基準電圧として適正電圧を供給し、スイッチング電源回路にＰＷＭ制御に基づく指令信号を出力せず、スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路が、ヒステリシスコンパレータの基準電圧として無効電圧を供給し、スイッチング電源回路にＰＷＭ制御に基づく指令信号を出力することが好ましい。

上記の電源装置によれば、簡単な構成で、アナログ制御回路によるヒステリシス制御とデジタル制御回路によるＰＷＭ制御の切り替えを実現することができる。なおここでいう無効電圧とは、ヒステリシスコンパレータの出力におけるオンとオフの切り換りが生じなくなり、実質的にヒステリシスコンパレータの動作が無効化される基準電圧のことをいう。また、ここでいう適正電圧とは、スイッチング電源回路の出力電圧をヒステリシス制御によって所望の電圧に調整する際に、ヒステリシスコンパレータに入力される基準電圧のことをいう。

本出願が開示する技術によれば、ＤＳＰを備えるデジタル制御回路を用いた電源装置において、急激な負荷変動に対しても高速に応答することができる。

実施例１の電源装置１０の概略のブロック図である。 実施例１の電源装置１０の具体的な回路構成を示す図である。

下記に記載する実施例の主要な特徴を列記する。
（特徴１）デジタル制御回路のＤＳＰが、スイッチング電源回路の出力電圧の時間変化率に基づいて、スイッチング電源回路の出力電圧が急変したか否かを判断する。

（実施例１）
以下では図１および図２を参照しながら、本実施例の電源装置１０について説明する。電源装置１０は、車両等に搭載されて使用される車載用の電源装置である。電源装置１０は、スイッチング電源回路１２と、アナログ制御回路１４と、デジタル制御回路１６を備えている。電源装置１０は、直流の入力電圧Ｖｉｎを、直流の出力電圧Ｖｏｕｔに変換する。

スイッチング電源回路１２は、直流の入力電圧Ｖｉｎを、スイッチング素子のオン／オフ切り換えによって高周波のパルスに変換した後、平滑化することによって、直流の出力電圧Ｖｏｕｔに変換する。スイッチング電源回路１２は、第１指令信号Ｃｍ１または第２指令信号Ｃｍ２に従って、スイッチング素子のオン／オフを切り換える。

図２に示すように、本実施例のスイッチング電源回路１２は、スイッチング素子であるトランジスタＴｒと、平滑化回路を構成するダイオードＤ、インダクタＬ、キャパシタＣ等を備えている。トランジスタＴｒの導通／非導通は、ドライバＤｒ１を介して入力される第１指令信号Ｃｍ１、およびドライバＤｒ２を介して入力される第２指令信号Ｃｍ２によって切り換えられる。本実施例のスイッチング電源回路１２は、直流の入力電圧Ｖｉｎを直流の出力電圧Ｖｏｕｔに変換する降圧型のＤＣ／ＤＣコンバータである。

アナログ制御回路１４は、ヒステリシスコンパレータ２０を備えている。ヒステリシスコンパレータ２０の反転入力にはスイッチング電源回路１２の出力電圧Ｖ’ｏｕｔが入力され、非反転入力には基準電圧Ｖｒｅｆが入力される。なお、スイッチング電源回路１２の実際の出力電圧Ｖｏｕｔは、アナログ制御回路１４やデジタル制御回路１６に直接入力するには大きすぎるので、本実施例では、分圧抵抗Ｒ１、Ｒ２によって分圧された出力電圧Ｖ’ｏｕｔがアナログ制御回路１４やデジタル制御回路１６に入力される。ヒステリシスコンパレータ２０は、上側しきい値電圧Ｖ１と下側しきい値電圧Ｖ２を有している。本実施例では、下側しきい値電圧Ｖ２は基準電圧Ｖｒｅｆと等しく、上側しきい値電圧Ｖ１は基準電圧Ｖｒｅｆに所定電圧ΔＶを加算した電圧に設定されている。ヒステリシスコンパレータ２０は、ローレベルのオフ信号またはハイレベルのオン信号を出力する。ヒステリシスコンパレータ２０は、オフ信号を出力している状態で、出力電圧Ｖ’ｏｕｔが上側しきい値電圧Ｖ１を超えると、オフ信号からオン信号に出力を切り換える。また、ヒステリシスコンパレータ２０は、オン信号を出力している状態で、出力電圧Ｖ’ｏｕｔが下側しきい値電圧Ｖ２を下回ると、オン信号からオフ信号に出力を切り換える。アナログ制御回路１４は、ヒステリシスコンパレータ２０の出力を、スイッチング電源回路１２へ第１指令信号Ｃｍ１として出力する。

デジタル制御回路１６は、Ａ／Ｄ変換器２２と、ＤＳＰ２４と、Ｄ／Ａ変換器２６を備えている。Ａ／Ｄ変換器２２は、スイッチング電源回路１２の出力電圧Ｖ’ｏｕｔをデジタル値に変換してＤＳＰ２４に入力する。Ｄ／Ａ変換器２６は、ＤＳＰ２４から出力される基準電圧Ｖｒｅｆのデジタル値をアナログに変換して、アナログ制御回路１４へ出力する。また、Ｄ／Ａ変換器２６は、ＤＳＰ２４から出力される第２指令信号Ｃｍ２のデジタル値をアナログに変換して、スイッチング電源回路１２へ出力する。

ＤＳＰ２４はメモリを内蔵しており、スイッチング電源回路１２の出力電圧Ｖｏｕｔについての設定電圧Ｖｓｅｔを予め記憶している。ＤＳＰ２４は、車両のＣＡＮバス１００と通信可能である。

ＤＳＰ２４は、予め設定された時間区間におけるスイッチング電源回路１２の出力電圧Ｖ’ｏｕｔの時系列のデータを、メモリに記憶する。ＤＳＰ２４は、メモリに記憶された出力電圧Ｖ’ｏｕｔの時系列のデータを用いて、単位時間当たりの出力電圧変化率ｄＶ’ｏｕｔ／ｄｔを算出する。この出力電圧変化率ｄＶ’ｏｕｔ／ｄｔの値は、電源装置１０の負荷変動の割合に対応している。出力電圧変化率ｄＶ’ｏｕｔ／ｄｔが大きい場合は、電源装置１０の負荷は急激に変動している。出力電圧変化率ｄＶ’ｏｕｔ／ｄｔが小さい場合は、電源装置１０の負荷は緩やかに変動している。

出力電圧変化率ｄＶ’ｏｕｔ／ｄｔが所定値αより小さい場合、すなわち電源装置１０の負荷変動が緩やかであると判断される場合、電源装置１０は、デジタル制御回路１６からの第２指令信号Ｃｍ２によって、スイッチング電源回路１２を固定周波数でＰＷＭ制御する。本実施例では、ＤＳＰ２４が出力電圧変化率ｄＶ’ｏｕｔ／ｄｔと所定値αを比較し、出力電圧変化率ｄＶ’ｏｕｔ／ｄｔが所定値αより小さい場合、ＤＳＰ２４はアナログ制御回路１４へ出力する基準電圧Ｖｒｅｆを無効電圧Ｖｉｎｖに設定する。本実施例では、無効電圧Ｖｉｎｖは、スイッチング電源回路１２の出力電圧Ｖ’ｏｕｔの想定される最大値よりも大きな電圧に設定されている。このような無効電圧Ｖｉｎｖを基準電圧Ｖｒｅｆに設定すると、ヒステリシスコンパレータ２０は常にオフ信号を出力し続けることとなり、ヒステリシスコンパレータ２０の動作が実質的に無効化される。また、ＤＳＰ２４は、スイッチング電源回路１２の出力電圧Ｖｏｕｔと設定電圧Ｖｓｅｔに基づいて、スイッチング電源回路１２をＰＷＭ制御するための第２指令信号Ｃｍ２のパターンを生成する。本実施例では、ＤＳＰ２４は出力電圧Ｖｏｕｔが設定電圧Ｖｓｅｔに一致するように、固定周波数のＰＷＭ制御を行う。このような構成とすることによって、スイッチング電源回路１２を、デジタル制御回路１６により、ＰＷＭ制御することができる。

出力電圧変化率ｄＶ’ｏｕｔ／ｄｔが所定値αより大きい場合、すなわち電源装置１０の負荷変動が急激であると判断される場合、電源装置１０は、アナログ制御回路１４からの第１指令信号Ｃｍ１によって、スイッチング電源回路１２をヒステリシス制御する。本実施例では、ＤＳＰ２４が出力電圧変化率ｄＶ’ｏｕｔ／ｄｔと所定値αを比較し、出力電圧変化率ｄＶ’ｏｕｔ／ｄｔが所定値αより大きい場合、ＤＳＰ２４はアナログ制御回路１４へ出力する基準電圧Ｖｒｅｆを適正電圧Ｖａｄｅに設定する。本実施例では、適正電圧Ｖａｄｅは、出力電圧Ｖｏｕｔが設定電圧Ｖｓｅｔに一致するときの出力電圧Ｖ’ｏｕｔと等しい電圧に設定される。また、ＤＳＰ２４は、スイッチング電源回路１２への第２指令信号Ｃｍ２の出力を停止する。具体的には、ＤＳＰ２４は、スイッチング電源回路１２への第２指令信号Ｃｍ２としてオフ信号を出力し続ける。このような構成とすることによって、スイッチング電源回路１２を、アナログ制御回路１４により、ヒステリシス制御することができる。

本実施例の電源装置１０によれば、負荷変動が緩やかである場合については、ＤＳＰ２４を備えるデジタル制御回路１６によって、スイッチング電源回路１２を固定周波数でＰＷＭ制御する。このような構成とすることによって、回路素子等のハードウェアを変更することなく、プログラムの変更のみによって、ＰＷＭ制御における安定した動作、あるいは最適な動作を実現するためのチューニングを行うことができる。

本実施例の電源装置１０によれば、負荷変動が急激である場合については、ヒステリシスコンパレータ２０を備えるアナログ制御回路１４によって、スイッチング電源回路１２をヒステリシス制御する。このような構成とすることによって、急激な負荷変動に対しても高速に応答することができる。

なお、本実施例の電源装置１０によれば、ＤＳＰ２４において急激な負荷変動の発生を事前に予測して、デジタル制御回路１６によるＰＷＭ制御から、アナログ制御回路１４によるヒステリシス制御に、事前に切り換えておくこともできる。例えば、ＣＡＮバス１００上のエンジン、変速機、車両等の各種の外部パラメータをＤＳＰ２４が取得して、これらの外部パラメータからＤＳＰ２４が急激な負荷変動の発生を予測した場合に、デジタル制御回路１６によるＰＷＭ制御から、アナログ制御回路１４によるヒステリシス制御に、予め切り換えておく構成とすることができる。あるいは、ＤＳＰ２４が出力電圧変化率ｄＶ’ｏｕｔ／ｄｔの単位時間当たりの変化率ｄ^２Ｖ’ｏｕｔ／ｄｔ^２を算出して、その算出結果から急激な負荷変動の発生を予測した場合に、デジタル制御回路１６によるＰＷＭ制御から、アナログ制御回路１４によるヒステリシス制御に、予め切り換えておく構成とすることもできる。このような構成とすることによって、急激な負荷変動に対する応答性をさらに高めることができる。

なお上記の実施例では、スイッチング電源回路１２が降圧型のＤＣ／ＤＣコンバータである場合について説明したが、スイッチング電源回路１２は昇圧型のＤＣ／ＤＣコンバータであってもよい。

なお上記の実施例では、ヒステリシスコンパレータ２０の下側しきい値電圧Ｖ２が基準電圧Ｖｒｅｆに等しく、上側しきい値電圧Ｖ１が基準電圧Ｖｒｅｆに所定電圧ΔＶを加えた電圧に設定されている場合について説明した。これとは異なり、ヒステリシスコンパレータ２０の上側しきい値電圧Ｖ１が基準電圧Ｖｒｅｆに等しく、下側しきい値電圧Ｖ２が基準電圧Ｖｒｅｆから所定電圧ΔＶを差し引いた電圧に設定されている構成としてもよい。あるいは、上側しきい値電圧Ｖ１が基準電圧Ｖｒｅｆに所定電圧ΔＶを加えた電圧に設定されており、下側しきい値電圧Ｖ２が基準電圧Ｖｒｅｆから所定電圧ΔＶを差し引いた電圧に設定されている構成としてもよい。

なお上記の実施例では、アナログ制御回路１４によるヒステリシス制御を行う場合は、第２指令信号Ｃｍ２としてオフ信号を出力し続けることで第１指令信号Ｃｍ１によるスイッチング制御回路１２の制御を行い、デジタル制御回路１６による固定周波数のＰＷＭ制御を行う場合は、第１指令信号Ｃｍ１としてオフ信号を出力し続けることで第２指令信号Ｃｍ２によるスイッチング制御回路１２の制御を行う構成について説明した。これとは異なり、ＤＳＰ２４によって制御されるセレクタを別途設けておき、アナログ制御回路１４からはヒステリシス制御に基づく第１指令信号Ｃｍ１を出力し続け、デジタル制御回路１６からは固定周波数のＰＷＭ制御に基づく第２指令信号Ｃｍ２を出力し続け、スイッチング制御回路１２への入力をセレクタによって第１指令信号Ｃｍ１と第２指令信号Ｃｍ２の何れか一方に選択する構成としてもよい。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０ 電源装置
１２ スイッチング電源回路
１４ アナログ制御回路
１６ デジタル制御回路
２０ ヒステリシスコンパレータ
２２ Ａ／Ｄ変換器
２４ ＤＳＰ
２６ Ｄ／Ａ変換器
１００ ＣＡＮバス

Claims (3)

1. ヒステリシスコンパレータを備えるアナログ制御回路と、
   デジタル信号処理装置（ＤＳＰ）を備えるデジタル制御回路と、
   アナログ制御回路またはデジタル制御回路からの指令信号に従い動作するスイッチング電源回路を備える電源装置であって、
   スイッチング電源回路の出力電圧が急変する場合は、アナログ制御回路によってスイッチング電源回路をヒステリシス制御し、
   スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路によってスイッチング電源回路をＰＷＭ制御することを特徴とする電源装置。
2. デジタル制御回路が、スイッチング電源回路の出力電圧の変動を監視し、
   デジタル制御回路が、アナログ制御回路によるヒステリシス制御とデジタル制御回路によるＰＷＭ制御を切り換えることを特徴とする請求項１の電源装置。
3. デジタル制御回路が、ヒステリシスコンパレータの基準電圧を供給し、
   スイッチング電源回路の出力電圧が急変する場合は、デジタル制御回路が、ヒステリシスコンパレータの基準電圧として適正電圧を供給し、スイッチング電源回路にＰＷＭ制御に基づく指令信号を出力せず、
   スイッチング電源回路の出力電圧が急変しない場合は、デジタル制御回路が、ヒステリシスコンパレータの基準電圧として無効電圧を供給し、スイッチング電源回路にＰＷＭ制御に基づく指令信号を出力することを特徴とする請求項２の電源装置。

Images