JP2013045805A - Silicon epitaxial wafer manufacturing method - Google Patents

Silicon epitaxial wafer manufacturing method Download PDF

Info

Publication number
JP2013045805A
JP2013045805A JP2011180715A JP2011180715A JP2013045805A JP 2013045805 A JP2013045805 A JP 2013045805A JP 2011180715 A JP2011180715 A JP 2011180715A JP 2011180715 A JP2011180715 A JP 2011180715A JP 2013045805 A JP2013045805 A JP 2013045805A
Authority
JP
Japan
Prior art keywords
silicon
epitaxial wafer
resistivity
epitaxial
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011180715A
Other languages
Japanese (ja)
Inventor
Yoshiharu Kato
芳春 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2011180715A priority Critical patent/JP2013045805A/en
Publication of JP2013045805A publication Critical patent/JP2013045805A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method of effectively manufacturing a silicon epitaxial wafer having a uniform resistance distribution by inhibiting auto-doping.SOLUTION: A silicon epitaxial wafer manufacturing method of epitaxially growing a silicon single crystal on a silicon single crystal substrate to laminate an epitaxial layer, comprises: growing on the silicon single crystal substrate doped with boron having resistivity of not less than 0.5 mΩ cm and not more than 20.0 mΩ cm, an epitaxial layer having resistivity of not less than 0.5 Ω cm and not more than 2000 Ω cm and grown at a growth rate of not less than 5 μm/min. and not more than 15 μm/min.

Description

本発明は、ボロンドープの低抵抗基板上にエピタキシャル層を成長させてシリコンエピタキシャルウェーハを製造する方法に関する。   The present invention relates to a method of manufacturing a silicon epitaxial wafer by growing an epitaxial layer on a boron-doped low-resistance substrate.

シリコンエピタキシャルウェーハ(以下単に「エピタキシャルウェーハ」と称す)は、例えば以下の通りにして製造される。   A silicon epitaxial wafer (hereinafter simply referred to as “epitaxial wafer”) is manufactured, for example, as follows.

シリコン単結晶基板(以下単に「基板」と称す)を気相成長装置の反応容器内のサセプタに載置し、水素ガスを流した状態で、1100℃〜1200℃まで反応容器内を昇温する(昇温工程)。反応容器内の温度が1100℃以上になると、基板表面に形成されている自然酸化膜(SiO:Silicon Dioxide)が除去される。この状態で、トリクロロシラン(SiHCl:Trichlorosilane)等のシリコン原料ガスと、ジボラン(B:Diborane)、ホスフィン(PH:Phosphine)、アルシン(AsH:Arsine)等のドーパントガスを水素ガスとともに反応容器内に供給する。こうして基板の主表面にシリコン単結晶薄膜(以下、「エピタキシャル層」又は単に「薄膜」と称す)をエピタキシャル成長させる(成膜工程)。このようにして薄膜を所望の膜厚までエピタキシャル成長させた後に、シリコン原料ガスとドーパントガスの供給を停止し、水素雰囲気に保持したまま反応容器内の温度を降温させる(冷却工程)。以上のような工程で、エピタキシャルウェーハを製造することができる。
このようなエピタキシャルウェーハの製造方法は、例えば特許文献1に記載されている。
A silicon single crystal substrate (hereinafter simply referred to as “substrate”) is placed on a susceptor in a reaction vessel of a vapor phase growth apparatus, and the temperature in the reaction vessel is raised to 1100 ° C. to 1200 ° C. with hydrogen gas flowing. (Temperature raising step). When the temperature in the reaction vessel reaches 1100 ° C. or higher, a natural oxide film (SiO 2 : Silicon Dioxide) formed on the substrate surface is removed. In this state, a hydrogen source gas such as trichlorosilane (SiHCl 3 : Trichlorosilane) and a dopant gas such as diborane (B 2 H 6 : Diborane), phosphine (PH 3 : Phosphine), arsine (AsH 3 : Arsine) are hydrogenated. The gas is supplied into the reaction vessel together with the gas. In this way, a silicon single crystal thin film (hereinafter referred to as “epitaxial layer” or simply “thin film”) is epitaxially grown on the main surface of the substrate (film formation step). After the thin film is epitaxially grown to a desired thickness in this manner, the supply of the silicon source gas and the dopant gas is stopped, and the temperature in the reaction vessel is lowered while maintaining the hydrogen atmosphere (cooling step). An epitaxial wafer can be manufactured by the process as described above.
Such a method for manufacturing an epitaxial wafer is described in, for example, Patent Document 1.

エピタキシャルウェーハに対する品質について、エピタキシャル層の膜厚と抵抗率のウェーハ面内の均一性(以下、「膜厚分布」及び「抵抗分布」と称す)の向上がデバイスメーカーから要求されている。この中でも抵抗分布についてのタイト化の要求が強い。   Regarding the quality of the epitaxial wafer, the device manufacturer is required to improve the uniformity of the film thickness and resistivity of the epitaxial layer within the wafer surface (hereinafter referred to as “film thickness distribution” and “resistance distribution”). Among these, there is a strong demand for tightening the resistance distribution.

ところで、上述の通りにエピタキシャルウェーハを製造する工程の内、成膜工程では(i)成膜温度、(ii)シリコン原料ガス供給量、(iii)反応圧力の3要素が重要であり、これらは意図的に変えること(調整)ができる。これら3要素が基板の面内で均一であれば、エピタキシャル層の膜厚分布、抵抗分布が最良になる。しかし、上記以外に抵抗分布に関する重要な、意図的に変えることができない要素として、(iv)基板から発生するアウトガスがある。抵抗分布とアウトガスの関係について、以下に説明をする。   By the way, in the process of manufacturing an epitaxial wafer as described above, in the film forming process, three elements of (i) film forming temperature, (ii) silicon source gas supply amount, and (iii) reaction pressure are important. Can be changed intentionally (adjustment). If these three elements are uniform in the plane of the substrate, the film thickness distribution and resistance distribution of the epitaxial layer are the best. However, as an important factor that cannot be changed intentionally in addition to the above, (iv) outgas generated from the substrate. The relationship between resistance distribution and outgas will be described below.

成膜工程では成膜温度で基板がアニールされるため、基板からドーパントを含むアウトガスが発生する。アウトガスは、特に基板裏面から発生し表面側に回り込む。この際表面では気相成長が行われているため、アウトガスはウェーハエッジ部(周縁部)付近に大きく影響する。表面でのエピタキシャル成長はプロセスガスによって行われているが、この際アウトガスが混ざって、成長しているエピタキシャル層中に取り込まれる。以下、この現象を、「オートドープ」と呼ぶ。   In the film formation process, the substrate is annealed at the film formation temperature, and thus an outgas containing a dopant is generated from the substrate. Outgas is generated particularly from the back surface of the substrate and goes around to the front surface side. At this time, since vapor phase growth is performed on the surface, outgas greatly affects the vicinity of the wafer edge (periphery). Epitaxial growth on the surface is performed by a process gas. At this time, outgas is mixed and taken into the growing epitaxial layer. Hereinafter, this phenomenon is referred to as “auto-doping”.

特開平08−139027号公報Japanese Patent Laid-Open No. 08-139027

上記したオートドープによって、エピタキシャルウェーハの中心部分とエッジ部で、取り込まれたドーパント量に違いが生じ、特に、ボロンをドープした低抵抗基板(20.0mΩ・cm以下、特には0.8mΩ・cm以下)ではアウトガスが多くなって影響が顕著になる。これにより、製造されるエピタキシャルウェーハの抵抗分布が悪化してしまう。
このようなオートドープを、気相成長装置のサセプタに穴を設けて抑制する方法もあるが、オートドープ抑制の効果は十分では無く、また、穴の影響でウェーハの裏面のナノトポグラフィ(以下、ナノトポと称す)等を悪化させてしまうという別の問題が生じてしまう。
The above-mentioned auto-doping causes a difference in the amount of incorporated dopant between the central portion and the edge portion of the epitaxial wafer. In particular, a low-resistance substrate doped with boron (20.0 mΩ · cm or less, particularly 0.8 mΩ · cm In the following, the outgas increases and the effect becomes remarkable. This deteriorates the resistance distribution of the manufactured epitaxial wafer.
There is also a method of suppressing such auto-doping by providing a hole in the susceptor of the vapor phase growth apparatus, but the effect of auto-doping suppression is not sufficient, and the nanotopography (hereinafter, referred to as the backside of the wafer) due to the influence of the hole Another problem arises that it deteriorates the nanotopo).

本発明は、上記問題点に鑑みてなされたものであって、オートドープを抑制して、均一な抵抗分布を有するシリコンエピタキシャルウェーハを効率的に安定して製造できる方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a method capable of efficiently and stably producing a silicon epitaxial wafer having a uniform resistance distribution by suppressing autodoping. To do.

上記目的を達成するために、本発明は、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩ・cm以上20.0mΩ・cm以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を5μm/分以上15μm/分以下として、抵抗率が0.5Ω・cm以上2000Ω・cm以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。   In order to achieve the above object, according to the present invention, in a method for manufacturing a silicon epitaxial wafer in which a silicon single crystal is epitaxially grown on a silicon single crystal substrate and an epitaxial layer is laminated, the resistivity is 0.5 mΩ · cm or more. On the silicon single crystal substrate doped with boron at 0 mΩ · cm or less, the growth rate is 5 μm / min or more and 15 μm / min or less, and the resistivity is 0.5 Ω · cm or more and 2000 Ω · cm or less. A method for producing a silicon epitaxial wafer, characterized by growing a layer.

このようなオートドープによる抵抗分布の悪化が生じやすい低抵抗基板上へのエピタキシャル層の成長において、エピタキシャル層の成長速度を上記範囲とすることで、オートドープを効果的に抑制しながら、安定してエピタキシャル成長させることができる。また、特別な装置等を用いることなくオートドープを抑制しながらエピタキシャル層を成長できるため、生産性が良く、ウェーハの裏面のナノトポ等の悪化は生じない。
以上より、本発明であれば、抵抗分布が均一で、高品質のシリコンエピタキシャルウェーハを生産性良く製造できる。
In the growth of an epitaxial layer on a low-resistance substrate where resistance distribution deterioration due to auto-doping is likely to occur, by adjusting the growth rate of the epitaxial layer within the above range, the auto-doping is effectively suppressed and stabilized. Can be epitaxially grown. In addition, since the epitaxial layer can be grown while suppressing auto-doping without using a special apparatus or the like, the productivity is good, and deterioration of nanotopo on the back surface of the wafer does not occur.
As described above, according to the present invention, a high-quality silicon epitaxial wafer having a uniform resistance distribution can be manufactured with high productivity.

このとき、前記エピタキシャル層の抵抗率を、1Ω・cm以上500Ω・cm以下とすることが好ましい。
低抵抗基板上に上記のような抵抗率のエピタキシャル層を成長させる場合には、特にオートドープによる抵抗率の不均一が生じやすいため、本発明が好適である。
At this time, the resistivity of the epitaxial layer is preferably 1 Ω · cm or more and 500 Ω · cm or less.
In the case where an epitaxial layer having the above-described resistivity is grown on a low-resistance substrate, the present invention is suitable because the resistivity is likely to be uneven due to auto-doping.

以上のように、本発明によれば、抵抗分布が均一で、高品質のシリコンエピタキシャルウェーハを生産性良く、安定して製造できる。   As described above, according to the present invention, a high-quality silicon epitaxial wafer having a uniform resistance distribution and high productivity can be stably manufactured.

本発明のシリコンエピタキシャルウェーハの製造方法におけるエピタキシャル成長工程の一例を示すフロー図である。It is a flowchart which shows an example of the epitaxial growth process in the manufacturing method of the silicon epitaxial wafer of this invention. 実施例、比較例において、成長速度とドーパント濃度分布の相関関係を調べた結果を示すグラフである。It is a graph which shows the result of having investigated the correlation of a growth rate and dopant concentration distribution in an Example and a comparative example.

従来、ボロンをドープした低抵抗基板上へのエピタキシャル成長の際、オートドープによる抵抗分布が不均一になるという問題があった。これに対して、従来の方法では、オートドープ抑制効果が不十分であったり、オートドープ抑制用の穴あきサセプタによってウェーハの裏面のナノトポの悪化等が生じていた。   Conventionally, during epitaxial growth on a boron-doped low-resistance substrate, there has been a problem that the resistance distribution by auto-doping becomes non-uniform. On the other hand, in the conventional method, the autodoping suppression effect is insufficient, or the nanotopo on the back surface of the wafer is deteriorated by the perforated susceptor for autodoping suppression.

これに対して本発明者が鋭意検討した結果、通常は成長速度3.6μm/min程度以下で行われていたエピタキシャル成長の成長速度を、高速化することでオートドープ量を低減できることを見出した。そして、ボロンをドープすることにより抵抗率が0.5〜20.0mΩ・cmの低抵抗基板上に、抵抗率0.5〜2000Ω・cmのエピタキシャル層を成長させる場合に、成長速度を5μm/分以上15μm/分以下とすることでオートドープを十分に抑制でき、抵抗分布が均一なシリコンエピタキシャルウェーハを安定して製造できることを見出して本発明を完成させた。   On the other hand, as a result of intensive studies by the present inventors, it has been found that the amount of autodoping can be reduced by increasing the growth rate of epitaxial growth, which is normally performed at a growth rate of about 3.6 μm / min or less. When an epitaxial layer having a resistivity of 0.5 to 2000 Ω · cm is grown on a low resistance substrate having a resistivity of 0.5 to 20.0 mΩ · cm by doping boron, the growth rate is set to 5 μm / cm 2. The present invention has been completed by finding that a silicon epitaxial wafer having a uniform resistance distribution can be stably produced by controlling the autodoping sufficiently by setting the speed to 15 μm / min or more.

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明では、まず、エピタキシャル成長用の基板として、抵抗率が0.5mΩ・cm以上20.0mΩ・cm以下で、ボロンが高濃度にドープされているP型シリコン単結晶基板を準備する。
Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.
In the present invention, first, as a substrate for epitaxial growth, a P-type silicon single crystal substrate having a resistivity of 0.5 mΩ · cm to 20.0 mΩ · cm and highly doped with boron is prepared.

ボロンがドープされて、抵抗率が0.5mΩ・cm以上20.0mΩ・cm以下の低抵抗基板は、MOSFET等のパワ−デバイス向けのエピタキシャルウェーハを製造した場合に、スイッチング動作の抵抗成分を低減することができる。しかし、上記抵抗率の基板は、高濃度にボロンがドープされているためエピタキシャル成長中に特にオートドープが生じやすく、成長させるエピタキシャル層の抵抗分布が悪化しやすい。このような低抵抗基板でも、本発明の製造方法により効果的にオートドープを抑制できる。   Low resistance substrate doped with boron and having a resistivity of 0.5mΩ · cm or more and 20.0mΩ · cm or less reduces the resistance component of switching operation when manufacturing epitaxial wafers for power devices such as MOSFETs. can do. However, since the substrate having the above-described resistivity is doped with boron at a high concentration, autodoping is particularly likely to occur during epitaxial growth, and the resistance distribution of the epitaxial layer to be grown tends to deteriorate. Even in such a low resistance substrate, autodoping can be effectively suppressed by the production method of the present invention.

準備するシリコン単結晶基板としては、例えばCZ(チョクラルスキー)法やFZ(フローティングゾーン)法により育成したシリコン単結晶インゴットをスライスして、ラッピング、研削、研磨、エッチング等を施して作製した基板とすることができる。CZ法の場合には、シリコン単結晶インゴットを、ボロンを添加した原料融液から育成することで、ボロンがドープされた上記抵抗率の基板を作製できる。また、FZ法の場合には、ジボラン等を含むガスを用いてガスドープ等によりボロンをドープすることができる。
また、基板を作製した後に、例えば、イオン注入等でボロンをドープして上記抵抗率にすることもできる。
As a silicon single crystal substrate to be prepared, for example, a substrate produced by slicing a silicon single crystal ingot grown by CZ (Czochralski) method or FZ (floating zone) method and lapping, grinding, polishing, etching, etc. It can be. In the case of the CZ method, a substrate having the above resistivity doped with boron can be produced by growing a silicon single crystal ingot from a raw material melt to which boron is added. In the case of the FZ method, boron can be doped by gas doping or the like using a gas containing diborane or the like.
Further, after the substrate is manufactured, for example, boron can be doped by ion implantation or the like to obtain the above resistivity.

次に、上記したシリコン単結晶基板上に、抵抗率が0.5Ω・cm以上2000Ω・cm以下であるエピタキシャル層を成長速度5μm/分以上15μm/分以下で成長させる。
このように成長速度を5μm/分以上、特には6μm/分以上とすれば、上記した低抵抗のボロンドープ基板に、0.5Ω・cm以上2000Ω・cm以下、特には1Ω・cm以上500Ω・cm以下の抵抗率のエピタキシャル層を形成しても、抵抗分布を十分に均一にすることができる。また、成長速度15μm/分以下であれば、エピタキシャル成長を阻害するHClガスが、シリコン原料ガスと水素ガスの反応により発生することを抑制でき、安定したエピタキシャル成長ができる。
Next, an epitaxial layer having a resistivity of 0.5 Ω · cm to 2000 Ω · cm is grown on the above-described silicon single crystal substrate at a growth rate of 5 μm / min to 15 μm / min.
Thus, if the growth rate is 5 μm / min or more, particularly 6 μm / min or more, the above-described low-resistance boron-doped substrate has a resistance of 0.5 Ω · cm to 2000 Ω · cm, particularly 1 Ω · cm to 500 Ω · cm. Even if an epitaxial layer having the following resistivity is formed, the resistance distribution can be made sufficiently uniform. Further, if the growth rate is 15 μm / min or less, it is possible to suppress generation of HCl gas that inhibits epitaxial growth due to the reaction between the silicon source gas and hydrogen gas, and stable epitaxial growth can be achieved.

また、このような成長速度は、予め成長速度とオートドープ量との相関関係を求めて、当該相関関係を基に、上記範囲の中で最適な成長速度を設定することが好ましい。   In addition, it is preferable to obtain an optimum growth rate within the above range based on the correlation between the growth rate and the autodoping amount obtained in advance.

このエピタキシャル成長としては、例えば図1のフロー図に示すように、先ず、気相成長装置の反応容器内に備えられたサセプタに搬送装置を用いてシリコン単結晶基板を載置する((a)仕込み工程)。
この際用いる気相成長装置のサセプタは、特に限定されないが、アウトガス排出用の穴を設けていないサセプタを用いれば、ウェーハの裏面のナノトポ等の悪化を防止できる。本発明では、このような穴を設けなくとも成長速度の高速化によりオートドープを十分に低減できる。その他、気相成長装置は特に限定されず、枚葉式又はバッチ式の装置を用いることができる。
As this epitaxial growth, for example, as shown in the flow chart of FIG. 1, first, a silicon single crystal substrate is placed on a susceptor provided in a reaction vessel of a vapor phase growth apparatus using a transfer device ((a) preparation Process).
The susceptor of the vapor phase growth apparatus used at this time is not particularly limited. However, if a susceptor not provided with an outgas discharge hole is used, it is possible to prevent deterioration of nanotopo on the back surface of the wafer. In the present invention, autodoping can be sufficiently reduced by increasing the growth rate without providing such holes. In addition, a vapor phase growth apparatus is not specifically limited, A single wafer type or a batch type apparatus can be used.

次いで、反応容器内に水素ガスを流した状態で、反応容器内の温度をエピタキシャル層を気相成長するための成膜温度まで昇温する((b)昇温工程)。この成膜温度は、基板表面の自然酸化膜を水素で除去できる1000℃以上に設定する。   Next, with the hydrogen gas flowing in the reaction vessel, the temperature in the reaction vessel is raised to a film formation temperature for vapor phase growth of the epitaxial layer ((b) temperature raising step). The film forming temperature is set to 1000 ° C. or higher at which the natural oxide film on the substrate surface can be removed with hydrogen.

次いで、反応容器内を成膜温度に保持したままで、水素ガスとともに、トリクロロシラン(SiHCl)等のシリコン原料ガス、及び、ジボラン(B)、ホスフィン(PH)、アルシン(AsH)等のドーパントガスをそれぞれ所定流量で供給し、所定膜厚となるまでエピタキシャル層を成長させる((c)成膜工程)。
本発明の5〜15μm/分といった高速成長を行う場合、成膜温度によって異なるが、シリコン原料ガスを、通常の成長速度で行う場合に比べて概ね1.5倍〜4.0倍に増加させる。例えば、成長速度を高速にしつつ、所望の抵抗率のエピタキシャル層を成長させる場合には、上記のようにシリコン原料ガスの流量を変化させるため、ドーパントガスの流量も、通常の成長速度の場合の流量から変化(増加)させる。
Next, while maintaining the inside of the reaction vessel at the film formation temperature, silicon source gas such as trichlorosilane (SiHCl 3 ), diborane (B 2 H 6 ), phosphine (PH 3 ), arsine (AsH) together with hydrogen gas. 3 ) A dopant gas such as 1 ) is supplied at a predetermined flow rate, and an epitaxial layer is grown until a predetermined film thickness is obtained ((c) film forming step).
When performing high-speed growth of 5 to 15 μm / min according to the present invention, although depending on the film formation temperature, the silicon source gas is increased approximately 1.5 to 4.0 times compared to the case of performing at a normal growth rate. . For example, when growing an epitaxial layer having a desired resistivity while increasing the growth rate, the flow rate of the silicon source gas is changed as described above. Change (increase) from flow rate.

次いで、反応容器内の温度を下降させて、取出温度までエピタキシャルウェーハを冷却する((d)冷却工程)。この冷却工程では、800℃から400℃程度の間で、水素雰囲気から窒素雰囲気へと切換えられる。そして、窒素雰囲気のままで取出温度に至ったら、気相成長装置からエピタキシャルウェーハを取り出す((e)取り出し工程)。   Next, the temperature in the reaction vessel is lowered to cool the epitaxial wafer to the extraction temperature ((d) cooling step). In this cooling step, the hydrogen atmosphere is switched to the nitrogen atmosphere between about 800 ° C. and 400 ° C. Then, when the extraction temperature is reached in the nitrogen atmosphere, the epitaxial wafer is taken out from the vapor phase growth apparatus ((e) taking-out step).

次いで、取り出したエピタキシャルウェーハに対し、適宜RCA洗浄等の洗浄を行うことができる((f)洗浄工程)。この洗浄工程における洗浄法は、典型的なRCA洗浄の他、薬液の濃度や種類を通常行われる範囲で変更したものを用いることもできる。   Next, the extracted epitaxial wafer can be appropriately cleaned such as RCA cleaning ((f) cleaning step). As a cleaning method in this cleaning step, in addition to a typical RCA cleaning, a method in which the concentration and type of a chemical solution are changed within a normal range can be used.

そして、パーティクルカウンタにより、エピタキシャルウェーハ表面のパーティクルを計測し((g)パーティクルカウンタ計測)、製品となるエピタキシャルウェーハを選別する((h)選別)。   Then, particles on the surface of the epitaxial wafer are measured by a particle counter ((g) particle counter measurement), and an epitaxial wafer to be a product is selected ((h) selection).

以上のような本発明の製造方法であれば、抵抗率が面内均一な高品質のシリコンエピタキシャルウェーハを生産性良く製造することができる。   With the manufacturing method of the present invention as described above, a high-quality silicon epitaxial wafer having a uniform resistivity within the surface can be manufactured with high productivity.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例、比較例)
抵抗率2.0mΩ・cmのボロンドープシリコン基板上に、抵抗率13.0Ω・cmのエピタキシャル層を、1μm/分から9μm/分の成長速度でそれぞれ成膜し、エピタキシャルウェーハを製造した。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Examples and comparative examples)
An epitaxial layer having a resistivity of 13.0 Ω · cm was formed on a boron-doped silicon substrate having a resistivity of 2.0 mΩ · cm at a growth rate of 1 μm / min to 9 μm / min to manufacture an epitaxial wafer.

製造したエピタキシャルウェーハにおいて、エピタキシャル層の中心部とエッジ部のドーパント濃度を測定した結果を図2に示す。
図2に示すように、上記抵抗条件のエピタキシャルウェーハは、通常の成長速度(1〜3μm/分程度)でエピタキシャル成長させると、エッジ部でエピタキシャル層のドーパント濃度が大きくなって、抵抗率が下がりやすい。このようなエピタキシャルウェーハを使用してデバイスを作製するとウェーハ中心部とエッジ部でデバイスの特性が変動し、エッジ部で特性不良を引き起こす。しかし、図2から明らかなように、2μm/分以上の成長速度でエッジ部のドーパント濃度が下がり始め、5μm/分で大幅に下がり、6μm/分以上で、中心部の値とほとんど変わらなくなっているのが分かった。従って、デバイス特性に影響を与えないためには5μm/分以上の成長速度が必要と言える。さらに、6μm/分以上の成長速度であれば、中心部とエッジ部とでドーパント濃度が同程度になっており、より好ましいことが分かる。
FIG. 2 shows the result of measuring the dopant concentration in the center portion and the edge portion of the epitaxial layer in the manufactured epitaxial wafer.
As shown in FIG. 2, when an epitaxial wafer having the above resistance condition is epitaxially grown at a normal growth rate (about 1 to 3 μm / min), the dopant concentration of the epitaxial layer becomes large at the edge portion, and the resistivity tends to decrease. . When a device is manufactured using such an epitaxial wafer, the characteristics of the device fluctuate between the central portion and the edge portion of the wafer, causing a characteristic defect at the edge portion. However, as is apparent from FIG. 2, the dopant concentration at the edge portion begins to decrease at a growth rate of 2 μm / min or more, decreases significantly at 5 μm / min, and is almost the same as the value at the center at 6 μm / min or more. I found out. Therefore, it can be said that a growth rate of 5 μm / min or more is necessary in order not to affect the device characteristics. Furthermore, it can be seen that if the growth rate is 6 μm / min or more, the dopant concentration is approximately the same at the center portion and the edge portion, which is more preferable.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Claims (2)

シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させて、エピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、抵抗率が0.5mΩ・cm以上20.0mΩ・cm以下で、ボロンがドープされている前記シリコン単結晶基板上に、成長速度を5μm/分以上15μm/分以下として、抵抗率が0.5Ω・cm以上2000Ω・cm以下である前記エピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。   In a method of manufacturing a silicon epitaxial wafer by epitaxially growing a silicon single crystal on a silicon single crystal substrate and laminating an epitaxial layer, the resistivity is 0.5 mΩ · cm or more and 20.0 mΩ · cm or less, and boron is doped. A silicon epitaxial wafer characterized by growing the epitaxial layer having a resistivity of 0.5 Ω · cm to 2000 Ω · cm on the silicon single crystal substrate at a growth rate of 5 μm / min to 15 μm / min. Manufacturing method. 前記エピタキシャル層の抵抗率を、1Ω・cm以上500Ω・cm以下とすることを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。   2. The method for producing a silicon epitaxial wafer according to claim 1, wherein the resistivity of the epitaxial layer is 1 Ω · cm or more and 500 Ω · cm or less.
JP2011180715A 2011-08-22 2011-08-22 Silicon epitaxial wafer manufacturing method Withdrawn JP2013045805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011180715A JP2013045805A (en) 2011-08-22 2011-08-22 Silicon epitaxial wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011180715A JP2013045805A (en) 2011-08-22 2011-08-22 Silicon epitaxial wafer manufacturing method

Publications (1)

Publication Number Publication Date
JP2013045805A true JP2013045805A (en) 2013-03-04

Family

ID=48009503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011180715A Withdrawn JP2013045805A (en) 2011-08-22 2011-08-22 Silicon epitaxial wafer manufacturing method

Country Status (1)

Country Link
JP (1) JP2013045805A (en)

Similar Documents

Publication Publication Date Title
JP4880052B2 (en) Epitaxial silicon carbide single crystal substrate and manufacturing method thereof
JP4719314B2 (en) Epitaxial silicon carbide single crystal substrate and manufacturing method thereof
JP4842094B2 (en) Epitaxial silicon carbide single crystal substrate manufacturing method
KR101971597B1 (en) Wafer and method of fabrication thin film
JPWO2017018533A1 (en) Epitaxial silicon carbide single crystal wafer manufacturing method
JP6304699B2 (en) Method for manufacturing epitaxial silicon carbide wafer
JP5910430B2 (en) Method for manufacturing epitaxial silicon carbide wafer
JP2012142485A (en) Manufacturing method of epitaxial wafer and the epitaxial wafer
JP5786759B2 (en) Method for manufacturing epitaxial silicon carbide wafer
JP2013121898A (en) Method of producing epitaxial silicon carbide wafer
JP5589867B2 (en) Manufacturing method of silicon epitaxial wafer
JP5463693B2 (en) Manufacturing method of silicon epitaxial wafer
TWI547981B (en) Silicon electrode plate for plasma etching
JP6447960B2 (en) Manufacturing method of silicon epitaxial wafer
JP6432879B2 (en) Epitaxial wafer manufacturing method
WO2011145279A1 (en) Silicon epitaxial wafer and method for producing same
JP2013045805A (en) Silicon epitaxial wafer manufacturing method
JP5830215B2 (en) Epitaxial wafer and method for manufacturing the same
JP5803722B2 (en) Manufacturing method of silicon epitaxial wafer
JP6372709B2 (en) Epitaxial wafer manufacturing method
JP2014013835A (en) Silicon epitaxial wafer manufacturing method
KR101905860B1 (en) Method of fabrication wafer
WO2010098012A1 (en) Silicon epitaxial wafer and method for manufacturing silicon epitaxial wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104