KR101905860B1 - Method of fabrication wafer - Google Patents
Method of fabrication wafer Download PDFInfo
- Publication number
- KR101905860B1 KR101905860B1 KR1020110060906A KR20110060906A KR101905860B1 KR 101905860 B1 KR101905860 B1 KR 101905860B1 KR 1020110060906 A KR1020110060906 A KR 1020110060906A KR 20110060906 A KR20110060906 A KR 20110060906A KR 101905860 B1 KR101905860 B1 KR 101905860B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- wafer
- cooling
- maintaining
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
실시예에 따른 웨이퍼 제조 방법은 성장 온도에서 웨이퍼 표면에 에피층이 성장하는 단계; 및 상기 에피층의 성장 후, 냉각하는 단계를 포함하고, 상기 냉각하는 단계에서는 단계적 냉각이 이루어진다.A method of manufacturing a wafer according to an embodiment includes growing an epitaxial layer on a wafer surface at a growth temperature; And cooling after growth of the epi layer, wherein step cooling is performed in the cooling step.
Description
본 기재는 웨이퍼 제조 방법에 관한 것이다.The present disclosure relates to a wafer manufacturing method.
반도체 소자를 지지하는 반도체 소자에 있어서, 기판 위에 성장되는 반도체층의 결정 결함을 줄이고 반도체층의 결정성을 향상시키는 것이 반도체 소자의 효율 및 특성 향상을 위한 가장 큰 연구 과제이다. In the semiconductor device supporting a semiconductor device, it is the biggest research task to improve the efficiency and characteristics of the semiconductor device to reduce crystal defects of the semiconductor layer grown on the substrate and improve the crystallinity of the semiconductor layer.
에피택셜 웨이퍼(epitaxial wafer) 제조시 형성되는 결함(이하, 에피 결함)들은 그 종류가 다양하다. 격자의 기저면으로부터 생성된 결함, 격자의 틀어짐으로 인한 결함 및 상기 웨이퍼 표면에서 생성된 결함들이 존재할 수 있다. 상기 결함들은 상기 웨이퍼가 적용된 반도체 소자에 악영향을 미칠 수 있다. 또한, 이러한 웨이퍼를 이용한 소자를 제작함에 있어서 금속 전극 증착 및 패턴의 불균일화에 의한 누설 전류를 크게 할 수 있다.Defects (hereinafter referred to as " epitaxial defects ") formed in the production of epitaxial wafers vary in their kinds. Defects resulting from the basal plane of the grating, defects due to grating distortion, and defects created on the wafer surface. These defects can adversely affect the semiconductor device to which the wafer is applied. Further, in fabricating the device using such a wafer, it is possible to increase leakage current due to deposition of the metal electrode and nonuniformity of the pattern.
결정 성장 과정에서 전위 결함을 줄이기 위하여 버퍼층을 형성하는데, 이 버퍼층을 위해 마스크 형성, 식각 등을 이용하여 패턴을 기판 표면에 형성시키는 단계 또는 재성장 공정 단계 등이 더 필요하다. A buffer layer is formed in order to reduce dislocation defects in the crystal growth process. For this buffer layer, a step of forming a pattern on the surface of the substrate using mask formation, etching, or the like, or a re-growth process step is further required.
따라서 이러한 추가적인 공정으로 인해 공정이 복잡하고 비용이 상승하며 기판 표면의 품질이 악화되는 등의 문제점이 있다.Therefore, the process is complicated, the cost is increased, and the quality of the surface of the substrate is deteriorated.
실시예는 고품질의 웨이퍼를 제공한다.The embodiments provide high quality wafers.
실시예에 따른 웨이퍼 제조 방법은 성장 온도에서 웨이퍼 표면에 에피층이 성장하는 단계; 및 상기 에피층의 성장 후, 냉각하는 단계를 포함하고, 상기 냉각하는 단계에서는 단계적 냉각이 이루어진다.A method of manufacturing a wafer according to an embodiment includes growing an epitaxial layer on a wafer surface at a growth temperature; And cooling after growth of the epi layer, wherein step cooling is performed in the cooling step.
실시예에 따른 웨이퍼 제조 방법은, 단계적으로 냉각하는 단계를 포함한다. 상기 단계적 냉각을 통해 상기 에피층이 성장되는 단계에서 발생한 열응력에 의한 변형(strain)을 완화할 수 있다. 따라서, 결함의 생성을 방지하고, 상기 결함을 제어하여 에피층의 성능을 향상시킬 수 있다. 또한, 에피택셜 웨이퍼의 휨과 뒤틀림을 제어하여 고품질의 웨이퍼를 제공할 수 있다.The wafer manufacturing method according to the embodiment includes a stepwise cooling step. The strain due to the thermal stress generated in the step of growing the epi layer through the stepwise cooling can be relaxed. Therefore, generation of defects can be prevented, and the defects can be controlled to improve the performance of the epitaxial layer. In addition, it is possible to provide a high-quality wafer by controlling warping and distortion of the epitaxial wafer.
이어서, 본 실시예에서는 이러한 버퍼층 없이 결함을 제거할 수 있어 공정을 단축시킬 수 있다. 또한, 버퍼층을 형성하기 위한 추가적인 공정 단계를 줄여 공정 비용을 절감할 수 있고, 기판 표면의 품질을 높일 수 있다.In this embodiment, the defect can be removed without using such a buffer layer, and the process can be shortened. In addition, it is possible to reduce the processing steps for reducing the number of additional processing steps for forming the buffer layer, and to improve the quality of the substrate surface.
도 1은 실시예에 따른 웨이퍼 제조 방법의 공정 흐름도이다.
도 2는 실시예에 따른 웨이퍼 제조 방법을 설명하기 위한 그래프이다.1 is a process flow chart of a wafer manufacturing method according to an embodiment.
2 is a graph for explaining a wafer manufacturing method according to an embodiment.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under / under" Quot; includes all that is formed directly or through another layer. The criteria for top / bottom or bottom / bottom of each layer are described with reference to the drawings.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다. The thickness or the size of each layer (film), region, pattern or structure in the drawings may be modified for clarity and convenience of explanation, and thus does not entirely reflect the actual size.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 및 도 2를 참조하여, 실시예에 따른 웨이퍼 제조 방법을 상세하게 설명한다. 도 1은 실시예에 따른 웨이퍼 제조 방법의 공정 흐름도이다. 도 2는 실시예에 따른 웨이퍼 제조 방법을 설명하기 위한 그래프이다.A method of manufacturing a wafer according to an embodiment will be described in detail with reference to FIGS. 1 and 2. FIG. 1 is a process flow chart of a wafer manufacturing method according to an embodiment. 2 is a graph for explaining a wafer manufacturing method according to an embodiment.
도 1 및 도 2를 참조하면, 실시예에 따른 웨이퍼 제조 방법은 에피층(epitaxial layer)이 성장되는 단계(ST100), 및 냉각하는 단계(ST200)를 포함한다. Referring to FIGS. 1 and 2, a wafer manufacturing method according to an embodiment includes a step (ST100) in which an epitaxial layer is grown, and a step (ST200) in which a wafer is cooled.
상기 에피층이 성장되는 단계(ST100)에서는 웨이퍼의 표면에 에피층이 성장될 수 있다. 에피층 형성은 단결정 웨이퍼 표면에 웨이퍼 재질과 동일하거나 또는 다른 재질의 단결정층을 성장시키는 것이다.In the step (ST100) in which the epitaxial layer is grown, an epitaxial layer can be grown on the surface of the wafer. The epitaxial layer formation is to grow a monocrystalline layer of the same or different material from the wafer material on the surface of the monocrystalline wafer.
통상, 에피층은 화학기상증착(Chemical Vapor Depositon, CVD) 공정을 통해 형성될 수 있다. 특히, 화학기상증착 공정의 경우 열 화학기상증착, 플라즈마 강화 화학기상증착, 저압 화학기상증착, 금속 유기물 화학기상증착 및 원자층 증착 등을 포함할 수 있으며, 상기 공정들은 목적하는 막의 특성에 따라 적절하게 선택될 수 있다.Typically, the epi layer may be formed through a chemical vapor deposition (CVD) process. In particular, the chemical vapor deposition process may include thermal chemical vapor deposition, plasma enhanced chemical vapor deposition, low pressure chemical vapor deposition, metalorganic chemical vapor deposition, atomic layer deposition, and the like, . ≪ / RTI >
상기 화학기상증착 공정의 경우, 진공 챔버 내에 위치된 웨이퍼 상에 소스 가스, 캐리어 가스 및 압력 조절 가스 등의 반응 가스를 제공하고, 상기 반응 가스와 상기 웨이퍼 사이의 표면 반응을 이용하여 상기 웨이퍼 상에 에피층을 형성할 수 있다 일례로, 화학기상증착장비에서 수소(H2) 및 아르곤(Ar) 기체를 캐리어로 하여 실란(Silane, SiH4) 또는 DCS(Dichlorosilane, SiH2) 기체와 도펀트 가스(Dopant gas)를 웨이퍼 표면에 증착시켜서 형성할 수 있다.In the case of the chemical vapor deposition process, a reaction gas such as a source gas, a carrier gas, and a pressure control gas is provided on a wafer positioned in a vacuum chamber, and a reaction is performed on the wafer using a surface reaction between the reaction gas and the wafer. (SiH 4 ) or DCS (Dichlorosilane, SiH 2) gas and a dopant gas (Dopant) in a chemical vapor deposition apparatus using hydrogen (H 2 ) and argon (Ar) gas on the surface of the wafer.
상기 에피층이 성장되는 단계(ST100)는 일정한 성장 온도(TG)에서 성장될 수 있다. 일례로, 상기 성장 온도(TG)는 1300 ℃ 내지 1700 ℃ 일 수 있다. The step (ST100) in which the epitaxial layer is grown can be grown at a constant growth temperature (T G ). For example, the growth temperature T G may be in the range of 1300 ° C to 1700 ° C.
종래에는 상기 에피층이 성장된 후, 에피택셜 웨이퍼(epitaxial wafer)를 바로 냉각하였다. Conventionally, after the epitaxial layer is grown, an epitaxial wafer is immediately cooled.
그런데, 상기 냉각 시, 상기 웨이퍼 내에서 냉각되는 속도가 동일하지 않을 수 있다. 즉, 상기 웨이퍼의 중심부가 상기 웨이퍼의 외곽부보다 냉각되는 속도가 느릴 수 있다. 따라서, 상기 웨이퍼의 중심부에서 상대적으로 온도가 천천히 떨어질 수 있다. 이는 상기 웨이퍼 내에서 온도구배를 유발할 수 있다. 이때, 상기 온도구배로 인해 상기 웨이퍼에서 결함이 발생할 수 있다. However, at the time of cooling, the cooling rate in the wafer may not be the same. That is, the center portion of the wafer may be cooled at a lower rate than the outer portion of the wafer. Therefore, the temperature can be slowly dropped relatively at the central portion of the wafer. This can cause a temperature gradient in the wafer. At this time, the temperature gradient may cause a defect in the wafer.
일반적으로 상기 에피층 내에는 웨이퍼에서 기인된 결함들이 많이 생겨난다. 이러한 결함들은 반도체 수율을 저하시키기 때문에 관리 대상으로 항상 제어되어야 한다. Generally, many defects originating from the wafer are generated in the epitaxial layer. These defects must be controlled at all times because they degrade semiconductor yield.
에피택셜 웨이퍼 제조시 형성되는 결함(이하, 에피 결함)들은 그 종류가 다양하다. 격자의 기저면으로부터 생성된 결함, 격자의 틀어짐으로 인한 결함 및 상기 웨이퍼 표면에서 생성된 결함들이 존재할 수 있다. 상기 결함들은 상기 웨이퍼가 적용된 반도체 소자에 악영향을 미칠 수 있다. 또한, 이러한 웨이퍼를 이용한 소자를 제작함에 있어서 금속 전극 증착 및 패턴의 불균일화에 의한 누설 전류를 크게 할 수 있다. Defects (hereinafter referred to as " epitaxial defects ") that are formed during epitaxial wafer fabrication are various. Defects resulting from the basal plane of the grating, defects due to grating distortion, and defects created on the wafer surface. These defects can adversely affect the semiconductor device to which the wafer is applied. Further, in fabricating the device using such a wafer, it is possible to increase leakage current due to deposition of the metal electrode and nonuniformity of the pattern.
가장 관리되어야 하는 에피결함은 스택킹 폴트(stacking fault)와 전위(dislocation)이다. 이러한 에피 결함은 서브 웨이퍼에 형성되어있는 결함이나 파티클이 원인이지만, 에피 성장 공정에서 형성된다. 또한 실리콘 에피층 표면에 큰 사이즈로 형성되기 때문에 파티클 카운터나 육안에 의하여 쉽게 관찰할 수 있다.The epitaxial defects that need to be managed most are stacking faults and dislocations. These epitaxial defects are caused by defects or particles formed on the sub-wafer, but are formed in the epitaxial growth process. In addition, since it is formed in a large size on the surface of the silicon epi layer, it can be easily observed by a particle counter or the naked eye.
특히, 탄화규소를 포함하는 웨이퍼는 기저면 전위 결함(Basal Plane Dislocation, BPD)을 포함한다. 상기 기저면 전위 결함은 웨이퍼 내에 존재하는 온도구배, 열팽창에 의한 미스매치 등에 의해 야기될 수 있다. 또한, 소성변형 및 열응력 등의 원인에 의해서도 형성될 수 있다. 또한, 이러한 기저면 전위 결함(BPD)은 반도체 소자의 신뢰성에 많은 영향을 주기 때문에 이를 감소시키는 것이 중요하다.In particular, wafers containing silicon carbide include basal plane dislocations (BPD). The basal plane dislocation defects can be caused by a temperature gradient existing in the wafer, mismatch due to thermal expansion, and the like. It can also be formed by the causes such as plastic deformation and thermal stress. In addition, since such base surface dislocation defects (BPD) greatly affect the reliability of semiconductor devices, it is important to reduce them.
상기 기저면 전위 결함은 4° off-axis 4H-SiC 웨이퍼 또는 8° off-axis 4H-SiC 웨이퍼에서 많이 나타날 수 있다. 오늘날 상업적인 웨이퍼는 4H-SiC 의 경우 특정 방향으로 4° 또는 8°로 절단되어 있으며, 상기 4° off-axis 4H-SiC 웨이퍼 및 8° off-axis 4H-SiC 웨이퍼는 각각 4°와 8°로 절단한 웨이퍼를 말한다. The basal plane dislocation defects can be present in 4 ° off-axis 4H-SiC wafers or 8 ° off-axis 4H-SiC wafers. Commercial 4H-SiC wafers and 8 ° off-axis 4H-SiC wafers are 4 ° and 8 °, respectively, in the case of 4H-SiC, Refers to a wafer that has been cut.
본 실시예에서는 상기 에피층의 성장 후, 단계적인 냉각을 함으로써, 상기 결함을 억제할 수 있다. 이를 자세히 설명하면 다음과 같다.In this embodiment, after the growth of the epitaxial layer, the defects can be suppressed by cooling stepwise. This is explained in detail as follows.
상기 냉각하는 단계(ST200)에서는, 상기 에피택셜 웨이퍼를 냉각할 수 있다. 상기 냉각하는 단계(ST200)에서는 상기 성장 온도(TG)로부터 단계적 냉각이 이루어질 수 있다.In the cooling step ST200, the epitaxial wafer can be cooled. In the cooling step ST200, stepwise cooling may be performed from the growth temperature T G.
구체적으로, 상기 냉각하는 단계(ST200)는 제1 온도(T1)까지 냉각하는 단계, 상기 제1 온도(T1)에서 유지하는 단계(K1), 상기 제1 온도(T1)보다 낮은 제2 온도(T2)까지 냉각하는 단계, 상기 제2 온도(T2)에서 유지하는 단계(K2), 상기 제2 온도(T2)보다 낮은 제3 온도(T3)까지 냉각하는 단계 및 상기 제3 온도(T3)에서 유지하는 단계(K3)를 포함할 수 있다. Specifically, the step (ST200) in which the cooling is lower than the first temperature (T 1) the step of cooling to the step (K1) for holding at said first temperature (T 1), the first temperature (T 1) the second temperature (T 2) the step of cooling to the second temperature (T 2) the step of cooling to step (K2), the second temperature is lower third temperature greater than (T 2) (T 3) for holding in, and the the may include the step (K3) for holding at the third temperature (T 3).
상기 냉각하는 단계(ST200)는 상기 제3 온도(T3)보다 낮은 제4 온도(T4)까지 냉각하는 단계 및 상기 제4 온도(T4)에서 유지하는 단계(K4)를 더 포함할 수 있다. Wherein the cooling (ST200) is the third temperature (T 3) lower than a fourth temperature (T 4) the step of cooling to and can further include the step (K4) for holding in the fourth temperature (T 4) have.
도면에서는 제4 온도(T4)까지 냉각하는 단계 및 제4 온도(T4)에서 유지하는 단계까지만 도시하였으나, 실시예가 이에 한정되는 것은 아니다. 따라서, 상기 제4 온도(T4)까지 냉각하는 단계 및 상기 제4 온도(T4)에서 유지하는 단계 이후에 상기 단계적 냉각이 계속될 수 있다. Drawing the fourth temperature (T 4), but only up to the city in the step of maintaining the cooling and the fourth temperature (T 4), is not limited to this embodiment. Thus, the fourth temperature (T 4) has a step of cooling and to the cooled step by step after the step of maintaining in the fourth temperature (T 4) can be continued.
상기 단계적 냉각은 0.1 ℃/h 내지 10 ℃/h 의 속도로 이루어질 수 있다.The stepwise cooling may be performed at a rate of 0.1 占 폚 / h to 10 占 폚 / h.
상기 단계적 냉각을 통해 상기 에피층이 성장되는 단계(ST100)에서 발생한 열응력에 의한 변형(strain)을 완화할 수 있다. 따라서, 결함의 생성을 방지하고, 상기 결함을 제어하여 에피층의 성능을 향상시킬 수 있다. 또한, 에피택셜 웨이퍼의 휨과 뒤틀림을 제어하여 고품질의 웨이퍼를 제공할 수 있다. The strain due to the thermal stress generated in the step (ST100) in which the epi layer is grown through the stepwise cooling can be relaxed. Therefore, generation of defects can be prevented, and the defects can be controlled to improve the performance of the epitaxial layer. In addition, it is possible to provide a high-quality wafer by controlling warping and distortion of the epitaxial wafer.
종래에는 기저면 전위 결함(BPD) 등을 억제하기 위해 웨이퍼에 버퍼층을 더 형성하고, 버퍼층 위에 에피층을 형성하였다. 즉, 버퍼층을 통해 웨이퍼와 에피층 사이에 존재하는 격자 상수 불일치 및 열 팽창 계수 차이로 인한 결정 결함 발생을 방지하였다. 그러나 이러한 버퍼층을 형성하기 위해 추가적인 식각 등 패터닝 공정 또는 재성장 공정 단계가 더 필요하기도 하였다.Conventionally, a buffer layer is further formed on the wafer to suppress the underlying surface dislocation defect (BPD) and the like, and an epi layer is formed on the buffer layer. That is, the generation of crystal defects due to the difference in lattice constant and the thermal expansion coefficient existing between the wafer and the epi layer through the buffer layer is prevented. However, additional patterning or re-growth process steps such as additional etching are required to form such a buffer layer.
그러나 본 실시예에서는 이러한 버퍼층 없이 결함을 제거할 수 있어 공정을 단축시킬 수 있다. 또한, 버퍼층을 형성하기 위한 추가적인 공정 단계를 줄여 공정 비용을 절감할 수 있고, 기판 표면의 품질을 높일 수 있다.However, in this embodiment, defects can be removed without using such a buffer layer, and the process can be shortened. In addition, it is possible to reduce the processing steps for reducing the number of additional processing steps for forming the buffer layer, and to improve the quality of the substrate surface.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects and the like described in the foregoing embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the present invention. It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments may be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.
Claims (4)
상기 에피층의 성장 후, 냉각하는 단계를 포함하고,
상기 웨이퍼는 결정다형이 4H인 탄화규소(4H-SiC)를 포함하고,
상기 에피층은 상기 웨이퍼와 동일한 물질을 포함하고,
상기 웨이퍼 표면에 에피층이 성장하는 단계는,
상기 에피층의 성장 온도까지 가열하는 단계; 및
상기 성장 온도를 유지하는 단계를 포함하고,
상기 에피층의 성장 온도는 1300℃ 내지 1700℃이고,
상기 성장 온도를 유지하는 단계는, 실란(SiH4) 또는 DCS(Dichlorosilane) 기체와, 도펀트 가스를 상기 웨이퍼 표면에 증착하는 단계이고,
상기 냉각하는 단계에서는 0.1 ℃/h 내지 10 ℃/h 의 속도로 이루어지는 단계적 냉각이 이루어지며,
상기 냉각하는 단계는,
상기 성장 온도보다 낮은 제1 온도까지 냉각하는 단계;
상기 제1 온도에서 유지하는 단계;
상기 제1 온도보다 낮은 제2 온도까지 냉각하는 단계;
상기 제2 온도에서 유지하는 단계;
상기 제2 온도보다 낮은 제3 온도까지 냉각하는 단계; 및
상기 제3 온도에서 유지하는 단계를 포함하고,
상기 제1 온도에서 유지하는 단계, 상기 제2 온도에서 유지하는 단계 및 상기 제3 온도에서 유지하는 단계 각각의 진행 시간은, 상기 에피층이 성장하는 단계의 진행 시간보다 짧은 웨이퍼 제조 방법.Growing an epitaxial layer on a wafer surface; And
Cooling the epitaxial layer after growth,
Wherein the wafer comprises silicon carbide (4H-SiC) having a crystal polymorphism of 4H,
Wherein the epitaxial layer comprises the same material as the wafer,
Wherein growing an epitaxial layer on the wafer surface comprises:
Heating the epilayer to a growth temperature; And
Maintaining said growth temperature,
The growth temperature of the epi-layer is 1300 캜 to 1700 캜,
The step of maintaining the growth temperature is a step of depositing a silane (SiH 4 ) or DCS (Dichlorosilane) gas and a dopant gas on the surface of the wafer,
In the cooling step, stepwise cooling is performed at a rate of 0.1 ° C / h to 10 ° C / h,
Wherein the cooling step comprises:
Cooling to a first temperature below the growth temperature;
Maintaining said temperature at said first temperature;
Cooling to a second temperature lower than the first temperature;
Maintaining at the second temperature;
Cooling to a third temperature lower than the second temperature; And
And maintaining at said third temperature,
Wherein the step of maintaining at the first temperature, the step of maintaining at the second temperature, and the step of maintaining at the third temperature are shorter than the progressing time of the step of growing the epi layer.
상기 냉각하는 단계는 상기 제3 온도보다 낮은 제4 온도까지 냉각하는 단계 및 상기 제4 온도에서 유지하는 단계를 더 포함하고,
상기 제4 온도에서 유지하는 단계의 진행 시간은, 상기 에피층이 성장하는 단계의 진행 시간보다 짧은 웨이퍼 제조 방법.The method according to claim 1,
Wherein said cooling further comprises cooling to a fourth temperature below said third temperature and maintaining at said fourth temperature,
Wherein the progressing time of the step of holding at the fourth temperature is shorter than the progressing time of the step of growing the epi layer.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110060906A KR101905860B1 (en) | 2011-06-22 | 2011-06-22 | Method of fabrication wafer |
| PCT/KR2012/004963 WO2012177086A2 (en) | 2011-06-22 | 2012-06-22 | Method of fabricating wafer |
| US14/128,855 US9745667B2 (en) | 2011-06-22 | 2012-06-22 | Method of fabricating wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110060906A KR101905860B1 (en) | 2011-06-22 | 2011-06-22 | Method of fabrication wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130000296A KR20130000296A (en) | 2013-01-02 |
| KR101905860B1 true KR101905860B1 (en) | 2018-11-28 |
Family
ID=47833914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110060906A KR101905860B1 (en) | 2011-06-22 | 2011-06-22 | Method of fabrication wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101905860B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307241B1 (en) | 1995-06-07 | 2001-10-23 | The Regents Of The Unversity Of California | Integrable ferromagnets for high density storage |
| US20040043602A1 (en) | 1996-12-24 | 2004-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2008103650A (en) | 2006-09-21 | 2008-05-01 | Nippon Steel Corp | SiC MONOCRYSTALLINE SUBSTRATE MANUFACTURING METHOD, AND THE SiC MONOCRYSTALLINE SUBSTRATE |
| KR100829927B1 (en) | 2007-02-08 | 2008-05-16 | 주식회사 비아트론 | Module for loading semiconductor device and system for heat treatment of semiconductor device using the same |
| US20100148415A1 (en) * | 2002-09-27 | 2010-06-17 | Hitachi Kokusai Electric Inc. | Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate |
| US20110039400A1 (en) | 2008-06-26 | 2011-02-17 | Nanyang Technological University | METHOD FOR FABRICATING GaNAsSb SEMICONDUCTOR |
-
2011
- 2011-06-22 KR KR1020110060906A patent/KR101905860B1/en active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307241B1 (en) | 1995-06-07 | 2001-10-23 | The Regents Of The Unversity Of California | Integrable ferromagnets for high density storage |
| US20040043602A1 (en) | 1996-12-24 | 2004-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US20100148415A1 (en) * | 2002-09-27 | 2010-06-17 | Hitachi Kokusai Electric Inc. | Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate |
| JP2008103650A (en) | 2006-09-21 | 2008-05-01 | Nippon Steel Corp | SiC MONOCRYSTALLINE SUBSTRATE MANUFACTURING METHOD, AND THE SiC MONOCRYSTALLINE SUBSTRATE |
| KR100829927B1 (en) | 2007-02-08 | 2008-05-16 | 주식회사 비아트론 | Module for loading semiconductor device and system for heat treatment of semiconductor device using the same |
| US20110039400A1 (en) | 2008-06-26 | 2011-02-17 | Nanyang Technological University | METHOD FOR FABRICATING GaNAsSb SEMICONDUCTOR |
| US8202788B2 (en) | 2008-06-26 | 2012-06-19 | Nanyang Technological University | Method for fabricating GaNAsSb semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130000296A (en) | 2013-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101971597B1 (en) | Wafer and method of fabrication thin film | |
| JP4964672B2 (en) | Low resistivity silicon carbide single crystal substrate | |
| KR101430217B1 (en) | Epitaxial silicon carbide single-crystal substrate and method for producing the same | |
| KR20150124025A (en) | Method of growing nitride single crystal and method of manufacturing nitride semiconductor device | |
| JP2014154666A (en) | Silicon carbide semiconductor substrate manufacturing method and silicon carbide semiconductor device manufacturing method | |
| JP4408247B2 (en) | Seed crystal for growing silicon carbide single crystal and method for producing silicon carbide single crystal using the same | |
| JP2007223821A (en) | Seed crystal for growing silicon carbide single crystal, silicon carbide single crystal ingot, and production methods therefor | |
| US8802546B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| KR20140137795A (en) | Epitaxial wafer | |
| KR101905860B1 (en) | Method of fabrication wafer | |
| JP5370025B2 (en) | Silicon carbide single crystal ingot | |
| JP2012156303A (en) | Manufacturing method for silicon epitaxial wafer | |
| KR20130000303A (en) | Method of fabrication wafer | |
| US9745667B2 (en) | Method of fabricating wafer | |
| JP2004363510A (en) | Manufacturing method of semiconductor substrate | |
| KR20140070013A (en) | Epitaxial wafer and method for fabricating the same | |
| JP2014216474A (en) | Nitride semiconductor substrate | |
| KR20130000297A (en) | Method of fabrication wafer | |
| KR20130000300A (en) | Method of fabrication wafer | |
| KR20130000302A (en) | Method of fabrication wafer | |
| US20140284628A1 (en) | Wafer and method of fabricating the same | |
| KR102165615B1 (en) | Epitaxial wafer | |
| KR20170095025A (en) | Silicon carbide epi wafer and semiconductor device comprising the same | |
| KR20150025648A (en) | Epitaxial wafer | |
| KR102128495B1 (en) | Epitaxial wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |