KR20170095025A - Silicon carbide epi wafer and semiconductor device comprising the same - Google Patents

Silicon carbide epi wafer and semiconductor device comprising the same Download PDF

Info

Publication number
KR20170095025A
KR20170095025A KR1020160016496A KR20160016496A KR20170095025A KR 20170095025 A KR20170095025 A KR 20170095025A KR 1020160016496 A KR1020160016496 A KR 1020160016496A KR 20160016496 A KR20160016496 A KR 20160016496A KR 20170095025 A KR20170095025 A KR 20170095025A
Authority
KR
South Korea
Prior art keywords
silicon carbide
base substrate
buffer layer
carbide epitaxial
layer
Prior art date
Application number
KR1020160016496A
Other languages
Korean (ko)
Other versions
KR102534857B1 (en
Inventor
조영득
김무성
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160016496A priority Critical patent/KR102534857B1/en
Publication of KR20170095025A publication Critical patent/KR20170095025A/en
Application granted granted Critical
Publication of KR102534857B1 publication Critical patent/KR102534857B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

The present invention discloses a silicon carbide epitaxial wafer and a semiconductor device comprising the same. The silicon carbide epitaxial wafer according to an embodiment of the present invention includes: base substrate; and a silicon carbide epitaxial layer disposed on the base substrate. The base substrate and the silicon carbide epitaxial layer are bent in one direction, and the bowing value of the base substrate and the silicon carbide epitaxial layer is less than or equal to 50m. Silicon carbide epitaxial wafers can have improved quality and reliability.

Description

탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자{SILICON CARBIDE EPI WAFER AND SEMICONDUCTOR DEVICE COMPRISING THE SAME}Technical Field [0001] The present invention relates to a silicon carbide epitaxial wafer and a semiconductor device including the silicon carbide epitaxial wafer.

실시예는 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자에 관한 것이다.An embodiment relates to a silicon carbide epitaxial wafer and a semiconductor device including the silicon carbide epitaxial wafer.

일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다. In general, chemical vapor deposition (CVD) is widely used as a technique for forming various thin films on a substrate or a wafer. The chemical vapor deposition method is a deposition technique involving a chemical reaction, which uses a chemical reaction of a source material to form a semiconductor thin film, an insulating film, and the like on the wafer surface.

이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 매우 중요한 기술로 주목 받고 있다. 현재 웨이퍼 상에 실리콘 막, 산화물 막, 실리콘 질화물 막 또는 실리콘 산질화물 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.Such a chemical vapor deposition method and a vapor deposition apparatus have recently attracted attention as a very important technology among thin film forming techniques due to miniaturization of semiconductor devices and development of high efficiency and high output LED. And is currently being used for depositing various thin films such as a silicon film, an oxide film, a silicon nitride film or a silicon oxynitride film, a tungsten film, and the like on a wafer.

예를 들어, 탄화규소 에피 웨이퍼를 제조하기 위해, 베이스 기판이 배치되는 서셉터 내에 탄소원 및 규소원을 포함하는 소스를 투입하여, 베이스 기판 상에 탄화규소층을 증착할 수 있다.For example, in order to manufacture a silicon carbide epitaxial wafer, a source containing a carbon source and a silicon source may be introduced into a susceptor in which a base substrate is disposed, and a silicon carbide layer may be deposited on the base substrate.

이때, 공정 중 투입되는 불순물 등에 의해, 베이스 기판과 에피층의 격자 상수 차이가 증가할 수 있고, 이에 따라, 탄화규소 에피 웨이퍼에 휨 현상이 발생할 수 있다.At this time, the difference in lattice constant between the base substrate and the epitaxial layer may increase due to impurities introduced during the process, which may cause warping of the silicon carbide epitaxial wafer.

따라서, 상기 탄화규소 에피 웨이퍼의 휨 현상을 감소시키는 탄화규소 에피 웨이퍼 제조가 요구된다.Therefore, there is a demand for manufacturing silicon carbide epitaxial wafers which reduce the warping of the silicon carbide epitaxial wafers.

실시예는 향상된 품질 및 신뢰성을 가지는 탄화규소 에피 웨이퍼를 제공하고자 한다.The embodiments are directed to providing silicon carbide epitaxial wafers with improved quality and reliability.

실시예에 따른 탄화규소 에피 웨이퍼는, 베이스 기판; 상기 베이스 기판 상에 배치되는 탄화규소 에피층을 포함하고, 상기 베이스 기판과 상기 탄화규소 에피층은 적어도 일 방향으로 휘어지고, 상기 베이스 기판과 상기 탄화규소 에피층의 휨(bowing) 값은 50㎛ 이하이다.A silicon carbide epitaxial wafer according to an embodiment includes: a base substrate; Wherein the base substrate and the silicon carbide epitaxial layer are warped in at least one direction and the bowing value of the base substrate and the silicon carbide epitaxial layer is 50 占 퐉 Or less.

실시예들에 따른 탄화규소 에피 웨이퍼 제조 방법에 의하면, 상기 베이스 기판 및 상기 에피층을 포함하는 탄화규소 에피 웨이퍼의 휨 현상을 감소시킬 수 있다. 자세하게, 상기 베이스 기판의 에피 성장면과 반대되는 면 상에 버퍼층을 먼저 배치하고, 상기 에피 성장면 상에 에피층을 배치함으로써, 에피층 성장 공정 중 불순물 등에 의해 격장 상수 등이 변화되어도, 버퍼층이 베이스 기판을 지지할 수 있으므로, 탄화규소 에피 웨이퍼 전체적인 휨 현상을 감소시킬 수 있다.According to the method for manufacturing silicon carbide epitaxial wafers according to the embodiments, it is possible to reduce the warping of the silicon carbide epitaxial wafer including the base substrate and the epi layer. In detail, even if the buffer layer is disposed on the surface opposite to the epitaxial growth surface of the base substrate and the epitaxial layer is disposed on the epitaxial growth surface, even if the storage constant or the like is changed due to impurities or the like during the epitaxial growth process, Since the base substrate can be supported, the overall warping of the silicon carbide epitaxial wafer can be reduced.

따라서, 실시예에 따른 탄화규소 에피 웨이퍼 제조 방법에 의해 제조되는 탄화규소 에피 웨이퍼는 향상된 품질 및 신뢰성을 가질 수 있다.Therefore, the silicon carbide epitaxial wafer produced by the silicon carbide epitaxial wafer manufacturing method according to the embodiment can have improved quality and reliability.

도 1은 실시예에 따른 탄화규소 에피 웨이퍼의 단면을 도시한 도면이다.
도 2 및 도 3은 실시예에 따른 탄화규소 에피 웨이퍼의 휘는 방향을 설명하기 위한 도면들이다.
도 4 내지 도 7은 실시예에 따른 탄화규소 에피 웨이퍼의 제조 공정을 설명하기 위한 도면들이다.
도 8 내지 도 11은 다른 실시예에 따른 탄화규소 에피 웨이퍼의 제조 공정을 설명하기 위한 도면들이다.
도 12 및 도 13은 실시예에 따른 탄화규소 에피 웨이퍼를 포함하는 반도체 소자의 단면을 도시한 도면들이다.1 is a cross-sectional view of a silicon carbide epitaxial wafer according to an embodiment.
FIGS. 2 and 3 are views for explaining the warping direction of the silicon carbide epitaxial wafer according to the embodiment.
FIGS. 4 to 7 are views for explaining the manufacturing process of the silicon carbide epitaxial wafer according to the embodiment.
8 to 11 are views for explaining a manufacturing process of a silicon carbide epitaxial wafer according to another embodiment.
12 and 13 are cross-sectional views of a semiconductor device including a silicon carbide epitaxial wafer according to an embodiment.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under / under" Quot; includes all that is formed directly or through another layer. The criteria for top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다. The thickness or the size of each layer (film), region, pattern or structure in the drawings may be modified for clarity and convenience of explanation, and thus does not entirely reflect the actual size.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1을 참조하면, 실시예에 따른 탄화규소 에피 웨이퍼는, 베이스 기판(100) 및 에피층(200)을 포함할 수 있다.Referring to FIG. 1, a silicon carbide epitaxial wafer according to an embodiment may include a base substrate 100 and an epi layer 200.

상기 베이스 기판(100)은 탄화규소(SiC)를 포함할 수 있다. 이러한 탄화규소는, 밴드갭이 크고 열전도율은 실리콘에 비하여 큰 한편, 캐리어의 이동도는 실리콘과 같은 정도로 크고, 전자의 포화 드리프트(drift) 속도 및 내압도 크다. 이 때문에, 고효율화, 고내압화 및 대용량화가 요구되는 반도체 소자에의 적용이 기대되는 물질이다.The base substrate 100 may include silicon carbide (SiC). Such silicon carbide has a large bandgap and a large thermal conductivity as compared with silicon, while the carrier mobility is as large as silicon, and the saturation drift rate and breakdown voltage of electrons are large. For this reason, it is a material expected to be applied to semiconductor devices requiring high efficiency, high-voltage conversion, and large capacity.

상기 에피층(200)은 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 에피층(200)은 호모 에피 성장에 의해 상기 베이스 기판(100) 상에 배치될 수 있다. 자세하게, 상기 에피층(200)은 상기 베이스 기판(100)과 동일 또는 유사한 격자 상수를 가지는 물질을 포함할 수 있다. 예를 들어, 상기 에피층(200)은 상기 베이스 기판(100)과 동일 또는 유사한 물질을 포함할 수 있다. 일례로, 상기 에피층(200)은 탄화규소를 포함할 수 있다.
The epi layer 200 may be disposed on the base substrate 100. The epi layer 200 may be disposed on the base substrate 100 by homoepitaxial growth. In detail, the epi layer 200 may include a material having the same or similar lattice constant as the base substrate 100. For example, the epi layer 200 may comprise the same or similar material as the base substrate 100. In one example, the epi layer 200 may comprise silicon carbide.

상기 베이스 기판(100)과 상기 에피층(200)은 적어도 일 방향으로 휘어질 수 있다. 예를 들어, 도 2를 참조하면, 상기 베이스 기판(100)과 상기 에피층(200)은 제 1 방향으로 휘어질 수 있다. 또는, 도 3을 참조하면, 상기 베이스 기판(100)과 상기 에피층(200)은 상기 제 1 방향과 다른 방향인 제 2 방향으로 휘어질 수 있다.The base substrate 100 and the epi layer 200 may be bent in at least one direction. For example, referring to FIG. 2, the base substrate 100 and the epi layer 200 may be bent in a first direction. Alternatively, referring to FIG. 3, the base substrate 100 and the epi layer 200 may be bent in a second direction different from the first direction.

즉, 상기 베이스 기판(100)과 상기 에피층(200)은 일 방향으로 휘어질 수 있다. 이때, 상기 베이스 기판(100)과 상기 에피층(200)의 휨 정도(bowing)는 약 50㎛ 이하일 수 있다. 자세하게, 상기 베이스 기판(100)과 상기 에피층(200)의 휨 정도(bowing)는 1㎛ 내지 약 50㎛ 일 수 있다.
That is, the base substrate 100 and the epi layer 200 may be bent in one direction. At this time, the bowing of the base substrate 100 and the epilayers 200 may be about 50 탆 or less. In detail, the bowing of the base substrate 100 and the epilayers 200 may be between 1 탆 and about 50 탆.

이하, 도 4 내지 도 7을 참조하여, 실시예에 따른 탄화규소 에피 웨이퍼 제조방법을 상세하게 설명한다.Hereinafter, a method for manufacturing a silicon carbide epitaxial wafer according to an embodiment will be described in detail with reference to FIGS. 4 to 7. FIG.

도 4를 참조하면, 탄화규소를 포함하는 베이스 기판(100)을 준비할 수 있다. 상기 베이스 기판(100)은 일면(101) 및 상기 일면과 반대되는 타면(102)을 포함할 수 있다Referring to FIG. 4, a base substrate 100 including silicon carbide may be prepared. The base substrate 100 may include a first surface 101 and a second surface 102 opposite to the first surface 101

이어서, 도 5를 참조하면, 상기 베이스 기판의 상기 타면(102) 상에 버퍼층(300)을 배치할 수 있다. 자세하게. 상기 베이스 기판(100)을 서셉터 내에 배치하고, 상기 서셉터 내에 탄소 및 규소를 포함하는 연료를 투입하여, 상기 베이스 기판의 타면(102) 상에 상기 버퍼층(300)을 증착할 수 있다.Referring to FIG. 5, the buffer layer 300 may be disposed on the second surface 102 of the base substrate. in details. The buffer layer 300 may be deposited on the other surface 102 of the base substrate by disposing the base substrate 100 in the susceptor and injecting fuel containing carbon and silicon into the susceptor.

상기 탄소 및 규소를 포함하는 연료는 아르곤(Ar) 등의 불활성 기체를 통해 상기 서셉터 내부로 이동될 수 있다. The fuel containing carbon and silicon may be transferred into the susceptor through an inert gas such as argon (Ar).

상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.The fuel may comprise liquid, gaseous or solid feedstock comprising carbon and silicon. The liquid raw material may include methyltrichlorosilane (MTS) or trichlorosilane (TCS). The gaseous raw material may include silane (SiH4), ethylene (C2H4) and hydrogen chloride (HCl) or silane, propane (C3H8) and hydrogen chloride. Further, it may further include hydrogen (H2) as a carrier gas.

즉, 상기 버퍼층(300)은 탄화규소를 포함할 수 있다. 상기 버퍼층(300)의 두께는 약 5㎛ 이상일 수 있다. 상기 버퍼층(300)의 두께가 약 5㎛ 미만인 경우, 상기 버퍼층(300)이 상기 베이스 기판을 지지하는 힘이 약해, 상기 베이스 기판의 일면(101) 상에 에피층(200)을 성장시 탄화규소 에피 웨이퍼에 휨이 커질 수 있다.That is, the buffer layer 300 may include silicon carbide. The thickness of the buffer layer 300 may be about 5 탆 or more. When the thickness of the buffer layer 300 is less than about 5 탆, the buffer layer 300 is weak in supporting the base substrate, and when the epitaxial layer 200 is grown on one surface 101 of the base substrate, The warpage of the epi wafer may become large.

이어서, 도 6을 참조하면, 상기 베이스 기판의 일면(101) 상에 에피층(200)을 배치할 수 있다. 자세하게. 상기 베이스 기판(100)을 서셉터 내에 배치하고, 상기 서셉터 내에 탄소 및 규소를 포함하는 연료를 투입하여, 상기 베이스 기판의 이일면(101) 상에 상기 에피층(200)을 증착할 수 있다. Referring to FIG. 6, an epi layer 200 may be disposed on one surface 101 of the base substrate. in details. The base substrate 100 may be disposed in the susceptor and fuel containing carbon and silicon may be injected into the susceptor to deposit the epitaxial layer 200 on the other surface 101 of the base substrate .

상기 탄소 및 규소를 포함하는 연료는 아르곤(Ar) 등의 불활성 기체를 통해 상기 서셉터 내부로 이동될 수 있다.The fuel containing carbon and silicon may be transferred into the susceptor through an inert gas such as argon (Ar).

상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.The fuel may comprise liquid, gaseous or solid feedstock comprising carbon and silicon. The liquid raw material may include methyltrichlorosilane (MTS) or trichlorosilane (TCS). The gaseous raw material may include silane (SiH4), ethylene (C2H4) and hydrogen chloride (HCl) or silane, propane (C3H8) and hydrogen chloride. Further, it may further include hydrogen (H2) as a carrier gas.

즉, 상기 에피층(200)은 탄화규소를 포함할 수 있다.That is, the epi layer 200 may include silicon carbide.

이 때, 상기 서셉터 내부에 상기 베이스 기판을 배치할 때, 상기 베이스 기판의 일면을 아래 방향을 향하도록 배치함으로써, 서셉터 내부에서 발생하는 입자(particle) 등이 에피층의 성장면인 상기 베이스 기판의 일면으로 증착되는 것을 방지할 수 있다. 즉, 에피층의 결함 생성원인인 다운풀을 제거할 수 있으므로, 증착 공정의 신뢰도를 높일 수 있으면, 고품질의 박막을 증착할 수 있다.At this time, when the base substrate is disposed in the susceptor, one side of the base substrate is disposed to face downward, so that particles or the like generated in the susceptor are transferred to the base It is possible to prevent deposition on one side of the substrate. That is, the down pool which is the cause of the defect of the epi layer can be removed, so that it is possible to deposit a high quality thin film if the reliability of the deposition process can be increased.

이어서, 도 7을 참조하면, 상기 베이스 기판의 타면(102) 상에 배치되는 버퍼층(300)을 제거할 수 있다. 이에 따라, 상기 베이스 기판(100)에는 에피층(200)만 남겨질 수 있다.
Referring to FIG. 7, the buffer layer 300 disposed on the other surface 102 of the base substrate may be removed. Accordingly, only the epi layer 200 may be left on the base substrate 100.

이하, 도 8 내지 도 11을 참조하여, 다른 실시예에 따른 탄화규소 에피 웨이퍼 제조방법을 상세하게 설명한다.Hereinafter, a method of manufacturing a silicon carbide epitaxial wafer according to another embodiment will be described in detail with reference to FIGS. 8 to 11. FIG.

도 8을 참조하면, 탄화규소를 포함하는 베이스 기판(100)을 준비할 수 있다.상기 베이스 기판(100)은 일면(101) 및 상기 일면과 반대되는 타면(102)을 포함할 수 있다.8, a base substrate 100 including silicon carbide may be prepared. The base substrate 100 may include a first surface 101 and a second surface 102 opposite to the first surface.

이어서, 상기 베이스 기판의 일면(101) 및 타면(102) 상에 버퍼층(300)을 배치할 수 있다.Next, the buffer layer 300 may be disposed on one surface 101 and the other surface 102 of the base substrate.

상기 버퍼층(300)은 적어도 하나의 층을 포함할 수 있다. 즉, 상기 버퍼층(300)은 단층 또는 다층으로 형성될 수 있다. 예를 들어, 상기 버퍼층(300)은 도 8에 도시되어 있듯이, 제 1 버퍼층(310) 및 상기 제 1 버퍼층(310) 상의 제 2 버퍼층(320)을 포함할 수 있다. 도 8에서는 상기 버퍼층(300)이 2층으로 배치되는 것에 대해 도시하였으나, 실시예는 이에 제한되지 않고, 상기 버퍼층(300)은 3층 이상의 버퍼층들을 더 포함할 수 있음은 물론이다.The buffer layer 300 may include at least one layer. That is, the buffer layer 300 may be formed as a single layer or multiple layers. For example, the buffer layer 300 may include a first buffer layer 310 and a second buffer layer 320 on the first buffer layer 310, as shown in FIG. 8, the buffer layer 300 is disposed in two layers. However, the present invention is not limited thereto. The buffer layer 300 may further include three or more buffer layers.

상기 제 1 버퍼층(310) 및 상기 제 2 버퍼층(320) 중 적어도 하나의 버퍼층은 상기 베이스 기판(100)과 동일하거나 또는 상이한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 버퍼층(310) 및 상기 제 2 버퍼층(320) 중 적어도 하나의 버퍼층은 상기 베이스 기판(100)과 동일 또는 유사한 물질을 포함할 수 있다.At least one buffer layer of the first buffer layer 310 and the second buffer layer 320 may include the same or different materials as the base substrate 100. For example, the buffer layer of at least one of the first buffer layer 310 and the second buffer layer 320 may include the same or similar material as the base substrate 100.

또는 상기 제 1 버퍼층(310) 및 상기 제 2 버퍼층(320) 중 적어도 하나의 버퍼층은 상기 베이스 기판(100)과 상이한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 버퍼층(310) 및 상기 제 2 버퍼층(320) 중 적어도 하나의 버퍼층은 실리콘(Si), 이를 포함하는 산화물 및 질화물 중 적어도 하나의 물질을 포함할 수 있다. Alternatively, at least one buffer layer of the first buffer layer 310 and the second buffer layer 320 may include a material different from the base substrate 100. For example, the buffer layer of at least one of the first buffer layer 310 and the second buffer layer 320 may include at least one of silicon (Si), an oxide thereof, and a nitride thereof.

상기 버퍼층(300)의 두께는 약 5㎛ 이상일 수 있다. 상기 버퍼층(300)의 두께가 약 5㎛ 미만인 경우, 상기 버퍼층(300)이 상기 베이스 기판을 지지하는 힘이 약해, 상기 베이스 기판의 일면(101) 상에 에피층(200)을 성장시 탄화규소 에피 웨이퍼에 휨이 커질 수 있다.The thickness of the buffer layer 300 may be about 5 탆 or more. When the thickness of the buffer layer 300 is less than about 5 탆, the buffer layer 300 is weak in supporting the base substrate, and when the epitaxial layer 200 is grown on one surface 101 of the base substrate, The warpage of the epi wafer may become large.

이어서, 도 9를 참조하면, 상기 베이스 기판의 일면(101) 상에 배치되는 버퍼층(300)을 제거할 수 있다. 즉, 상기 베이스 기판에서 에피 성장면 상에 배치되는 버퍼층을 제거할 수 있다.Referring to FIG. 9, the buffer layer 300 disposed on one surface 101 of the base substrate may be removed. That is, the buffer layer disposed on the epitaxial growth surface in the base substrate can be removed.

이어서, 도 10을 참조하면, 상기 베이스 기판의 일면(101) 상에 에피층(200)을 배치할 수 있다. 자세하게. 상기 베이스 기판(100)을 서셉터 내에 배치하고, 상기 서셉터 내에 탄소 및 규소를 포함하는 연료를 투입하여, 상기 베이스 기판의 이일면(101) 상에 상기 에피층(200)을 증착할 수 있다. Referring to FIG. 10, an epi layer 200 may be disposed on one surface 101 of the base substrate. in details. The base substrate 100 may be disposed in the susceptor and fuel containing carbon and silicon may be injected into the susceptor to deposit the epitaxial layer 200 on the other surface 101 of the base substrate .

상기 탄소 및 규소를 포함하는 연료는 아르곤(Ar) 등의 불활성 기체를 통해 상기 서셉터 내부로 이동될 수 있다.The fuel containing carbon and silicon may be transferred into the susceptor through an inert gas such as argon (Ar).

상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.The fuel may comprise liquid, gaseous or solid feedstock comprising carbon and silicon. The liquid raw material may include methyltrichlorosilane (MTS) or trichlorosilane (TCS). The gaseous raw material may include silane (SiH4), ethylene (C2H4) and hydrogen chloride (HCl) or silane, propane (C3H8) and hydrogen chloride. Further, it may further include hydrogen (H2) as a carrier gas.

즉, 상기 에피층(200)은 탄화규소를 포함할 수 있다.That is, the epi layer 200 may include silicon carbide.

이 때, 상기 서셉터 내부에 상기 베이스 기판을 배치할 때, 상기 베이스 기판의 일면을 아래 방향을 향하도록 배치함으로써, 서셉터 내부에서 발생하는 입자(particle) 등이 에피층의 성장면인 상기 베이스 기판의 일면으로 증착되는 것을 방지할 수 있다. 즉, 에피층의 결함 생성원인인 다운풀을 제거할 수 있으므로, 증착 공정의 신뢰도를 높일 수 있으면, 고품질의 박막을 증착할 수 있다.At this time, when the base substrate is disposed in the susceptor, one side of the base substrate is disposed to face downward, so that particles or the like generated in the susceptor are transferred to the base It is possible to prevent deposition on one side of the substrate. That is, the down pool which is the cause of the defect of the epi layer can be removed, so that it is possible to deposit a high quality thin film if the reliability of the deposition process can be increased.

이어서, 도 11을 참조하면, 상기 베이스 기판의 타면(102) 상에 배치되는 버퍼층(300)을 제거할 수 있다. 이에 따라, 상기 베이스 기판(100)에는 에피층(200)만 남겨질 수 있다.
Referring to FIG. 11, the buffer layer 300 disposed on the other surface 102 of the base substrate may be removed. Accordingly, only the epi layer 200 may be left on the base substrate 100.

실시예들에 따른 탄화규소 에피 웨이퍼 제조 방법에 의하면, 상기 베이스 기판 및 상기 에피층을 포함하는 탄화규소 에피 웨이퍼의 휨 현상을 감소시킬 수 있다. 자세하게, 상기 베이스 기판의 에피 성장면과 반대되는 면 상에 버퍼층을 먼저 배치하고, 상기 에피 성장면 상에 에피층을 배치함으로써, 에피층 성장 공정 중 불순물 등에 의해 격장 상수 등이 변화되어도, 버퍼층이 베이스 기판을 지지할 수 있으므로, 탄화규소 에피 웨이퍼 전체적인 휨 현상을 감소시킬 수 있다.According to the method for manufacturing silicon carbide epitaxial wafers according to the embodiments, it is possible to reduce the warping of the silicon carbide epitaxial wafer including the base substrate and the epi layer. In detail, even if the buffer layer is disposed on the surface opposite to the epitaxial growth surface of the base substrate and the epitaxial layer is disposed on the epitaxial growth surface, even if the storage constant or the like is changed due to impurities or the like during the epitaxial growth process, Since the base substrate can be supported, the overall warping of the silicon carbide epitaxial wafer can be reduced.

따라서, 실시예에 따른 탄화규소 에피 웨이퍼 제조 방법에 의해 제조되는 탄화규소 에피 웨이퍼는 향상된 품질 및 신뢰성을 가질 수 있다.
Therefore, the silicon carbide epitaxial wafer produced by the silicon carbide epitaxial wafer manufacturing method according to the embodiment can have improved quality and reliability.

이하, 실시예들 및 비교예들에 따른 탄화규소 에피 웨이퍼 제조 방법을 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 제조예는 본 발명을 좀더 상세하게 설명하기 위하여 예시로 제시한 것에 불과하다. 따라서 본 발명이 이러한 제조예에 한정되는 것은 아니다.
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in more detail with reference to the method for producing silicon carbide epitaxial wafers according to the embodiments and the comparative examples. Such a preparation example is merely an example for illustrating the present invention in more detail. Therefore, the present invention is not limited to these production examples.

실시예 Example

서셉터 내에 탄화규소 웨이퍼를 배치시킨 후, 상기 서셉터 내에 소스가스로서, 실란, 프로판, 염화수소 및 수소를 투입하였다. Silicon carbide wafers were placed in the susceptor, and silane, propane, hydrogen chloride, and hydrogen were then introduced as source gases into the susceptor.

이때, 상기 탄화규소 웨이퍼의 타면 상에 먼저 제 1 탄화규소 에피층을 증착한 후, 상기 탄화규소 웨이퍼의 일면 상에 제 2 탄화규소 에피층을 증착하였다.At this time, a first silicon carbide epilayer was first deposited on the other surface of the silicon carbide wafer, and then a second silicon carbide epilayer was deposited on one surface of the silicon carbide wafer.

이어서, 상기 제 1 탄화규소 에피층을 제거한 후, 탄화규소 에피 웨이퍼의 휨을 측정하였다.
Subsequently, after the first silicon carbide epilayers were removed, the warpage of the silicon carbide epitaxial wafer was measured.

비교예 Comparative Example

상기 탄화규소 웨이퍼의 일면 상에만 탄화규소 에피층을 증착하였다는 점을 제외하고는, 실시예와 동일한 방법으로 탄화규소 에피 웨이퍼를 제조한 후, 탄화규소 에피 웨이퍼의 휨을 측정하였다.
A silicon carbide epitaxial wafer was produced in the same manner as in Example 1 except that a silicon carbide epilayer was deposited only on one surface of the silicon carbide wafer, and then the warpage of the silicon carbide epitaxial wafer was measured.

휨정도(bowing, ㎛)Bowing (㎛) 실시예Example 50 이하Less than 50 비교예Comparative Example 50 초과Greater than 50

표 1을 참조하면, 비교예에 따른 탄화규소 에피 웨이퍼에 비해 실시예에 따른 탄화규소 에피 웨이퍼의 휨 현상이 감소되는 것을 알 수 있다. 즉, 실시예에 따른 탄화규소 에피 웨이퍼는 제조 공정 중 버퍼층에 의해 탄화규소 기판이 지지되므로, 에피층 증착시 탄화규소 에피 웨이퍼의 전체적인 휨이 감소된느 것을 알 수 있다.Referring to Table 1, it can be seen that the bending phenomenon of the silicon carbide epitaxial wafer according to the embodiment is reduced as compared with the silicon carbide epitaxial wafer according to the comparative example. That is, since the silicon carbide substrate is supported by the buffer layer in the manufacturing process of the silicon carbide epitaxial wafer according to the embodiment, it can be seen that the overall warpage of the silicon carbide epitaxial wafer is reduced during deposition of the epitaxial layer.

즉, 실시예에 따른 탄화규소 에피 웨이퍼 제조 방법 및 이에 의해 제조되는 탄화규소 에피 웨이퍼는 제조시, 버퍼층을 증착한 후, 에피층을 성장시키므로, 최종적으로 제조되는 탄화규소 에피 웨이퍼는 휨 현상이 감소되어 고품질 및 고효율을 가질 수 있다.
That is, in the silicon carbide epitaxial wafer manufacturing method according to the embodiment and the silicon carbide epitaxial wafer produced thereby, since the buffer layer is deposited and the epitaxial layer is grown at the time of manufacturing, the silicon carbide epitaxial wafer finally produced has a reduced warping And can have high quality and high efficiency.

이하 도 12 및 도 13을 참조하여, 수직형 반도체 소자 및 수평형 반도체 소자의 구조를 설명한다. 도 12 및 도 13은 반도체 소자의 단면도들이다.The structure of the vertical type semiconductor element and the horizontal type semiconductor element will be described with reference to FIGS. 12 and 13. FIG. 12 and 13 are sectional views of semiconductor devices.

도 12에 도시한 바와 같이, 상기 에피층(200)의 상면에 전극(415)을 형성할 수 있다.As shown in FIG. 12, an electrode 415 can be formed on the upper surface of the epi layer 200.

이러한 전극(415)은 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 아연(Zn) 등의 금속 물질 또는 이들의 합금 중 적어도 하나를 포함할 수 있고, 진공 증착법 등의 방법으로 형성될 수 있다. The electrode 415 may include at least one of metal materials such as silver (Ag), copper (Cu), nickel (Ni), aluminum (Al), and zinc (Zn) . ≪ / RTI >

이어서, 도 13에 도시한 반도체 소자는 수평형 반도체 소자이다.Next, the semiconductor element shown in Fig. 13 is a horizontal type semiconductor element.

도 13을 참조하면, 상기 제 2 에피층(220)에 전극(410, 420)이 형성된다. 이러한 전극(410, 420)은 상기 제 2 에피층(220)의 상면에 거의 수평으로 배열되는 수평 구조를 취하게 된다.
Referring to FIG. 13, electrodes 410 and 420 are formed on the second epi-layer 220. The electrodes 410 and 420 are horizontally arranged substantially horizontally on the upper surface of the second epi-layer 220.

상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects and the like described in the foregoing embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the present invention. It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments may be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

Claims (8)

탄화규소를 포함하는 베이스 기판;
상기 베이스 기판 상에 배치되는 탄화규소 에피층을 포함하고,
상기 베이스 기판과 상기 탄화규소 에피층은 적어도 일 방향으로 휘어지고,
상기 베이스 기판과 상기 탄화규소 에피층의 휨(bowing) 값은 50㎛ 이하인 탄화규소 에피 웨이퍼.A base substrate comprising silicon carbide;
And a silicon carbide epi layer disposed on the base substrate,
The base substrate and the silicon carbide epitaxial layer are warped in at least one direction,
Wherein the base substrate and the silicon carbide epilayer have a bowing value of 50 탆 or less. 제 1항에 따른 탄화규소 에피 웨이퍼를 포함하는 반도체 소자.A semiconductor device comprising the silicon carbide epitaxial wafer according to claim 1. 탄화규소를 포함하는 베이스 기판을 준비하는 단계;
상기 베이스 기판의 적어도 하나의 면 상에 버퍼층을 배치하는 단계;
상기 베이스 기판의 일면 상에 탄화규소 에피층을 배치하는 단계; 및
상기 버퍼층을 제거하는 단계를 포함하는 탄화규소 에피 웨이퍼 제조 방법. Preparing a base substrate comprising silicon carbide;
Disposing a buffer layer on at least one side of the base substrate;
Disposing a silicon carbide epilayer on one surface of the base substrate; And
And removing the buffer layer. 제 3항에 있어서,
상기 버퍼층의 두께는 5㎛ 이하인 탄화규소 에피 웨이퍼 제조 방법. The method of claim 3,
Wherein the thickness of the buffer layer is 5 占 퐉 or less. 제 3항에 있어서,
상기 버퍼층은 상기 베이스 기판과 동일한 물질을 포함하는 탄화규소 에피 웨이퍼 제조 방법. The method of claim 3,
Wherein the buffer layer comprises the same material as the base substrate. 제 3항에 있어서,
상기 버퍼층은 상기 베이스 기판과 다른 물질을 포함하는 탄화규소 에피 웨이퍼 제조 방법. The method of claim 3,
Wherein the buffer layer comprises a material different from the base substrate. 제 3항에 있어서,
상기 버퍼층은 단층 또는 다층으로 형성되는 탄화규소 에피 웨이퍼 제조 방법. The method of claim 3,
Wherein the buffer layer is formed as a single layer or a multi-layered silicon carbide epitaxial wafer. 제 3항에 있어서,
상기 버퍼층은 상기 베이스 기판의 일면 및 상기 일면과 반대되는 타면 상에 배치되고,
상기 탄화규소 에피층은 상기 일면 상에 배치되는 버퍼층을 제거한 후 배치되는 탄화규소 에피 웨이퍼 제조 방법.The method of claim 3,
Wherein the buffer layer is disposed on one surface of the base substrate and on the other surface opposite to the one surface,
Wherein the silicon carbide epitaxial layer is disposed after removing the buffer layer disposed on one surface of the silicon carbide epitaxial layer.
KR1020160016496A 2016-02-12 2016-02-12 Silicon carbide epi wafer and semiconductor device comprising the same KR102534857B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160016496A KR102534857B1 (en) 2016-02-12 2016-02-12 Silicon carbide epi wafer and semiconductor device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160016496A KR102534857B1 (en) 2016-02-12 2016-02-12 Silicon carbide epi wafer and semiconductor device comprising the same

Publications (2)

Publication Number Publication Date
KR20170095025A true KR20170095025A (en) 2017-08-22
KR102534857B1 KR102534857B1 (en) 2023-05-19

Family

ID=59757759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160016496A KR102534857B1 (en) 2016-02-12 2016-02-12 Silicon carbide epi wafer and semiconductor device comprising the same

Country Status (1)

Country Link
KR (1) KR102534857B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863590A (en) * 2019-04-24 2020-10-30 世界先进积体电路股份有限公司 Substrate structure and manufacturing method of semiconductor structure comprising same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090032073A (en) * 2006-07-24 2009-03-31 에이에스엠 아메리카, 인코포레이티드 Strained layers within semiconductor buffer structures
KR20110130502A (en) * 2009-03-27 2011-12-05 도와 홀딩스 가부시키가이샤 Substrate for growing group-iii nitride semiconductors, epitaxial substrate for group-iii nitride semiconductors, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductors, and methods for manufacturing the preceding
KR20130072011A (en) * 2011-12-21 2013-07-01 엘지이노텍 주식회사 Epitaxial substrate and method for the same
KR20140082839A (en) * 2011-10-26 2014-07-02 앤빌 세미컨덕터즈 리미티드 Silicon Carbide Epitaxy

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090032073A (en) * 2006-07-24 2009-03-31 에이에스엠 아메리카, 인코포레이티드 Strained layers within semiconductor buffer structures
KR20110130502A (en) * 2009-03-27 2011-12-05 도와 홀딩스 가부시키가이샤 Substrate for growing group-iii nitride semiconductors, epitaxial substrate for group-iii nitride semiconductors, group-iii nitride semiconductor element, stand-alone substrate for group-iii nitride semiconductors, and methods for manufacturing the preceding
KR20140082839A (en) * 2011-10-26 2014-07-02 앤빌 세미컨덕터즈 리미티드 Silicon Carbide Epitaxy
KR20130072011A (en) * 2011-12-21 2013-07-01 엘지이노텍 주식회사 Epitaxial substrate and method for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863590A (en) * 2019-04-24 2020-10-30 世界先进积体电路股份有限公司 Substrate structure and manufacturing method of semiconductor structure comprising same
CN111863590B (en) * 2019-04-24 2023-05-16 世界先进积体电路股份有限公司 Substrate structure and method for manufacturing semiconductor structure comprising same

Also Published As

Publication number Publication date
KR102534857B1 (en) 2023-05-19

Similar Documents

Publication Publication Date Title
KR102188493B1 (en) Method of growing nitride single crystal and method of manufacturing nitride semiconductor device
KR101971597B1 (en) Wafer and method of fabrication thin film
KR101897062B1 (en) Silicon carbide epi wafer and method of fabricating the same
KR101951838B1 (en) method for fabricating Silicon carbide epitaxial wafer
US20100025696A1 (en) Process for Producing a Silicon Carbide Substrate for Microelectric Applications
KR102231643B1 (en) METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE
KR102098297B1 (en) Epitaxial wafer
KR101936171B1 (en) Method for fabrication silicon carbide epi wafer and silicon carbide epi wafer
KR102534857B1 (en) Silicon carbide epi wafer and semiconductor device comprising the same
KR20020071180A (en) Method for manufacturing compound semiconductor substrate of III-V group
KR102565964B1 (en) Epitaxial wafer and method for fabricating the same
US9269776B2 (en) Semiconductor device and method for growing semiconductor crystal
KR101926678B1 (en) Silicon carbide epi wafer and method of fabricating the same
JP6527667B2 (en) Method of manufacturing nitride semiconductor substrate
KR101125327B1 (en) Semiconductor device and method for growing semiconductor crystal
KR100643155B1 (en) Method of preparing silicon substrate-gallium nitride thin film laminated body
KR102610826B1 (en) Epitaxial wafer and method for fabricating the same
KR102339608B1 (en) Epitaxial wafer and method for fabricating the same
KR102417484B1 (en) Epitaxial wafer and method for fabricating the same
KR101905860B1 (en) Method of fabrication wafer
KR102474331B1 (en) Epitaxial wafer and method for fabricating the same
KR101397097B1 (en) Substrate manufacturing method for led
KR20150025648A (en) Epitaxial wafer
TW202340551A (en) Nitride semiconductor substrate and method for manufacturing the same
KR20200098176A (en) Silicon carbide deposition apparatus

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant