KR102098297B1 - Epitaxial wafer - Google Patents

Epitaxial wafer Download PDF

Info

Publication number
KR102098297B1
KR102098297B1 KR1020130058794A KR20130058794A KR102098297B1 KR 102098297 B1 KR102098297 B1 KR 102098297B1 KR 1020130058794 A KR1020130058794 A KR 1020130058794A KR 20130058794 A KR20130058794 A KR 20130058794A KR 102098297 B1 KR102098297 B1 KR 102098297B1
Authority
KR
South Korea
Prior art keywords
section
doping concentration
buffer layer
epitaxial wafer
active layer
Prior art date
Application number
KR1020130058794A
Other languages
Korean (ko)
Other versions
KR20140137795A (en
Inventor
강석민
김지혜
하서용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130058794A priority Critical patent/KR102098297B1/en
Publication of KR20140137795A publication Critical patent/KR20140137795A/en
Application granted granted Critical
Publication of KR102098297B1 publication Critical patent/KR102098297B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

에피택셜 웨이퍼에 관한 것이다.
에피택셜 웨이퍼는 기판, 그리고 상기 기판 상에 형성되는 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 버퍼층은 상기 기판 상에 형성되며, 소정의 도핑 농도를 유지하는 제1구간, 그리고 상기 제1구간 상에 형성되며, 상기 활성층에 가까울수록 도핑 농도가 점차적으로 감소하는 제2구간을 포함한다.It relates to an epitaxial wafer.
The epitaxial wafer includes a substrate, and an epitaxial structure including a buffer layer formed on the substrate and an active layer formed on the buffer layer, wherein the buffer layer is formed on the substrate and maintains a predetermined doping concentration. A section, and a second section formed on the first section, the doping concentration gradually decreases as it approaches the active layer.

Description

에피택셜 웨이퍼{EPITAXIAL WAFER}Epitaxial wafer {EPITAXIAL WAFER}

본 발명은 에피택셜 웨이퍼에 관한 것으로, 보다 상세하게는 표면 결함 (Surface Defect)이 감소된 에피택셜 웨이퍼에 관한 것이다.The present invention relates to an epitaxial wafer, and more particularly, to an epitaxial wafer with reduced surface defects.

에피택셜 성장(epitaxial growth)은 단결정 기판 위에 새로운 층을 적층하여 단결정층을 형성하는 성장 방법이다. Epitaxial growth is a growth method of forming a single crystal layer by depositing a new layer on a single crystal substrate.

에피택셜 웨이퍼(epitaxial wafer)는 실리콘 웨이퍼 위에 화학 증착법을 이용해 또 다른 단결정막을 성장시킨 것으로서, 전기적 특성이 우수하여 다양한 분야에 적용된다. An epitaxial wafer is another single crystal film grown using a chemical vapor deposition method on a silicon wafer, and has excellent electrical properties and is applied to various fields.

에피택셜 웨이퍼의 제조 시 형성되는 결함(이하, '에피 결함'이라 칭함)은, 격자의 기저면으로부터 생성된 결함, 격자의 틀어짐으로 인한 결함, 웨이퍼 표면에서 생성된 결함 등 그 종류가 다양하다. Defects formed during the manufacture of epitaxial wafers (hereinafter referred to as 'epi-defects') include various types of defects, such as defects generated from the base surface of the grating, defects due to the distortion of the grating, and defects generated on the wafer surface.

이러한 에피 결함들 중 특히 표면 결함은 에피택셜 웨이퍼의 품질에 직접적으로 영향을 미칠 수 있다.Among these epi-defects, particularly surface defects can directly affect the quality of the epitaxial wafer.

따라서, 표면 결함을 억제하여 특성 및 수율이 우수한 고품질의 에피택셜 웨이퍼를 제조하기 위한 방법이 필요하다.Accordingly, there is a need for a method for manufacturing a high-quality epitaxial wafer having excellent properties and yield by suppressing surface defects.

본 발명이 해결하고자 하는 기술적 과제는 표면 결함을 줄임으로써 고품질의 에피택셜 웨이퍼를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a high-quality epitaxial wafer by reducing surface defects.

본 발명의 일 실시 예에 따른 에피택셜 웨이퍼는 기판, 그리고 상기 기판 상에 형성되는 버퍼층과 상기 버퍼층 상에 형성된 활성층을 포함하는 에피택셜 구조체를 포함하되, 상기 버퍼층은 상기 기판 상에 형성되며, 소정의 도핑 농도를 유지하는 제1구간, 그리고 상기 제1구간 상에 형성되며, 상기 활성층에 가까울수록 도핑 농도가 점차적으로 감소하는 제2구간을 포함한다.An epitaxial wafer according to an embodiment of the present invention includes a substrate, and an epitaxial structure including a buffer layer formed on the substrate and an active layer formed on the buffer layer, wherein the buffer layer is formed on the substrate, and a predetermined It comprises a first section to maintain the doping concentration of, and a second section formed on the first section, the doping concentration gradually decreases closer to the active layer.

상기 제2구간의 도핑 농도는 연속적으로 변화할 수 있다. The doping concentration in the second section may be continuously changed.

상기 제2구간의 도핑 농도는 선형적 또는 비선형적으로 변화할 수 있다. The doping concentration in the second section may vary linearly or nonlinearly.

상기 에피택셜 웨이퍼의 기저면 전위 결함 밀도는 0.1개/cm2이하일 수 있다. The base surface dislocation defect density of the epitaxial wafer may be 0.1 / cm 2 or less.

상기 활성층의 표면 결함 밀도는 0.1개/cm2이하일 수 있다. The density of surface defects in the active layer may be 0.1 / cm 2 or less.

본 발명의 실시 예에 의하면, 기판과 활성층 사이에 버퍼층을 저속 성장으로 1차 성장시킴으로써, 에피택셜 구조체의 초기 성장 단계에서 발생하는 내부 결함인 기저면 전위 결함의 밀도를 0.1개/cm2 이하로 줄일 수 있다.According to an embodiment of the present invention, by primarily growing the buffer layer between the substrate and the active layer at low speed growth, the density of the underlying surface dislocation defect, which is an internal defect occurring in the initial growth step of the epitaxial structure, is reduced to 0.1 pcs / cm 2 or less. You can.

또한, 활성층에 가까워질수록 도핑 농도가 감소하도록 버퍼층을 2차 성장 시킴으로써, 격자 내부의 결함을 줄이고 전자의 빠른 이동이 이루어지도록 하여 전류 밀도, 브레이크다운 전압 및 순방향 전류을 향상시키는 효과가 있다. 또한, 반도체 소자의 성능을 좌우하는 표면 결함 밀도 또한 0.1개/cm2 이하로 제어하는 것이 가능하다. In addition, secondary growth of the buffer layer so that the doping concentration decreases as it approaches the active layer has an effect of reducing defects in the lattice and allowing fast movement of electrons to improve current density, breakdown voltage, and forward current. In addition, it is also possible to control the surface defect density, which influences the performance of the semiconductor device, to 0.1 pieces / cm 2 or less.

또한, 도핑 농도를 연속적으로 변화시키는 성장 공정을 통해서 버퍼층 성장 공정과 활성층 성장 공정을 단속시키지 않고 자연스럽게 연이어 진행할 수 있다. 즉, 버퍼층 성장 공정으로부터 활성층 성장 공정에 이르기까지, 반응 소스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행될 수 있다.In addition, the buffer layer growth process and the active layer growth process may be successively performed without interruption through the growth process of continuously changing the doping concentration. That is, from the buffer layer growth process to the active layer growth process, it can be continuously performed without stopping the injection of the reaction source (without stopping the growth process).

도 1은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼의 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다.
도 3은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.1 is a cross-sectional view of an epitaxial wafer according to an embodiment of the present invention.
2 is a flowchart illustrating a method for manufacturing an epitaxial wafer according to an embodiment of the present invention.
3 is an exemplary view showing growth conditions in an epitaxial wafer manufacturing method according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. The present invention can be applied to various changes and can have various embodiments, and specific embodiments will be illustrated and described in the drawings. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms including ordinal numbers such as second and first may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from other components. For example, the second component may be referred to as a first component without departing from the scope of the present invention, and similarly, the first component may also be referred to as a second component. The term and / or includes a combination of a plurality of related described items or any one of a plurality of related described items.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "include" or "have" are intended to indicate the presence of features, numbers, steps, actions, components, parts or combinations thereof described herein, one or more other features. It should be understood that the existence or addition possibilities of fields or numbers, steps, operations, components, parts or combinations thereof are not excluded in advance.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person skilled in the art to which the present invention pertains. Terms such as those defined in a commonly used dictionary should be interpreted as having meanings consistent with meanings in the context of related technologies, and should not be interpreted as ideal or excessively formal meanings unless explicitly defined in the present application. Does not.

층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.When a part such as a layer, film, region, plate, etc. is said to be on another part, this includes not only the case directly above the other part but also another part in the middle. Conversely, when a part is directly above another part, it means that there is no other part in the middle.

이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings, but the same or corresponding components are assigned the same reference numbers regardless of reference numerals, and overlapping descriptions thereof will be omitted.

본 발명의 실시 예에 따르면, 에피택셜 웨이퍼의 표면 결함 밀도(surface defect density)를 줄일 수 있는 방법을 제공한다. 이러한 에피택셜 웨이퍼의 표면 결함 밀도는 초기에 투입되는 반응 가스의 양(flux), 성장 온도, 압력, 전체 반응 가스의 양, 탄소/실리콘(C/Si) 비율(ratio), 실리콘/수소(Si/H2)비율 등의 변수들에 의해서 달라질 수 있다. According to an embodiment of the present invention, there is provided a method for reducing the surface defect density of an epitaxial wafer. The surface defect density of the epitaxial wafer is initially the amount of reactant gas (flux), the growth temperature, the pressure, the amount of the total reactant gas, carbon / silicon (C / Si) ratio, silicon / hydrogen (Si) / H 2 ) May vary by variables such as ratio.

본 발명의 실시 예에서는 이러한 표면 결함 밀도를 0.1/cm2 이하(즉, 1 cm2 당 0.1개 이하의 결함)로 줄이기 위한 방법을 제공하며, 이를 위해 성장 과정 중 도핑 농도를 제어하는 방법을 이용한다. 이는 이하 첨부된 도면들에 관한 상세한 설명을 통해 명확히 이해될 수 있을 것이다.In an embodiment of the present invention, a method for reducing the surface defect density to 0.1 / cm 2 or less (ie, 0.1 or less defects per 1 cm 2 ) is provided, and for this, a method of controlling the doping concentration during the growth process is used. . This will be clearly understood through the detailed description of the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼의 단면도이다.1 is a cross-sectional view of an epitaxial wafer according to an embodiment of the present invention.

도 1을 참조하면, 에피택셜 웨이퍼(100)는 기판(110), 기판(110) 상에 형성된 버퍼층(buffer layer, 120), 버퍼층(120) 상에 형성된 활성층(active layer, 130)을 포함한다. 버퍼층(120) 및 활성층(130)은 모두 에피택셜 성장에 의하여 형성되는 것으로, 이를 통칭하여 에피택셜 구조체라고 할 수 있다.Referring to FIG. 1, the epitaxial wafer 100 includes a substrate 110, a buffer layer 120 formed on the substrate 110, and an active layer 130 formed on the buffer layer 120. . The buffer layer 120 and the active layer 130 are both formed by epitaxial growth, and may be collectively referred to as an epitaxial structure.

기판(110)은 최종 제작하고자 하는 소자, 제품에 따라 상이해질 수 있다. The substrate 110 may be different depending on devices and products to be finally manufactured.

일 예로, 기판(110)은 실리콘 카바이드(Silicon Carbide: SiC) 계열의 웨이퍼(4H-SiC웨이퍼 또는 6H-SiC 웨이퍼)일 수 있다. For example, the substrate 110 may be a silicon carbide (SiC) -based wafer (4H-SiC wafer or 6H-SiC wafer).

기판(110)이 실리콘 카바이드 계열의 웨이퍼인 경우, 에피택셜 구조체도 도핑된 실리콘 카바이드 계열로 형성될 수 있다. 또한, 기판(110)이 실리콘 카바이드(SiC) 계열의 웨이퍼인 경우, 에피택셜 구조체는 모두 n형 전도성 실리콘 카바이드계, 즉 실리콘 카바이드 나이트라이드(SiCN)로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 에피택셜 구조체는 모두 p형 전도성 실리콘 카바이드계, 즉 알루미늄 실리콘 카바이드 (AlSiC)로 형성될 수도 있다.When the substrate 110 is a silicon carbide-based wafer, the epitaxial structure may also be formed of a doped silicon carbide-based wafer. In addition, when the substrate 110 is a silicon carbide (SiC) -based wafer, all of the epitaxial structures may be formed of n-type conductive silicon carbide, that is, silicon carbide nitride (SiCN). However, the present invention is not necessarily limited thereto, and all of the epitaxial structures may be formed of p-type conductive silicon carbide, that is, aluminum silicon carbide (AlSiC).

기판(110)은 5×1018/cm3내지 1×1019/cm3 의 도핑 농도를 가지도록 마련될 수 있다.The substrate 110 may be provided to have a doping concentration of 5 × 10 18 / cm 3 to 1 × 10 19 / cm 3 .

버퍼층(120)은 기판(110)과 활성층(130) 간의 격자 상수(lattice constant) 불일치로 인한 결정 결함을 줄이고 누설 전류 및 브레이크다운 전압(break down voltage)의 완충 작용을 위하여 마련된 층이다. The buffer layer 120 is a layer provided to reduce crystal defects due to mismatch of lattice constants between the substrate 110 and the active layer 130 and to buffer leakage current and break down voltage.

버퍼층(120)은 소정의 도핑 농도를 유지하는 제1구간(121)과, 도핑 농도가 연속적으로 변하는 제2구간(122)을 포함할 수 있다. 예를 들어, 버퍼층(120)의 제1구간(121)은 도핑 농도가 5×1017/cm3내지 5×1018/cm3로 형성될 수 있다. The buffer layer 120 may include a first section 121 maintaining a predetermined doping concentration and a second section 122 in which the doping concentration is continuously changed. For example, the first section 121 of the buffer layer 120 may have a doping concentration of 5 × 10 17 / cm 3 to 5 × 10 18 / cm 3 .

버퍼층(120)의 제1구간(121)은 0.5μm 내지 1 μm의 두께를 가지도록 마련될 수 있다. The first section 121 of the buffer layer 120 may be provided to have a thickness of 0.5 μm to 1 μm.

버퍼층(120)의 제2구간(122)은 도핑 농도가 연속적으로 변하는 구간이다. 이에 따라, 제1구간(121)에 접하는 면(A)에서의 도핑 농도와 활성층(130)과 접하는 면(B)에서의 도핑 농도가 서로 상이하다. 제2구간(122)에서 도핑 농도는 활성층(130)에 가까워질수록 점차적으로 감소하여, 활성층(130)과 접하는 면(B)에서는 활성층(130)의 도핑 농도와 같아지도록 제어될 수 있다. The second section 122 of the buffer layer 120 is a section in which the doping concentration is continuously changed. Accordingly, the doping concentration at the surface A contacting the first section 121 and the doping concentration at the surface B contacting the active layer 130 are different from each other. The doping concentration in the second section 122 gradually decreases as it approaches the active layer 130, and may be controlled to be the same as the doping concentration of the active layer 130 on the surface B contacting the active layer 130.

활성층(130)은 버퍼층(120)의 제2구간(122) 상에 형성되며, 버퍼층(120)의 제2구간(122)과의 경계면(B)에서의 도핑 농도와 동일하거나 유사한 도핑 농도를 가지도록 마련될 수 있다. 예를 들어, 활성층(130)의 도핑 농도는 1×1015/cm3 내지 5×1016/cm3일 수 있다.The active layer 130 is formed on the second section 122 of the buffer layer 120 and has a doping concentration equal to or similar to the doping concentration at the interface B with the second section 122 of the buffer layer 120. Can be provided. For example, the doping concentration of the active layer 130 is 1 × 10 15 / cm 3 To 5 × 10 16 / cm 3 .

한편, 활성층(130)은 목표에 맞는 두께로 제조될 수 있다. On the other hand, the active layer 130 may be manufactured to a thickness suitable for the target.

전술한 구조의 에피택셜 웨이퍼는, 기저면 전위 결함(Basal Plane Dislocation, BPD) 밀도가 0.1개/cm2이하이고, 활성층(130)의 표면 결함 밀도가 0.1개/cm2이하로 제작될 수 있다. The epitaxial wafer of the above-described structure may have a base plane dislocation defect (BPD) density of 0.1 pcs / cm 2 or less, and a surface defect density of the active layer 130 of 0.1 pcs / cm 2 or less.

이러한 에피택셜 웨이퍼는 다양한 반도체 소자에 적용될 수 있다.Such an epitaxial wafer can be applied to various semiconductor devices.

도 2는 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조 방법을 나타낸 순서도이다. 그리고 도 3은 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼 제조 방법에서의 성장 조건을 나타낸 예시 도면이다.2 is a flowchart illustrating a method for manufacturing an epitaxial wafer according to an embodiment of the present invention. And Figure 3 is an exemplary view showing the growth conditions in the epitaxial wafer manufacturing method according to an embodiment of the present invention.

이하, 도 2의 순서도를 중심으로 도 3을 참조하여 본 발명의 일 실시 예에 따른 에피택셜 웨이퍼의 제조 방법에 관하여 상세히 설명한다.Hereinafter, a method of manufacturing an epitaxial wafer according to an embodiment of the present invention will be described in detail with reference to FIG. 3 with reference to the flowchart of FIG. 2.

도 2를 참조하면, 반응 챔버 내에 기판(110)을 마련한다(S110). 여기서, 기판(110)은 그 표면에 발생된 자연 산화막이 제거되도록 세정된 상태로 마련된다. 또한, 반응 챔버는 그 내부가 클리닝(cleaning)된 상태로 준비된다. Referring to FIG. 2, a substrate 110 is prepared in a reaction chamber (S110). Here, the substrate 110 is provided in a cleaned state so that the natural oxide film generated on the surface is removed. In addition, the reaction chamber is prepared with its interior cleaned.

다음으로, 챔버 내에 에피택셜 성장을 위한 성장 소스, 도핑을 위한 도핑 소스 및 희석 가스를 포함하는 반응 가스를 주입하며, 소정의 도핑 농도를 유지하면서 버퍼층(120)을 1차 성장 시킨다. 이에 따라, 버퍼층(120)의 제1구간(121)이 성장된다(S120). Next, a reaction gas including a growth source for epitaxial growth, a doping source for doping, and a dilution gas is injected into the chamber, and the buffer layer 120 is first grown while maintaining a predetermined doping concentration. Accordingly, the first section 121 of the buffer layer 120 is grown (S120).

여기서, 에피택셜 구조체를 성장시키기 위한 성장 소스는 에피택셜 구조체의 피적층 대상인 기판(110)의 재질 및 종류에 따라서 상이해질 수 있다. 또한 실제 도핑에 관여할 도핑 소스 또한 도핑될 타입(N 타입 또는 P 타입)에 따라 상이해질 수 있다.Here, the growth source for growing the epitaxial structure may be different depending on the material and type of the substrate 110 to be deposited on the epitaxial structure. In addition, a doping source that will actually participate in doping may also differ depending on the type to be doped (N type or P type).

일 예로, 기판(110)으로 실리콘 카바이드 계열의 웨이퍼가 이용되는 경우, 에피택셜 성장을 위한 성장 소스로는 그 기판과 격자 상수 일치가 가능한 물질로서 SiH4+C3H8+H2, MTS(CH3SiCl3), TCS(SiHCl3), SixCx 등의 탄소 및 규소를 포함하는 실리콘 화합물이 이용될 수 있다. 그리고 기판(110) 상에 형성될 에피택셜 구조체를 N 타입으로 도핑 하고자 하는 경우, 도핑 소스로는 질소 가스(N2)등의 5족 원소의 물질이 이용될 수 있다.For example, when a silicon carbide-based wafer is used as the substrate 110, as a growth source for epitaxial growth, SiH 4 + C 3 H 8 + H 2 , MTS (MTS () Silicon compounds containing carbon and silicon such as CH 3 SiCl 3 ), TCS (SiHCl 3 ), and Si x C x may be used. In addition, when the epitaxial structure to be formed on the substrate 110 is to be doped with the N type, a material of a group 5 element such as nitrogen gas (N 2 ) may be used as the doping source.

아래에서는, 설명의 편의 및 집중을 위해, 실리콘 카바이드 계열의 기판에 질소 가스(N2)를 도핑 소스로 하여 에피택셜 도핑 성장을 시키는 경우를 가정하여 설명하기로 한다. 또한 도핑 소스인 질소 가스를 희석할 용도의 희석 가스로는 수소 가스(H2)가 이용되는 것으로 가정하여 설명한다.Hereinafter, for convenience and concentration of description, it will be described on the assumption that epitaxial doping growth is performed using nitrogen gas (N 2 ) as a doping source on a silicon carbide-based substrate. In addition, it is assumed on the assumption that hydrogen gas (H 2 ) is used as a dilution gas for diluting the nitrogen gas, which is a doping source.

상기 S120 단계의 버퍼층 1차 성장 공정에서, C/Si 비는 0.6 내지 1.0이고, 성장 온도는 1500°C 내지 1800°C 로 유지되며, 성장 압력은 100mbar 내지 200 mbar로 유지될 수 있다. 또한, Si/H2 비는 0.01 내지 0.05로 일정하게 유지될 수 있다. 이에 따라, 버퍼층(120)이 일정한 도핑 농도로 1차 성장될 수 있다. In the primary growth process of the buffer layer of step S120, the C / Si ratio is 0.6 to 1.0, the growth temperature is maintained at 1500 ° C to 1800 ° C, and the growth pressure can be maintained at 100 mbar to 200 mbar. In addition, the Si / H 2 ratio can be kept constant at 0.01 to 0.05. Accordingly, the buffer layer 120 may be primarily grown at a constant doping concentration.

한편, 버퍼층 1차 성장 공정에서 도핑 소스의 주입량은 100 ml/min 내지 300 ml/min로 조절될 수 있다. Meanwhile, in the primary growth process of the buffer layer, the injection amount of the doping source may be adjusted to 100 ml / min to 300 ml / min.

이에 따라, 도핑 농도가 5×1017/cm3 내지 5×1018/cm3 인 버퍼층(120)의 제1구간(121)이 0.5㎛ 내지 1㎛ 두께로 얻어질 수 있다. Accordingly, the doping concentration is 5 × 10 17 / cm 3 to 5 × 10 18 / cm 3 The first section 121 of the phosphorus buffer layer 120 may be obtained with a thickness of 0.5 μm to 1 μm.

다음으로, 챔버 내에 반응 가스를 연이어 주입하되, 도핑 농도를 연속적으로 감소시키면서 버퍼층(120)을 2차 성장 시킨다. 이에 따라, 버퍼층(120)의 제2구간(122)이 성장된다(S130). Next, the reaction gas is continuously injected into the chamber, but the buffer layer 120 is secondaryly grown while the doping concentration is continuously decreased. Accordingly, the second section 122 of the buffer layer 120 is grown (S130).

도 3에 도시된 바와 같이, 버퍼층(120)의 제2구간(122)은 활성층(130)에 가까울수록 도핑 농도가 점차적으로 감소한다. As illustrated in FIG. 3, the doping concentration gradually decreases as the second section 122 of the buffer layer 120 approaches the active layer 130.

예를 들어, 제2구간(122)의 도핑 농도는, 버퍼층(120)의 제1구간(121)과 접하는 경계면(A)에서는 5×1017/cm3 내지 5×1018/cm3이고, 활성층(130)에 가까워질수록 점차적으로 감소하여, 활성층(130)과의 경계면(B)에서는 1×1015/cm3 내지 5×1016/cm3로 조절될 수 있다. For example, the doping concentration of the second section 122 is 5 × 10 17 / cm 3 at the interface A contacting the first section 121 of the buffer layer 120. It is 5 × 10 18 / cm 3, and gradually decreases as it gets closer to the active layer 130, and 1 × 10 15 / cm 3 at the interface B with the active layer 130 It can be adjusted to 5 × 10 16 / cm 3 .

상기 S130 단계의 버퍼층 2차 성장 공정에서, 도핑 농도는 다른 성장 조건을 유지한 상태에서 Si/H2 비를 조절하여 제어될 수 있다. 또한, Si/H2 비는 성장 소스의 주입량을 조절하여 제어될 수 있다. 예를 들어, 버퍼층 2차 성장 공정에서, 성장 소스 주입량을 점차적으로 증가시켜 Si/H2 비가 0.1 내지 0.2에서 05 내지 0.6으로 증가하도록 조절할 수 있다. In the buffer layer secondary growth process of step S130, the doping concentration may be controlled by adjusting the Si / H 2 ratio while maintaining different growth conditions. In addition, the Si / H 2 ratio can be controlled by adjusting the injection amount of the growth source. For example, in the buffer layer secondary growth process, the growth source injection amount may be gradually increased to adjust the Si / H 2 ratio to increase from 0.1 to 0.2 to 05 to 0.6.

한편, 도 3에 도시된 바와 같이, 버퍼층 2차 성장 공정에서, 도핑 농도는 선형적으로 증가하거나 비선형적으로 증가하도록 제어될 수 있다. 도핑 농도의 변화량은 도핑 소스의 주입량에 따라서도 제어될 수 있다. On the other hand, as shown in Figure 3, in the buffer layer secondary growth process, the doping concentration may be controlled to increase linearly or nonlinearly. The amount of change in doping concentration can also be controlled according to the amount of doping source injected.

1차 및 2차 성장 공정을 통해 버퍼층(120)은 0.5mm 내지 1mm의 두께로 성장할 수 있다. Through the primary and secondary growth processes, the buffer layer 120 may be grown to a thickness of 0.5 mm to 1 mm.

다음으로, 챔버 내에 반응 가스를 연이어 주입하되, 소정의 도핑 농도로 활성층(130)을 성장 시킨다(S140). Next, the reaction gas is continuously injected into the chamber, and the active layer 130 is grown to a predetermined doping concentration (S140).

상기 S140 단계의 활성층 성장 공정에서, C/Si 비는 0.6 내지 1.5이고, 성장 온도는 1550°C 내지 1700°C로 유지되며, 성장 압력은 90mbar 내지 200 mbar로 유지될 수 있다. 또한, Si/H2 비는 0.1 내지 0.5로 조절될 수 있다. In the active layer growth process of step S140, the C / Si ratio is 0.6 to 1.5, the growth temperature is maintained at 1550 ° C to 1700 ° C, and the growth pressure can be maintained at 90 mbar to 200 mbar. In addition, the Si / H 2 ratio can be adjusted to 0.1 to 0.5.

활성층 성장 공정에서 활성층(130)의 도핑 농도는 도핑 소스의 주입량에 따라 달라질 수 있다. 예를 들어, 활성층(130)의 도핑 농도는 1×1015/cm3 내지 5×1016/cm3일 수 있다.In the active layer growth process, the doping concentration of the active layer 130 may vary depending on the injection amount of the doping source. For example, the doping concentration of the active layer 130 is 1 × 10 15 / cm 3 To 5 × 10 16 / cm 3 .

한편, 활성층 성장 공정은 활성층(130)의 두께가 목표 두께를 만족시킬 때까지 지속될 수 있다. Meanwhile, the active layer growth process may be continued until the thickness of the active layer 130 satisfies the target thickness.

전술한 본 발명의 실시 예에 따르면, 기판과 활성층 사이에 버퍼층을 저속 성장으로 1차 성장시킴으로써, 에피택셜 구조체의 초기 성장 단계에서 발생하는 내부 결함인 기저면 전위 결함(BPD)의 밀도를 0.1개/cm2 이하로 줄일 수 있다.According to the above-described embodiment of the present invention, by first growing the buffer layer between the substrate and the active layer at low speed growth, the density of the base surface potential defect (BPD), which is an internal defect occurring in the initial growth step of the epitaxial structure, is 0.1 / It can be reduced to cm 2 or less.

또한, 활성층에 가까워질수록 도핑 농도가 감소하도록 버퍼층을 2차 성장 시킴으로써, 격자 내부의 결함을 줄이고 전자의 빠른 이동이 이루어지도록 하여 전류 밀도(current density), 브레이크다운 전압(breakdown voltage) 및 순방향 전류(forward current)을 향상시키는 효과가 있다. 또한, 반도체 소자의 성능을 좌우하는 표면 결함 밀도 또한 0.1개/cm2 이하로 제어하는 것이 가능하다. In addition, the buffer layer is secondaryly grown to decrease the doping concentration as it approaches the active layer, thereby reducing defects in the lattice and allowing fast electron movement, thereby increasing current density, breakdown voltage, and forward current. It has the effect of improving (forward current). In addition, it is also possible to control the surface defect density, which influences the performance of the semiconductor device, to 0.1 pieces / cm 2 or less.

또한, 도핑 농도를 연속적으로 변화시키는 성장 공정을 통해서 버퍼층 성장 공정과 활성층 성장 공정을 단속시키지 않고 자연스럽게 연이어 진행할 수 있다. 즉, 버퍼층 성장 공정으로부터 활성층 성장 공정에 이르기까지, 반응 소스의 주입을 중단시키지 않는 상태로(성장 공정을 중단하지 않는 상태로) 연속적으로 진행될 수 있다.In addition, the buffer layer growth process and the active layer growth process may be successively performed without interruption through the growth process of continuously changing the doping concentration. That is, from the buffer layer growth process to the active layer growth process, it can be continuously performed without stopping the injection of the reaction source (without stopping the growth process).

이상에서는 본 발명의 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.Although described above with reference to embodiments of the present invention, those skilled in the art variously modify the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. And it can be easily understood.

Claims (5)

기판,
상기 기판 상에 배치되는 버퍼층, 그리고
상기 버퍼층 상에 배치되는 활성층을 포함하는 에피택셜 구조체를 포함하되,
상기 버퍼층은,
상기 기판 상에 배치되며, 소정의 도핑 농도를 유지하는 제1구간, 그리고
상기 제1구간 상에 배치되며, 상기 활성층에 가까울수록 도핑 농도가 점차적으로 감소하는 제2구간을 포함하고,
상기 제1구간의 두께는 상기 제2구간의 두께보다 작은 에피택셜 웨이퍼.Board,
A buffer layer disposed on the substrate, and
An epitaxial structure including an active layer disposed on the buffer layer,
The buffer layer,
A first section disposed on the substrate and maintaining a predetermined doping concentration, and
It is disposed on the first section, and includes a second section in which the doping concentration gradually decreases as it approaches the active layer,
The thickness of the first section is smaller than the thickness of the second section epitaxial wafer. 제1항에 있어서,
상기 제2구간의 도핑 농도는 연속적으로 선형적 또는 비선형적으로 변화하는 에피택셜 웨이퍼.According to claim 1,
The epitaxial wafer in which the doping concentration of the second section is continuously changed linearly or nonlinearly. 제1항에 있어서,
상기 버퍼층은 두께가 0.5mm 내지 1mm이고,
상기 제1구간의 두께는 0.5μm 내지 1 μm인 에피택셜 웨이퍼.According to claim 1,
The buffer layer has a thickness of 0.5mm to 1mm,
The epitaxial wafer has a thickness of 0.5 μm to 1 μm in the first section. 제1항에 있어서,
상기 에피택셜 웨이퍼의 기저면 전위 결함 밀도는 0.1개/cm2이하이고,
상기 활성층의 표면 결함 밀도는 0.1개/cm2이하인 에피택셜 웨이퍼.According to claim 1,
The base surface dislocation defect density of the epitaxial wafer is 0.1 or less / cm 2 ,
The epitaxial wafer having a density of surface defects in the active layer of 0.1 pcs / cm2 or less. 제1항에 있어서,
상기 제1구간의 도핑 농도는 상기 제2구간의 도핑 농도보다 크고,
상기 제1구간은 도핑 농도가 5Х1017/cm3내지 5Х1018/cm3이고,
상기 제2구간은 도핑 농도가 1Х1015/cm3 내지 5Х1016/cm3인 에피택셜 웨이퍼.According to claim 1,
The doping concentration in the first section is greater than the doping concentration in the second section,
The doping concentration of the first section is 5Х10 17 / cm 3 to 5Х10 18 / cm 3 ,
The second section has an epitaxial wafer having a doping concentration of 1Х10 15 / cm 3 to 5Х10 16 / cm 3 .
KR1020130058794A 2013-05-24 2013-05-24 Epitaxial wafer KR102098297B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130058794A KR102098297B1 (en) 2013-05-24 2013-05-24 Epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130058794A KR102098297B1 (en) 2013-05-24 2013-05-24 Epitaxial wafer

Publications (2)

Publication Number Publication Date
KR20140137795A KR20140137795A (en) 2014-12-03
KR102098297B1 true KR102098297B1 (en) 2020-04-07

Family

ID=52457484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130058794A KR102098297B1 (en) 2013-05-24 2013-05-24 Epitaxial wafer

Country Status (1)

Country Link
KR (1) KR102098297B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102565964B1 (en) * 2016-12-02 2023-08-09 주식회사 엘엑스세미콘 Epitaxial wafer and method for fabricating the same
CN107221559B (en) * 2017-06-07 2020-04-28 重庆中科渝芯电子有限公司 Variable-doping semiconductor material sheet for power MOSFET device and manufacturing method thereof
KR102339608B1 (en) * 2017-09-05 2021-12-14 주식회사 엘엑스세미콘 Epitaxial wafer and method for fabricating the same
KR102474331B1 (en) * 2017-09-05 2022-12-07 주식회사 엘엑스세미콘 Epitaxial wafer and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007131504A (en) 2005-11-14 2007-05-31 Shikusuon:Kk SiC EPITAXIAL WAFER AND SEMICONDUCTOR DEVICE USING THE SAME
JP2007324247A (en) 2006-05-31 2007-12-13 Sumitomo Chemical Co Ltd Compound semiconductor epitaxial substrate, and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872028A (en) * 1996-09-05 1999-02-16 Harris Corporation Method of forming power semiconductor devices with controllable integrated buffer
EP1532677B1 (en) * 2002-08-26 2011-08-03 S.O.I.Tec Silicon on Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
US8293623B2 (en) * 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
KR101971597B1 (en) * 2011-10-26 2019-04-24 엘지이노텍 주식회사 Wafer and method of fabrication thin film
KR102165614B1 (en) * 2013-06-28 2020-10-14 엘지이노텍 주식회사 Epitaxial wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007131504A (en) 2005-11-14 2007-05-31 Shikusuon:Kk SiC EPITAXIAL WAFER AND SEMICONDUCTOR DEVICE USING THE SAME
JP2007324247A (en) 2006-05-31 2007-12-13 Sumitomo Chemical Co Ltd Compound semiconductor epitaxial substrate, and manufacturing method thereof

Also Published As

Publication number Publication date
KR20140137795A (en) 2014-12-03

Similar Documents

Publication Publication Date Title
KR101430217B1 (en) Epitaxial silicon carbide single-crystal substrate and method for producing the same
US9281189B2 (en) Wafer and method of fabricating the same
JP2013239606A (en) Method for manufacturing silicon carbide epitaxial wafer
KR102165614B1 (en) Epitaxial wafer
JP6245416B1 (en) Method for manufacturing silicon carbide epitaxial wafer and method for manufacturing silicon carbide semiconductor device
KR102098297B1 (en) Epitaxial wafer
JP6758491B2 (en) SiC epitaxial wafer and its manufacturing method
KR101943196B1 (en) Silicon carbide epitaxial wafer manufacturing method, silicon carbide semiconductor device manufacturing method and silicon carbide epitaxial wafer manufacturing apparatus
KR102231643B1 (en) METHOD FOR GROWIG SiC EPITAXIAL LAYER AND POWER DEVICE
KR102565964B1 (en) Epitaxial wafer and method for fabricating the same
JP2018092985A (en) Semiconductor substrate manufacturing method
US11309389B2 (en) Epitaxial wafer and switch element and light-emitting element using same
KR20130044789A (en) Apparatus, method for fabrication epi wafer and epi wafer
KR20130076365A (en) Method for fabrication silicon carbide epitaxial wafer and silicon carbide epitaxial wafer
KR102053077B1 (en) Epitaxial wafer and method for fabricating the same
KR102098209B1 (en) Epitaxial wafer and method for fabricating the same
KR102474331B1 (en) Epitaxial wafer and method for fabricating the same
KR102534857B1 (en) Silicon carbide epi wafer and semiconductor device comprising the same
KR102165615B1 (en) Epitaxial wafer
KR102610826B1 (en) Epitaxial wafer and method for fabricating the same
KR102339608B1 (en) Epitaxial wafer and method for fabricating the same
JP2014216474A (en) Nitride semiconductor substrate
KR20150025648A (en) Epitaxial wafer
KR102128495B1 (en) Epitaxial wafer
KR102131245B1 (en) Epitaxial wafer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant