JP2013026497A - 発光素子用エピタキシャルウェハ及び発光素子 - Google Patents

Abstract

【課題】１枚のウェハからより多くのチップを取得することができる高性能な発光素子用エピタキシャルウェハを提供する。
【解決手段】加熱したｎ型基板１００上にIII族原料ガス及びＶ族原料ガスを供給し、ｎ型基板１００上に少なくともｎ型クラッド層５、活性層７、ｐ型クラッド層９，１１及びコンタクト層１３からなるIII−Ｖ族半導体層２を積層する発光素子用エピタキシャルウェハ１において、III−Ｖ族半導体層２のいずれかの層に不可避不純物として混入するＳ（硫黄）の濃度を１．０×１０¹⁵ｃｍ^-3以下にすべく、その層の成長時の基板温度を６２０℃以上とし、かつＶ族原料ガスとIII族原料ガスの実流量比を１３０以上とした。
【選択図】図１

Description

本発明は、主にＬＤ、ＬＥＤなどの発光素子用のエピタキシャルウェハ、及びそれを用いた発光素子に関するものである。

化合物半導体結晶を用いた半導体レーザーダイオード（Laser Diode；ＬＤ）は、デジタルバーサタイルディスク（Digital Versatile Disk；ＤＶＤ）やコンパクトディスク（Compact Disk；ＣＤ）などの光ディスクシステムにおいて、読み取り用光源や書き込み用光源として広く用いられている。また発光ダイオード（Light Emitted Diode；ＬＥＤ）はディスプレイ、リモコン、センサー、車載用ランプ等、様々な用途に用いられている。

化合物半導体結晶を成長する方法の一つに有機金属気相成長法（Metal Organic Vapor Phase Epitaxy；以下ＭＯＶＰＥ法）がある。ＭＯＶＰＥ法は、III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして成長炉内に導入し、成長炉内で加熱された基板付近で原料を熱分解させ、基板上に化合物半導体結晶をエピタキシャル成長させる方法である。

基板上に半導体結晶をエピタキシャル成長させた基板（エピウェハ）の代表例として、ＬＤエピウェハの構造を図１に示す。

このＬＤエピウェハ１は、ｎ型基板１００上に、第１及び第２バッファ層３，４、ｎ型クラッド層５、第１ガイド層６、活性層７、第２ガイド層８、第１ｐ型クラッド層９、エッチングストップ層１０、第２ｐ型クラッド層１１、中間層１２、コンタクト層１３からなるIII−Ｖ族半導体層２を積層するものであり、各層３〜１３はＭＯＶＰＥ法により形成されたものである。

近年では２波長ＬＤの高性能化、書き込み速度の倍速化などに伴い、ＬＤ特性の規格が狭隘化し、その分エピウェハに求められる特性も厳しくなっている。その一方でＬＤの価格下落が止まらず、１枚のエピウェハから取得するチップ数量を増やすことが重要な課題となっている。プロセス側としては、チップサイズを小さくすることが挙げられるが、エピウェハ側としては、エピウェハの特性を向上させてチップ歩留を上げることが課題である。

なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。

特開平１０−２７０７９７号公報 特開平７−９４７８０号公報

ＬＤ、ＬＥＤに求められる特性の一つとして、規定の出力を得るための順電流Ｉ_opがある。例えばＬＤのＩ_opとは、規定のレーザー出力を得るための順電流である。従来、このＩ_opが基準よりも高めになってしまったり、長時間通電していると徐々に変化してしまうなどの不具合により、エピウェハの歩留が低下してしまうことが発生していた。この現象は、特にエピウェハの外側周辺部分に多く発生する傾向があった。

Ｉ_opの上昇や変化といった特性の悪化には、エピウェハに混入する意図しない不純物が一つの要因であることが分かってきている。なお、ｐ，ｎのドーパントは制御された上で意図的に添加しているものなので特性悪化には影響しない。

不純物に関連する技術として、Ｉｎ_1-y（Ｇａ_1-xＡｌ_x）_yＰのｎ型クラッド層、活性層及びｐ型クラッド層からなるダブルヘテロ構造部を有する半導体発光装置において、ｐ型クラッド層の酸素濃度を２×１０¹⁷ｃｍ^-3以下にすることにより、高Ａｌ組成ｘ（ｘ≧０．７５）のＩｎＧａＡｌＰ（ＩｎＡｌＰ）における酸素濃度に対するｐ型ドーパントのＺｎの電気的活性化率を高めて、キャリア濃度を高くするという提案（特許文献２参照）がある。

しかしながら、エピ層中の酸素濃度を低下させた発光素子においても、依然としてＩ_opの上昇や経時変化などが発生し、エピウェハの歩留が低下していた。

本発明はこの様な課題を解決し、１枚のウェハからより多くのチップを取得することができる高性能な発光素子用エピタキシャルウェハ及びこれを用いて作製した発光素子を提供することを目的とする。

上記目的を達成するために創案された本発明は、加熱したｎ型基板上にIII族原料ガス及びＶ族原料ガスを供給し、前記ｎ型基板上に少なくともｎ型クラッド層、活性層、ｐ型クラッド層及びコンタクト層からなるIII−Ｖ族半導体層を積層する発光素子用エピタキシャルウェハにおいて、前記III−Ｖ族半導体層のいずれかの層に不可避不純物として混入するＳ（硫黄）の濃度を１．０×１０¹⁵ｃｍ^-3以下にすべく、その層の成長時の基板温度を６２０℃以上とし、かつＶ族原料ガスとIII族原料ガスの実流量比を１３０以上とした発光素子用エピタキシャルウェハである。

前記ｐ型クラッド層の成長時の基板温度を６２０℃以上とし、かつＶ族原料ガスとIII族原料ガスの実流量比を１３０以上として、前記ｐ型クラッド層のＳの濃度を１．０×１０¹⁵ｃｍ^-3以下にすると良い。

前記ｎ型クラッド層の成長時の基板温度を６２０℃以上とし、かつＶ族原料ガスとIII族原料ガスの実流量比を１３０以上として、前記ｎ型クラッド層のＳの濃度をｎ型キャリア濃度の１／４００以下にしても良い。

また本発明は、上記いずれかの発光素子用エピタキシャルウェハを用いた発光素子である。

本発明によれば、１枚のウェハからより多くのチップを取得することができる高性能な発光素子用エピタキシャルウェハ及びこれを用いて作製した発光素子を提供できる。

本発明の発光素子用エピタキシャルウェハの構造を示す断面模式図である。 本発明の実施例を示す図であり、作製したＬＤチップの初期Ｉ_opを示すグラフ図である。

以下に、本発明の一実施の形態について添付図面に従い説明する。

本発明者が行った研究の結果、Ｉ_op高などの特性悪化にはエピ層中に意図せずに（不可避的に）混入する硫黄（以下Ｓ）が影響していることを発見した。具体的には、エピ層中のＳ濃度が平均１．０×１０¹⁵ｃｍ^-3を超えるレベルになると、エピウェハの特性が悪化することを突き止めた。

ところで、III−Ｖ族化合物半導体結晶技術において、Ｓはｎ型のドーパントになりうるが、Ａｓ系、Ｐ系のIII−Ｖ族化合物半導体においては、例えばＳｉ、Ｓｅ、Ｔｅなどの、より使用しやすいｎ型のドーパントが他にあるため、Ｓをｎ型ドーパントとして使用する例はほとんど見られない。

エピ層中にＳが混入する原因については特定されていないが、キャリアガスおよび大気中の微量な硫黄化合物や、エピタキシャル成長に用いる反応炉内の残留物等から混入している可能性が考えられた。

本発明者は上記の考察に基づいて、エピタキシャル成長時の基板温度および原料ガスの組成比が、エピタキシャルウェハのＳ濃度に及ぼす影響について検討した。その結果、成長時の基板温度を６２０℃以上、且つ成長時に炉内に導入するＶ族原料とIII族原料の実流量比（以下Ｖ／III比）を１３０以上とすることで、エピウェハの周辺部までＳ濃度を１．０×１０¹⁵ｃｍ^-3以下に抑えることができた。

図１は、本実施の形態に係る発光素子用エピタキシャルウェハの構造を示す断面模式図である。ここでは、発光素子用エピタキシャルウェハ１の一例として、III族元素をＧａ，Ａｌ，Ｉｎとし、Ｖ族元素をＡｓ，ＰとしたIII−Ｖ族半導体を、ｎ型導電性ＧａＡｓ基板上に形成したＬＤエピウェハ１について説明する。

このＬＤエピウェハ１は、ｎ型導電性ＧａＡｓからなるｎ型基板１００上に、第１及び第２バッファ層３，４、ｎ型クラッド層５、第１ガイド層６、活性層７、第２ガイド層８、第１ｐ型クラッド層９、エッチングストップ層１０、第２ｐ型クラッド層１１、中間層１２、コンタクト層１３からなるIII−Ｖ族半導体層２を積層するものである。III−Ｖ族半導体層２の各層３〜１３は、ＧａＩｎＰなどのIII−Ｖ族化合物半導体結晶からなる。

第１及び第２バッファ層３，４は、その上に形成するｎ型クラッド層５とｎ型基板１００との格子不整を緩和するための層であり、第１バッファ層３はｎ型ＧａＡｓから、第２バッファ層４はｎ型Ｇａ_0.51Ｉｎ_0.49Ｐからなる。

ｎ型クラッド層５、第１及び第２ｐ型クラッド層９，１１は、活性層７のキャリア（電子・正孔）の密度を高めるための層であり、ｎ型クラッド層５はｎ型（Ａｌ_0.68Ｇａ_0.32）_0.51Ｉｎ_0.49Ｐから、第１及び第２ｐ型クラッド層９，１１はｐ型（Ａｌ_0.7Ｇａ_0.3）_0.51Ｉｎ_0.49Ｐからなる。

活性層７は注入されたキャリア（電子・正孔）が結合して発光する層であり、ここではＧａ_0.51Ｉｎ_0.49Ｐをウェル、（Ａｌ_0.5Ｇａ_0.5）_0.51Ｉｎ_0.49Ｐをバリアとしたカンタムウェル構造とした。第１及び第２ガイド層６，８は、活性層７で発光した光を活性層７に閉じ込めるための層であり、両層６，８とも（Ａｌ_0.68Ｇａ_0.32）_0.51Ｉｎ_0.49Ｐからなる。なお、第１ガイド層６、活性層７、第２ガイド層８は不純物を添加しない（アンドープ）III−Ｖ族半導体で形成する。

エッチングストップ層１０は、第２ｐ型クラッド層１１をエッチング加工する際に、第１ｐ型クラッド層９をエッチングから保護するための層であり、Ｇａ_0.55Ｉｎ_0.45Ｐからなる。

中間層１２は、その上に形成するコンタクト層１３と第２ｐ型クラッド層１１との格子不整を緩和するための層であり、ｐ型Ｇａ_0.51Ｉｎ_0.49Ｐからなる。

最上層のコンタクト層１３は、第１及び第２ｐ型クラッド層９，１１と電極とを電気的に接続するための層であり、ｐ型ＧａＡｓからなる。

このＬＤエピウェハ１は、ｎ型基板１００としてのｎ型導電性ＧａＡｓ基板上に、各層３〜１３をＭＯＶＰＥによりエピタキシャル成長させて形成される。

各層３〜１３の成長に用いるIII族有機金属原料ガスとしては、Ｇａ原料としてＴＭＧ（トリメチルガリウム）、Ａｌ原料としてＴＭＡ（トリメチルアルミニウム）、Ｉｎ原料としてＴＭＩ（トリメチルインジウム）を用いる。またＶ族原料ガスとしては、Ａｓ原料としてＡｓＨ₃（アルシン）、Ｐ原料としてＰＨ₃（ホスフィン）を用いる。さらに、ドーパント（意図した不純物）の添加に用いるドーパントガスとしては、ｎ型の不純物であるＳｉの原料としてＳｉ₂Ｈ₆（ジシラン）、ｐ型の不純物であるＺｎの原料としてＤＥＺ（ジエチル亜鉛）を用いる。なお、これらの原料ガスをｎ型基板１００に供給するためのキャリアガスとしては、高純度水素ガスを用いる。

これら原料ガスの実流量比を調節してキャリアガスと共に反応炉内に導入し、反応炉内で加熱されたｎ型基板１００付近で原料を熱分解させることで、所望の組成および特性を有するIII−Ｖ族半導体がエピタキシャル成長によりｎ型基板１００上に順次積層し、ＬＤエピウェハ１が形成される。

さて、本実施の形態に係るＬＤエピウェハ１（発光素子用エピタキシャルウェハ１）では、III−Ｖ族半導体に不可避不純物として混入するＳの濃度を１．０×１０¹⁵ｃｍ^-3以下にすべく、エピタキシャル成長時の基板温度を６２０℃以上とし、かつＶ族原料ガスとIII族原料ガスの実流量比（Ｖ／III比）を１３０以上とする。

エピタキシャル成長時の成長条件を上記の範囲とすることにより、III−Ｖ族半導体に不可避不純物として混入するＳの濃度をエピウェハの周辺部まで１．０×１０¹⁵ｃｍ^-3以下にすることができ、より多くの発光素子チップを作製できる、高性能な発光素子用エピタキシャルウェハとすることができる。

また、本実施の形態に係る発光素子用エピタキシャルウェハ１は、ＬＤやＬＥＤなどの発光素子を作製するのに好適であり、本実施の形態に係るウェハから作製された発光素子は、Ｉ_opの上昇や経時変化を抑制することができる。

なお、本発明は上記実施の形態に限られず、種々の変更が可能である。

上記実施の形態ではエピタキシャル成長により形成する各層３〜１３の全てを上記の成長条件で形成したが、本発明は必ずしも全ての層を上記の成長条件で形成する必要はない。

Ｓの混入による発光素子特性の低下には、活性層７でのキャリア密度を調節するｎ型クラッド層５、またはｐ型クラッド層９，１１への混入が大きく寄与することから、これらｎ型クラッド層５、またはｐ型クラッド層９，１１のいずれかを上記の成長条件で形成することにより、発光素子用エピタキシャルウェハ１の歩留を向上することができる。

なお、ｎ型クラッド層５のＳ濃度を低下させるときには、そのＳ濃度をｎ型キャリア濃度の１／４００以下にすると良い。これにより、ｎ型クラッド層５の主要なｎ型不純物を、意図して添加したドーパント（例えばＳｉ）とすることができ、発光素子用エピタキシャルウェハ１の特性悪化を更に抑制することができる。

以下に、本発明の実施例を説明する。ただし、本発明はここで取り上げた実施例に限定されることはない。

［実施例１］
III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして反応炉内に導入し、反応炉内で加熱された基板付近で原料を熱分解させ、基板上にIII−Ｖ族半導体をエピタキシャル成長させる有機金属気相成長法により、次のようにしてＬＤエピウェハを形成した。

まず、ｎ型基板１００としてのｎ型導電性ＧａＡｓ基板上に、第１バッファ層３として２００ｎｍのｎ型ＧａＡｓ（キャリア濃度１×１０¹⁸ｃｍ^-3）、さらに第２バッファ層４として２００ｎｍのｎ型Ｇａ_0.51Ｉｎ_0.49Ｐ（キャリア濃度１×１０¹⁸ｃｍ^-3）を成長させた。

その上にｎ型クラッド層５として２０００ｎｍのｎ型（Ａｌ_0.68Ｇａ_0.32）_0.51Ｉｎ_0.49Ｐ（キャリア濃度５．２×１０¹⁷ｃｍ^-3）、第１ガイド層６として１５ｎｍの不純物を添加しない（Ａｌ_0.68Ｇａ_0.32）_0.51Ｉｎ_0.49Ｐを成長した。

第１ガイド層６上に成長した活性層７は、Ｇａ_0.51Ｉｎ_0.49Ｐをウェル、（Ａｌ_0.5Ｇａ_0.5）_0.51Ｉｎ_0.49Ｐをバリアとしたカンタムウェル構造とし、不純物は添加しなかった。また、活性層７上に、第１ガイド層６と同様の結晶７０ｎｍを第２ガイド層８として成長した。

そして第１ｐ型クラッド層９として２８０ｎｍの（Ａｌ_0.7Ｇａ_0.3）_0.51Ｉｎ_0.49Ｐ（キャリア濃度１×１０¹⁸ｃｍ^-3）、エッチングストップ層１０として第１ｐ型クラッド層９と同一ドーパント流量でＧａ_0.55Ｉｎ_0.45Ｐを１０ｎｍ成長し、そのエッチングストップ層１０の上に、第２ｐ型クラッド層１１として第１ｐ型クラッド層９と同一の結晶を１５００ｎｍ成長した。

さらにその上にはｐ型クラッド層９，１１とコンタクト層１３（キャップ層）の格子不整を緩和する中間層１２（ｐ型Ｇａ_0.51Ｉｎ_0.49Ｐ（キャリア濃度１．５×１０¹⁸ｃｍ^-3））を成長した。最上層にはコンタクト層として３００ｎｍのｐ型高濃度のＧａＡｓ（キャリア濃度５．０×１０¹⁸ｃｍ^-3）を成長した。

これら各層３〜１３の成長時には、ＭＯＶＰＥ成長時の基板温度とＶ／III比を（１）基板温度：６００℃，Ｖ／III比：１００、および（２）基板温度：６２０℃，Ｖ／III比：１３０の２条件を用いて、エピウェハ（１）およびエピウェハ（２）を作製した。

作製したエピウェハ（１），（２）のそれぞれについて、エピウェハの中央部と周辺部（オリエンテーションフラットの反対側のウェハ端から６ｍｍ内側の部分）のＳ濃度を、ＳＩＭＳ（Secondary Ion Mass Spectrometry；二次イオン質量分析）によって測定した。ここでＳＩＭＳとは、Ｏ₂ ⁺やＣｓ⁺³のようなイオンを測定試料表面に照射し、スパッタされた原子の中でイオン化された二次イオンを質量分析することにより、物質の成分、不純物の分析を行う方法である。イオンによって試料表面がスパッタされるので、試料表面からの深さ方向の元素分布が得られる。

ＳＩＭＳによりＳ濃度を確認したところ、エピウェハ（１）の中央部：７．６×１０¹⁴ｃｍ^-3、エピウェハ（１）の周辺部：１．１×１０¹⁵ｃｍ^-3、エピウェハ（２）の中央部：検出下限、エピウェハ（２）の周辺部：５．２×１０¹⁴ｃｍ^-3であった。すなわち、エピウェハ（１）の周辺部においては、Ｓ濃度が本発明で規定する１．０×１０¹⁵ｃｍ^-3より大きくなった。

これらＳ濃度を測定したそれぞれの箇所から、３０個ずつのＬＤチップを作製し、その特性を評価した。より具体的には、作製したＬＤチップの初期のＩ_op（規定の出力を得るための順電流）と、１０００時間通電後のＩ_opの変化とを測定し、Ｉ_opが１５５ｍＡを超えるものを不良チップとした。

図２に、作製した各ＬＤチップの初期Ｉ_opを示す。図２において、横軸は作製したＬＤチップのチップナンバー（Ｎｏ．）とし、エピウェハ（１）の中央部：Ｎｏ．１〜３０、エピウェハ（１）の周辺部：Ｎｏ．３１〜６０、エピウェハ（２）の中央部：Ｎｏ．６１〜９０、エピウェハ（２）の周辺部：Ｎｏ．９１〜１２０である。

図２より、Ｓ濃度が１．０×１０¹⁵ｃｍ^-3以下となったエピウェハ（１）の中央部と、エピウェハ（２）の中央部および周辺部とから作製したＬＤチップでは、初期Ｉ_opの値がいずれも１５０ｍＡ以下と低く、良好な値となった。一方、Ｓ濃度が１．１×１０¹⁵ｃｍ^-3となったエピウェハ（１）の周辺部から作製したＬＤチップは初期Ｉ_opが高く、ＬＤチップのＩ_opの上限とした１５５ｍＡを超えてしまった。

また、それぞれを１０００時間通電後にＩ_opの変化を測定すると、エピウェハ（１）の中央部と、エピウェハ（２）の中央部および周辺部とから作製したＬＤチップでは、通電後も初期値に比べ平均９９〜１０２％の変化であった。一方、エピウェハ（１）の周辺部から作製したＬＤチップでは、Ｉ_opは初期値に比べ平均１３８％と大きく上昇してしまった。

以上より、エピタキシャル成長時の基板温度を６２０℃以上、Ｖ族原料ガスとIII族原料ガスの実流量比（Ｖ／III比）を１３０以上とすることで、ＬＤエピウェハの周辺部までＳ濃度が１．０×１０¹⁵ｃｍ^-3以下となり、これによってエピウェハの性能が向上し、１枚のエピウェハから従来よりも歩留良く発光素子チップを取得することができるようになったことがわかる。

［実施例２］
本発明の実施例２として、第１ｐ型クラッド層９と第２ｐ型クラッド層１１のＳ濃度を平均５．２×１０¹⁴ｃｍ^-3とし、その他の層は１．２×１０¹⁵ｃｍ^-3としたエピウェハ（３）を作製した。さらに、ｎ型クラッド層５のＳ濃度を平均６．４×１０¹⁴ｃｍ^-3とし、その他の層は１．２×１０¹⁵ｃｍ^-3としたエピウェハ（４）を作製した。

これら作製したエピウェハ（３），（４）からウェハの中心部及び周辺部ともにランダムに含む３０個ずつのＬＤチップを作製し、上記実施例と同じく初期Ｉ_opの評価を行った。

この結果を図２に併せて示す。図２において、エピウェハ（３）から作製したＬＤチップ：Ｎｏ．１２１〜１５０、エピウェハ（４）から作製したＬＤチップ：Ｎｏ．１５１〜１８０とする。

図２に示すように、ｐ型クラッド層９，１１、あるいはｎ型クラッド層５のいずれかのＳ濃度を１．０×１０¹⁵ｃｍ^-3以下としたエピウェハ（３），（４）のＬＤチップは、いずれも初期Ｉ_opが１５５ｍＡ以下であり、良好な結果であった。

１ 発光素子用エピタキシャルウェハ
２ III−Ｖ族半導体層
５ ｎ型クラッド層
７ 活性層
９ （第１）ｐ型クラッド層
１１ （第２）ｐ型クラッド層
１３ コンタクト層
１００ ｎ型基板

Claims (4)

1. 加熱したｎ型基板上にIII族原料ガス及びＶ族原料ガスを供給し、前記ｎ型基板上に少なくともｎ型クラッド層、活性層、ｐ型クラッド層及びコンタクト層からなるIII−Ｖ族半導体層を積層する発光素子用エピタキシャルウェハにおいて、
   前記III−Ｖ族半導体層のいずれかの層に不可避不純物として混入するＳ（硫黄）の濃度を１．０×１０¹⁵ｃｍ^-3以下にすべく、その層の成長時の基板温度を６２０℃以上とし、かつＶ族原料ガスとIII族原料ガスの実流量比を１３０以上としたことを特徴とする発光素子用エピタキシャルウェハ。
2. 前記ｐ型クラッド層の成長時の基板温度を６２０℃以上とし、かつＶ族原料ガスとIII族原料ガスの実流量比を１３０以上として、前記ｐ型クラッド層のＳの濃度を１．０×１０¹⁵ｃｍ^-3以下にした請求項１記載の発光素子用エピタキシャルウェハ。
3. 前記ｎ型クラッド層の成長時の基板温度を６２０℃以上とし、かつＶ族原料ガスとIII族原料ガスの実流量比を１３０以上として、前記ｎ型クラッド層のＳの濃度をｎ型キャリア濃度の１／４００以下にした請求項１記載の発光素子用エピタキシャルウェハ。
4. 請求項１〜３いずれか記載の発光素子用エピタキシャルウェハを用いた発光素子。