JP2013016525A - Power semiconductor module and manufacturing method of the same - Google Patents

Power semiconductor module and manufacturing method of the same Download PDF

Info

Publication number
JP2013016525A
JP2013016525A JP2009223820A JP2009223820A JP2013016525A JP 2013016525 A JP2013016525 A JP 2013016525A JP 2009223820 A JP2009223820 A JP 2009223820A JP 2009223820 A JP2009223820 A JP 2009223820A JP 2013016525 A JP2013016525 A JP 2013016525A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor module
heat sink
insulating substrate
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009223820A
Other languages
Japanese (ja)
Inventor
Akira Morozumi
両角　　朗
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2009223820A priority Critical patent/JP2013016525A/en
Priority to PCT/JP2010/066454 priority patent/WO2011040313A1/en
Publication of JP2013016525A publication Critical patent/JP2013016525A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0006—Exothermic brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/04—Heating appliances
    • B23K3/047—Heating appliances electric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a heat sink built-in type power semiconductor module for power conversion which has excellent heat radiation performance and manufactured in low cost.SOLUTION: A power semiconductor module manufacturing method comprises: inserting a solder plate and a reactive metal foil serving as a heat source between a metal base plate of an assembly-completed semiconductor device and a heat sink and applying pressure; and melting the solder plate by energizing a current to the reactive metal foil for firing the reactive metal foil thereby to instantaneously bond the metal base plate and the heat sink under a room temperature.

Description

本発明は、電気自動車、電鉄、工作機械などにおいて大電流を制御するためのパワー半導体モジュールに関し、特にヒートシンクと一体化したパワー半導体モジュールに関する。   The present invention relates to a power semiconductor module for controlling a large current in an electric vehicle, an electric railway, a machine tool, and the like, and more particularly to a power semiconductor module integrated with a heat sink.

図１０は、一般的なパワー半導体モジュールを示す要部断面模式図である。ここでパワー半導体モジュール５は金属ベース板５０を備え、金属ベース板５０上にははんだ３３で絶縁基板６０が接合されている。絶縁基板６０は絶縁板６１の両面に金属板６２，６３が接合されており、回路パターンとしての金属板６２には半導体チップ４０がはんだ３４で接合されている。半導体チップ４０と金属板６２はボンディングワイヤ８１で接続されている。また、金属ベース板５０の周縁には、半導体チップ４０等を囲むように、外部導出端子８２がインサート成型された樹脂ケース７０が装着され、樹脂ケース７０内側にはシリコーンゲル７１およびエポキシ樹脂７２が充填され、その上方には蓋７３が固定されている。   FIG. 10 is a schematic cross-sectional view of an essential part showing a general power semiconductor module. Here, the power semiconductor module 5 includes a metal base plate 50, and an insulating substrate 60 is joined to the metal base plate 50 with solder 33. The insulating substrate 60 has metal plates 62 and 63 bonded to both surfaces of an insulating plate 61, and the semiconductor chip 40 is bonded to the metal plate 62 as a circuit pattern with solder 34. The semiconductor chip 40 and the metal plate 62 are connected by a bonding wire 81. A resin case 70 in which an external lead-out terminal 82 is insert-molded so as to surround the semiconductor chip 40 and the like is attached to the periphery of the metal base plate 50, and a silicone gel 71 and an epoxy resin 72 are placed inside the resin case 70. It is filled and a lid 73 is fixed above it.

このようなパワー半導体モジュール５は、ユーザー側で用意されるヒートシンク２０に放熱グリース９０を介してネジなどにより固定され、使用されている。放熱グリース９０は、パワー半導体モジュール５とヒートシンク２０との間に生じる隙間を埋めることにより、空気層による熱伝導の妨げを抑制して半導体チップ４０で発生した熱をヒートシンク２０に伝えている（例えば、特許文献１の図７参照）。   Such a power semiconductor module 5 is used by being fixed to a heat sink 20 prepared on the user side by means of screws or the like via a heat dissipating grease 90. The heat dissipating grease 90 fills a gap formed between the power semiconductor module 5 and the heat sink 20 to suppress heat conduction by the air layer and transmit heat generated in the semiconductor chip 40 to the heat sink 20 (for example, FIG. 7 of Patent Document 1).

この放熱グリース９０に接しているのは、パワー半導体モジュール５の金属ベース板５０と前述のヒートシンク２０である。一般的に金属ベース板５０は銅、ヒートシンク２０はアルミニウムでできており、銅とアルミニウムの熱伝導率はそれぞれ約３９０Ｗ／（ｍ・Ｋ）、約２２０Ｗ／（ｍ・Ｋ）である。これに対して、放熱グリース９０の熱伝導率は約１．０Ｗ／（ｍ・Ｋ）である。このため放熱グリース９０の部分が大きな熱抵抗となる。   The metal base plate 50 of the power semiconductor module 5 and the heat sink 20 described above are in contact with the heat radiating grease 90. Generally, the metal base plate 50 is made of copper, and the heat sink 20 is made of aluminum. The thermal conductivities of copper and aluminum are about 390 W / (m · K) and about 220 W / (m · K), respectively. On the other hand, the thermal conductivity of the heat dissipating grease 90 is about 1.0 W / (m · K). For this reason, the portion of the heat dissipating grease 90 has a large thermal resistance.

昨今、省エネやクリーンエネルギーが注目されており、風力発電や電気自動車が市場の牽引役となりつつある。これらの用途に使用されるパワー半導体モジュール５では大電流を制御し、半導体チップ４０が高温となるため、半導体チップ４０で発生した熱を効率良くヒートシンクに伝え、系外に放熱する必要がある。そのため、特に電気自動車用途においては、冷却方式として水冷却が採用されており、熱抵抗となる放熱グリース９０を省くため、ヒートシンク２０上に絶縁基板６０をはんだなどにより直接接合する構造がとられつつある（例えば、特許文献１の図１参照）。   Recently, energy saving and clean energy are attracting attention, and wind power generation and electric vehicles are becoming the market leader. In the power semiconductor module 5 used for these applications, since a large current is controlled and the semiconductor chip 40 becomes high temperature, it is necessary to efficiently transmit the heat generated in the semiconductor chip 40 to the heat sink and dissipate it outside the system. Therefore, particularly in electric vehicle applications, water cooling is adopted as a cooling method, and a structure in which the insulating substrate 60 is directly joined to the heat sink 20 by solder or the like is being taken in order to omit the heat-dissipating grease 90 serving as heat resistance. Yes (see, for example, FIG. 1 of Patent Document 1).

絶縁基板６０とヒートシンク２０とを接合する方法としては、はんだによる接合が一般的である。この場合、はんだ付けに際して、熱容量の大きいヒートシンク２０をはんだの溶融温度以上（２５０〜３５０℃程度）に加熱する必要があるため、はんだ付け時間が長くなり生産効率の低下が生じる。また、フラックスを用いてはんだ付けする場合は、その洗浄が必要となるが、体積の大きいヒートシンク２０を洗浄すると作業効率が低下する。   As a method of joining the insulating substrate 60 and the heat sink 20, joining by solder is common. In this case, since it is necessary to heat the heat sink 20 having a large heat capacity to a temperature equal to or higher than the melting temperature of the solder (about 250 to 350 ° C.) during soldering, the soldering time becomes long and the production efficiency decreases. Moreover, when soldering using a flux, the cleaning is required, but if the heat sink 20 having a large volume is cleaned, the working efficiency is lowered.

さらに、はんだ付け後にワイヤボンディングによりモジュール内の回路配線を実施する場合、ヒートシンク２０が付いた状態でワイヤボンディングすることになり、超音波の伝わりが不完全になり、ワイヤ接合不良やシリコンチップへのダメージを引き起こすことが懸念される。   In addition, when circuit wiring in the module is performed by wire bonding after soldering, wire bonding is performed with the heat sink 20 attached, the transmission of ultrasonic waves becomes incomplete, wire bonding failure, or silicon chip There is concern about causing damage.

このように、パワー半導体モジュールの製造において、工程の初期段階で絶縁基板とヒートシンクを接合し、続く工程でこのヒートシンクと一体となった構造体を加工すると、良品率の低下と組立コストの増大を引き起こし問題となる。   Thus, in the manufacture of power semiconductor modules, bonding the insulating substrate and the heat sink at the initial stage of the process, and processing the structure integrated with the heat sink in the subsequent process will reduce the yield rate and increase the assembly cost. Cause problems.

また、特許文献２には、反応性多層フォイルを使用して半導体デバイスをプリント基板等に接合する方法が開示されている（２２頁３〜８行参照）。   Patent Document 2 discloses a method of bonding a semiconductor device to a printed circuit board or the like using a reactive multilayer foil (see page 22, lines 3 to 8).

特開平９−２７５１７０号公報JP-A-9-275170 国際公開第０１／８３１８２号International Publication No. 01/83182

本発明は、このような事情を鑑みなされたもので、放熱グリースを使わず金属ベース板とヒートシンクが熱的に接合され、優れた放熱性能を備え、製造コストの低い、ヒートシンク一体型の電力変換用パワー半導体モジュールおよびその製造方法を提供することを目的とするものである。   The present invention has been made in view of such circumstances, and the heat conversion unit-integrated power conversion has a low heat production performance, the metal base plate and the heat sink are thermally bonded without using heat radiation grease, and has excellent heat radiation performance. It is an object of the present invention to provide a power semiconductor module and a manufacturing method thereof.

上記の課題を解決するため、請求項１のパワー半導体モジュールは、ヒートシンクと、反応性金属箔を熱源として溶融、凝固したはんだ又はめっきによりヒートシンクの一の主面に接合された、半導体チップを含む部材と、を備えることを特徴とする。   In order to solve the above problems, a power semiconductor module according to claim 1 includes a heat sink and a semiconductor chip joined to one main surface of the heat sink by molten or solidified solder or plating using a reactive metal foil as a heat source. And a member.

したがって、半導体チップを含む部材とヒートシンクは、反応性金属箔の発する熱により瞬時に溶融、凝固したはんだ又はめっきにより接合されている。
また、請求項２の発明は、請求項１に記載されたパワー半導体モジュールにおいて、前記部材が、金属ベース板と、金属ベース板の一の主面に接合された絶縁基板と、絶縁基板の一の主面に固定された前記半導体チップと、を備え、前記金属ベース板の他の主面に前記ヒートシンクが接合されていることを特徴とする。 Therefore, the member including the semiconductor chip and the heat sink are joined together by solder or plating that is instantaneously melted and solidified by the heat generated by the reactive metal foil.
According to a second aspect of the present invention, in the power semiconductor module according to the first aspect, the member includes a metal base plate, an insulating substrate bonded to one main surface of the metal base plate, and an insulating substrate. And the semiconductor chip fixed to the main surface of the metal base plate, wherein the heat sink is bonded to the other main surface of the metal base plate.

したがって、ヒートシンクは、反応性金属箔の発する熱により瞬時に溶融、凝固したはんだ又はめっきにより、半導体チップを含む部材の金属ベース板と接合されている。
また、請求項３の発明は、請求項１に記載されたパワー半導体モジュールにおいて、前記部材が、絶縁基板と、絶縁基板の一の主面に固定された前記半導体チップと、を備え、前記絶縁基板の他の主面に前記ヒートシンクが接合されていることを特徴とする。 Therefore, the heat sink is joined to the metal base plate of the member including the semiconductor chip by solder or plating which is instantaneously melted and solidified by the heat generated by the reactive metal foil.
According to a third aspect of the present invention, in the power semiconductor module according to the first aspect, the member includes an insulating substrate and the semiconductor chip fixed to one main surface of the insulating substrate, and the insulation. The heat sink is bonded to the other main surface of the substrate.

したがって、ヒートシンクは、反応性金属箔の発する熱により瞬時に溶融、凝固したはんだ又はめっきにより、半導体チップを含む部材の絶縁基板と接合されている。
また、請求項４の発明は、請求項１に記載されたパワー半導体モジュールにおいて、前記反応性金属箔が、ニッケルとアルミニウムがスパッタ蒸着によって交互に積層されたものであることを特徴とする。 Therefore, the heat sink is joined to the insulating substrate of the member including the semiconductor chip by solder or plating which is instantaneously melted and solidified by the heat generated by the reactive metal foil.
According to a fourth aspect of the present invention, in the power semiconductor module according to the first aspect, the reactive metal foil is formed by alternately laminating nickel and aluminum by sputter deposition.

したがって、ニッケルとアルミニウムを交互に積層された反応性金属箔は、はんだ又はめっきを溶融する熱源として作用している。
また、請求項５の発明は、請求項４に記載されたパワー半導体モジュールにおいて、前記反応性金属箔の厚さが、０．０５ｍｍ以上０．１ｍｍ以下であることを特徴とする。 Therefore, the reactive metal foil in which nickel and aluminum are alternately laminated acts as a heat source for melting solder or plating.
The power semiconductor module described in claim 4 is characterized in that the thickness of the reactive metal foil is 0.05 mm or more and 0.1 mm or less.

厚さが０．０５ｍｍ以上０．１ｍｍ以下である反応性金属箔は、はんだ又はめっきを溶融する熱源として作用し、半導体チップを含む部材とヒートシンクの接合を形成している。   The reactive metal foil having a thickness of 0.05 mm or more and 0.1 mm or less acts as a heat source for melting solder or plating, and forms a bond between a member including a semiconductor chip and a heat sink.

さらに、請求項１７のパワー半導体モジュールの製造方法は、絶縁基板の一の主面に半導体チップを固定する工程１と、前記半導体チップにワイヤもしくはリードフレームを接合する工程２と、これらの工程の後、反応性金属箔を熱源としてはんだ又はめっきを溶融、凝固させ、前記絶縁基板の他の主面側にヒートシンクを接合する工程３と、を備えることを特徴とする。   The power semiconductor module manufacturing method according to claim 17 includes a step 1 of fixing a semiconductor chip to one main surface of an insulating substrate, a step 2 of bonding a wire or a lead frame to the semiconductor chip, and a step of these steps. And a step of melting and solidifying the solder or plating using the reactive metal foil as a heat source, and bonding a heat sink to the other main surface side of the insulating substrate.

したがって、反応性金属箔を熱源として用いることにより、工程１，２が終了した後、工程３において絶縁基板の他の主面側にヒートシンクを接合することができる。
また、請求項１８の発明は、請求項１７に記載されたパワー半導体モジュールの製造方法において、前記工程１において、絶縁基板の他の主面に金属ベース板を接合し、前記工程３において、金属ベース板に前記ヒートシンクを接合することを特徴とする。 Therefore, by using the reactive metal foil as a heat source, the heat sink can be bonded to the other main surface side of the insulating substrate in Step 3 after Steps 1 and 2 are completed.
The invention according to claim 18 is the method for manufacturing a power semiconductor module according to claim 17, wherein a metal base plate is joined to the other main surface of the insulating substrate in the step 1, and the metal in the step 3 The heat sink is bonded to a base plate.

したがって、工程１において用意された金属ベース板は、反応性金属箔を熱源として溶融するはんだ又はめっきにより、工程３においてヒートシンクと接合する。
また、請求項１９の発明は、請求項１７に記載されたパワー半導体モジュールの製造方法において、前記工程３において、前記絶縁基板にヒートシンクを接合することを特徴とする。 Therefore, the metal base plate prepared in step 1 is joined to the heat sink in step 3 by solder or plating that melts using the reactive metal foil as a heat source.
According to a nineteenth aspect of the present invention, in the power semiconductor module manufacturing method according to the seventeenth aspect, a heat sink is bonded to the insulating substrate in the step 3.

したがって、工程１において用意された絶縁基板は、反応性金属箔を熱源として溶融するはんだ又はめっきにより、工程３においてヒートシンクと接合する。   Therefore, the insulating substrate prepared in step 1 is joined to the heat sink in step 3 by solder or plating that melts using the reactive metal foil as a heat source.

本発明によれば、半導体チップを含む部材とヒートシンクとの接合に、それ自体が熱源（イグナイタ）となる反応性金属箔を用いたことにより、両者を外部から加熱等することなく、室温で瞬時に接合することができる。また、グリース等の代わりに、反応性金属箔を熱源として溶融、凝固したはんだ又はめっきにより両者を接合するので、両者間の熱抵抗を小さくできる。このため、効率的に、放熱性に優れたヒートシンク一体型パワー半導体モジュールを提供することができる。さらに、反応性金属箔を用いることにより、複数の半導体チップを含む部材を電気特性試験によって選別した後、良品のみをヒートシンクと接合することも可能となる。このため、良品率が高く、放熱性に優れたヒートシンク一体型パワー半導体モジュールを提供することができる。   According to the present invention, a reactive metal foil that itself becomes a heat source (igniter) is used for joining a member including a semiconductor chip and a heat sink, so that both of them can be instantaneously heated at room temperature without being heated from the outside. Can be joined. In addition, since the reactive metal foil is used as a heat source in place of the grease or the like and the both are joined by molten or solidified solder or plating, the thermal resistance between them can be reduced. For this reason, the heat sink integrated power semiconductor module excellent in heat dissipation can be provided efficiently. Furthermore, by using a reactive metal foil, it becomes possible to join only non-defective products to the heat sink after selecting a member including a plurality of semiconductor chips by an electrical characteristic test. Therefore, a heat sink integrated power semiconductor module having a high non-defective rate and excellent heat dissipation can be provided.

また、本発明によれば、半導体チップを含む部材を組み立てる工程の後、この工程とは別に、それ自体が熱源となる反応性金属箔を用いて半導体チップを含む部材とヒートシンクを接合する工程を設けるので、接合のためにヒートシンク全体を外部から加熱する必要がなく、製造工程の簡素化、効率化を実現できる。また、グリース等を用いないので、放熱性に優れたヒートシンク一体型パワー半導体モジュールの製造方法を提供することができる。さらに、半導体装置の電気特性を試験する工程の後、反応性金属箔を用いて接合する工程を実施することにより、良品率が高いヒートシンク一体型パワー半導体モジュールの製造方法を提供することができる。   In addition, according to the present invention, after the step of assembling the member including the semiconductor chip, the step of joining the member including the semiconductor chip and the heat sink by using the reactive metal foil as a heat source, separately from this step. Since it is provided, it is not necessary to heat the entire heat sink from outside for bonding, and the manufacturing process can be simplified and more efficient. Further, since no grease or the like is used, it is possible to provide a method for manufacturing a heat sink integrated power semiconductor module having excellent heat dissipation. Furthermore, the manufacturing method of the heat sink integrated power semiconductor module with a high non-defective rate can be provided by performing the step of bonding using the reactive metal foil after the step of testing the electrical characteristics of the semiconductor device.

第１の実施の形態に係るパワー半導体モジュールを示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the power semiconductor module which concerns on 1st Embodiment. 第１の実施の形態に係るパワー半導体モジュールの製造方法を表すフローチャートである。It is a flowchart showing the manufacturing method of the power semiconductor module which concerns on 1st Embodiment. 第２の実施の形態に係るパワー半導体モジュールを示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the power semiconductor module which concerns on 2nd Embodiment. 第３の実施の形態に係るパワー半導体モジュールを示す要部断面模式図である。It is a principal part cross-section schematic diagram which shows the power semiconductor module which concerns on 3rd Embodiment. 第４の実施の形態に係るパワー半導体モジュールを示す要部断面模式図である。It is a principal part cross-section schematic diagram which shows the power semiconductor module which concerns on 4th Embodiment. 絶縁基板および金属ベース板が反った状態を示す要部断面模式図である。It is a principal part cross-section schematic diagram which shows the state which the insulated substrate and the metal base board curved. 絶縁基板の厚さと金属ベース板−ヒートシンク間の隙間量との関係を示す特性図である。It is a characteristic view which shows the relationship between the thickness of an insulated substrate, and the amount of clearance gaps between a metal base plate and a heat sink. 金属ベース板−ヒートシンク間の隙間量とはんだ厚さとの関係を示す特性図である。It is a characteristic view which shows the relationship between the clearance gap between a metal base board and a heat sink, and solder thickness. フィン熱伝導率と熱抵抗との関係を示す特性図である。It is a characteristic view which shows the relationship between fin thermal conductivity and thermal resistance. 従来のパワー半導体モジュールを示す要部断面模式図である。It is a principal part cross-sectional schematic diagram which shows the conventional power semiconductor module.

以下、本発明の実施の形態について、図面を参照して説明する。なお、以下の図面において、同じ機能を有する部材には同一の符号を付した。
本発明を実施するための最良の形態は、電気特性試験を終了した半導体装置とヒートシンクとの間に反応性金属箔とはんだ板を重ねて挿入し、反応性金属箔を熱源として発火させることによりはんだ板を溶融、凝固させ、室温で瞬時に接合させることである。
（第１の実施の形態）
図１は第１の実施の形態に係るパワー半導体モジュールを示す要部断面模式図、図２は第１の実施の形態に係るパワー半導体モジュールの製造方法を表すフローチャートである。 Embodiments of the present invention will be described below with reference to the drawings. In the following drawings, members having the same function are denoted by the same reference numerals.
The best mode for carrying out the present invention is to insert a reactive metal foil and a solder plate between a heat sink and a semiconductor device that has been subjected to an electrical property test, and ignite the reactive metal foil as a heat source. It is to melt and solidify the solder plate and bond it instantly at room temperature.
(First embodiment)
FIG. 1 is a schematic cross-sectional view of an essential part showing a power semiconductor module according to the first embodiment, and FIG. 2 is a flowchart showing a method for manufacturing the power semiconductor module according to the first embodiment.

本実施の形態に係るヒートシンク一体型パワー半導体モジュール１は、主に半導体チップ４０を含む部材、すなわち半導体装置１０と、ヒートシンク２０とからなる。半導体装置１０はヒートシンク２０の一方の主面に反応性金属箔３０を熱源として溶融したはんだ３１，３２により接合されている。半導体チップ４０を含む部材は、金属ベース板５０と、金属ベース板５０の一方の主面にはんだ３３により接合された絶縁基板６０とを備え、さらに、絶縁基板６０の一方の主面にはんだ３４により固定された半導体チップ４０を備えている。   The heat sink integrated power semiconductor module 1 according to the present embodiment mainly includes a member including a semiconductor chip 40, that is, a semiconductor device 10 and a heat sink 20. The semiconductor device 10 is joined to one main surface of the heat sink 20 by molten solders 31 and 32 using the reactive metal foil 30 as a heat source. The member including the semiconductor chip 40 includes a metal base plate 50 and an insulating substrate 60 joined to one main surface of the metal base plate 50 by solder 33, and further, solder 34 is applied to one main surface of the insulating substrate 60. The semiconductor chip 40 fixed by the above is provided.

さらに、パワー半導体モジュール１は、半導体チップ４０および金属板（回路パターン）６２に電気的に接続されたワイヤ８１、外部導出端子８２を備え、加えて、半導体チップ４０等を包囲し、金属ベース板５０の周縁に固定された樹脂ケース７０、樹脂ケース７０内に充填されたシリコーンゲル７１、シリコーンゲル７１の上部に注入されたエポキシ樹脂７２および蓋７３を備える。   The power semiconductor module 1 further includes a wire 81 electrically connected to the semiconductor chip 40 and the metal plate (circuit pattern) 62, and an external lead-out terminal 82. In addition, the power semiconductor module 1 surrounds the semiconductor chip 40 and the like, and a metal base plate. 50, a resin case 70 fixed to the periphery of 50, a silicone gel 71 filled in the resin case 70, an epoxy resin 72 injected into the upper part of the silicone gel 71, and a lid 73.

ここで、半導体チップ４０は、例えば、大電力の高速スイッチングが可能なパワー半導体素子であるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ：Insulated Gate Bipolar Transistor）チップ、ＩＧＢＴチップのオフ動作時に発生する誘起電流を環流させるＦＷＤ（フリーホイーリングダイオード：Free Wheeling Diode）チップなどである。   Here, the semiconductor chip 40 circulates an induced current generated when the IGBT chip is an off-operation of an IGBT (Insulated Gate Bipolar Transistor) chip, which is a power semiconductor element capable of high-speed high-speed switching, for example. FWD (Free Wheeling Diode) chip or the like.

絶縁基板６０は、セラミック製の絶縁板６１の両面に金属板６２，６３を接合して構成される。例えば、ＤＣＢ（Direct Copper Bonding）基板である。絶縁板６１の一方の主面に形成された金属板６２には、回路パターン加工が施されている。絶縁基板６０の厚さは０．６ｍｍ以上２．０ｍｍ以下である。絶縁板６１の材質は、各種セラミックス、好ましくは、アルミナ、ジルコニアが添加されたアルミナ、窒化珪素または窒化アルミニウムである。また、その厚さは０．２ｍｍ以上１．０ｍｍ以下であり、好ましくは０．２ｍｍ以上０．６ｍｍ以下である。金属板６２，６３は、銅、銅合金、アルミニウムまたはアルミニウム合金である。   The insulating substrate 60 is configured by joining metal plates 62 and 63 to both surfaces of a ceramic insulating plate 61. For example, a DCB (Direct Copper Bonding) substrate. The metal plate 62 formed on one main surface of the insulating plate 61 is subjected to circuit pattern processing. The thickness of the insulating substrate 60 is 0.6 mm or more and 2.0 mm or less. The material of the insulating plate 61 is various ceramics, preferably alumina, silicon nitride or aluminum nitride to which alumina or zirconia is added. Moreover, the thickness is 0.2 mm or more and 1.0 mm or less, Preferably it is 0.2 mm or more and 0.6 mm or less. The metal plates 62 and 63 are copper, a copper alloy, aluminum, or an aluminum alloy.

金属ベース板５０は、銅、銅合金、純アルミニウム、アルミニウム合金、銅・モリブデン、純鉄または鉄合金からなり、さらに、好ましくはその表面にニッケルめっき、金めっきまたはスズめっきが施されている。   The metal base plate 50 is made of copper, copper alloy, pure aluminum, aluminum alloy, copper / molybdenum, pure iron or iron alloy, and the surface thereof is preferably plated with nickel, gold or tin.

ヒートシンク２０は、例えば銅、銅合金、アルミニウム、アルミニウム合金、銅−モリブデン、アルミニウム−炭化珪素のいずれかからなり、さらに、その表面にニッケルめっき、金めっきまたはスズめっきが施される。また、ヒートシンク２０は、図示しないフィンを備えていてもよい。フィンは板状、波状、カルゲート等いずれの形状でもよい。   The heat sink 20 is made of, for example, any one of copper, copper alloy, aluminum, aluminum alloy, copper-molybdenum, and aluminum-silicon carbide, and the surface thereof is subjected to nickel plating, gold plating, or tin plating. Further, the heat sink 20 may include a fin (not shown). The fin may have any shape such as a plate shape, a wave shape, and a culgate.

はんだ３１，３２，３３，３４は、その主成分として、スズ（Ｓｎ）−鉛（Ｐｂ）合金、スズ（Ｓｎ）−銀（Ａｇ）合金、スズ（Ｓｎ）−ビスマス（Ｂｉ）合金、スズ（Ｓｎ）−アンチモン（Ｓｂ）合金、スズ（Ｓｎ）−銅（Ｃｕ）合金、スズ（Ｓｎ）−インジウム（ｌｎ）合金のいずれかを含み、さらに添加剤や不可避的な不純物を含むものである。半導体装置１０とヒートシンク２０を接合するはんだ３１，３２として、Ｓｎ−Ｓｂ合金が好ましく、その厚さは０．２ｍｍ以上０．５ｍｍ以下が好ましい。   The solders 31, 32, 33, and 34 are mainly composed of tin (Sn) -lead (Pb) alloy, tin (Sn) -silver (Ag) alloy, tin (Sn) -bismuth (Bi) alloy, tin ( It contains any of Sn) -antimony (Sb) alloy, tin (Sn) -copper (Cu) alloy, tin (Sn) -indium (ln) alloy, and further contains additives and inevitable impurities. As the solders 31 and 32 for joining the semiconductor device 10 and the heat sink 20, an Sn—Sb alloy is preferable, and the thickness is preferably 0.2 mm or more and 0.5 mm or less.

反応性金属箔３０は、ニッケル層とアルミニウム層を真空蒸着やスパッタリング等の物理蒸着法により交互に積層したものであり、例えば、ＮａｎｏＦｏｉｌ（登録商標）の商品名でＲｅａｃｔｉｖｅ ＮａｎｏＴｅｃｈｎｏｌｏｇｉｅｓ社より入手できる。反応性金属箔３０の厚さは好ましくは０．０５ｍｍ以上０．１ｍｍ以下である。   The reactive metal foil 30 is obtained by alternately laminating nickel layers and aluminum layers by physical vapor deposition such as vacuum vapor deposition or sputtering, and can be obtained from Reactive NanoTechnologies under the trade name NanoFoil (registered trademark), for example. The thickness of the reactive metal foil 30 is preferably 0.05 mm or more and 0.1 mm or less.

反応性金属箔３０およびはんだ３１，３２を用いて接合すると、自己発火する反応性金属箔３０によりはんだ３１，３２が瞬時に溶融し、ヒートシンク２０とはんだ３１の界面、はんだ３２と金属ベース板５０の界面にそれぞれ金属接合が形成されると考えられる。この結果、ヒートシンク２０と金属ベース板５０は、はんだ３１、反応性金属箔３０、はんだ３２の３層構造で接合される。なお、熱源として作用した反応性金属箔３０は、例えばそれがニッケル膜とアルミニウム膜を積層したものである場合は、アルミニウム−ニッケル合金の層となる。   When the reactive metal foil 30 and the solders 31 and 32 are joined, the solders 31 and 32 are instantaneously melted by the reactive metal foil 30 that self-ignites, and the interface between the heat sink 20 and the solder 31, the solder 32 and the metal base plate 50. It is considered that a metal bond is formed at each interface. As a result, the heat sink 20 and the metal base plate 50 are joined in a three-layer structure of the solder 31, the reactive metal foil 30, and the solder 32. In addition, the reactive metal foil 30 which acted as a heat source becomes a layer of an aluminum-nickel alloy, for example, when it is a laminate of a nickel film and an aluminum film.

このようなパワー半導体モジュール１は、図２に示した工程を経て製造される。
すなわち、まず、金属ベース板５０の一方の主面に、絶縁板６１および金属板６２，６３からなる絶縁基板６０をはんだ３３により接合し、絶縁基板６０の一方の主面の金属板６２上に半導体チップ４０をはんだ３４で接合する（ステップＳ１）。 Such a power semiconductor module 1 is manufactured through the steps shown in FIG.
That is, first, the insulating substrate 60 composed of the insulating plate 61 and the metal plates 62 and 63 is joined to one main surface of the metal base plate 50 by the solder 33, and the metal substrate 62 on one main surface of the insulating substrate 60 is placed on the main plate. The semiconductor chip 40 is joined with the solder 34 (step S1).

通常、これらのはんだ３３，３４による接合（固着）は同時に行われる。すなわち、金属ベース板５０の上面にはんだ３３、絶縁基板６０、はんだ３４および半導体チップ４０をこの順に重ねたものを用意し、これを窒素（Ｎ２）又は水素（Ｈ２）ガスで還元された雰囲気中で加熱する。はんだ３３，３４が溶融したら真空引きを行ってはんだ層中に残存する気泡を除去し、所定時間後、冷却してはんだ３３，３４を再凝固する。金属ベース板５０、絶縁基板６０および半導体チップ４０が接合される。 Usually, joining (fixing) by these solders 33 and 34 is performed simultaneously. That is, the metal base plate 50 is prepared by stacking the solder 33, the insulating substrate 60, the solder 34, and the semiconductor chip 40 in this order, and reduced with nitrogen (N 2 ) or hydrogen (H 2 ) gas. Heat in atmosphere. When the solders 33 and 34 are melted, vacuuming is performed to remove bubbles remaining in the solder layer, and after a predetermined time, the solders 33 and 34 are re-solidified by cooling. The metal base plate 50, the insulating substrate 60, and the semiconductor chip 40 are joined.

次に、外部導出端子８２がインサート成型またはアウトサート成型された樹脂ケース７０（外囲器）を接着剤を用いて金属ベース板５０の周縁に嵌合、固定する（ステップＳ２）。   Next, the resin case 70 (envelope) in which the external lead-out terminal 82 is insert-molded or outsert-molded is fitted and fixed to the periphery of the metal base plate 50 using an adhesive (step S2).

続いて、半導体チップ４０上に形成された表面電極、例えばＩＧＢＴチップの場合はエミッタ電極を、金属板６２および外部導出端子８２にワイヤ８１またはリードフレームによって電気的に接続する。この他の電極、例えばＩＧＢＴチップの場合はコレクタ電極およびゲート電極を所定の回路を構成するように電気的に接続する。この後、樹脂ケース７０内にシリコーンゲル７１を充填し、その上部をエポキシ樹脂７２で封止して、蓋７３を固定する（ステップＳ３）。   Subsequently, a surface electrode formed on the semiconductor chip 40, for example, an emitter electrode in the case of an IGBT chip, is electrically connected to the metal plate 62 and the external lead-out terminal 82 by a wire 81 or a lead frame. In the case of another electrode, for example, an IGBT chip, the collector electrode and the gate electrode are electrically connected to form a predetermined circuit. Thereafter, the silicone gel 71 is filled in the resin case 70, the upper part thereof is sealed with the epoxy resin 72, and the lid 73 is fixed (step S3).

このようにして半導体チップを含む部材、すなわち半導体装置１０が完成する。半導体装置１０の組み立てが終了したら、必要に応じ、その回路の電気的特性、動作特性試験をおこなう（ステップＳ４）。   In this way, the member including the semiconductor chip, that is, the semiconductor device 10 is completed. When the assembly of the semiconductor device 10 is completed, the circuit is tested for electrical characteristics and operating characteristics as necessary (step S4).

最後に、ヒートシンク２０を用意し、このヒートシンク２０の一方の主面にはんだ３１、反応性金属箔３０、はんだ３２および半導体装置１０の金属ベース板５０の他方の主面を重ね、加圧する。この状態で反応性金属箔３０に電流を流し、刺激を与えて自己発火させ、はんだ３１，３２を溶融させる。このようにして絶縁基板６０の他方の主面側において、半導体装置１０の金属ベース板５０がヒートシンク２０に接合され、ヒートシンク一体型のパワー半導体モジュール１が完成する（ステップＳ５）。
（第２の実施の形態）
図３は第２の実施の形態に係るパワー半導体モジュールを示す要部断面模式図である。第２の実施の形態に係るパワー半導体モジュールは第１の実施の形態の変形例であり、共通するところが多いので、以下、共通部分については説明を省略し、異なる部分について説明する。なお、第１の実施の形態に示した要素と同じ要素には同じ符号を付している。 Finally, the heat sink 20 is prepared, and the solder 31, the reactive metal foil 30, the solder 32, and the other main surface of the metal base plate 50 of the semiconductor device 10 are superimposed on one main surface of the heat sink 20 and pressed. In this state, an electric current is passed through the reactive metal foil 30 to cause irritation and self-ignition, thereby melting the solders 31 and 32. In this way, the metal base plate 50 of the semiconductor device 10 is joined to the heat sink 20 on the other main surface side of the insulating substrate 60, and the heat semiconductor integrated power semiconductor module 1 is completed (step S5).
(Second Embodiment)
FIG. 3 is a schematic cross-sectional view of an essential part showing a power semiconductor module according to the second embodiment. Since the power semiconductor module according to the second embodiment is a modification of the first embodiment and has many common parts, description of common parts will be omitted and different parts will be described below. In addition, the same code | symbol is attached | subjected to the same element as the element shown in 1st Embodiment.

第１の実施の形態では、半導体装置１０とヒートシンク２０の接合に、反応性金属箔３０をはんだ３１，３２で挟んだものを用いた。これに対し本実施の形態においては、はんだ３１，３２に代えて、ヒートシンク２０と金属ベース板５０の対向する面に夫々施されためっき３５，３６を接合材として用いる。   In the first embodiment, the reactive metal foil 30 sandwiched between the solders 31 and 32 is used for joining the semiconductor device 10 and the heat sink 20. On the other hand, in this embodiment, instead of the solders 31 and 32, platings 35 and 36 respectively applied to the opposing surfaces of the heat sink 20 and the metal base plate 50 are used as bonding materials.

めっき３５，３６としてスズを主成分とするめっきが好ましい。ニッケルめっき等の場合には、反応性金属箔３０の他に接合材としてはんだが必要であるが、スズめっきであれば、反応性金属箔３０の発火・発熱によりスズめっき自身が溶融し、接合材となるからである。めっき３５，３６の厚さは、スズめっきの場合、ヒートシンク２０と金属ベース板５０を接合できる程度にめっきがあれば良いが、０．００５ｍｍ以上０．０５ｍｍ以下が好ましい。   As the platings 35 and 36, plating mainly composed of tin is preferable. In the case of nickel plating or the like, solder is required as a bonding material in addition to the reactive metal foil 30, but in the case of tin plating, the tin plating itself is melted by the ignition and heat generation of the reactive metal foil 30, and bonded. This is because it becomes a material. In the case of tin plating, the thickness of the platings 35 and 36 may be such that the heat sink 20 and the metal base plate 50 can be joined, but is preferably 0.005 mm or more and 0.05 mm or less.

なお、めっき３５，３６ははんだ３１，３２に比べて薄く、また、金属ベース板が反る場合があることから、めっき３５，３６を用いて接合する場合、金属ベース板５０とヒートシンク２０間の隙間はできるかぎり小さい方が望ましい。したがって、上記のステップＳ４において半導体装置１０の組み立てが終了したら、ステップ５へ進む前に、金属ベース板５０に平坦加工を施すことが好ましい。さらに、金属ベース板５０とヒートシンク２０間の隙間を小さくするため、金属ベース板５０の平面寸法を７０ｍｍ×７０ｍｍ以下とすることが特に好ましい。
（第３の実施の形態）
図４は第３の実施の形態に係るパワー半導体モジュールを示す要部断面模式図である。第３の実施の形態に係るパワー半導体モジュールは第１の実施の形態の変形例であり、共通するところが多いので、以下、共通部分については説明を省略し、異なる部分について説明する。なお、第１の実施の形態に示した要素と同じ要素には同じ符号を付している。 Since the platings 35 and 36 are thinner than the solders 31 and 32 and the metal base plate may be warped, when joining using the platings 35 and 36, the metal base plate 50 and the heat sink 20 are connected. The gap should be as small as possible. Therefore, when the assembly of the semiconductor device 10 is completed in the above step S4, it is preferable to flatten the metal base plate 50 before proceeding to step 5. Furthermore, in order to reduce the gap between the metal base plate 50 and the heat sink 20, it is particularly preferable that the planar size of the metal base plate 50 is 70 mm × 70 mm or less.
(Third embodiment)
FIG. 4 is a schematic cross-sectional view of the relevant part showing a power semiconductor module according to the third embodiment. Since the power semiconductor module according to the third embodiment is a modification of the first embodiment and has many common parts, description of common parts will be omitted and different parts will be described below. In addition, the same code | symbol is attached | subjected to the same element as the element shown in 1st Embodiment.

第１の実施の形態では、半導体チップ４０を含む部材、すなわち半導体装置１０は、金属ベース板５０と、金属ベース板５０の一方の主面にはんだ３３により接合された絶縁基板６０とを備え、絶縁基板６０の一方の主面に半導体チップ４０がはんだ３４により固定されている。これに対し本実施の形態において、半導体装置１２は金属ベース板５０を省略している。半導体装置１２は、その絶縁基板６０の一方の主面に半導体チップ４０が接合され、他方の主面に反応性金属箔３０とはんだ３１，３２を介してヒートシンク２０が接合されている。   In the first embodiment, a member including the semiconductor chip 40, that is, the semiconductor device 10 includes a metal base plate 50 and an insulating substrate 60 joined to one main surface of the metal base plate 50 by solder 33. The semiconductor chip 40 is fixed to one main surface of the insulating substrate 60 with solder 34. In contrast, in the present embodiment, the metal base plate 50 is omitted from the semiconductor device 12. In the semiconductor device 12, the semiconductor chip 40 is bonded to one main surface of the insulating substrate 60, and the heat sink 20 is bonded to the other main surface via the reactive metal foil 30 and solders 31 and 32.

本実施の形態のパワー半導体モジュール１の製造方法では、第１の実施の形態のステップＳ１において金属ベース板５０と絶縁基板６０の接合を省略し（ステップＳ１’）、ステップＳ２において樹脂ケース７０を接着剤を用いて絶縁基板６０の周縁に嵌合、固定し（ステップＳ２’）、ステップＳ５においてヒートシンク２０の一方の主面にはんだ３１、反応性金属箔３０、はんだ３２および半導体装置１２の絶縁基板６０の他の主面を重ね、押圧する（ステップＳ５’）。   In the method for manufacturing the power semiconductor module 1 of the present embodiment, the joining of the metal base plate 50 and the insulating substrate 60 is omitted in Step S1 of the first embodiment (Step S1 ′), and the resin case 70 is replaced in Step S2. It is fitted and fixed to the periphery of the insulating substrate 60 using an adhesive (step S2 ′). In step S5, insulation of the solder 31, the reactive metal foil 30, the solder 32, and the semiconductor device 12 is performed on one main surface of the heat sink 20. The other main surfaces of the substrate 60 are overlapped and pressed (step S5 ′).

金属ベース板５０およびはんだ３３を省略した構成により、半導体チップ４０とヒートシンク２０の間の熱抵抗を低減できる。また、金属ベース板５０を使わないことにより、金属ベース板５０および絶縁基板６０を接合した際に生じる反りを回避することができる。反応性金属箔３０を用いて絶縁基板６０とヒートシンク２０を接合することにより、両者間にグリースを挟みネジ止めして固定する場合に比べ、絶縁基板６０のクラック、割れを防止することができる。   With the configuration in which the metal base plate 50 and the solder 33 are omitted, the thermal resistance between the semiconductor chip 40 and the heat sink 20 can be reduced. Further, by not using the metal base plate 50, it is possible to avoid warping that occurs when the metal base plate 50 and the insulating substrate 60 are joined. By bonding the insulating substrate 60 and the heat sink 20 using the reactive metal foil 30, it is possible to prevent cracking and cracking of the insulating substrate 60 as compared with the case where the grease is sandwiched between them and fixed with screws.

なお、本実施の形態において、はんだ３１，３２の代わりに、第２の実施の形態と同様に、絶縁基板６０の金属板６３、およびヒートシンク２０にスズめっきを施し、これを接合材として半導体装置１２とヒートシンク２０を接合してもよい。上述のように絶縁基板６０の底面が平坦であるので、平坦加工を施すことなく両者を接合できる。
（第４の実施の形態）
図５は第４の実施の形態に係るパワー半導体モジュールを示す要部断面模式図である。第４の実施の形態に係るパワー半導体モジュールは第３の実施の形態の変形例であり、共通するところが多いので、以下、共通部分については説明を省略し、異なる部分について説明する。なお、第３の実施の形態に示した要素と同じ要素には同じ符号を付している。 In the present embodiment, instead of the solders 31 and 32, similarly to the second embodiment, tin plating is applied to the metal plate 63 of the insulating substrate 60 and the heat sink 20, and this is used as a bonding material for the semiconductor device. 12 and the heat sink 20 may be joined. As described above, since the bottom surface of the insulating substrate 60 is flat, both can be joined without performing flat processing.
(Fourth embodiment)
FIG. 5 is a schematic cross-sectional view of an essential part showing a power semiconductor module according to a fourth embodiment. Since the power semiconductor module according to the fourth embodiment is a modification of the third embodiment and has many common parts, description of common parts will be omitted and different parts will be described below. In addition, the same code | symbol is attached | subjected to the same element as the element shown in 3rd Embodiment.

第３の実施の形態では、半導体チップ４０を含む部材、すなわち半導体装置１２において、絶縁基板６０と半導体チップ４０がはんだに３４より固定されている。これに対し本実施の形態において、絶縁基板６０と半導体チップ４０は、反応性金属箔３０およびはんだ３１，３２により接合されている。   In the third embodiment, in the member including the semiconductor chip 40, that is, in the semiconductor device 12, the insulating substrate 60 and the semiconductor chip 40 are fixed to the solder 34. On the other hand, in the present embodiment, the insulating substrate 60 and the semiconductor chip 40 are joined by the reactive metal foil 30 and the solders 31 and 32.

本実施の形態のパワー半導体モジュール４の製造方法では、第１の実施の形態におけるステップＳ１のリフロー工程に代えて、絶縁基板６０の一方の主面にはんだ３１、反応性金属箔３０、はんだ３２および半導体チップ４０を重ね、押圧し、この状態で反応性金属箔３０に刺激を与えて自己発火させ、はんだ３１，３２を溶融させ、絶縁基板６０と半導体チップ４０を接合する（ステップＳ１”）。   In the manufacturing method of the power semiconductor module 4 of the present embodiment, instead of the reflow process of step S1 in the first embodiment, the solder 31, the reactive metal foil 30, and the solder 32 are provided on one main surface of the insulating substrate 60. Then, the semiconductor chip 40 is stacked and pressed, and in this state, the reactive metal foil 30 is stimulated to self-ignite, the solders 31 and 32 are melted, and the insulating substrate 60 and the semiconductor chip 40 are joined (step S1 ″). .

絶縁基板６０と半導体チップ４０を反応性金属箔３０を用いて接合することにより、パワー半導体モジュール４の製造方法においてリフロー工程を省略することができる。   By joining the insulating substrate 60 and the semiconductor chip 40 using the reactive metal foil 30, the reflow process can be omitted in the method for manufacturing the power semiconductor module 4.

以下、実施例により本発明をさらに説明するが、本発明はこれらの実施例に限定されるものではない。
本発明における、ヒートシンク２０と金属ベース板５０を接合するはんだ３１，３２の厚さの好適範囲を調査した。金属ベース板５０の表面にニッケルめっきが施された半導体装置１０と、金属ベース板５０との接合面にニッケルめっきが施されたヒートシンク２０を用意した。金属ベース板５０とヒートシンク２０の間に、厚さ０．０５ｍｍで、ニッケルとアルミニウムを交互に積層した反応性金属箔３０と、はんだ３１，３２として厚さを０．１ｍｍから０．７ｍｍまで変化させたＳｎ−Ｓｂはんだ板とを各々挿入し、上下から加圧した。この状態で反応性金属箔３０に電流を流し、発火させ、接合した後、はんだのボイド状態（接合性）とはみ出しの有無について調べた。表１に、はんだの厚さと接合性およびはみ出しの関係を示す。 EXAMPLES Hereinafter, although an Example demonstrates this invention further, this invention is not limited to these Examples.
The preferred range of the thickness of the solders 31 and 32 for joining the heat sink 20 and the metal base plate 50 in the present invention was investigated. A semiconductor device 10 in which nickel plating was applied to the surface of the metal base plate 50 and a heat sink 20 in which nickel plating was applied to the joint surface between the metal base plate 50 were prepared. Reactive metal foil 30 in which nickel and aluminum are alternately laminated with a thickness of 0.05 mm between the metal base plate 50 and the heat sink 20 and the thickness of the solder 31 and 32 is changed from 0.1 mm to 0.7 mm. Each of the Sn—Sb solder plates was inserted and pressed from above and below. In this state, a current was passed through the reactive metal foil 30 to ignite and join, and then the void state (joinability) of the solder and the presence or absence of protrusion were examined. Table 1 shows the relationship between solder thickness, bondability, and protrusion.

Figure 2013016525
Figure 2013016525

その結果、はんだ板厚が０．２ｍｍより薄いとはんだが金属ベース板とヒートシンクの隙間を埋めることができず、隙間が残ってしまい、一方、はんだ板が０．５ｍｍより厚いと加圧によるはんだのはみ出しが多くなってしまうことが分かった。したがって、ニッケルめっき処理した金属ベース板とヒートシンクの接合において、はんだ板の厚さは０．２ｍｍ以上０．５ｍｍ以下が望ましい。なお、接合の前後でＳｎ−Ｓｂはんだ板の厚さとはんだ３１，３２の厚さにほとんど変化はなかった。   As a result, if the solder plate thickness is less than 0.2 mm, the solder cannot fill the gap between the metal base plate and the heat sink, leaving a gap. It turned out that there was a lot of protrusion. Therefore, in joining the nickel-plated metal base plate and the heat sink, the thickness of the solder plate is preferably 0.2 mm or more and 0.5 mm or less. In addition, there was almost no change in the thickness of the Sn—Sb solder plate and the thickness of the solders 31 and 32 before and after joining.

また、ニッケルめっきの替わりに金めっき、または金蒸着を用いてもよい。   Further, gold plating or gold vapor deposition may be used instead of nickel plating.

図６は、絶縁基板および金属ベース板が反った状態を示す要部断面模式図である。金属ベース板５０とセラミックス絶縁基板６０は熱膨張率が異なる。このため両者をはんだにより接合すると、金属ベース板５０は熱膨張率の差により上に凸の状態に反る。したがって、この金属ベース板５０をヒートシンク２０の上に置いた場合に両者の間には隙間（金属ベース板隙間量ｔ）が存在することになり、接合に際してはこの隙間を埋めるのに十分な厚さのはんだが必要となる。   FIG. 6 is a schematic cross-sectional view of the relevant part showing a state where the insulating substrate and the metal base plate are warped. The metal base plate 50 and the ceramic insulating substrate 60 have different coefficients of thermal expansion. For this reason, when both are joined with solder, the metal base plate 50 warps upward due to a difference in thermal expansion coefficient. Therefore, when this metal base plate 50 is placed on the heat sink 20, there is a gap (metal base plate gap amount t) between the two, and a thickness sufficient to fill this gap during joining. This solder is necessary.

金属ベース板５０の反り（ｔ）は、上面にはんだ付けされるセラミックス絶縁板６１の厚さにも影響される。パワー半導体モジュール１の性能を考慮すると、絶縁板６１の最適な厚さは０．２ｍｍ以上０．６ｍｍ以下であるので、この範囲で絶縁板６１の厚さと金属ベース板隙間量ｔとの関係を調べた。この結果を図７に示す。この図から明らかなように絶縁板６１の厚さにほぼ比例して金属ベース板５０の反り（ｔ）は大きくなる。   The warp (t) of the metal base plate 50 is also affected by the thickness of the ceramic insulating plate 61 soldered to the upper surface. Considering the performance of the power semiconductor module 1, the optimal thickness of the insulating plate 61 is 0.2 mm or more and 0.6 mm or less. Therefore, the relationship between the thickness of the insulating plate 61 and the metal base plate gap amount t is within this range. Examined. The result is shown in FIG. As is apparent from this figure, the warp (t) of the metal base plate 50 increases substantially in proportion to the thickness of the insulating plate 61.

次に、反応性金属箔３０およびはんだ３１，３２として実施例１と同じものを用い、金属ベース板隙間量ｔと接合に必要なはんだの厚さを調べた。この結果を図８に示す。この図から、絶縁板６１の厚さが０．２ｍｍ以上０．６ｍｍ以下である場合、金属ベース板５０とヒートシンク２０を接合するのに必要なはんだの厚さは、約０．２ｍｍ以上０．５ｍｍ以下であることが読み取れる。これは実施例１の結果と一致している。   Next, the reactive metal foil 30 and the solders 31 and 32 were the same as those in Example 1, and the metal base plate gap amount t and the thickness of solder necessary for joining were examined. The result is shown in FIG. From this figure, when the thickness of the insulating plate 61 is not less than 0.2 mm and not more than 0.6 mm, the thickness of the solder necessary for joining the metal base plate 50 and the heat sink 20 is not less than about 0.2 mm and not more than 0.00 mm. It can be read that it is 5 mm or less. This is consistent with the result of Example 1.

第２の実施の形態で説明したパワー半導体モジュール２における熱抵抗を調査した。
ヒートシンク２０と金属ベース板５０の夫々の接合面にスズめっき３３，３４が施されている。実施例１のニッケルめっき同士の接合では、反応性金属箔３０の他に接合材としてはんだ３１，３２が必要であるが、本実施例のようにスズめっき３５，３６を施すと、反応性金属箔３０のみで接合できる。反応性金属箔３０の発火・発熱によりスズめっき自身が溶融し、接合材として働くものである。スズめっきの厚さは０．０５ｍｍ以下とした。また、反応性金属箔３０の厚さは０．０６ｍｍとした。 The thermal resistance in the power semiconductor module 2 described in the second embodiment was investigated.
Tin plating 33, 34 is applied to each joint surface of the heat sink 20 and the metal base plate 50. In the joining between the nickel platings of Example 1, solders 31 and 32 are required as a joining material in addition to the reactive metal foil 30, but when the tin platings 35 and 36 are applied as in this example, the reactive metal foil 30 is reactive metal. It can be joined only by the foil 30. The tin plating itself is melted by the ignition and heat generation of the reactive metal foil 30 and works as a bonding material. The thickness of the tin plating was 0.05 mm or less. Moreover, the thickness of the reactive metal foil 30 was 0.06 mm.

図９は、本実施例のヒートシンク一体型パワー半導体モジュールと、金属ベース板とヒートシンクとの間に放熱グリスを介してネジ締め付けした従来構造のパワー半導体モジュールと、について放熱性を評価した結果である。横軸はヒートシンクの熱伝導率（Ｗ／（ｍ・Ｋ））、縦軸はジャンクション−冷媒問の熱抵抗Ｒｔｈ（ｊ−ｗ）（Ｋ／Ｗ）である。ヒートシンクの熱伝導率として、その材料となるアルミニウム合金の種類を変え、４条件を取った。   FIG. 9 is a result of evaluating the heat dissipation of the power semiconductor module integrated with the heat sink of this example and the power semiconductor module of the conventional structure screwed through the heat dissipation grease between the metal base plate and the heat sink. . The horizontal axis represents the heat conductivity (W / (m · K)) of the heat sink, and the vertical axis represents the junction-refrigerant thermal resistance Rth (j−w) (K / W). As the heat conductivity of the heat sink, four kinds of conditions were adopted by changing the type of aluminum alloy used as the material.

これによると、熱伝導率が１３８Ｗ／（ｍ・Ｋ）のヒートシンクを用いた場合、従来構造での熱抵抗は約０．４３５Ｋ／Ｗであるのに対し（同図中「基準」を参照）、本実施例の構造では約０．４２２Ｋ／Ｗで、約３％の低減である。さらに、熱伝導率を２０９Ｗ／（ｍ・Ｋ）とした場合、本実施例の構造での熱抵抗は約０．３５５Ｋ／Ｗであり、従来構造（基準）に対し約２０％低減でき、放熱性に優れることが明らかである。このように絶縁基板とヒートシンクを、金属ベース板と放熱グリスを介さず、直接金属材料で接合することにより放熱性を大きく向上することができる。   According to this, when a heat sink with a thermal conductivity of 138 W / (m · K) is used, the thermal resistance of the conventional structure is about 0.435 K / W (see “reference” in the figure). In the structure of this example, the reduction is about 3% at about 0.422 K / W. Furthermore, when the thermal conductivity is 209 W / (m · K), the thermal resistance in the structure of this example is about 0.355 K / W, which can be reduced by about 20% compared to the conventional structure (reference), and heat dissipation. It is clear that it is excellent in performance. Thus, heat dissipation can be greatly improved by joining the insulating substrate and the heat sink directly with a metal material without using the metal base plate and heat dissipation grease.

なお、図９ではヒートシンクの熱伝導率が１３８Ｗ／（ｍ・Ｋ）より小さくなると従来構造の方が熱抵抗が小さくなっている。これは本実施例の構造では金属ベース板がなく、熱抵抗におけるヒートシンクの熱伝導の寄与が大きいためと考えられる。したがって、本発明においてはヒートシンクの熱伝導率は１３８Ｗ／（ｍ・Ｋ）以上であることが好ましい。なお、この結果ははんだと反応性金属を用いて接合する場合も同様である。   In FIG. 9, when the heat conductivity of the heat sink is smaller than 138 W / (m · K), the conventional structure has a lower thermal resistance. This is probably because the structure of this example does not have a metal base plate, and the heat conduction contributes greatly to the heat resistance. Therefore, in the present invention, the heat conductivity of the heat sink is preferably 138 W / (m · K) or more. This result is the same when joining using solder and reactive metal.

１ パワー半導体モジュール
１０ 半導体チップを含む部材（半導体装置）
２０ ヒートシンク
３０ 反応性金属箔
３１，３２，３３，３４ はんだ
４０ 半導体チップ
５０ 金属ベース板
６０ 絶縁基板
６１ 絶縁板
６２，６３ 金属板
７０ 樹脂ケース
７１ シリコーンゲル
７２ エポキシ樹脂
７３ 蓋
８１ ワイヤ
８２ 外部導出端子 DESCRIPTION OF SYMBOLS 1 Power semiconductor module 10 Member (semiconductor device) containing a semiconductor chip
20 Heat sink 30 Reactive metal foil 31, 32, 33, 34 Solder 40 Semiconductor chip 50 Metal base plate 60 Insulating substrate 61 Insulating plate 62, 63 Metal plate 70 Resin case 71 Silicone gel 72 Epoxy resin 73 Lid 81 Wire 82 External lead-out terminal

Claims (19)

ヒートシンクと、反応性金属箔を熱源として溶融、凝固したはんだ又はめっきによりヒートシンクの一の主面に接合された、半導体チップを含む部材と、を備えることを特徴とするパワー半導体モジュール。 A power semiconductor module comprising: a heat sink; and a member including a semiconductor chip joined to one main surface of the heat sink by molten or solidified solder or plating using a reactive metal foil as a heat source. 請求項１に記載されたパワー半導体モジュールにおいて、前記部材は、金属ベース板と、金属ベース板の一の主面に接合された絶縁基板と、絶縁基板の一の主面に固定された前記半導体チップと、を備え、
前記金属ベース板の他の主面に前記ヒートシンクが接合されていることを特徴とするパワー半導体モジュール。 2. The power semiconductor module according to claim 1, wherein the member includes a metal base plate, an insulating substrate bonded to one main surface of the metal base plate, and the semiconductor fixed to one main surface of the insulating substrate. 3. A chip, and
The power semiconductor module, wherein the heat sink is bonded to another main surface of the metal base plate. 請求項１に記載されたパワー半導体モジュールにおいて、前記部材は、絶縁基板と、絶縁基板の一の主面に固定された前記半導体チップと、を備え、
前記絶縁基板の他の主面に前記ヒートシンクが接合されていることを特徴とするパワー半導体モジュール。 2. The power semiconductor module according to claim 1, wherein the member includes an insulating substrate and the semiconductor chip fixed to one main surface of the insulating substrate,
The power semiconductor module, wherein the heat sink is bonded to the other main surface of the insulating substrate. 請求項１に記載されたパワー半導体モジュールにおいて、前記反応性金属箔は、ニッケルとアルミニウムがスパッタ蒸着によって交互に積層されたものであることを特徴とするパワー半導体モジュール。 2. The power semiconductor module according to claim 1, wherein the reactive metal foil is one in which nickel and aluminum are alternately laminated by sputter deposition. 請求項４に記載されたパワー半導体モジュールにおいて、前記反応性金属箔の厚さは、０．０５ｍｍ以上０．１ｍｍ以下であることを特徴とするパワー半導体モジュール。 5. The power semiconductor module according to claim 4, wherein the reactive metal foil has a thickness of 0.05 mm or more and 0.1 mm or less. 請求項２または３に記載されたパワー半導体モジュールにおいて、前記絶縁基板は絶縁板と、絶縁板の両面に接合された金属板とからなり、前記絶縁板の厚さは、０．２ｍｍ以上１．０ｍｍ以下であることを特徴とするパワー半導体モジュール。 4. The power semiconductor module according to claim 2, wherein the insulating substrate includes an insulating plate and a metal plate bonded to both surfaces of the insulating plate, and the insulating plate has a thickness of 0.2 mm or more. A power semiconductor module having a thickness of 0 mm or less. 請求項６に記載されたパワー半導体モジュールにおいて、前記絶縁板はアルミナ、ジルコニアが添加されたアルミナ、窒化珪素または窒化アルミニウムであることを特徴とするパワー半導体モジュール。 7. The power semiconductor module according to claim 6, wherein the insulating plate is alumina, alumina to which zirconia is added, silicon nitride, or aluminum nitride. 請求項７に記載されたパワー半導体モジュールにおいて、前記金属板は銅、銅合金、アルミニウムまたはアルミニウム合金であることを特徴とするパワー半導体モジュール。 The power semiconductor module according to claim 7, wherein the metal plate is copper, a copper alloy, aluminum, or an aluminum alloy. 請求項１に記載されたパワー半導体モジュールにおいて、前記ヒートシンクは銅、銅合金、アルミニウム、アルミニウム合金、銅−モリブデンまたはアルミニウム−炭化珪素であることを特徴とするパワー半導体モジュール。 2. The power semiconductor module according to claim 1, wherein the heat sink is made of copper, copper alloy, aluminum, aluminum alloy, copper-molybdenum, or aluminum-silicon carbide. 請求項９に記載されたパワー半導体モジュールにおいて、前記ヒートシンクの表面はニッケルめっき、金めっき又はスズめっきが施されることを特徴とするパワー半導体モジュール。 The power semiconductor module according to claim 9, wherein the surface of the heat sink is subjected to nickel plating, gold plating, or tin plating. 請求項２に記載されたパワー半導体モジュールにおいて、前記金属ベース板は銅、銅合金、アルミニウム、アルミニウム合金、銅・モリブデン、鉄または鉄合金であることを特徴とするパワー半導体モジュール。 3. The power semiconductor module according to claim 2, wherein the metal base plate is made of copper, copper alloy, aluminum, aluminum alloy, copper / molybdenum, iron or iron alloy. 請求項１１に記載されたパワー半導体モジュールにおいて、前記金属ベース板の表面はニッケルめっき、金めっき又はスズめっきが施されていることを特徴とするパワー半導体モジュール。 12. The power semiconductor module according to claim 11, wherein the surface of the metal base plate is plated with nickel, gold or tin. 請求項２に記載されたパワー半導体モジュールにおいて、前記半導体チップと絶縁基板の間、および絶縁基板と金属ベース板の間が、夫々はんだにより接合されていることを特徴とするパワー半導体モジュール。 3. The power semiconductor module according to claim 2, wherein the semiconductor chip and the insulating substrate, and the insulating substrate and the metal base plate are joined by solder. 請求項３に記載されたパワー半導体モジュールにおいて、前記半導体チップと絶縁基板の間がはんだにより接合されていることを特徴とするパワー半導体モジュール。 4. The power semiconductor module according to claim 3, wherein the semiconductor chip and the insulating substrate are joined by solder. 請求項１３または１４に記載されたパワー半導体モジュールにおいて、前記はんだが反応性金属箔を熱源として溶融、凝固したものであることを特徴とするパワー半導体モジュール。 15. The power semiconductor module according to claim 13 or 14, wherein the solder is melted and solidified using a reactive metal foil as a heat source. 請求項１３または１４に記載されたパワー半導体モジュールにおいて、前記はんだの主成分はスズ（Ｓｎ）−鉛（Ｐｂ）合金、スズ（Ｓｎ）−銀（Ａｇ）合金、スズ（Ｓｎ）−ビスマス（Ｂｉ）合金、スズ（Ｓｎ）−アンチモン（Ｓｂ）合金、スズ（Ｓｎ）−銅（Ｃｕ）合金またはスズ（Ｓｎ）−インジウム（ｌｎ）合金であることを特徴とするパワー半導体モジュール。 15. The power semiconductor module according to claim 13, wherein the main component of the solder is tin (Sn) -lead (Pb) alloy, tin (Sn) -silver (Ag) alloy, tin (Sn) -bismuth (Bi). ) Alloy, tin (Sn) -antimony (Sb) alloy, tin (Sn) -copper (Cu) alloy or tin (Sn) -indium (ln) alloy. 絶縁基板の一の主面に半導体チップを固定する工程１と、前記半導体チップにワイヤもしくはリードフレームを接合する工程２と、これらの工程の後、反応性金属箔を熱源としてはんだ又はめっきを溶融、凝固させ、前記絶縁基板の他の主面側にヒートシンクを接合する工程３と、を備えることを特徴とするパワー半導体モジュールの製造方法。 Step 1 for fixing a semiconductor chip to one main surface of an insulating substrate, Step 2 for bonding a wire or a lead frame to the semiconductor chip, and melting of solder or plating using a reactive metal foil as a heat source after these steps And a step 3 of solidifying and joining a heat sink to the other main surface side of the insulating substrate. 請求項１７に記載されたパワー半導体モジュールの製造方法において、前記工程１において、絶縁基板の他の主面に金属ベース板を接合し、前記工程３において、金属ベース板に前記ヒートシンクを接合することを特徴とするパワー半導体モジュールの製造方法。 18. The method of manufacturing a power semiconductor module according to claim 17, wherein in the step 1, a metal base plate is bonded to the other main surface of the insulating substrate, and in the step 3, the heat sink is bonded to the metal base plate. A method for manufacturing a power semiconductor module. 請求項１７に記載されたパワー半導体モジュールの製造方法において、前記工程３において、前記絶縁基板にヒートシンクを接合することを特徴とするパワー半導体モジュールの製造方法。 18. The method of manufacturing a power semiconductor module according to claim 17, wherein a heat sink is joined to the insulating substrate in the step 3.
JP2009223820A 2009-09-29 2009-09-29 Power semiconductor module and manufacturing method of the same Pending JP2013016525A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009223820A JP2013016525A (en) 2009-09-29 2009-09-29 Power semiconductor module and manufacturing method of the same
PCT/JP2010/066454 WO2011040313A1 (en) 2009-09-29 2010-09-22 Semiconductor module, process for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009223820A JP2013016525A (en) 2009-09-29 2009-09-29 Power semiconductor module and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013016525A true JP2013016525A (en) 2013-01-24

Family

ID=43826136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009223820A Pending JP2013016525A (en) 2009-09-29 2009-09-29 Power semiconductor module and manufacturing method of the same

Country Status (2)

Country Link
JP (1) JP2013016525A (en)
WO (1) WO2011040313A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046236A (en) * 2013-08-27 2015-03-12 東芝ライテック株式会社 Light-emitting device and lighting device
WO2016021561A1 (en) * 2014-08-08 2016-02-11 日本発條株式会社 Composite substrate and power module
CN107078111A (en) * 2014-07-10 2017-08-18 大陆汽车有限公司 Cooling device, the method for processing cooling device and power circuit
CN107851625A (en) * 2015-09-03 2018-03-27 大陆汽车有限公司 Cooling device, the method for producing cooling device and power circuit
US10727209B2 (en) 2017-07-25 2020-07-28 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor element with improved yield

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6003109B2 (en) * 2012-03-08 2016-10-05 ダイキン工業株式会社 Power module
EP3352214A1 (en) * 2017-01-23 2018-07-25 Siemens Aktiengesellschaft Semiconductor module with baseplate with hollow camber
JP2019054069A (en) * 2017-09-14 2019-04-04 株式会社東芝 Semiconductor device
JP7313302B2 (en) * 2020-03-18 2023-07-24 三菱電機株式会社 Semiconductor device and method for manufacturing semiconductor device
CN112453617A (en) * 2020-11-26 2021-03-09 中国电子科技集团公司第三十八研究所 Double-sided laminated airtight brazing system and brazing method in 3D microwave radio frequency module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005005092A2 (en) * 2003-05-13 2005-01-20 Reactive Nanotechnologies, Inc. Method of controlling thermal waves in reactive multilayer joining and resulting product
US20060087816A1 (en) * 2004-09-21 2006-04-27 Ingo Ewes Heat-transfer devices
JP2009088330A (en) * 2007-10-01 2009-04-23 Hitachi Metals Ltd Semiconductor module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046236A (en) * 2013-08-27 2015-03-12 東芝ライテック株式会社 Light-emitting device and lighting device
CN107078111A (en) * 2014-07-10 2017-08-18 大陆汽车有限公司 Cooling device, the method for processing cooling device and power circuit
KR101933810B1 (en) * 2014-07-10 2018-12-28 콘티넨탈 오토모티브 게엠베하 Cooling device, method for producing a cooling device and power circuit
US10314208B2 (en) 2014-07-10 2019-06-04 Continental Automotive Gmbh Cooling device, method for producing a cooling device and power circuit
WO2016021561A1 (en) * 2014-08-08 2016-02-11 日本発條株式会社 Composite substrate and power module
CN107851625A (en) * 2015-09-03 2018-03-27 大陆汽车有限公司 Cooling device, the method for producing cooling device and power circuit
US10748835B2 (en) 2015-09-03 2020-08-18 Cpt Group Gmbh Aluminum heat sink having a plurality of aluminum sheets and power device equipped with the heat sink
CN107851625B (en) * 2015-09-03 2020-09-04 大陆汽车有限公司 Cooling device, method for producing a cooling device and power supply circuit
US10727209B2 (en) 2017-07-25 2020-07-28 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor element with improved yield

Also Published As

Publication number Publication date
WO2011040313A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP4438489B2 (en) Semiconductor device
JP2013016525A (en) Power semiconductor module and manufacturing method of the same
JP6272512B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP7204770B2 (en) Double-sided cooling power module and manufacturing method thereof
JP6234630B2 (en) Power module
JP4635564B2 (en) Semiconductor device
WO2015029511A1 (en) Semiconductor device and production method therefor
JP6750263B2 (en) Power semiconductor module
US10461012B2 (en) Semiconductor module with reinforcing board
JP2010109132A (en) Thermoelectric module package and method of manufacturing the same
JP2009117428A (en) Method for power semiconductor module, fabrication, its apparatus, power semiconductor module thereof and its junction method
JP2014183119A (en) Method for manufacturing substrate for power modules
JP5895220B2 (en) Manufacturing method of semiconductor device
JP2001284525A (en) Semiconductor chip and semiconductor device
JP2007088030A (en) Semiconductor device
JP2006100640A (en) Ceramic circuit board and power semiconductor module using same
JP2008258547A (en) Semiconductor device, and manufacturing method thereof
JP6945418B2 (en) Semiconductor devices and manufacturing methods for semiconductor devices
JP2005094842A (en) Inverter arrangement and manufacturing method thereof
JP2017174927A (en) Power module and manufacturing method thereof
JP6877600B1 (en) Semiconductor device
WO2021208006A1 (en) Packaging structure, electric vehicle and electronic device
JP2006190728A (en) Electric power semiconductor device
WO2019116910A1 (en) Semiconductor device and method for producing semiconductor device
JP4594831B2 (en) Power semiconductor device