JP2013012714A - デュアル機能を有する不揮発性半導体メモリセル - Google Patents
デュアル機能を有する不揮発性半導体メモリセル Download PDFInfo
- Publication number
- JP2013012714A JP2013012714A JP2012066862A JP2012066862A JP2013012714A JP 2013012714 A JP2013012714 A JP 2013012714A JP 2012066862 A JP2012066862 A JP 2012066862A JP 2012066862 A JP2012066862 A JP 2012066862A JP 2013012714 A JP2013012714 A JP 2013012714A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- memory cell
- time programming
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000009977 dual effect Effects 0.000 title claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 90
- 230000006870 function Effects 0.000 claims description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 81
- 229920005591 polysilicon Polymers 0.000 description 29
- 238000010586 diagram Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】第2ゲート及び第3ゲートは、デュアル機能のワンタイムプログラミング機能に対応する第1電圧及びデュアル機能のマルチタイムプログラミング機能に対応する第2電圧を受けるために用いられる。第1拡散領域は、ワンタイムプログラミング機能に対応する第3電圧及びマルチタイムプログラミング機能に対応する第4電圧を受けるために用いられる。第2拡散領域は、マルチタイムプログラミング機能に対応する第5電圧を受けるために用いられる。
【選択図】図3
Description
電荷蓄積層を有するメモリセルを形成するために、従来技術においては、種々のトポロジが提供されている。しかしながら、それらのメモリセルは低速であり、不十分である。
152 ゲート領域
155−1、155−2 電荷蓄積構造
157−1 ソース領域
157−2 ドレイン領域
200 CMOS不揮発性メモリセル
202 基板
204−1 ソース領域
204−2 ドレイン領域
206−1、206−2 ポリゲート
208−1、208−2 ゲート誘電体層
210 プログラミング層
212 分離層
214−1、214−2 シリコン−窒化物サイドウォールスペーサ
216−1、216−2 サイドウォール分離層
218−1、218−2 第2サイドウォールスペーサ
300 不揮発性メモリセル
310 Pウェル領域
311−1 第1N+拡散領域
311−2 第2N+拡散領域
311−3 第3N+拡散領域
313−1 第1多結晶シリコンゲート
313−2 第2多結晶シリコンゲート
313−3 第3多結晶シリコンゲート
314 電荷蓄積層
315 活性領域
316−1、316−2 コンタクト
320 ゲート酸化物層
323 チャネル領域
402 スイッチ
404 ワンタイムプログラミング機能セル
406 マルチタイムプログラミング機能セル
8202 メモリセル
Claims (7)
- デュアル機能を有する不揮発性半導体メモリセルであって:
活性領域を有する第1導電型の基板;
選択ゲート電圧を受けるための前記活性領域上に完全に形成される第1ゲート;
前記デュアル機能のワンタイムプログラミング機能に対応する第1電圧及び前記デュアル機能のマルチタイムプログラミング機能に対応する第2電圧を受けるための前記第1ゲートの第1側の前記活性領域上に部分的に形成される第2ゲートであって、前記第1ゲート及び前記第2ゲートは第1距離だけ離れている、第2ゲート;
前記ワンタイムプログラミング機能に対応する第1電圧及び前記マルチタイムプログラミング機能に対応する第2電圧を受けるための前記第1ゲートの前記第1側の前記活性領域上に部分的に形成される第3ゲートであって、前記第1ゲート及び前記第3ゲートは第1距離だけ離れ、前記第2ゲート及び前記第3ゲートは第2距離だけ離れている、第3ゲート;
前記活性領域の表面上に形成される電荷蓄積層であって、当該電荷蓄積層は前記第2ゲートと前記第3ゲートとの間に満たされている、電荷蓄積層;
前記ワンタイムプログラミング機能に対応する第3電圧及び前記マルチタイムプログラミング機能に対応する第4電圧を受けるための前記第1ゲートの前記第1側とは反対の前記第1ゲートの第2側の前記活性領域の前記表面上に形成される前記第1導電型とは逆の第2導電型の第1拡散領域;
前記マルチタイムプログラミング機能に対応する第5電圧を受けるための前記第1ゲートの前記第1側とは反対の前記第2ゲートの第1側の前記活性領域の前記表面上に形成される前記第2導電型の第2拡散領域;並びに
前記第1ゲートと前記第2ゲート及び前記第3ゲートとの間の前記活性領域の前記表面上に形成される前記第2導電型の第3拡散領域;
を有する不揮発性半導体メモリセル。 - 請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1電圧は、前記第2ゲート及び前記第3ゲートの下の酸化物層を破壊するために用いられ、前記選択ゲート電圧は前記第1電圧の半分であり、前記第3電圧は、前記ワンタイムプログラミング機能のプログラムモードにおける接地電圧に等しい、不揮発性半導体メモリセル。
- 請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1電圧は前記選択ゲート電圧に等しく、前記第2ゲート及び前記第3ゲートの下の酸化物層を破壊するために用いられ、前記第3電圧は、前記ワンタイムプログラミング機能の読み出しモードにおける接地電圧に等しい、不揮発性半導体メモリセル。
- 請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第2電圧は0Vより高く、前記選択ゲート電圧は0Vより高く、前記第4電圧は0Vに等しく、前記第5電圧は、前記マルチタイムプログラミング機能のプログラムモードにおいて0Vより高い、不揮発性半導体メモリセル。
- 請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第2電圧は0Vより低く、前記選択ゲート電圧は0Vに等しく、前記第1拡散領域はフローティングであり、前記第5電圧は、前記マルチタイムプログラミング機能の消去モードにおいて0Vより高い、不揮発性半導体メモリセル。
- 請求項1に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記第1距離及び前記第2距離は、前記電荷蓄積層が自己整合するのに適切な範囲内にある、不揮発性半導体メモリセル。
- 請求項6に記載のデュアル機能を有する不揮発性半導体メモリセルであって、前記範囲は20nm以上且つ200nm以下の範囲である、不揮発性半導体メモリセル。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161502336P | 2011-06-29 | 2011-06-29 | |
US61/502,336 | 2011-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013012714A true JP2013012714A (ja) | 2013-01-17 |
JP5619807B2 JP5619807B2 (ja) | 2014-11-05 |
Family
ID=46021988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012066862A Active JP5619807B2 (ja) | 2011-06-29 | 2012-03-23 | デュアル機能を有する不揮発性半導体メモリセル |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2541600B1 (ja) |
JP (1) | JP5619807B2 (ja) |
CN (1) | CN102856325B (ja) |
TW (1) | TWI456742B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160032478A (ko) * | 2014-09-16 | 2016-03-24 | 에스케이하이닉스 주식회사 | 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이 |
US9336894B2 (en) | 2014-09-30 | 2016-05-10 | Samsung Electronics Co., Ltd. | Memory device including nonvolatile memory cell |
KR101731685B1 (ko) | 2014-01-31 | 2017-04-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 시간 프로그램가능한 메모리 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9508396B2 (en) * | 2014-04-02 | 2016-11-29 | Ememory Technology Inc. | Array structure of single-ploy nonvolatile memory |
KR20160125114A (ko) * | 2015-04-21 | 2016-10-31 | 에스케이하이닉스 주식회사 | 이-퓨즈를 구비하는 반도체장치 및 그 제조 방법 |
CN110838318A (zh) * | 2018-08-17 | 2020-02-25 | 北京兆易创新科技股份有限公司 | 提高存储器数据可靠性的方法和系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005064295A (ja) * | 2003-08-14 | 2005-03-10 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリ、この半導体不揮発性メモリへの情報の記録方法、及びこの半導体不揮発性メモリからの情報の読み出し方法 |
JP2006302985A (ja) * | 2005-04-18 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置の製造方法 |
JP2009130136A (ja) * | 2007-11-22 | 2009-06-11 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2009147003A (ja) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | 半導体記憶装置 |
JP2010113746A (ja) * | 2008-11-04 | 2010-05-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010114234A (ja) * | 2008-11-06 | 2010-05-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
US20110024823A1 (en) * | 2009-07-30 | 2011-02-03 | Lu Hau-Yan | Non-volatile semiconductor memory device with intrinsic charge trapping layer |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4758625B2 (ja) * | 2004-08-09 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100598047B1 (ko) * | 2004-09-30 | 2006-07-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
-
2012
- 2012-03-23 EP EP12160906.9A patent/EP2541600B1/en active Active
- 2012-03-23 JP JP2012066862A patent/JP5619807B2/ja active Active
- 2012-04-02 TW TW101111702A patent/TWI456742B/zh active
- 2012-04-05 CN CN201210100317.3A patent/CN102856325B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005064295A (ja) * | 2003-08-14 | 2005-03-10 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリ、この半導体不揮発性メモリへの情報の記録方法、及びこの半導体不揮発性メモリからの情報の読み出し方法 |
JP2006302985A (ja) * | 2005-04-18 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置の製造方法 |
JP2009130136A (ja) * | 2007-11-22 | 2009-06-11 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2009147003A (ja) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | 半導体記憶装置 |
JP2010113746A (ja) * | 2008-11-04 | 2010-05-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010114234A (ja) * | 2008-11-06 | 2010-05-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
US20110024823A1 (en) * | 2009-07-30 | 2011-02-03 | Lu Hau-Yan | Non-volatile semiconductor memory device with intrinsic charge trapping layer |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101731685B1 (ko) | 2014-01-31 | 2017-04-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 다중 시간 프로그램가능한 메모리 |
KR20160032478A (ko) * | 2014-09-16 | 2016-03-24 | 에스케이하이닉스 주식회사 | 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이 |
KR102169197B1 (ko) | 2014-09-16 | 2020-10-22 | 에스케이하이닉스 주식회사 | 향상된 프로그램 효율을 갖는 안티퓨즈 오티피 메모리 셀 및 셀 어레이 |
US9336894B2 (en) | 2014-09-30 | 2016-05-10 | Samsung Electronics Co., Ltd. | Memory device including nonvolatile memory cell |
Also Published As
Publication number | Publication date |
---|---|
EP2541600B1 (en) | 2018-02-14 |
JP5619807B2 (ja) | 2014-11-05 |
TWI456742B (zh) | 2014-10-11 |
CN102856325A (zh) | 2013-01-02 |
CN102856325B (zh) | 2015-06-03 |
EP2541600A1 (en) | 2013-01-02 |
TW201301485A (zh) | 2013-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10847533B2 (en) | Three-dimensional structured memory devices | |
US8344445B2 (en) | Non-volatile semiconductor memory cell with dual functions | |
US8604538B2 (en) | Non-volatile semiconductor memory device with intrinsic charge trapping layer | |
US9184175B2 (en) | Floating gate memory cells in vertical memory | |
US9343152B2 (en) | Cell array with a manufacturable select gate for a nonvolatile semiconductor memory device | |
US8779495B2 (en) | Stacked SONOS memory | |
KR100389130B1 (ko) | 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자 | |
JP2007537599A (ja) | Nromデバイス | |
JP5619807B2 (ja) | デュアル機能を有する不揮発性半導体メモリセル | |
US9048137B2 (en) | Scalable gate logic non-volatile memory cells and arrays | |
US7209389B2 (en) | Trap read only non-volatile memory (TROM) | |
US20080130372A1 (en) | Trench memory structures and operation | |
JP4547749B2 (ja) | 不揮発性半導体記憶装置 | |
US7136306B2 (en) | Single bit nonvolatile memory cell and methods for programming and erasing thereof | |
US20100103744A1 (en) | Non-volatile memory device and method of driving the same | |
US6703275B2 (en) | Flash memory cell and method of manufacturing the same, and programming/erasing/reading method in the flash memory cell | |
JP2004056071A (ja) | 半導体素子の製造方法及びその素子 | |
US7948052B2 (en) | Dual-bit memory device having trench isolation material disposed near bit line contact areas | |
US20050167730A1 (en) | Cell structure of nonvolatile memory device | |
US20090140316A1 (en) | Semiconductor memory device and method of fabricating the same | |
US8921924B2 (en) | Semiconductor memory device | |
JP2003158207A (ja) | 不揮発性半導体メモリ装置とその動作方法 | |
JP5559118B2 (ja) | 半導体不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5619807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |