JP2012516553A - フラッシュ・メモリ・デバイスおよびその製造方法 - Google Patents
フラッシュ・メモリ・デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2012516553A JP2012516553A JP2011546649A JP2011546649A JP2012516553A JP 2012516553 A JP2012516553 A JP 2012516553A JP 2011546649 A JP2011546649 A JP 2011546649A JP 2011546649 A JP2011546649 A JP 2011546649A JP 2012516553 A JP2012516553 A JP 2012516553A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- layer
- flash memory
- memory device
- gate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000003989 dielectric material Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 10
- -1 tungsten nitride Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 125000001475 halogen functional group Chemical group 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000015654 memory Effects 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Inorganic materials [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 制御ゲートと浮動ゲートとの間にジグザグ容量を含み、浮動ゲートおよびチャネルに対する制御ゲートの結合を増大するフラッシュ・メモリ・デバイスを提供する。
【解決手段】 フラッシュ・メモリ・デバイスは、ウェハと、このウェハの上に配置されたゲート酸化物層と、このゲート酸化物層、ウェハ、またはそれらの組み合わせの上に配置された浮動ゲートであって、平坦な浮動ゲート部およびこの平坦な浮動ゲート部の選択された領域の上に配置された概ね矩形の浮動ゲート部を含む浮動ゲートと、浮動ゲートの上に配置された高Ｋ誘電材料と、高Ｋ誘電材料の上に配置された制御ゲートとを含み、高Ｋ誘電材料が浮動ゲートを制御ゲートに結合するジグザグ・パターンを形成する。
【選択図】 図２
【解決手段】 フラッシュ・メモリ・デバイスは、ウェハと、このウェハの上に配置されたゲート酸化物層と、このゲート酸化物層、ウェハ、またはそれらの組み合わせの上に配置された浮動ゲートであって、平坦な浮動ゲート部およびこの平坦な浮動ゲート部の選択された領域の上に配置された概ね矩形の浮動ゲート部を含む浮動ゲートと、浮動ゲートの上に配置された高Ｋ誘電材料と、高Ｋ誘電材料の上に配置された制御ゲートとを含み、高Ｋ誘電材料が浮動ゲートを制御ゲートに結合するジグザグ・パターンを形成する。
【選択図】 図２
Description
本開示は、半導体デバイスに関し、更に具体的には、フラッシュ・メモリ・デバイスおよびこれを製造するための方法に関する。
メモリ・デバイスは、典型的には、コンピュータにおける内部記憶領域として設けられる。メモリという言葉は、集積回路チップの形態を取るデータ記憶装置を識別するものである。最新の電子機器において用いられるメモリにはいくつかの異なるタイプがあり、１つの一般的なタイプはＲＡＭ（ランダム・アクセス・メモリ）である。ＲＡＭは、特徴的に、コンピュータ環境において主メモリとして用いられる。ＲＡＭは読み出しおよび書き込みメモリとして機能する。すなわち、ＲＡＭにデータを書き込むことができると共に、ＲＡＭからデータを読み出すことができる。これは、読み出し専用メモリ（ＲＯＭ）がデータの読み出ししかできないのとは対照的である。ほとんどのＲＡＭは揮発性である。これは、その内容を維持するために絶え間ない電力源を必要とするということを意味する。電力がオフになるとすぐに、ＲＡＭ内のいかなるデータも失われる。
コンピュータは、ほとんど常に、このコンピュータを起動するための命令を保持する少量のＲＯＭを含む。ＲＡＭとは異なり、ＲＯＭは書き込むことができない。ＥＥＰＲＯＭ（電気的消去可能プログラマブルＲＯＭ）は、特別なタイプの不揮発性ＲＯＭであり、電荷に露呈することによって消去することができる。ＥＥＰＲＯＭはメモリ・アレイを含み、これは電気的に絶縁されたゲートを有する多数のメモリ・セルを含む。データは、浮動ゲートまたはゲートに関連付けられた浮動ノード上の電荷の形態でメモリ・セルに記憶される。ＥＥＰＲＯＭメモリ・アレイ内のセルは各々、浮動ノードを充電することによってランダム・ベースで電気的にプログラムすることができる。また、この電荷は、消去動作によって浮動ノードからランダムに除去することができる。電荷は、特殊化されたプログラミング動作および消去動作のそれぞれによって、個々の浮動ノードに移送され、または個々の浮動ノードから除去される。
フラッシュ・メモリは、更に別のタイプの不揮発性メモリである。フラッシュ・メモリは、ＥＥＰＲＯＭの１つのタイプであり、典型的に、一度に単一ビットまたは１バイト（８または９ビット）の代わりにブロック単位で消去および再プログラムされる。典型的なフラッシュ・メモリはメモリ・アレイを含み、これは多数のメモリ・セルを含む。メモリ・セルは各々、電荷を保持することができる浮動ゲート電界効果トランジスタ（ＦＥＴ）を含む。セル内のデータは、浮動ゲート／電荷トラッピング層における電荷の有無によって決定される。セルは通常、「消去ブロック」と呼ばれるセクションにグループ化される。１つの消去ブロック内のセルは各々、浮動ゲートを充電することによってランダム・ベースで電気的にプログラムすることができる。この電荷は、ブロック消去動作によって浮動ゲートから除去することができ、消去ブロックにおける全ての浮動ゲート・メモリ・セルは単一の動作で消去される。
ＥＥＰＲＯＭメモリ・アレイおよびフラッシュ・メモリ・アレイの双方のメモリ・セルは、典型的に、「ＮＯＲ」アーキテクチャ（各セルがビット・ラインに直接結合される）、または、「ＮＡＮＤ」アーキテクチャ（セルがセルの「ストリング」に結合されて、各セルがビット・ラインに間接的に結合されアクセスのためにはストリングの他のセルを活性化させなければならないようになっている）のいずれかに構成される。
フラッシュ・メモリ・セル・アレイにおける１つの問題は、電圧スケーラビリティが最小セル・サイズに影響を及ぼし、このため結果として得られるアレイの全体的なメモリ密度に影響を及ぼすことである。集積回路（ＩＣ）処理技法が向上するにつれて、製造業者は生成するデバイスのフィーチャ・サイズを縮小しようとし、このため集積回路およびメモリ・アレイの密度を高くする。最新の集積回路およびメモリ・セルにおいては、ＳＯＮＯＳ（シリコン−酸化物−窒化物−酸化物−シリコン）トランジスタおよび浮動ゲート・メモリ・セルをいっそう小さいフィーチャ・サイズにスケーリングするにつれて、構成要素トランジスタおよび浮動ゲート・メモリ・セルのデバイス特性は変化し、結果として得られるＩＣまたはメモリ・デバイスが機能しないままとなる。これらの問題には、限定ではないが、短チャネル効果、信号クロストーク、デバイス・プログラミングおよび動作電圧、論理ウィンドウの縮小、酸化物パンチスルー、および電荷漏れおよび保持が含まれる。
市販のフラッシュ・メモリは、一般的に、平面制御ゲート、平面浮動ゲート、および２つの介在する誘電層を含む。平面制御ゲート、浮動ゲート、および２つの誘電層は、半導体基板上に配置される。
従来のフラッシュ・メモリにおいては誘電材料の２つの層があるので、フラッシュ・メモリのゲート長を縮小することは難しい。デバイスのスケーリングのためには、双方のゲート誘電層を含むゲート誘電体を縮小する必要がある。ゲート誘電体厚さを積極的にスケーリングすると、浮動ゲートから大きい漏れ電流が生じる恐れがある。これはデバイスのメモリ寿命を短くしてしまう。
本明細書に開示するのはフラッシュ・メモリ・デバイスであり、これは、ウェハと、このウェハの上に配置されたゲート酸化物層と、このゲート酸化物層、ウェハ、またはそれらの組み合わせの上に配置された浮動ゲートであって、平坦な浮動ゲート部およびこの平坦な浮動ゲート部の選択された領域の上に配置された概ね矩形の浮動ゲート部を含む浮動ゲートと、浮動ゲートの上に配置された高Ｋ誘電材料と、高Ｋ誘電材料の上に配置された制御ゲートと、を含み、高Ｋ誘電材料が浮動ゲートを制御ゲートに結合するジグザグ・パターンを形成する。
また、本明細書に開示するのは、フラッシュ・メモリ・デバイスを製造する方法である。この方法は、ウェハ上にゲート酸化物を形成することと、このウェハ上に第１の浮動ゲート層を配置することと、第１の浮動ゲート層上に第２の浮動ゲート層を配置することと、第２の浮動ゲート層の上にレジスト・マスクをパターニングすることと、エッチングを行って、第２の浮動ゲート層の保護されていない部分の少なくとも一部を除去し、第１の浮動ゲート層が実質的に損傷されないままである、ことと、エッチングが、第１の浮動ゲート層上に配置された複数の概ね矩形の形状を有する第２の浮動ゲート層を画定し、第１の浮動ゲート層が実質的に平坦であり、更に、レジスト・マスクを除去することと、第２の浮動ゲート層および第１の浮動ゲート層の上に高Ｋ誘電材料を配置することと、高Ｋ誘電材料の上に制御ゲート層を配置することと、を含み、高Ｋ誘電材料が第２の浮動ゲート層および第１の浮動ゲート層を制御ゲート層に結合するジグザグ・パターンを形成する。
本明細書に開示するように、制御ゲートと浮動ゲートとの間に「ジグザグの（zigzag）」容量を含むフラッシュ・メモリ・デバイスは、平面の制御ゲートと浮動ゲートとの間に従来の平坦な容量を含むデバイスに比べて容量が大きい。ジグザグ容量によって、浮動ゲートに対する、そしてチャネルに対する制御ゲートの結合（制御）を増大する。これによって短チャネル効果が改善し、スケーリングの向上が可能となる。
本明細書に開示されるのはフラッシュ・メモリ・デバイスであり、これは、ウェハと、このウェハの上に配置されたゲート酸化物層と、このゲート酸化物層、ウェハ、またはそれらの組み合わせの上に配置された浮動ゲートであって、平坦な浮動ゲート部およびこの平坦な浮動ゲート部の選択された領域の上に配置された概ね矩形の浮動ゲート部を含む浮動ゲートと、浮動ゲートの上に配置された高Ｋ誘電材料と、高Ｋ誘電材料の上に配置された制御ゲートと、を含み、高Ｋ誘電材料が浮動ゲートを制御ゲートに結合するジグザグ・パターンを形成する。
また、本明細書に開示するのは、フラッシュ・メモリ・デバイスを製造する方法である。この方法は、ウェハ上にゲート酸化物を形成することと、このウェハ上に第１の浮動ゲート層を配置することと、第１の浮動ゲート層上に第２の浮動ゲート層を配置することと、第２の浮動ゲート層の上にレジスト・マスクをパターニングすることと、エッチングを行って、第２の浮動ゲート層の保護されていない部分の少なくとも一部を除去し、第１の浮動ゲート層が実質的に損傷されないままである、ことと、エッチングが、第１の浮動ゲート層上に配置された複数の概ね矩形の形状を有する第２の浮動ゲート層を画定し、第１の浮動ゲート層が実質的に平坦であり、更に、レジスト・マスクを除去することと、第２の浮動ゲート層および第１の浮動ゲート層の上に高Ｋ誘電材料を配置することと、高Ｋ誘電材料の上に制御ゲート層を配置することと、を含み、高Ｋ誘電材料が第２の浮動ゲート層および第１の浮動ゲート層を制御ゲート層に結合するジグザグ・パターンを形成する。
要素または層が別の要素または層の「上にある」、「介在している」、「配置されている」、または「間にある」と言及する場合、これは、他の要素または層の直接上にあるか、介在しているか、配置されているか、または間にある可能性があり、または、それらの間に要素または層が存在する場合もあることは理解されよう。
本明細書において、第１、第２、第３等の言葉を用いて様々な要素、構成要素、領域、層、またはセクションあるいはそれら全てを記載することがあるが、これらの要素、構成要素、領域、層、またはセクションあるいはそれら全ては、これらの言葉によって限定されないことは理解されよう。これらの言葉は、１つの要素、構成要素、領域、層、またはセクションを、別の要素、構成要素、領域、層、またはセクションから区別するために用いるだけである。このため、以下に述べる第１の要素、構成要素、領域、層、またはセクションは、本発明の教示から逸脱することなく、第２の要素、構成要素、領域、層、またはセクションと呼ぶことも可能である。
本明細書において用いる場合、単数形「１つの（ａ）、（ａｎ）、（ｔｈｅ）」は、文脈によって明らかに他の場合が示されない限り、複数形も含むことが意図されている。また、「含む」または「含んでいる」という言葉あるいはその両方は、本明細書において用いられる場合、述べた特徴、整数、ステップ、動作、要素、または構成要素あるいはそれら全ての存在を指定するが、１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループあるいはそれら全ての存在または追加を除外するものではないことは、理解されよう。フラッシュ・メモリ設計において、制御ゲートと浮動ゲートとの間の容量を最大にしながら、同時に誘電層を介した漏れ電流を最小限に抑えることが望ましい。本発明者等は、本明細書に開示する非平面プロセスが、平面の浮動ゲートおよび制御ゲートを用いる従来のフラッシュ・メモリに比べて、制御ゲートと浮動ゲートとの間の結合を著しく改善することを予期せずに発見した。非平面プロセスが有利である理由は、誘電体の面積を大きくすることによって大容量化を図り、これによってチャネルに対する制御ゲートの制御性を向上させることができるからである。これが、ゲート長を更に縮小することを可能とする。
本明細書において用いる場合、ウェハおよび基板という言葉は、いずれかのベース半導体構造を含み、限定ではないが、バルク・シリコン基板構造、シリコン・オン・サファイヤ（ＳＯＳ）構造、シリコン・オン・インシュレータ（ＳＯＩ）構造、シリコン・オン・ナッシング（ＳＯＮ）構造、薄膜トランジスタ（ＴＦＴ）構造、ドーピングもしくは非ドーピング半導体、またはベース半導体によって支持されたシリコンのエピタキシャル層を含む構造、ならびに当業者に周知の他の半導体構造を含む。更に、以下の記載においてウェハまたは基板に言及した場合、事前のプロセス・ステップを用いてベース半導体構造に領域／接合部が形成されている場合がある。基板１９０は、例えばバルク・シリコンまたはシリコン・オン・インシュレータ（ＳＯＩ）構造を含むことができるが、ゲルマニウム、シリコン・ゲルマニウム、シリコン・ゲルマニウム・オン・インシュレータ、炭化ケイ素、アンチモン化インジウム、ヒ化インジウム、リン化インジウム、ガリウムヒ素等も想定される。例示的な半導体構造はシリコン・オン・インシュレータ（ＳＯＩ）構造である。
図１から図１６を参照すると、一実施形態に従った、フラッシュ・メモリ・デバイスのためのゲート構造を形成する方法を例示する上面図および断面図のシーケンスが示されている。文章および全ての図面において、各構造を「デバイス」と称して番号「１００」で示すが、このデバイスは、本明細書に記載する最後の製造段階まではフラッシュ・メモリ・デバイス１００でないことに留意すべきである。これは、主として読者の便宜のために行う。
図１および図２に開示する実施形態において、フラッシュ・メモリ・デバイスは、ゲート誘電層１２０上に配置された制御ゲート１１０を含む。ゲート誘電層１２０は浮動ゲート１３０上に配置されている。浮動ゲート１３０はゲート酸化物１４０上に配置されている。図１および図２に示すように、これらの構成要素は垂直構成に積層されている。制御ゲート１１０はゲート誘電層１２０の上にあり、ゲート誘電層１２０は浮動ゲート１３０の上にあり、浮動ゲート１３０はゲート酸化物１４０の上にある。図１および図２に示すように、垂直に構成された制御ゲート１１０、ゲート誘電層１２０、浮動ゲート１３０、およびゲート酸化物１４０の側面に、窒化物スペーサ１５０が配置されている。図１および図２に示すように、ゲート酸化物１４０はウェハ１９０の上に配置されている。
一実施形態において、ウェハ１９０は、埋め込み酸化物（ＢＯＸ）層１７０および隣接する基板１８０を有する半導体オン・インシュレータ（ＳＯＩ）構造１６０を含む。例示的な実施形態では、ゲート酸化物１４０はウェハ１９０のＳＯＩ構造１６０上に配置されている。基板１８０は、ゲルマニウム、シリコン、またはシリコン−ゲルマニウム等のゲルマニウムおよびシリコンの組み合わせを含むことができる。例示的な実施形態では、半導体基板１８０はシリコンを含む。基板１８０の上にＢＯＸ層１７０が配置されている。一実施形態では、ＢＯＸ層１７０は、シリコン基板１８０にドーパントとして酸素をドーピングすることによって生成された二酸化シリコンを含むことができる。イオン・ビーム注入プロセスを用いた後に高温アニーリングを行って、ＢＯＸ層１７０を形成することができる。別の実施形態では、ＳＯＩウェハはウェハ・ボンディングによって製造することができ、この場合、ＢＯＸ層１７０およびＳＯＩ層１６０は基板１８０に別個に接着することができる。
シリコン・オン・インシュレータ（ＳＯＩ）層１６０は、ＢＯＸ層１７０の上に配置され、一般に約５０から約２１０ナノメートルの厚さを有する。一実施形態では、ＳＯＩ層に、ホウ素等のＰ＋ドーパントまたはヒ素、リン、およびガリウム等のＮ＋ドーパントを注入し、アニーリングしてドーパントを活性化する。別の実施形態では、ＳＯＩ層のソース／ドレインおよび拡張領域に、Ｐ＋ドーパントまたはＮ＋ドーパントを注入し、アニーリングしてドーパントを活性化する。ドーパントは通常、約１０１９から約１０２１原子／ｃｍ３の濃度で追加される。
別の実施形態によれば、ゲート誘電層１２０は、例えば高Ｋ誘電材料等の堆積された誘電材料であり、これは例えば、酸化ハフニウム、ハフニウム・シリコン酸化物、酸化ランタン、酸化ジルコニウム、ジルコニウム・シリコン酸化物、酸化タンタル、酸化チタン、バリウム・ストロンチウム・チタン酸化物、バリウム・チタン酸化物、ストロンチウム・チタン酸化物、酸化イットリウム、酸化アルミニウム、鉛スカンジウム・タンタル酸化物、ニオブ酸鉛亜鉛、または前述の高Ｋ誘電材料の少なくとも１つの組み合わせを含む。例示的な誘電材料は酸化ハフニウム（ＨＦＯ２）である。図面には具体的に示さないが、ゲート・スタックは、ゲート誘電層１２０上に形成された別の高Ｋ誘電層を含む場合がある。ゲート誘電層１２０は、例えば化学気相堆積（ＣＶＤ）、低圧ＣＶＤ、プラズマ・エンハンスＣＶＤ（ＰＥＣＶＤ）、原子層ＣＶＤ、物理気相堆積（ＰＶＤ）、または前述の堆積方法の少なくとも１つの組み合わせのような堆積方法を用いて、基板１００およびＳＴＩ領域上に形成することができる。
図２は、図１に示した図に対して直交する、制御ゲートと浮動ゲートとの間にジグザグ容量を有するフラッシュ・メモリ設計の別の断面図である。この図において、ゲート誘電層１２０は浮動ゲート１３０上に配置され、浮動ゲート１３０は、概ね矩形の浮動ゲート部２１０および実質的に平坦な基部浮動ゲート部２００を含むことがわかる。本明細書において用いる場合、「概ね矩形」とは、実質的に方形または矩形の幾何学的形状を指す。
一実施形態において、浮動ゲート１３０は、ポリシリコン、ポリシリコンゲルマニウム、タングステンおよびモリブデン等の導電性金属、窒化チタン、窒化タンタル、および窒化タングステン等の導電性金属窒化物、または前述の材料の少なくとも１つを含む組み合わせ等の材料を含む。一実施形態では、概ね矩形の浮動ゲート部２１０は、ポリシリコンゲルマニウム、タングステンおよびモリブデン等の導電性金属、窒化チタン、窒化タンタル、および窒化タングステン等の導電性金属窒化物、または前述の材料の少なくとも１つを含む組み合わせを含む。一実施形態において、平坦な基部浮動ゲート部２００はポリシリコンを含む。別の実施形態では、概ね矩形の浮動ゲート部２１０はポリシリコンゲルマニウムを含み、平坦な基部浮動ゲート部２００はポリシリコンを含む。
一実施形態において、制御ゲート１１０は、ポリシリコン、ポリシリコンゲルマニウム、タングステンおよびモリブデン等の導電性金属、窒化チタン、窒化タンタル、および窒化タングステン等の導電性金属窒化物、または前述の材料の少なくとも１つを含む組み合わせ等の材料を含む。一実施形態では、制御ゲート１１０はポリシリコンを含む。
図２に示すように、ゲート誘電層１２０は、概ね矩形の浮動ゲート部２１０および平坦な基部浮動部２００の双方の上に配置されている。概ね矩形の浮動ゲート部２１０は平坦な基部浮動ゲート部２００上に配置されており、ゲート部２００はゲート酸化物１４０の上に配置されている。ここで図１および図２の双方を参照すると、制御ゲート１１０は、溝形（tongue-in-groove）または挿入くし形（intercalating comb-like）構造で、矩形の浮動ゲート部２１０を実質的に覆う。このため、介在するゲート誘電体１２０は、制御ゲート１１０および浮動ゲート１３０に結合してジグザグ・パターンを形成する。基部浮動ゲート部２００は、制御ゲート１１０によって覆われず、このため図１に示した断面図で見ることができる。
図３から図１６は、図１および図２に示した構造を形成する例示的な方法を示す様々な上面図および断面図である。
図３は、ウェハに形成されたシリコン・トレンチ分離（ＳＴＩ）の上面図である。ＢＯＸ層１７０のＳＴＩ酸化物が、ＳＯＩ層１６０のアクティブ領域を囲む。図４は、Ａ−Ａに沿って切断したウェハ１９０の断面を示し、ＳＯＩ層１６０、ＢＯＸ層１７０、および基板１８０を示す。
図５は、ウェハ１９０上で熱酸化によってゲート酸化物１４０を形成した後の、Ａ−Ａに沿って切断したデバイス１００の断面図である。一実施形態において、ゲート酸化物１４０は、ドライ／ウェット酸化プロセスによって成長させた二酸化シリコン誘電膜を含むことができる。一実施形態では、酸化シリコンを約５および約１５オングストローム間の厚さに成長させることができる。ウェハ１９０およびゲート酸化物１４０の上に第１の浮動ゲート層２００が配置されている。第１の浮動ゲート層２００の上に第２の浮動ゲート層２１０が配置されている。
図６は、ＢＯＸ層１７０のＳＴＩ酸化物およびＳＯＩ層１６０のアクティブ領域の上にパターニングされたレジスト・マスク２２０を有するデバイス１００の上面図である。一実施形態において、レジスト・マスクは、Ａ−Ａに対して実質的に平行な平行ストライプにパターニングされている。
図７および図８に示すように、パターニングの後、レジスト・マスク２２０は第２の浮動ゲート層２１０の上に配置されている。図７は、Ａ−Ａに沿って切断した断面を示し、レジスト・マスクは存在しない。このため、この断面を見ると、図７では、ウェハ１９０およびゲート酸化物１４０の上に配置された第１の浮動ゲート層２００および第１の浮動ゲート層２００の上に配置された第２の浮動ゲート層２１０が示されている。図８は、Ｂ−Ｂに沿って切断した断面を示し、レジスト・マスクが存在する。この断面を見ると、図８では、第２の浮動ゲート層２１０の上に配置されたレジストが示されている。
レジスト２２０のパターニングの後、反応性イオン・エッチング（ＲＩＥ）を実行して、保護されていない第２の浮動ゲート層２１０を選択的に除去し、第１の浮動ゲート層２００を残す。別の実施形態では、ＲＩＥにより第２の浮動ゲート層２１０を部分的に除去して、第１の浮動ゲート層２００の上に配置されたポリシリコンゲルマニウムの層（図示せず）を残す。図９および図１０に示すように、ＲＩＥの後、保護されていないポリシリコンゲルマニウム層が除去されている（２１０）。図９はＡ−Ａに沿って切断した断面図であり、エッチングの後レジスト・マスク２２０は存在しない。図９は、ウェハ１９０およびゲート酸化物１４０の上に配置された第１の浮動ゲート層２００を示す。図１０はＢ−Ｂに沿って切断した断面図であり、エッチングの後レジスト・マスク２２０が存在する。この断面を見ると、図１０は、保護された第２の浮動ゲート層２１０がＲＩＥ後のこの時点で概ね矩形の形状に形成されていることを示す。
第２の浮動ゲート層２１０のＲＩＥの後、レジスト２２０を除去する。レジストを除去した後、デバイス１００全体の上に高誘電性材料１２０を約３から約５ナノメートルの深さに配置する。続いて、高誘電性材料１２０の上に、その場（in-situ）ドーピングしたポリシリコンの別の層１１０を配置する。図１１および図１２に示すように、この時点でデバイス１００は、高誘電性材料層１２０の上に配置された制御ゲート層１１０を含み、この層１２０は、概ね矩形の形状に形成された第２の浮動ゲート層２１０および平坦な基部の第１の浮動ゲート層２００の上に配置されている。図１１はＡ−Ａに沿って切断した断面図である。この図において、図１１は、高誘電性材料層１２０の上に配置された制御ゲート層１１０を示し、この層１２０は平坦な基部の第１の浮動ゲート層２００の上に配置されている。
図１２はＢ−Ｂに沿って切断した断面図である。この断面を見ると、図１２では、制御ゲート層１１０が高誘電性材料層１２０の上に配置され、この層１２０は概ね矩形の形状に形成された第２の浮動ゲート層２１０および平坦な基部の浮動ゲート層２００の上に配置されている。このため、介在する高Ｋ誘電材料１２０は、制御ゲート層１１０および矩形の第２の浮動ゲート層２１０および平坦な第１の浮動ゲート層２００に結合してジグザグ・パターンを形成する。矩形の第２の浮動ゲート層２１０は実質的に制御ゲート層１１０によって覆われており、このため図１１に示す断面図では隠れている。
ジグザグ・パターンを形成した後、デバイスは更に、一連のレジスト、堆積、パターニング、およびエッチングによってパターニングされて、制御ゲート層１１０、高誘電性材料層１２０、ならびに第２の浮動ゲート層２１０および第１の浮動ゲート層２００をパターニングして、ゲート導体を形成する。図１３および図１４。エッチングは全てＲＩＥによって達成することができる。一実施形態においては、単一のＲＩＥを行って全ての層を除去することができる。別の実施形態では、異なるＲＩＥを行って異なる層を除去することができる。例えば、第１のＲＩＥを行って制御ゲート層１１０を除去することができる。第２のＲＩＥを行って高誘電性材料層１２０を除去することができ、第３および第４のＲＩＥを行って第２の浮動ゲート層２１０および第１の浮動ゲート層２００をそれぞれ除去することができる。ＲＩＥは、ＣＨＦ３、Ｃｌ２、ＣＦ４、ＳＦ６等のハロゲン化化合物または前述のハロゲン化化合物の少なくとも１つを含む組み合わせを用いて実行することができる。
一実施形態においては、デバイス１００の構築を完成するために他のプロセスを実行する場合がある。これらのプロセスには、例えば、ハロおよび拡張部注入、スペーサ形成、およびドーパントを活性化させるためのＳＤ注入およびＳＤアニーリングが含まれる。図１５および図１６は、デバイス１００の完成した実施形態の断面図を示す。
図３から図１６において開示した実施形態では、浮動ゲート１３０は、ポリシリコン、ポリシリコンゲルマニウム、タングステンおよびモリブデン等の導電性金属、窒化チタン、窒化タンタル、および窒化タングステン等の導電性金属窒化物、または前述の材料の少なくとも１つを含む組み合わせ等の材料を含む。一実施形態では、第１の浮動ゲート部２００はポリシリコンを含む。一実施形態では、第２の浮動ゲート部２１０は、ポリシリコンゲルマニウム、タングステンおよびモリブデン等の導電性金属、窒化チタン、窒化タンタル、および窒化タングステン等の導電性金属窒化物、または前述の材料の少なくとも１つを含む組み合わせを含む。別の実施形態では、第１の浮動ゲート部２００はポリシリコンを含み、第２の浮動ゲート部２１０はポリシリコンゲルマニウムを含む。
一実施形態において、制御ゲート１１０は、ポリシリコン、ポリシリコンゲルマニウム、タングステンおよびモリブデン等の導電性金属、窒化チタン、窒化タンタル、および窒化タングステン等の導電性金属窒化物、または前述の材料の少なくとも１つを含む組み合わせ等の材料を含む。一実施形態では、制御ゲート１１０はポリシリコンを含む。
このデバイスが有利な点は、ジグザグの制御ゲートおよび浮動ゲート間の容量が平坦なゲート構造のものよりも大きく、これによって浮動ゲートに対する、そしてチャネルに対する制御ゲートの結合が増すことである。これは短チャネル効果を改善し、スケーリングの向上を可能として、フラッシュ・メモリ・デバイスのサイズを縮小する。
従って、フィーチャおよび電圧のスケーリングを可能とし、保持、速度、耐久性を向上させながら読み出し劣化を防ぎ、デバイスの完全性を高める不揮発性メモリ・セルのための方法および装置を記載した。
本発明について例示的な実施形態を参照して記載したが、本発明の範囲から逸脱することなく、その要素について様々な変更を実行可能であり、均等物によって置換可能であることは、当業者には理解されよう。更に、本発明の本質的な範囲から逸脱することなく、多くの変形を行って、本発明の教示に対して特定の状況または材料を適合させることができる。従って、本発明は、本発明を実行するために想定される最良の形態として開示した特定の実施形態に限定されないことが意図される。
Claims (19)
- ウェハと、
前記ウェハの上に配置されたゲート酸化物層と、
前記ゲート酸化物層、前記ウェハ、またはそれらの組み合わせの上に配置された浮動ゲートであって、
平坦な浮動ゲート部および前記平坦な浮動ゲート部の選択された領域の上に配置された概ね矩形の浮動ゲート部を含む前記浮動ゲートと、
前記浮動ゲートの上に配置された高Ｋ誘電材料と、
前記高Ｋ誘電材料の上に配置された制御ゲートと、
を含み、前記高Ｋ誘電材料が前記浮動ゲートを前記制御ゲートに結合するジグザグ・パターンを形成する、フラッシュ・メモリ・デバイス。 - 前記フラッシュ・メモリ・デバイスが窒化物スペーサを更に含む、請求項１に記載のフラッシュ・メモリ・デバイス。
- 前記ウェハがベース半導体構造である、請求項１に記載のフラッシュ・メモリ・デバイス。
- 前記ベース半導体構造が、バルク・シリコン基板構造、シリコン・オン・サファイヤ（ＳＯＳ）構造、シリコン・オン・インシュレータ（ＳＯＩ）構造、シリコン・オン・ナッシング（ＳＯＮ）構造、薄膜トランジスタ（ＴＦＴ）構造、ドーピングもしくは非ドーピング半導体、またはベース半導体によって支持されたシリコンのエピタキシャル層を含む構造、または前記の構造の少なくとも１つの組み合わせである、請求項３に記載のフラッシュ・メモリ・デバイス。
- 前記ベース半導体構造がシリコン・オン・インシュレータ（ＳＯＩ）構造である、請求項４に記載のフラッシュ・メモリ・デバイス。
- 前記ウェハが、シリコン・オン・インシュレータ（ＳＯＩ）層、埋め込み酸化物（ＢＯＸ）層、および基板層を含む、請求項１に記載のフラッシュ・メモリ・デバイス。
- 前記基板層が、ゲルマニウム、シリコン、またはシリコン−ゲルマニウムのようなゲルマニウムおよびシリコンの組み合わせを含む、請求項６に記載のフラッシュ・メモリ・デバイス。
- 前記概ね矩形の浮動ゲート部が、ポリシリコンゲルマニウム（ポリＳｉＧｅ）、タングステンおよびモリブデンのような導電性金属、窒化チタン、窒化タンタル、および窒化タングステンのような導電性金属窒化物、または前記の材料の少なくとも１つを含む組み合わせを含み、前記平坦な浮動ゲート部がポリシリコン（ポリＳｉ）を含む、請求項１に記載のフラッシュ・メモリ・デバイス。
- 前記概ね矩形の浮動ゲート部がポリシリコンゲルマニウムを含み、前記平坦な浮動ゲート部がポリシリコンを含む、請求項１に記載のフラッシュ・メモリ・デバイス。
- 前記高Ｋ誘電材料が酸化ハフニウムを含む、請求項１に記載のフラッシュ・メモリ・デバイス。
- 前記制御ゲートがポリシリコンを含む、請求項１に記載のフラッシュ・メモリ・デバイス。
- ウェハ上にゲート酸化物を形成することと、
前記ウェハ上に第１の浮動ゲート層を配置することと、
前記第１の浮動ゲート層上に第２の浮動ゲート層を配置することと、
前記第２の浮動ゲート層の上にレジスト・マスクをパターニングすることと、
エッチングを行って、前記第２の浮動ゲート層の保護されていない部分の少なくとも一部を除去することであって、前記第１の浮動ゲート層が実質的に損傷されないままであり、 前記エッチングが、前記第１の浮動ゲート層上に配置された複数の概ね矩形の形状を有する第２の浮動ゲート層を画定し、前記第１の浮動ゲート層が実質的に平坦であることと、
前記レジスト・マスクを除去することと、
前記第２の浮動ゲート層および前記第１の浮動ゲート層の上に高Ｋ誘電材料を配置することと、
前記高Ｋ誘電材料の上に制御ゲート層を配置することと、
を含み、前記高Ｋ誘電材料が前記第２の浮動ゲート層および前記第１の浮動ゲート層を前記制御ゲート層に結合するジグザグ・パターンを形成する、フラッシュ・メモリ・デバイスを製造する方法。 - 第２のエッチングを行って、前記第１の浮動ゲート層、前記高誘電材料層、前記第２の浮動ゲート層、および前記制御ゲート層を除去することを更に含む、請求項１２に記載の方法。
- ハロおよび拡張部注入、スペーサ形成、およびドーパントを活性化させるためのＳＤ注入およびＳＤアニーリングを行うことを更に含む、請求項１２に記載の方法。
- 前記第１の浮動ゲート層がポリシリコン（ポリＳｉ）を含み、前記第２の浮動ゲート層が、ポリシリコンゲルマニウム（ポリＳｉＧｅ）、タングステンおよびモリブデンのような導電性金属、窒化チタン、窒化タンタル、および窒化タングステンのような導電性金属窒化物、または前記の材料の少なくとも１つを含む組み合わせを含む、請求項１２に記載の方法。
- 前記第１の浮動ゲート部がポリシリコンを含み、前記第２の浮動ゲート部がポリシリコンゲルマニウムを含む、請求項１２に記載の方法。
- 前記高Ｋ誘電材料が酸化ハフニウムを含む、請求項１２に記載の方法。
- 前記制御ゲートがポリシリコンを含む、請求項１２に記載の方法。
- 前記エッチングが前記第２の浮動ゲート層の保護されていない部分を実質的に除去する、請求項１２に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14806009P | 2009-01-29 | 2009-01-29 | |
| US61/148,060 | 2009-01-29 | ||
| PCT/EP2009/067347 WO2010086067A1 (en) | 2009-01-29 | 2009-12-16 | Memory transistor with a non-planar floating gate and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012516553A true JP2012516553A (ja) | 2012-07-19 |
| JP5576400B2 JP5576400B2 (ja) | 2014-08-20 |
Family
ID=41698431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011546649A Expired - Fee Related JP5576400B2 (ja) | 2009-01-29 | 2009-12-16 | フラッシュ・メモリ・デバイスおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8283716B2 (ja) |
| JP (1) | JP5576400B2 (ja) |
| CN (1) | CN102282651A (ja) |
| TW (1) | TW201037821A (ja) |
| WO (1) | WO2010086067A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951864B2 (en) | 2012-02-13 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Split-gate device and method of fabricating the same |
| CN102879963B (zh) * | 2012-09-27 | 2015-02-04 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶面板、液晶显示装置 |
| US8946807B2 (en) | 2013-01-24 | 2015-02-03 | Micron Technology, Inc. | 3D memory |
| US9064970B2 (en) | 2013-03-15 | 2015-06-23 | Micron Technology, Inc. | Memory including blocking dielectric in etch stop tier |
| US9184175B2 (en) | 2013-03-15 | 2015-11-10 | Micron Technology, Inc. | Floating gate memory cells in vertical memory |
| US9276011B2 (en) | 2013-03-15 | 2016-03-01 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
| US9123822B2 (en) * | 2013-08-02 | 2015-09-01 | Silicon Storage Technology, Inc. | Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same |
| US9437604B2 (en) | 2013-11-01 | 2016-09-06 | Micron Technology, Inc. | Methods and apparatuses having strings of memory cells including a metal source |
| CN104332469B (zh) * | 2014-08-27 | 2021-01-29 | 上海华力微电子有限公司 | n沟道非易失性存储元件及其编译方法 |
| US10340275B2 (en) * | 2015-06-23 | 2019-07-02 | Intel Corporation | Stackable thin film memory |
| US9825046B2 (en) * | 2016-01-05 | 2017-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash memory device having high coupling ratio |
| US10971684B2 (en) * | 2018-10-30 | 2021-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Intercalated metal/dielectric structure for nonvolatile memory devices |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240558A (en) * | 1992-10-27 | 1993-08-31 | Motorola, Inc. | Method for forming a semiconductor device |
| JP2000357784A (ja) * | 1999-06-15 | 2000-12-26 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US6413818B1 (en) * | 1999-10-08 | 2002-07-02 | Macronix International Co., Ltd. | Method for forming a contoured floating gate cell |
| US6876032B2 (en) * | 2002-10-30 | 2005-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash with finger-like floating gate |
| JP2006344746A (ja) * | 2005-06-08 | 2006-12-21 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2007080944A (ja) * | 2005-09-12 | 2007-03-29 | Asahi Glass Co Ltd | 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法 |
| JP2007294595A (ja) * | 2006-04-24 | 2007-11-08 | Toshiba Corp | 不揮発性半導体メモリ |
| US20080064164A1 (en) * | 2006-09-13 | 2008-03-13 | Hynix Semiconductor Inc. | Method of manufacturing nonvolatile memory device |
| JP2008513999A (ja) * | 2004-09-17 | 2008-05-01 | フリースケール セミコンダクター インコーポレイテッド | フローティングゲートメモリセルの書き込み及び消去構造、及び同構造を形成する方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5482871A (en) * | 1994-04-15 | 1996-01-09 | Texas Instruments Incorporated | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate |
| JPH11195712A (ja) * | 1997-11-05 | 1999-07-21 | Denso Corp | 半導体装置およびその製造方法 |
| KR100277888B1 (ko) | 1997-12-31 | 2001-02-01 | 김영환 | 플래쉬메모리및그의제조방법 |
| KR20020054846A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 이피롬(ｅｐｒｏｍ)소자 및 그 제조방법 |
| US7154140B2 (en) * | 2002-06-21 | 2006-12-26 | Micron Technology, Inc. | Write once read only memory with large work function floating gates |
| US7566929B2 (en) * | 2002-07-05 | 2009-07-28 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof |
| US6831326B1 (en) * | 2003-09-12 | 2004-12-14 | Taiwan Semiconductor Manufacturing Company | Trapezoid floating gate to improve program and erase speed for split gate flash |
| US7118986B2 (en) | 2004-06-16 | 2006-10-10 | International Business Machines Corporation | STI formation in semiconductor device including SOI and bulk silicon regions |
| US20060110883A1 (en) * | 2004-11-23 | 2006-05-25 | Intel Corporation | Method for forming a memory device |
| JP2007157854A (ja) * | 2005-12-01 | 2007-06-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR100706804B1 (ko) * | 2006-01-23 | 2007-04-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| JP2008118007A (ja) * | 2006-11-07 | 2008-05-22 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR101520284B1 (ko) * | 2007-06-25 | 2015-05-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
-
2009
- 2009-12-16 WO PCT/EP2009/067347 patent/WO2010086067A1/en active Application Filing
- 2009-12-16 CN CN2009801546123A patent/CN102282651A/zh active Pending
- 2009-12-16 JP JP2011546649A patent/JP5576400B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-18 US US12/688,929 patent/US8283716B2/en active Active
- 2010-01-26 TW TW099102088A patent/TW201037821A/zh unknown
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240558A (en) * | 1992-10-27 | 1993-08-31 | Motorola, Inc. | Method for forming a semiconductor device |
| JP2000357784A (ja) * | 1999-06-15 | 2000-12-26 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US6413818B1 (en) * | 1999-10-08 | 2002-07-02 | Macronix International Co., Ltd. | Method for forming a contoured floating gate cell |
| US6876032B2 (en) * | 2002-10-30 | 2005-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash with finger-like floating gate |
| JP2008513999A (ja) * | 2004-09-17 | 2008-05-01 | フリースケール セミコンダクター インコーポレイテッド | フローティングゲートメモリセルの書き込み及び消去構造、及び同構造を形成する方法 |
| JP2006344746A (ja) * | 2005-06-08 | 2006-12-21 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2007080944A (ja) * | 2005-09-12 | 2007-03-29 | Asahi Glass Co Ltd | 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法 |
| JP2007294595A (ja) * | 2006-04-24 | 2007-11-08 | Toshiba Corp | 不揮発性半導体メモリ |
| US20080064164A1 (en) * | 2006-09-13 | 2008-03-13 | Hynix Semiconductor Inc. | Method of manufacturing nonvolatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5576400B2 (ja) | 2014-08-20 |
| WO2010086067A1 (en) | 2010-08-05 |
| US8283716B2 (en) | 2012-10-09 |
| CN102282651A (zh) | 2011-12-14 |
| TW201037821A (en) | 2010-10-16 |
| US20100187592A1 (en) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5576400B2 (ja) | フラッシュ・メモリ・デバイスおよびその製造方法 | |
| KR100755410B1 (ko) | 게이트 구조물 및 이를 형성하는 방법, 비휘발성 메모리장치 및 이의 제조 방법 | |
| US8779495B2 (en) | Stacked SONOS memory | |
| US7790516B2 (en) | Method of manufacturing at least one semiconductor component and memory cells | |
| US20210210623A1 (en) | Methods Of Forming NAND Cell Units | |
| US9231115B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6688698B2 (ja) | 半導体装置およびその製造方法 | |
| US20070018228A1 (en) | Non-volatile memory with carbon nanotubes | |
| WO2011146455A2 (en) | Multi-semiconductor material vertical memory strings, strings of memory cells having individual biasable channel regions, memory arrays incorporating such strings,and methods of accessing and forming the same | |
| JP2008004934A (ja) | 積層型不揮発性メモリデバイスおよびその製造方法 | |
| KR20080032025A (ko) | 고이동성의 골진 채널을 갖는 티에프티 전하 저장 메모리셀 | |
| TWI645547B (zh) | 快閃記憶體裝置 | |
| JP6998267B2 (ja) | 半導体装置およびその製造方法 | |
| US7687345B2 (en) | Flash memory device and method of manufacturing the same | |
| JP2019212857A (ja) | 半導体装置およびその製造方法 | |
| US10777688B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN109494225B (zh) | 半导体器件及其制造方法 | |
| JP6474349B2 (ja) | 高電圧ゲート形成 | |
| US9171915B1 (en) | Method for fabricating semiconductor device | |
| JP2007506275A (ja) | 不揮発性メモリ装置を製造する方法及びそれによって得られるメモリ装置 | |
| JP2016500479A (ja) | ディスポーザブルゲートキャップを使用したトランジスタ及びスプリットゲート電荷トラップメモリセルの形成 | |
| KR20100117905A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR20080086643A (ko) | 비휘발성 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140218 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20140218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140703 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5576400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |