JP2012510184A - 鉛フリーはんだ合金のドーピング、及びそれにより形成される構造体 - Google Patents

鉛フリーはんだ合金のドーピング、及びそれにより形成される構造体 Download PDF

Info

Publication number
JP2012510184A
JP2012510184A JP2011538737A JP2011538737A JP2012510184A JP 2012510184 A JP2012510184 A JP 2012510184A JP 2011538737 A JP2011538737 A JP 2011538737A JP 2011538737 A JP2011538737 A JP 2011538737A JP 2012510184 A JP2012510184 A JP 2012510184A
Authority
JP
Japan
Prior art keywords
lead
interconnect
solder
free solder
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011538737A
Other languages
English (en)
Inventor
パーン，ムオンジー
グルムルティ，チャラン
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42264408&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2012510184(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2012510184A publication Critical patent/JP2012510184A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3033—Ni as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

マイクロエレクトロニクス構造を形成する方法が提供される。当該方法は、鉛フリーはんだ材料をニッケルでドーピングする工程であり、前記ニッケルが最大で前記はんだ材料の約０．２重量％を占める、ドーピングする工程と、その後、前記はんだ材料を、銅パッドを有する基板に塗布する工程とを含む。

Description

本発明の実施形態は、鉛フリーはんだ合金のドーピング、及びそれにより形成される構造体に関する。
より高いデバイス性能のためにマイクロエレクトロニクス・パッケージング技術が進歩するに連れて、はんだ接合の信頼性が重要な懸案事項になるに至っている。パッケージの信頼性問題は、例えばボールグリッドアレイ（ＢＧＡ）アセンブリにおいてなど、数多くのタイプのパッケージアセンブリ（組立体）において観測されている。パッケージ信頼性問題は、一部のケースで、はんだ相互接続の接合部（すなわち、相互接続構造と例えば基板若しくはコンタクトパッドなどの別の表面との接触面）の不具合に関連し得る。
本発明の実施形態は、マイクロエレクトロニクス構造を形成する方法、及びそれにより形成される構造体を提供する。
一態様に従ったマイクロエレクトロニクス構造を形成する方法は、鉛フリーはんだ材料をニッケルでドーピングする工程であり、前記ニッケルが最大で前記はんだ材料の約０．２重量％を占める、ドーピングする工程と、その後、前記はんだ材料を、銅パッドを有する基板に塗布する工程とを含む。
本明細書は、本発明の特定の実施形態を具体的に指摘し且つはっきりと主張する請求項で締めくくるものであるが、本発明の利点は、以下の図を含む添付の図面に関連付けて以下の説明を読むことにより、一層容易に解明され得る。
本発明の実施形態に従った構造体を形成する方法を示す図である。 本発明の実施形態に従った構造体を形成する方法を示す図である。 本発明の実施形態に従った構造体を形成する方法を示す図である。 本発明の実施形態に従った構造体を示す図である。 本発明の一実施形態に従った方法を示すフローチャートである。 本発明の実施形態に従ったシステムを示す図である。 従来技術による構造体を示す図である。
以下の詳細な説明においては、本発明が実施され得る具体的な実施形態を例として示す添付の図面を参照する。それらの実施形態は、当業者が本発明を実施することを可能にするように十分に詳細に説明される。理解されるように、本発明の様々な実施形態は、相異なるものであっても、必ずしも相互に排他的なものではない。例えば、１つの実施形態に関してここで説明される特定の特徴、構造又は特性は、本発明の精神及び範囲を逸脱することなく、その他の実施形態の中で使用され得る。また、理解されるように、開示する各実施形態内の個々の要素の位置又は構成は、本発明の精神及び範囲を逸脱することなく変更され得る。故に、以下の詳細な説明は限定的な意味で解釈されるべきでなく、本発明の範囲は、請求項が得るべき完全な均等範囲を伴うように適切に解釈される添付の請求項によってのみ定められる。図面においては、複数の図を通して、似通った参照符号が同一又は同様の機能を指し示す。
例えば接合構造などのマイクロエレクトロニクス構造を形成する方法及びそれに関連する構造を説明する。それらの方法は、はんだ材料の重量に対してニッケルが最大で０．２％を有するように、鉛フリーはんだ材料をニッケルでドーピングし、その後、銅パッドを有する基板にはんだ材料を塗布することを有する。本発明に係る方法は、マイクロエレクトロニクス・パッケージにおける、はんだ接合強度及びエレクトロマイグレーション耐性を有意に向上させ得る。
図１Ａ−１Ｃは、例えばパッケージ及び接合構造などのマイクロエレクトロニクス構造体を形成する方法の実施形態を例示している。例えば、図１Ａは基板１００の一部を示している。基板１００は、例えば、Ｃ４（Controlled Collapse Chip Connection）構造の一部を有し得る。基板１００は更に、デバイス部分１０２を有し得る。デバイス部分１０２は、集積回路を形成し得る例えばトランジスタ、抵抗又は導電体などのデバイスを有し得る。他の一実施形態において、デバイス部分１０２は、一緒になって単一のダイ上に複数のマイクロプロセッサコアを形成する複数のデバイスを含み得る。
一実施形態において、基板１００のデバイス部分１０２は更に、以下に限られないが例えばシリコン、シリコン・オン・インシュレータ、ゲルマニウム、インジウムアンチモン、テルル化鉛、インジウム砒素、インジウム燐、ガリウム砒素、ガリウムアンチモン、又はこれらの組み合わせなどの材料を有し得る。
デバイス部分１０２は更に、デバイス部分１０２の様々なデバイスに電気的な相互接続を提供する相互接続領域（図示せず）を含み得る。相互接続領域は、誘電体材料によって離隔且つ／或いは絶縁され得る金属配線群を含む複数の金属（メタライゼーション）層の積層体（スタック）を含み得る。
基板１００は、ボール・リミティング・メタライゼーション（ＢＬＭ）１０６、及びパッシベーション部材１０８を有し得る。ＢＬＭ１０６は接合パッド１０４上に配置され得る。一実施形態において、ＢＬＭ１０６は、以下に限られないが例えば、最下部のチタン層を接合パッド１０４上に配置したチタン／アルミニウム／チタン／ニッケルバナジウムを含むスタックなど、複数層（マルチレイヤ）のＢＬＭを有し得る。一実施形態において、接合パッド１０４は銅の接合パッドを有し得る。
ＢＬＭ１０６ひいては基板１００の接合パッド１０４に、はんだ材料１１０が形成あるいは塗布され得る。はんだ材料１１０は、鉛フリーはんだ材料を有することができ、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＣｕ及びその他の組成などの鉛フリーはんだ組成を有し得る。一実施形態において、はんだ材料１１０は、ニッケルを有し、あるいはニッケルでドープされ得る。一実施形態において、ニッケルは、はんだ材料１１０に対して１−２ｐｐｍから約０．２の重量パーセントを有し得る。はんだ材料１１０のニッケルドーピングは、後続の処理中にはんだ／銅界面で発生し得る金属間成長を抑制するように作用し、故に、本発明の実施形態に従ったはんだ材料１１０を採用したデバイスの銅／はんだ界面におけるエレクトロマイグレーション耐性を向上させ得る。
例えば、鉛フリーはんだ合金へのニッケルドーピングは、セカンドレベルインターコネクトＢＧＡ構造におけるＣｕ３Ｓｎ金属間成長を遅らせる。このＩＭＣの抑制は、はんだ材料１１０が銅の表面（例えば、パッケージ基板の銅表面及び／又はダイパッドの銅表面など）に接合されるときに、はんだ材料１１０の信頼性を向上させるように作用する。
はんだ材料１１０内の錫の、ニッケルドーパントとの強い化学親和力が、例えば、はんだ接合を横切って発生し得るニッケル濃度勾配とともに、ニッケルの偏析及び銅／はんだ界面での反応を後押しする。
ドープされたはんだ材料１１０は更に、リフロープロセス１１２（図１Ｃ）に晒され得る。一実施形態において、リフロープロセス１１２は、はんだ材料１１０のリフロー温度を有し得る例えば約２７０℃未満といった温度を有し得る。リフロー温度パラメータは、はんだ／銅界面で用いられる具体的なリフロープロセスに従って様々であり得る。ドープされたはんだ材料１１０は、リフロープロセス１１２を経た後、ニッケルドープされた相互接続構造／はんだボール１１４を形成し得る。
図２は、一実施形態に従ったマイクロエレクトロニクス・パッケージ構造２００を示している。パッケージ構造２００はパッケージ基板２１６及びダイ２０２（図１Ａのダイ１０２と同様）を含んでおり、複数の接合構造２０７が配置され、ダイ２０２とパッケージ基板２１６との間で接続／電気結合されている。一実施形態において、パッケージ基板２１６は、マザーボード、印刷回路基板（ＰＣＢ）、インターポーザ、試験用クーポン及びランドグリッドアレイソケットのうちの少なくとも１つを有し得る。
なおも図２を参照するに、接合構造２０７は、ダイ２０２上に配置されたＢＬＭ２０６（図１ＡのＢＬＭ１０６と同様）と、パッケージ基板２１６上に配置されたパッケージ基板表面フィニッシュ（仕上げ部）２１５とを含んでいる。一実施形態において、表面フィニッシュ２１５は、技術的に知られた例えばＥＮＩＧ、ＥＮＩＧ−ＥＧ、ＮｉＰｄＡｕなどの表面フィニッシュを有し得る。周知のように、ダイ２０２上のＢＬＭ２０６及び表面フィニッシュ２１５は、それぞれ、ダイ２０２及びパッケージ基板２１６の外部回路への電気的な接合を可能にする。例えば銅の接合パッドなどの接合パッド２０４が、ダイ２０２上、ＢＬＭ２０６とダイ２０２との間に配置され得る。
図２に更に示すように、接合構造２０７は更に、ダイ２０２及びパッケージ基板２１６を相互に接合させる相互接続構造２１４を有している。相互接続構造２１４は、図１Ｃの相互接続構造１１４と同様であり、ニッケルドーピングされた鉛フリーはんだ材料を有し得る。一実施形態において、相互接続構造２１４はＣ４相互接続構造を有し得る。一実施形態において、相互接続構造２１４は、約１−２ｐｐｍから約０．２重量％のニッケルを有し得る。一実施形態において、ニッケルは、各相互接続構造２１４中で実質的に均一に分散され、例えばＣｕ３Ｓｎ及びＣｕ５Ｓｎ６金属間化合物などの銅錫金属間化合物（ＩＭＣ）の形成を抑制するのに十分な量で存在し得る。一実施形態において、Ｃｕ５Ｓｎ６ＩＭＣの厚さは、約５μｍ未満の厚さを有し得る。
一実施形態において、錫と銅との組み合わせを有するＩＭＣを含め、ＩＭＣの成長は、ニッケルドーピングによって約４倍低速化され得る。はんだ材料に付加される実効的なニッケル量は、具体的な用途に対して最適化され得る。本発明の実施形態のニッケルドープされた相互接続構造を有しない従来のパッケージ構造では、より大きい量／密度のＩＭＣが銅／はんだ界面に形成され得る（図５）。
例えば、従来のパッケージ構造の従来のはんだ／銅界面は、Ｃｕ３Ｓｎ内側層ＩＭＣ５０２と、Ｃｕ５Ｓｎ６外側層ＩＭＣ５０４とを有し得る。内側層ＩＭＣは、例えばリフロー及び／又はベーク処理中に発生し得る不均衡な銅及び錫の拡散に由来するカーケンドール（Kirkendall）ボイドを有する多孔質である。過大なエレクトロマイグレーション故障が、このような銅／はんだ界面でのＩＭＣ形成に起因して発生し、組み立て歩留まりを有意に低下させてしまい得る。
しかしながら、本発明の様々な実施形態のはんだ材料を有する相互接続構造は、例えばＣｕ３Ｓｎ ＩＭＣ及びＣｕ５Ｓｎ６ ＩＭＣなどの銅錫ＩＭＣの成長速度を低下させ、斯くして、鉛フリーの錫ベースのはんだ接合のエレクトロマイグレーション故障の減少をもたらす。一実施形態において、本発明の実施形態に従ったニッケルドープされた鉛フリーはんだ合金内に形成されるＣｕ５Ｓｎ ＩＭＣの粒径は、リフロー処理後で約５μｍとなり得る。対照的に、従来のニッケルドープされていない鉛フリーはんだ合金内に形成されるＣｕ５Ｓｎ６ ＩＭＣは、リフロー処理後に約２０μｍの粒径を有し得る。故に、ニッケルドープされた鉛フリーはんだ合金は、ニッケルドープされていない鉛フリーはんだ合金が保有する粒径より小さい粒径を有する。また、ＩＭＣの形成及びサイズの低減によるボイドの減少、及び改善された銅／はんだ界面は、全体的な強度を高め、バンプの形態を最適化し、且つ全体的なＢＬＭの信頼性及びダイ歩留まりを向上させる。
図３を参照するに、一実施形態に従った、はんだ材料にドーピングするプロセスのフローチャートが示されている。工程３０２にて、鉛フリーはんだ材料がニッケルでドープされる。このとき、ニッケルは、最大ではんだ材料の約０．２重量％を占め得る。一実施形態において、このドーピングは、例えば、指定された組成に従った純粋なそれぞれの金属元素を混合し、混合物を過熱して溶融させ、合金分布の均一性を確保するように絶え間なくかき混ぜることによってなど、従来からのはんだ合金化手順によって達成され得る。冷却後、例えば鉛フリーはんだ合金の液相線より低い温度で、均一化処理が実行されてもよい。
工程３０４にて、ドープされた鉛フリーはんだ材料が、銅パッドを有する基板に塗布され得る。一実施形態において、斯くして製造された、ドープされたはんだ材料は、当業者に認識される従来からのＣ４バンプ形成及び接合プロセスで用いられ得る。ニッケルドープされた鉛フリーはんだを形成するための方法の一実施形態を説明したが、本発明の実施形態はその範囲内に、例えば微小なはんだボールの形態などの如何なる形態をした、ドープされた鉛フリーはんだ組成物を提供することをも含む。
図４は、例えば図２の相互接続構造２１４を有する接合構造２０７などの、本発明に係るマイクロエレクトロニクス構造物を用いて動作されることが可能な典型的なシステム４００を示している。理解されるように、この実施形態は、本発明に係る導電性相互接続構造が使用され得る数多くのシステムのうちの単なる１つである。
システム４００において、接合構造４２４は、Ｉ／Ｏバス４０８によって印刷回路基板（ＰＣＢ）４１８に通信可能に結合される。接合構造４２４の通信可能な結合は、例えば接合構造４２４をＰＣＢ４１８にマウントするためのパッケージ及び／又はソケット接続を使用するなど（例えば、チップパッケージ、インターポーザ及び／又はランドグリッドアレイソケットを使用する）、物理的手段によって構築され得る。接合構造４２４はまた、技術的に周知の様々な無線手段（例えば、ＰＣＢへの物理的な接続を使用しないもの）によってＰＣＢ４１８に通信可能に結合されてもよい。
システム４００は、例えばプロセッサなどの演算装置４０２、及びキャッシュメモリ４０４を含み得る。これらは、プロセッサバス４０５を介して相互に通信可能に結合され得る。プロセッサバス４０５及びＩ／Ｏバス４０８は、ホストブリッジ４０６によって橋渡しされ得る。メインメモリ４１２が、Ｉ／Ｏバス４０８及び接合構造４２４に通信可能に結合され得る。メインメモリ４１２の例には、以下に限られないが、スタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及び／又はその他の状態保存媒体が含まれ得る。システム４００はまた、グラフィックス・コプロセッサ４１３を含み得る。しかしながら、グラフィックス・コプロセッサ４１３をシステム４００に組み込むことは、システム４００の動作に欠かせないものではない。Ｉ／Ｏバス４０８には、例えば、表示装置４１４、大容量記憶装置４２０、並びにキーボード及びポインティングデバイス４２２も結合され得る。
これらの要素は、技術的に周知の従来からの機能を実行する。特に、大容量記憶装置４２０は、本発明の実施形態に従った接合構造の形成方法のための実行可能命令の長期間にわたる保管を提供するために使用されることができ、メインメモリ４１２は、より短い期間をベースとして、演算装置４０２による実行中に、本発明の実施形態に従った接合構造の形成方法の実行可能命令を格納するために使用され得る。また、これらの命令は、例えばコンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、搬送波、及び／又はその他の伝播信号など、当該システムと通信可能に結合された機械アクセス可能媒体に格納あるいはその他の方法で付随させられてもよい。一実施形態において、メインメモリ４１２が、実行のために、演算装置４０２（例えば、プロセッサ）に実行可能命令を供給し得る。
本発明の便益は、はんだ接合不良による組み立て歩留まり損失を低減することを含む。鉛フリーはんだＢＧＡ合金へのニッケルドーピングは、Ｃｕ３Ｓｎ内側層及びＣｕ５Ｓｎ６外側層の成長を抑圧し、ひいては、ＢＧＡはんだ接合の界面強度の増大をもたらす。ニッケルドーピングによる界面ＩＭＣ成長の抑圧は、ファーストレベルインターコネクト（ＦＬＩ）はんだ接合のエレクトロマイグレーション寿命を延ばす助けとなり得る。
本発明の実施形態は、短縮されたダイ銅バンプと増大されたはんだバンプ高さとを有する丸っこい（ずんぐりした）はんだバンプを組み込むことを可能にする。鍵となる考えは、ＩＬＤ応力の吸収を容易にするために、このようなはんだ接合の幾何学形状に関して、適応性のあるＣ４はんだ容積を増大させ、堅い銅バンプ容積を低減させることである。さらに、エレクトロマイグレーション耐性の、この新たなＦＬＩ形状設計ルールは、銅／はんだ界面におけるＩＭＣ成長の抑制によって強化される。本発明の実施形態に従ったニッケルドープされた鉛フリーはんだＢＧＡ合金は、次世代のパッケージ構造用のダイ−パッケージ集積ソリューションを達成し、故に、ますます脆弱になるダイのＩＬＤアーキテクチャの組み立て及び集積化を可能にする。
以上の説明は、本発明に係る方法において使用され得る特定の工程及び材料を詳述しているが、当業者に認識されるように、数多くの変更及び代用が為され得る。従って、そのような全ての変更、変形、代用及び付加は、添付の請求項によって定められる本発明の精神及び範囲内であると見なされることが意図される。また、認識されるように、例えば接合構造及びパッケージ構造などの様々なマイクロエレクトロニクス構造が技術的に周知となっている。故に、ここに提供された図面は、本発明の実施に関係する典型的なマイクトエレクトロニクスデバイスのほんの一部を例示したに過ぎない。本発明は、故に、ここに記載された構造に限定されるものではない。

Claims (30)

  1. 鉛フリーはんだ材料をニッケルでドーピングする工程であり、前記ニッケルが最大で前記はんだ材料の約０．２重量％を占める、ドーピングする工程；及び
    ニッケルドープされた鉛フリーはんだ材料を、基板の銅パッドに塗布する工程；
    を有する方法。
  2. 前記ニッケルのドーピングは、約０．１ｐｐｍと約０．２重量％との間の割合を有する、請求項１に記載の方法。
  3. 銅と錫との間での金属間化合物（ＩＭＣ）の形成が抑制され、前記ＩＭＣはＣｕ３Ｓｎ及びＣｕ５Ｓｎ６のうちの少なくとも一方を有する、請求項１に記載の方法。
  4. 前記はんだ材料は、ＳｎＡｇ、ＳｎＡｇＣｕ及びＳｎＣｕのうちの少なくとも１つを有する、請求項１に記載の方法。
  5. 前記はんだ材料をリフローして、ニッケルドープされた相互接続構造を形成する工程、を更に有する請求項１に記載の方法。
  6. 前記相互接続構造は、はんだ接合構造の一部を有する、請求項５に記載の方法。
  7. 前記相互接続構造におけるエレクトロマイグレーション故障が低減される、請求項５に記載の方法。
  8. 前記基板は、マイクロエレクトロニクスデバイスの一部を有し、前記マイクロエレクトロニクスデバイスは更に、パッケージ基板に取り付けられる、請求項１に記載の方法。
  9. 鉛フリーはんだ材料をニッケルでドーピングする工程；
    ドープされた鉛フリーはんだ材料を、基板の接合パッド部に塗布する工程；及び
    前記ドープされた鉛フリーはんだ材料をリフローして、はんだ相互接続構造を形成する工程；
    を有する方法。
  10. 前記ニッケルのドーピングは、約１ｐｐｍと約０．２重量％との間の割合を有する、請求項９に記載の方法。
  11. 前記接合パッドは、ニッケル、バナジウム及びチタンのうちの少なくとも１つを有するボール・リミティング・メタライゼーション（ＢＬＭ）を有する、請求項９に記載の方法。
  12. 前記はんだ相互接続構造は接合構造の一部を有する、請求項９に記載の方法。
  13. 前記接合構造内での金属間化合物の形成が抑制される、請求項１２に記載の方法。
  14. 前記金属間化合物はＣｕ３Ｓｎ及びＣｕ５Ｓｎ６のうちの少なくとも一方を有する、請求項１３に記載の方法。
  15. 基板上に配設された接合パッド；及び
    前記接合パッド上に配設された鉛フリーはんだ相互接続であり、最大で約０．２重量％のニッケルを有する鉛フリーはんだ相互接続；
    を有する構造体。
  16. 前記鉛フリーはんだ相互接続は、約１ｐｐｍと約０．２重量％との間の割合でニッケルを有する、請求項１５に記載の構造体。
  17. 前記鉛フリーはんだ相互接続は、ＳｎＡｇ、ＳｎＡｇＣｕ及びＳｎＣｕのうちの少なくとも１つを有する、請求項１５に記載の構造体。
  18. 前記接合パッドは銅を有し、当該構造体は更にボール・リミティング・メタライゼーション（ＢＬＭ）を有する、請求項１５に記載の構造体。
  19. 前記鉛フリーはんだ相互接続は、丸っこいはんだ接合構造の一部を有する、請求項１５に記載の構造体。
  20. 前記鉛フリーはんだ相互接続は、ファーストレベルインターコネクト（ＦＬＩ）の一部を有する、請求項１５に記載の構造体。
  21. 前記基板は、マイクロエレクトロニクスデバイスの一部を有し、前記鉛フリーはんだ相互接続は、はんだ接合の一部を有する、請求項１５に記載の構造体。
  22. はんだ接合内に形成された銅錫金属間化合物が小さい粒径を有する、請求項１５に記載の構造体。
  23. デバイス基板上に配設された接合パッド；
    前記接合パッド上に配設された少なくとも１つの鉛フリーはんだ相互接続であり、約１ｐｐｍと約０．２重量％との間でニッケルを有する少なくとも１つの鉛フリーはんだ相互接続；及び
    前記少なくとも１つの鉛フリーはんだ相互接続に取り付けられたパッケージ基板；
    を有する構造体。
  24. 前記パッケージ基板はＢＧＡパッケージの一部を有する、請求項２３に記載の構造体。
  25. 前記鉛フリーはんだ接続構造は、はんだ接合構造の一部を有する、請求項２３に記載の構造体。
  26. 前記はんだ接合構造の銅−はんだ界面に位置する金属間化合物（ＩＭＣ）が、約５μｍ未満の厚さを有する、請求項２５に記載の構造体。
  27. 前記はんだ接合構造は、銅錫界面において実質的にボイドを有しない、請求項２５に記載の構造体。
  28. 前記ＩＭＣはＣｕ３Ｓｎ及びＣｕ５Ｓｎ６のうちの少なくとも一方を有する、請求項２６に記載の構造体。
  29. バスが当該構造体に通信可能に結合されたシステムを更に有し、前記バスにＤＲＡＭが通信可能に結合されている、請求項２３に記載の構造体。
  30. 前記パッケージ基板に取り付けられた前記少なくとも１つの鉛フリーはんだ相互接続は、ファーストレベルインターコネクトの一部を有する、請求項２８に記載の構造体。
JP2011538737A 2008-12-23 2009-12-08 鉛フリーはんだ合金のドーピング、及びそれにより形成される構造体 Pending JP2012510184A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/317,598 2008-12-23
US12/317,598 US8395051B2 (en) 2008-12-23 2008-12-23 Doping of lead-free solder alloys and structures formed thereby
PCT/US2009/067113 WO2010074956A2 (en) 2008-12-23 2009-12-08 Doping of lead-free solder alloys and structures formed thereby

Publications (1)

Publication Number Publication Date
JP2012510184A true JP2012510184A (ja) 2012-04-26

Family

ID=42264408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011538737A Pending JP2012510184A (ja) 2008-12-23 2009-12-08 鉛フリーはんだ合金のドーピング、及びそれにより形成される構造体

Country Status (11)

Country Link
US (1) US8395051B2 (ja)
JP (1) JP2012510184A (ja)
KR (1) KR20110063813A (ja)
CN (1) CN102171803B (ja)
BR (1) BRPI0923647A2 (ja)
DE (1) DE112009004935T5 (ja)
GB (1) GB2478892B (ja)
RU (1) RU2492547C2 (ja)
SG (1) SG172368A1 (ja)
TW (1) TWI515809B (ja)
WO (1) WO2010074956A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027122A (ja) * 2012-07-27 2014-02-06 Nippon Steel Sumikin Materials Co Ltd 無鉛はんだバンプ接合構造

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395051B2 (en) 2008-12-23 2013-03-12 Intel Corporation Doping of lead-free solder alloys and structures formed thereby
US8013444B2 (en) * 2008-12-24 2011-09-06 Intel Corporation Solder joints with enhanced electromigration resistance
US9916763B2 (en) 2010-06-30 2018-03-13 Primal Space Systems, Inc. Visibility event navigation method and system
US9620469B2 (en) 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US8227334B2 (en) * 2010-07-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Doping minor elements into metal bumps
US8127979B1 (en) 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US8698308B2 (en) * 2012-01-31 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structural designs to minimize package defects
US20130249066A1 (en) 2012-03-23 2013-09-26 International Business Machines Corporation Electromigration-resistant lead-free solder interconnect structures
US9394619B2 (en) * 2013-03-12 2016-07-19 Intel Corporation Methods of adding dopants to conductive interconnect structures in substrate technologies and structures formed thereby
CN104716056B (zh) * 2013-12-17 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
US9396991B2 (en) 2014-08-25 2016-07-19 Globalfoundries Inc. Multilayered contact structure having nickel, copper, and nickel-iron layers
TWI688447B (zh) * 2015-04-03 2020-03-21 美商英特爾公司 半導體裝置及形成焊料互連體之方法
US20190067176A1 (en) * 2016-03-22 2019-02-28 Intel Corporation Void reduction in solder joints using off-eutectic solder
WO2023070551A1 (zh) * 2021-10-29 2023-05-04 京东方科技集团股份有限公司 发光器件、发光模组及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172019A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 下地電極の形成方法
JP2000197988A (ja) * 1998-03-26 2000-07-18 Nihon Superior Co Ltd 無鉛はんだ合金
JP2006100844A (ja) * 2005-11-02 2006-04-13 Fujitsu Ltd バンプ電極付き電子部品
JP2007237249A (ja) * 2006-03-09 2007-09-20 Nippon Steel Materials Co Ltd 鉛フリーハンダ合金、ハンダボール及び電子部材
JP2008012576A (ja) * 2006-07-07 2008-01-24 Fuji Electric Holdings Co Ltd ソルダーペースト組成物及びそれを用いたプリント配線基板への電子部品実装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231691B1 (en) * 1997-02-10 2001-05-15 Iowa State University Research Foundation, Inc. Lead-free solder
US6139979A (en) * 1999-01-28 2000-10-31 Murata Manufacturing Co., Ltd. Lead-free solder and soldered article
US6521996B1 (en) * 2000-06-30 2003-02-18 Intel Corporation Ball limiting metallurgy for input/outputs and methods of fabrication
US20030091463A1 (en) * 2001-02-27 2003-05-15 Koichi Izumida Unleaded solder alloy and electronic components using it
DE10147378A1 (de) * 2001-09-26 2003-02-20 Infineon Technologies Ag Bleifreies Weichlot, insbesondere Elektroniklot
ATE334775T1 (de) * 2001-12-15 2006-08-15 Pfarr Stanztechnik Gmbh Bleifreies weichlot
JP2004017093A (ja) * 2002-06-17 2004-01-22 Toshiba Corp 鉛フリーはんだ合金、及びこれを用いた鉛フリーはんだペースト
US6995084B2 (en) * 2004-03-17 2006-02-07 International Business Machines Corporation Method for forming robust solder interconnect structures by reducing effects of seed layer underetching
US7325716B2 (en) * 2004-08-24 2008-02-05 Intel Corporation Dense intermetallic compound layer
RU2278444C1 (ru) * 2005-01-11 2006-06-20 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ бессвинцовистой пайки полупроводникового кристалла к корпусу
CA2607286A1 (en) * 2005-05-11 2006-11-16 American Iron & Metal Company, Inc. Tin alloy solder compositions
US7314819B2 (en) * 2005-06-30 2008-01-01 Intel Corporation Ball-limiting metallurgies, solder bump compositions used therewith, packages assembled thereby, and methods of assembling same
US7765691B2 (en) * 2005-12-28 2010-08-03 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
US20070172381A1 (en) * 2006-01-23 2007-07-26 Deram Brian T Lead-free solder with low copper dissolution
KR101397271B1 (ko) 2006-03-09 2014-05-20 닛데쓰스미킹 마이크로 메탈 가부시키가이샤 무연 솔더 합금, 솔더 볼 및 전자 부재와, 자동차 탑재전자 부재용 무연 솔더 합금, 솔더 볼 및 전자 부재
JP4722751B2 (ja) 2006-03-31 2011-07-13 富士電機株式会社 粉末はんだ材料および接合材料
JP4146509B1 (ja) * 2008-03-27 2008-09-10 俊道 西澤 射出成形機及びそれを用いた射出成形方法
US8395051B2 (en) 2008-12-23 2013-03-12 Intel Corporation Doping of lead-free solder alloys and structures formed thereby

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172019A (ja) * 1995-12-19 1997-06-30 Hitachi Ltd 下地電極の形成方法
JP2000197988A (ja) * 1998-03-26 2000-07-18 Nihon Superior Co Ltd 無鉛はんだ合金
JP2006100844A (ja) * 2005-11-02 2006-04-13 Fujitsu Ltd バンプ電極付き電子部品
JP2007237249A (ja) * 2006-03-09 2007-09-20 Nippon Steel Materials Co Ltd 鉛フリーハンダ合金、ハンダボール及び電子部材
JP2008012576A (ja) * 2006-07-07 2008-01-24 Fuji Electric Holdings Co Ltd ソルダーペースト組成物及びそれを用いたプリント配線基板への電子部品実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027122A (ja) * 2012-07-27 2014-02-06 Nippon Steel Sumikin Materials Co Ltd 無鉛はんだバンプ接合構造

Also Published As

Publication number Publication date
GB201112621D0 (en) 2011-09-07
TW201039395A (en) 2010-11-01
CN102171803A (zh) 2011-08-31
DE112009004935T5 (de) 2012-12-27
SG172368A1 (en) 2011-07-28
RU2011130867A (ru) 2013-01-27
US20100155115A1 (en) 2010-06-24
GB2478892B (en) 2013-07-31
RU2492547C2 (ru) 2013-09-10
WO2010074956A3 (en) 2010-08-26
BRPI0923647A2 (pt) 2016-01-19
GB2478892A (en) 2011-09-21
WO2010074956A2 (en) 2010-07-01
KR20110063813A (ko) 2011-06-14
CN102171803B (zh) 2015-03-18
TWI515809B (zh) 2016-01-01
US8395051B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
US8395051B2 (en) Doping of lead-free solder alloys and structures formed thereby
US7615476B2 (en) Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
US9607936B2 (en) Copper bump joint structures with improved crack resistance
Zhan et al. Assembly and reliability characterization of 3D chip stacking with 30μm pitch lead-free solder micro bump interconnection
US20040177997A1 (en) Electronic apparatus
JP4731495B2 (ja) 半導体装置
US7485017B2 (en) Pin grid array package substrate including pins having anchoring elements
US8624391B2 (en) Chip design with robust corner bumps
US20070004086A1 (en) Ball-limiting metallurgies, solder bump compositions used therewith, packages assembled thereby, and methods of assembling same
JP2010087456A (ja) バンプボールを有する半導体パッケージ
JP2008500181A (ja) はんだの組成物、及びはんだ接続部を製造する方法
US9013042B2 (en) Interconnection structure for semiconductor package
US7325716B2 (en) Dense intermetallic compound layer
JP6729331B2 (ja) 電子装置及び電子装置の製造方法
US8461695B2 (en) Grain refinement by precipitate formation in Pb-free alloys of tin
US7791185B2 (en) Pin grid array package substrate including pins having curved pin heads
JP2012151487A (ja) 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム
US20080242063A1 (en) Solder composition doped with a barrier component and method of making same
US20080157392A1 (en) Methods of forming stepped bumps and structures formed thereby
JP2015168007A (ja) ソルダーボール及びこれを含む回路基板
TWI305403B (en) Lead-free conductive jointing bump
US20070228111A1 (en) Microelectronic package and method of forming same
TW486794B (en) A flip-chip mounting assembly without lead
JP2014110355A (ja) 半導体装置
TW200534447A (en) Bump and the fabricating method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131010

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140715