JP2012244026A - 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 - Google Patents
絶縁基板、その製造方法、半導体モジュールおよび半導体装置 Download PDFInfo
- Publication number
- JP2012244026A JP2012244026A JP2011114383A JP2011114383A JP2012244026A JP 2012244026 A JP2012244026 A JP 2012244026A JP 2011114383 A JP2011114383 A JP 2011114383A JP 2011114383 A JP2011114383 A JP 2011114383A JP 2012244026 A JP2012244026 A JP 2012244026A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- insulating
- substrate
- conductive
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】導電性基材1Aの第1面1a側の角部にテーパ面1Acを形成し、第1面1aおよびテーパ面1Acにセラミックス粉末を溶射して絶縁層7Aを形成することにより絶縁基板11Aを構成する。
【選択図】図1
Description
(ロ)図9は、特許文献1の内容を示す図である。図9に示すパワー半導体モジュールは、セラミック基板53の両面にそれぞれ導体層である表回路板57および裏回路板58が形成されたセラミック絶縁基板51を備えている。セラミック絶縁基板51における、表回路板57上には、はんだ層56を介してパワー半導体チップ55が接合されている。また、セラミック絶縁基板51における、パワー半導体チップ55との接合面とは反対の面の裏回路板58上には、はんだ層56を介して銅もしくは銅合金からなる金属ベース54が接合されている。さらに、金属ベース54におけるセラミック絶縁基板53との接合面とは反対の面には、サーマルコンパウンドを介して、図示されない冷却体が接合される。
(ハ)このような従来のパワー半導体モジュールの構造では部材が複雑であり、製造にかかるトータルコストが高いことが問題であった。
(ロ)図10は、従来技術による半導体モジュールの異なる構成例を示す断面図であって、上述の絶縁基板を適用した半導体モジュールの構成を示している。図10(a)に示す半導体モジュール21には、第1面1aおよび第2面1bを有する導電性基材1の第1面1a上に,セラミックス粉末を溶射して形成された絶縁層7を備えた絶縁基板11が設けられている。導電性基材1の第2面1bには、例えばIGBTなどのパワー半導体素子である半導体回路素子2,2が、例えばはんだによって接合され、直接的または間接的に導電性基材1の第2面1bに接するようにして搭載されている。半導体回路素子2,2の(図示されない)接続用端子は、例えば125〜500μmの線径のアルミワイヤーからなるボンデイングワイヤー4によりリードフレーム6に電気的に接続されている。そして、上述の各要素、すなわち、絶縁基板11、半導体回路素子2,2、リードフレーム6、およびボンデイングワイヤー4が、例えばエポキシ樹脂に無機フィラーを混入させたものからなる封止用の成形樹脂5によって封止されて、半導体モジュール21を構成している。
(ハ)図10(b)は、図10(a)におけるC部の拡大断面図であり、半導体モジュール21をヒートシンク8に密着して取付けた状態における絶縁基板11の側面部端面近傍の絶縁構造を示している。図10(b)の絶縁構造では、導電性基材1とヒートシンク8との間の絶縁沿面距離は絶縁層7の厚さdと同じとなっている。そして、半導体装置31に要求される絶縁仕様によっては、導電性基材1とヒートシンク8との間の絶縁沿面距離を大きくし、絶縁基板11における側面部端面の絶縁性を高めることが必要となる。
(ニ)本発明は、上記のような問題点を解決するためになされたものであって、導電性基材の一方面にセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板における側面部端面の絶縁性を簡単な構造かつ低コストでもって向上させるとともに、上記絶縁基板の製造方法、上記絶縁基板を用いた半導体モジュールおよび半導体装置を提供することを目的とする。
次に、請求項2ないし4のいずれか1項に記載の絶縁基板を製造するための製造方法として、導電性基材の第1面側の角部にテーパ面を形成するテーパ加工工程と、前記テーパ加工工程の後,セラミックス粉末を溶射することにより導電性基材の前記第1面上および前記テーパ面上に絶縁層を形成する絶縁層形成工程とを備える構成とすることができる(請求項10の発明)。
[本発明の実施形態]
<第1の実施形態>
以下、図面を参照しながら、本発明の第1の実施形態について説明する。
図1は、第1の実施形態による絶縁基板11A、半導体モジュール21Aおよび半導体装置31Aの構成を示す断面図であって、図1(a)は全体構成を示す断面図であり、図1(b)は図1(a)におけるC1部の拡大断面図である。
(b)絶縁基板における側面部端面の絶縁性:
図1(b)に示す絶縁基板11Aにおける側面部端面の絶縁構造では、例えば「テーパ面1Ac上の絶縁層7Abにおける絶縁基板11Aに垂直な方向での厚さdA2」が「第1面1a上の絶縁層7Aaの厚さd」と等しい場合、「導電性基材1Aとヒートシンク8との絶縁沿面距離dA=dA1+dA2」は「テーパ面1Ac上の絶縁層7Abにおける沿面長dA1」の分だけ「第1面1a上の絶縁層7Aaの厚さd」より大きい沿面距離となる。
図2は、第1の実施形態による絶縁基板11A、半導体モジュール21Aおよび半導体装置31Aの製造方法の構成例を工程順に示す断面図である。なお、図2(d)、図2(e)では、半導体モジュール21Aの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
まず、導電性基材1Aの第2面1b上に半導体回路素子2,2が搭載される。ここで、半導体回路素子2,2は、導電性基材1Aの第2面1bにはんだ付けにより接合させる。このはんだ付けは、ペレット状のはんだを用いて水素還元が可能な炉において行なわれる。水素還元が可能な炉を使う理由は、水素還元によって導電性基材1Aの第2面1bの酸化膜を除去して表面を活性化することにより、はんだとの濡れ性を向上させるためである。はんだ材料として、例えば、SnPbAgからなる高温はんだ、SnAgCu系やSnCuNi系からなる鉛フリーはんだが用いられる。はんだ付けの温度は、接合工程に用いられるはんだの融点に応じて適宜設定される。また、この接合のはんだ層にボイド(気泡)が残留すると熱抵抗が高くなる。そこで、本実施形態では、ボイドが生成されないように、はんだが溶融している状態で到達真空度が10Torrすなわち約1330Pa以下となるように減圧し、そのまま温度を下げてはんだを固化させて接合を完了する。
<第2の実施形態>
以下、図面を参照しながら、本発明の第2の実施形態について説明する。
図4は、第2の実施形態による絶縁基板11B、半導体モジュール21Bおよび半導体装置31Bの構成を示す断面図であって、図4(a)は全体構成を示す断面図であり、図4(b)は図4(a)におけるC2部の拡大断面図である。
(b)絶縁基板における側面部端面の絶縁性:
図4(b)に示す絶縁基板11Bにおける側面部端面の絶縁構造では、「絶縁層7Bの導電性基材1Bと接する部位よりも外側に延在している部分の厚さdB2」が「第1面1a上の絶縁層7Bの厚さd」と等しい場合、「導電性基材1Bとヒートシンク8との間の絶縁沿面距離dB=dB1+dB2」は、「導電性基材1Bと接する部位よりも外側に延在している絶縁層7Bの延在長dB1」の分だけ「第1面1a上の絶縁層7Bの厚さd」より大きい沿面距離となる。
図5は、第2の実施形態による絶縁基板11B、半導体モジュール21Bおよび半導体装置31Bの製造方法の構成例を工程順に示す断面図である。なお、図5(d)、図5(e)では、半導体モジュール21Bの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
<第3の実施形態>
以下、図面を参照しながら、本発明の第3の実施形態について説明する。
図6は、第3の実施形態による絶縁基板11C、半導体モジュール21Cおよび半導体装置31Cの構成を示す断面図であって、図6(a)は全体構成を示す断面図であり、図6(b)は図6(a)におけるC3部の拡大断面図である。
(b)絶縁基板における側面部端面の絶縁性:
図6(b)に示す絶縁基板11Cにおける側面部端面の絶縁構造では、「導電性基材1Cとヒートシンク8との間の絶縁沿面距離dC=dC1+dC2」は、「切り欠き部1Ccにおける第1面1aからの切り欠き深さ長dC1」の分だけ「絶縁層7Caの厚さd(=dC2)」よりも大きい沿面距離となる。
図7は、第3の実施形態による絶縁基板11C、半導体モジュール21Cおよび半導体装置31Cの製造方法の構成例を工程順に示す断面図である。なお、図7(e)、図7(f)では、半導体モジュール21Cの構成要素のうち、ボンデイングワイヤー4、リードフレーム6の図示は省略している。
図8は、第3の実施形態による絶縁基板1Cの製造方法の異なる構成例を工程順に示す断面図である。
[本発明の実施形態の構成と他の構成例との対比]
(イ)本発明による絶縁基板(絶縁層付き導電性基材)の具体的構成を第1ないし第3の実施形態に示したが、第1ないし第3の実施形態とは異なる他の構成例として、例えば、図10(b)に示すように、導電性基材1における側面部の端面の一部にも破線で示すような絶縁層7bを絶縁層7と連続するようにして形成することにより、導電性基材1とヒートシンク8との間の絶縁沿面距離を大きくした構成の絶縁基板を適用することもできる。
(ロ)しかしながら、図10(b)において、導電性基材1の第1面1aに加えて側面部の端面にまでセラミックス粉末を溶射して絶縁層を形成する場合、導電性基材1の第1面1aに正対する方向に原料粉末を溶射させるだけでは、側面部の端面に溶射膜を形成することはできない。このため、導電性基材1の第1面1aに正対する方向に対して直交する方向あるいは斜め方向に沿って原料粉末を溶射して側面部の端面に溶射膜を形成することになるが、このような溶射を行なうには、複数方向の溶射ノズルを組合せた複雑な構成の溶射装置が必要となる。
(ハ)また、第3の実施形態による絶縁基板11Cは、例えば図8に示すように、複数の導電性基材に分離する前の状態にある導電性板状部材に対してその第1面101aに正対する方向に沿ってセラミックス粉末を溶射することにより絶縁層を形成した後に、個別の導電性基材に切断,分離する製造方法も適用可能である。一方、図10(b)に示す上記構成は、導電性基材1の第1面1aに正対する方向に対して直交する方向あるいは斜めの方向に沿ってセラミックス粉末を溶射して側面部の端面に溶射膜を形成する構成であるため、その製造方法として、複数の導電性基材に分離する前の状態にある導電性板状部材に対してセラミックス粉末を溶射することにより絶縁層を形成した後に、個別の導電性基材に切断,分離する製造方法は適用し難い。この点に関し、溶射による絶縁層形成工程での省力化を考慮した場合、第3の実施形態の構成は、絶縁基板(絶縁層付き導電性基材)をより低コストで製造可能とする上で好適である。
(イ)上述の第1ないし第3の実施形態では、セラミックス粉末として特に酸化アルミニウムの粉末を溶射して形成された絶縁層を備えた絶縁基板(絶縁層付き導電性基材)について説明したが、このような絶縁基板を備えた半導体モジュールにヒートシンクを取り付けて半導体装置を構成する場合、この絶縁層には高い熱伝導率と高い絶縁性とが必要となる。
(ホ)さらに、本発明者は、絶縁層が溶射によって形成される際に受ける作用を考慮して、絶縁層の熱伝導率の値を高める手法を鋭意検討した。その結果、本発明者は、溶射によって形成した絶縁層に対して「熱処理またはアニール処理」(以下、単に『熱処理』ともいう)を施すことにより、その絶縁層の熱伝導率が上昇することを見出した。より具体的には、溶射によって熱伝導率が一旦3〜4W/m・Kとなった絶縁層であっても、その後に『熱処理』を施すことにより、熱伝導率を約10W/m・Kにまで高めることができることを確認した。絶縁層に『熱処理』を施して熱伝導率を上昇させた絶縁層を用いれば、半導体モジュールの熱抵抗を容易に低減させることが可能となる。
(ヘ)なお、本発明者の推測によれば、熱伝導率が溶射によって低下し、『熱処理』によって上昇する現象には、以下のような機構が作用しているようである。まず、上述の溶射によって形成したままの酸化アルミニウムの層では、原料の粉末に比べて結晶構造が変化している。より詳しくは、酸化アルミニウムの原子配列が、もともとの溶射前の原料である酸化アルミニウムの粉末(すなわちコランダム)の構造である六方晶系から、溶射によってアモルファス状態または立方晶またはγ−アルミナへと変化している。この状態では、熱伝導率は小さい値となる。そして、その後の『熱処理』によって、溶射された絶縁層の結晶構造が六方晶系となる。この六方晶系になっている絶縁層では、熱伝導率が本来の値に近づき、その熱伝導率が高まる。なお、ここでは、絶縁層の結晶構造がすべて六方晶系となるとは限らず、原子配列をアモルファス状態や軸長の長い立方晶といった種類ごとに分類したときに、六方晶系となっている結晶構造の割合、特に、α−アルミナの割合が『熱処理』によって増加することによって熱伝導率が上昇している可能性もあると考えている。すなわち、本発明者は、絶縁層の結晶構造を六方晶系とするもしくはその割合を高めることによって、絶縁層を用いる半導体モジュールの熱抵抗が低減されることを見出した。
(ト)これらの態様により、酸化アルミニウムの絶縁層の熱伝導率は、溶射して形成したのみの場合(3〜4W/m・K程度)に比べて高くなり、例えば10W/m・K以上となる。このような絶縁層を放熱経路に有する半導体モジュールにヒートシンクを取付けて半導体装置を構成した場合、良好な放熱性を実現することができる。
(チ)なお、上述の『熱処理』の具体的構成としては、酸化アルミニウムの粉末を溶射して導電性基材の一方の面(第1面)上に絶縁層が形成された絶縁基板を、炉または対流式オーブンによって加熱する『熱処理工程』を設ける。この『熱処理』は、大気または窒素を雰囲気として、500℃以上1084℃(銅の融点)以下のいずれかの温度によって行なう。なお、前述の温度は、『熱処理』中に絶縁層が到達する温度である。この『熱処理』によって、絶縁層の原子配列が六方晶となり、その熱伝導率が高められた絶縁層が得られる。
[変形例]
以上に説明した本発明の第1ないし第3の実施形態は、具体的な実施の態様に応じて種々の変形を行なうことができる。
(イ)本発明では、導電性基材の第1面にセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板における側面部端面の絶縁性を向上させるための絶縁構造として、「導電性基材と金属部材との絶縁沿面距離」が重要であるが、絶縁層自体(バルク)の耐電圧特性も十分なものとしておく上で「絶縁層の厚み」も重要である。
(チ)上述の各実施形態において、セラミックス粉末として特に酸化アルミニウムの粉末を溶射して形成された絶縁層を備えた絶縁基板について説明したが、本発明は、酸化アルミニウム以外のセラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板にも適用可能である。
1a:第1面
1b:第2面
1Ac:テーパ面
1Bc,1Cc:切り欠き部
2:半導体回路素子
4:ボンデイングワイヤー
5:封止剤(成形樹脂)
6:リードフレーム
7,7A,7Aa,7Ab,7B,7C,7Ca,7Cb:絶縁層
7C1,7C1a,7C1b:絶縁層(溶射層)
8:金属部材(ヒートシンク)
11,11A,11B,11C:絶縁基板(絶縁層付き導電性基材)
21,21A,21B,21C:半導体モジュール
31,31A,31B,31C:半導体装置
51:セラミック絶縁基板
53:セラミック基板
54:金属板
55:パワー半導体チップ
56:はんだ層
57:表回路板
58:裏回路板
71:原料粉末(酸化アルミニウムの粉末)
101C:導電性板状部材
101a:第1面
101b:第2面
101Cc:切り欠き溝
107C,107Ca,107Cb:絶縁層
107C1,107C1a,107C1b:絶縁層(溶射層)
111C:絶縁層付き導電性板状部材
201A,201B:電極(銅粘着テープ)
202A,202B:絶縁破壊試験装置の電極
M:マスク
θ:テーパ面1Acの傾斜角(テーパ角)
Claims (18)
- 第1面および第2面を有する導電性基材の第1面上に,セラミックス粉末を溶射して形成された絶縁層を備えた絶縁基板であって、
前記導電性基材の第2面に直接的または間接的に接して少なくとも1つ以上の半導体回路素子を搭載するとともに前記絶縁層の面に金属部材を密着して取り付けることにより半導体装置を構成するのに用いられる絶縁基板において、
前記絶縁基板の側面部の構造を、前記絶縁層の面に前記金属部材を密着させて取り付けた状態における前記導電性基材と前記金属部材との絶縁沿面距離が前記絶縁層の厚さよりも大きくなるような構造とした
ことを特徴とする絶縁基板。 - 請求項1に記載の絶縁基板において、
前記導電性基材は、第1面側の角部にテーパ面を有し、
このテーパ面上にも,セラミックス粉末を溶射して形成された絶縁層を第1面上の絶縁層と連続するようにして備えてなる
ことを特徴とする絶縁基板。 - 請求項2に記載の絶縁基板において、
前記導電性基材の第1面に対する垂直方向と前記テーパ面とがなす角度は、30°〜80°である
ことを特徴とする絶縁基板。 - 請求項3に記載の絶縁基板において、
前記導電性基材の第1面に対する垂直方向と前記テーパ面とがなす角度は、50°〜70°である
ことを特徴とする絶縁基板。 - 請求項1に記載の絶縁基板において、
前記導電性基材は、第1面側の角部に切り欠き部を有し、
第1面上の絶縁層は、前記導電性基材と接する部位よりも外側に延在してなる
ことを特徴とする絶縁基板。 - 請求項1に記載の絶縁基板において、
前記導電性基材は、第1面側の角部に切り欠き部を有し、
この切り欠き部にも,セラミックス粉末を溶射して形成された絶縁層を第1面上の絶縁層と連続するようにして備えてなる
ことを特徴とする絶縁基板。 - 請求項1ないし6のいずれか1項に記載の絶縁基板において、
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層は、前記酸化アルミニウムの粉末を溶射して形成され、熱処理によって熱伝導率が高められている絶縁層である
ことを特徴とする絶縁基板。 - 請求項1ないし6のいずれか1項に記載の絶縁基板において、
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層は、前記酸化アルミニウムの粉末を溶射して形成され、六方晶系の結晶構造を有する絶縁層である
ことを特徴とする絶縁基板。 - 請求項1ないし8のいずれか1項に記載の絶縁基板において、
前記絶縁層の厚さは、80μm〜300μmである
ことを特徴とする絶縁基板。 - 請求項2ないし4のいずれか1項に記載の絶縁基板を製造するための製造方法であって、
導電性基材の第1面側の角部にテーパ面を形成するテーパ加工工程と、
前記テーパ加工工程の後,セラミックス粉末を溶射することにより導電性基材の前記第1面上および前記テーパ面上に絶縁層を形成する絶縁層形成工程とを備える
ことを特徴とする絶縁基板の製造方法。 - 請求項5に記載の絶縁基板を製造するための製造方法であって、
セラミックス粉末を溶射することにより導電性基材の第1面上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程の後,導電性基材の第1面側の角部に切り欠き部を形成する切り欠き加工工程とを備える
ことを特徴とする絶縁基板の製造方法。 - 請求項6に記載の絶縁基板を製造するための製造方法であって、
導電性基材の第1面側の角部に切り欠き部を形成する切り欠き加工工程と、
前記切り欠き加工工程の後,セラミックス粉末を溶射することにより導電性基材の前記第1面上および前記切り欠き部に絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程の後,第1面上に形成された絶縁層を研削して,第1面上の絶縁層と切り欠き部の絶縁層との面を揃える研削工程とを備える
ことを特徴とする絶縁基板の製造方法。 - 請求項6に記載の絶縁基板を製造するための製造方法であって、
第1面および第2面を有する導電性板状部材の第1面に,前記導電性板状部材を複数の導電性基材に分離する分離線に沿って切り欠き溝を形成する切り欠き溝加工工程と、
前記切り欠き溝加工工程の後,セラミックス粉末を溶射することにより導電性板状部材の第1面上および切り欠き溝に絶縁層を形成する絶縁層形成工程と、
前記絶縁層形成工程の後,前記絶縁層を研削して,第1面上の絶縁層と切り欠き溝の絶縁層との面を揃えて,絶縁層付き導電性板状部材を形成する研削工程と、
前記研削工程の後,絶縁層付き導電性板状部材を前記分離線に沿って切断し,複数の前記絶縁基板に分離する分離工程とを備える
ことを特徴とする絶縁基板の製造方法。 - 請求項10ないし13に記載の絶縁基板の製造方法において、
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層形成工程の後に、前記絶縁層を熱処理することによって前記絶縁層の熱伝導率を上昇させる工程を備える
ことを特徴とする絶縁基板の製造方法。 - 請求項10ないし13に記載の絶縁基板の製造方法において、
前記セラミックス粉末として酸化アルミニウムの粉末を用いるものであって、
前記絶縁層形成工程の後に、絶縁層の結晶構造を六方晶系にする工程を備える
ことを特徴とする絶縁基板の製造方法。 - 請求項1ないし9のいずれか1項に記載の絶縁基板と、
前記導電性基材の前記第2面に直接的または間接的に接して搭載された少なくとも1つ以上の半導体回路素子とを備える
ことを特徴とする半導体モジュール。 - 請求項16に記載の半導体モジュールにおいて、
前記導電性基材の前記第1面以外の面が、前記第2面に搭載されている半導体回路素子とともに絶縁材料である封止剤によって封止されており、
前記封止剤と前記第1面上に形成した前記絶縁層とによって前記導電性基材を覆う絶縁表面を有している
ことを特徴とする半導体モジュール。 - 請求項16または17に記載の半導体モジュールにおける前記絶縁層の面に冷却用の金属部材が密着して取り付けられてなる
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114383A JP5630375B2 (ja) | 2011-05-23 | 2011-05-23 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114383A JP5630375B2 (ja) | 2011-05-23 | 2011-05-23 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013228658A Division JP2014030059A (ja) | 2013-11-01 | 2013-11-01 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
JP2014162524A Division JP5954374B2 (ja) | 2014-08-08 | 2014-08-08 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012244026A true JP2012244026A (ja) | 2012-12-10 |
JP5630375B2 JP5630375B2 (ja) | 2014-11-26 |
Family
ID=47465381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011114383A Active JP5630375B2 (ja) | 2011-05-23 | 2011-05-23 | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5630375B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015132969A1 (ja) * | 2014-03-07 | 2017-04-06 | 三菱電機株式会社 | 絶縁基板及び半導体装置 |
JP2020161537A (ja) * | 2019-03-25 | 2020-10-01 | 住友ベークライト株式会社 | 放熱シート及び半導体モジュール |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123219A (ja) * | 2003-10-14 | 2005-05-12 | Nissan Motor Co Ltd | 半導体装置 |
JP2008028006A (ja) * | 2006-07-19 | 2008-02-07 | Mitsubishi Electric Corp | 半導体装置 |
JP2008166642A (ja) * | 2007-01-04 | 2008-07-17 | Toyota Motor Corp | 放熱部材付き半導体デバイス |
WO2009146832A1 (de) * | 2008-05-30 | 2009-12-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Thermisch gespritzte ai2o3-schichten mit einem hohen korundgehalt ohne eigenschaftsmindernde zusätze und verfahren zu ihrer herstellung |
JP2011054607A (ja) * | 2009-08-31 | 2011-03-17 | Denso Corp | 樹脂封止型半導体装置およびその製造方法 |
-
2011
- 2011-05-23 JP JP2011114383A patent/JP5630375B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123219A (ja) * | 2003-10-14 | 2005-05-12 | Nissan Motor Co Ltd | 半導体装置 |
JP2008028006A (ja) * | 2006-07-19 | 2008-02-07 | Mitsubishi Electric Corp | 半導体装置 |
JP2008166642A (ja) * | 2007-01-04 | 2008-07-17 | Toyota Motor Corp | 放熱部材付き半導体デバイス |
WO2009146832A1 (de) * | 2008-05-30 | 2009-12-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Thermisch gespritzte ai2o3-schichten mit einem hohen korundgehalt ohne eigenschaftsmindernde zusätze und verfahren zu ihrer herstellung |
JP2011054607A (ja) * | 2009-08-31 | 2011-03-17 | Denso Corp | 樹脂封止型半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015132969A1 (ja) * | 2014-03-07 | 2017-04-06 | 三菱電機株式会社 | 絶縁基板及び半導体装置 |
JP2020161537A (ja) * | 2019-03-25 | 2020-10-01 | 住友ベークライト株式会社 | 放熱シート及び半導体モジュール |
JP7383893B2 (ja) | 2019-03-25 | 2023-11-21 | 住友ベークライト株式会社 | 放熱シート及び半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP5630375B2 (ja) | 2014-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9520377B2 (en) | Semiconductor device package including bonding layer having Ag3Sn | |
US9379049B2 (en) | Semiconductor apparatus | |
US10490491B2 (en) | Semiconductor device | |
WO2016152258A1 (ja) | 半導体装置 | |
KR100352993B1 (ko) | 복합재료 및 그 용도 | |
EP3276657B1 (en) | Cooler, power semiconductor module arrangement having a cooler, and method for producing the same | |
JP5246143B2 (ja) | 半導体モジュールおよびその製造方法ならびに電気機器 | |
JP2003124400A (ja) | 半導体パワーモジュールおよびその製造方法 | |
JP2014022579A (ja) | パワーモジュール半導体装置 | |
KR20180016307A (ko) | 다이 부착 방법 및 그러한 방법에 기초하여 제조된 반도체 디바이스 | |
JP2007305772A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5954374B2 (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
JP2019029662A (ja) | 半導体装置および半導体装置の製造方法 | |
US9439279B2 (en) | Ceramic circuit board and electronic device | |
KR20200135395A (ko) | 전자 부품 실장 모듈의 제조 방법 | |
US10141199B2 (en) | Selecting a substrate to be soldered to a carrier | |
CN107527827B (zh) | 通过无焊剂焊接制造的半导体器件 | |
JP5630375B2 (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
JP2014030059A (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
JP7135293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5316397B2 (ja) | 配線基板およびその製造方法ならびに半導体モジュール | |
JP2012209469A (ja) | 電力用半導体装置 | |
JP2016143694A (ja) | 半導体装置 | |
EP4215508A1 (en) | Substrate and method for producing a substrate | |
TWI745572B (zh) | 電子零件安裝模組 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140313 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140808 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5630375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |