JP2012243936A - 半導体素子および電子機器 - Google Patents

半導体素子および電子機器 Download PDF

Info

Publication number
JP2012243936A
JP2012243936A JP2011112316A JP2011112316A JP2012243936A JP 2012243936 A JP2012243936 A JP 2012243936A JP 2011112316 A JP2011112316 A JP 2011112316A JP 2011112316 A JP2011112316 A JP 2011112316A JP 2012243936 A JP2012243936 A JP 2012243936A
Authority
JP
Japan
Prior art keywords
layer
organic semiconductor
film
surface layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011112316A
Other languages
English (en)
Other versions
JP5830930B2 (ja
Inventor
Hideki Ono
秀樹 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011112316A priority Critical patent/JP5830930B2/ja
Priority to TW101114265A priority patent/TW201248952A/zh
Priority to US13/465,748 priority patent/US8829499B2/en
Priority to CN201210147617.7A priority patent/CN102790172B/zh
Priority to BRBR102012011215-9A priority patent/BR102012011215A2/pt
Publication of JP2012243936A publication Critical patent/JP2012243936A/ja
Application granted granted Critical
Publication of JP5830930B2 publication Critical patent/JP5830930B2/ja
Priority to KR1020190054892A priority patent/KR20190053164A/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】有機半導体層の上面の層の形状不良を抑えることが可能な半導体素子およびこれを備えた電子機器を提供する。
【解決手段】有機半導体層と、有機半導体層の上面に設けられた層とを有し、この層の外形線は、有機半導体層の外形線よりも内側にある半導体素子。この半導体素子を備えた電子機器。
【選択図】図１

Description

本開示は、有機半導体層を有する半導体素子、およびこの半導体素子を備えた電子機器に関する。
有機ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）などの有機半導体を用いた半導体素子は、フレキシブル有機ＥＬ（Electro Luminescence）ディスプレイあるいはフレキシブル電子ペーパーなどの表示装置、またはフレキシブルプリント基板、有機薄膜太陽電池、タッチパネルなどの電子機器への応用を目指して開発が進められている。
有機ＴＦＴの製造工程では、チャネルとなる有機半導体層を島状に成形する際に、まず、有機半導体層の上面に保護膜として金属などの層を形成し、この層の上に一般的なフォトレジストを塗布する。続いて、フォトレジスト膜を例えばフォトリソグラフィによりパターニングしてマスクを形成し、このマスクを用いて保護膜および有機半導体層を順にエッチングする（例えば、特許文献１参照。）。
国際公開ＷＯ／２０１０／０６１８２３
しかしながら、特許文献１に記載された従来方法では、有機半導体層およびその上面の層を同一形状にエッチングするようにしていたので、エッチングの際に、有機半導体層の上面の層の端部が有機半導体層からはみ出して、庇部分が形成されてしまう可能性があった。このような庇部分は、有機半導体層の上に成膜される配線層の断線の原因となるものであり、改善が求められていた。
本開示の目的は、有機半導体層の上面の層の形状不良を抑えることが可能な半導体素子およびこれを備えた電子機器を提供することにある。
本開示による半導体素子は、有機半導体層と、有機半導体層の上面に設けられた層とを有し、層の外形線は、有機半導体層の外形線よりも内側にあるものである。
本開示の半導体素子では、有機半導体層の上面の層の外形線が、有機半導体層の外形線よりも内側にあるので、有機半導体層の上面の層の端部が有機半導体層からはみ出して、庇部分などの形状不良が生じてしまうことが抑えられる。よって、有機半導体層の上に設けられる配線層が庇部分で切断されて断線となってしまうことが抑えられる。
本開示による電子機器は、上記の半導体素子を備えたものである。
本開示の電子機器では、庇部分などの形状不良が抑えられた上記の半導体素子を備えているので、有機半導体層の上に設けられた配線層の断線が抑えられている。よって、上記の半導体素子を多数連結し、大規模な集積回路を構成することが可能となる。
本開示の半導体素子によれば、有機半導体層の上面に設けられた層の外形線を、有機半導体層の外形線よりも内側にするようにしたので、有機半導体層の上面の層の端部が有機半導体層からはみ出して、庇部分などの形状不良が生じてしまうことを抑えることが可能となる。よって、この半導体素子を用いて電子機器を構成すれば、有機半導体層の上に設けられた配線層の断線を抑え、上記の半導体素子を多数連結して大規模な集積回路を構成することが可能となる。
図１（Ａ）は、本開示の第１の実施の形態に係る有機ＴＦＴの構成を表す平面図であり、図１（Ｂ）は、図１（Ａ）のＩＢ−ＩＢ線に沿った構成を表す断面図である。 図１に示した有機ＴＦＴの製造方法を工程順に表す断面図である。 図２に続く工程を表す断面図である。 図３に続く工程を表す断面図である。 従来の製造方法の一部を工程順に表す断面図である。 従来の製造方法の問題点を説明するための断面図である。 図７（Ａ）は、本開示の第２の実施の形態に係る有機ＴＦＴの構成を表す平面図であり、図７（Ｂ）は、図７（Ａ）のＶＩＩＢ−ＶＩＩＢ線に沿った構成を表す断面図である。 図７に示した有機ＴＦＴの製造方法を工程順に表す断面図である。 有機ＴＦＴを備えた表示装置の構成例を表す図である。 図９に示した表示装置の適用例１の外観を表す斜視図である。 適用例２の外観を表す斜視図である。 （Ａ）は適用例３の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例４の外観を表す斜視図である。 適用例５の外観を表す斜視図である。 （Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 （Ａ）は、本開示に係る有機半導体ダイオードの構成を表す平面図であり、（Ｂ）は、（Ａ）のＸＶＩＢ−ＸＶＩＢ線に沿った構成を表す断面図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（有機半導体層の上面の層を金属により構成し、この層と同一の材料により配線層を構成した例）
２．第２の実施の形態（有機半導体層の上面の層を金属により構成し、この層と異なる材料により配線層を構成した例）
３．第３の実施の形態（有機半導体層の上面の層を金属酸化物により構成した例）
４．第４の実施の形態（有機半導体層の上面の層を導電性高分子により構成した例）
５．表示装置および適用例
（第１の実施の形態）
図１は、本開示の第１の実施の形態に係る半導体素子である有機ＴＦＴ１００の構成を表したものである。この有機ＴＦＴ１００は、例えば表示装置のアクティブマトリクス回路などに用いられるトップコンタクト・スタッガード型のものである。有機ＴＦＴ１００は、例えば、基板１１上に、ゲート電極２０，ゲート絶縁膜３０，有機半導体層４０，上面層５０，ソース電極６０Ｓおよびドレイン電極６０Ｄをこの順に有している。ここで、上面層５０は、本開示における「有機半導体層の上面に設けられた層」の一具体例に対応し、ソース電極６０Ｓおよびドレイン電極６０Ｄは、本開示における「配線層」の一具体例に対応している。
基板１１は用途によって使い分けられるが、例えば、ガラス、プラスチック材料または金属材料などの基板でもよいし、プラスチック材料または金属材料などのフィルムでもよいし、紙（一般紙）でもよい。また、基板１１は、可撓性基板（フレキシブル基板）でもよい。プラスチック材料は、例えば、ポリエーテルサルフォン（ＰＥＳ）、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）またはポリエチルエーテルケトン（ＰＥＥＫ）などである。金属材料は、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）またはステンレスなどである。なお、基板１１の表面には、例えば、密着性を確保するためのバッファ層またはガス放出を防止するためのガスバリア層などの各種層が設けられていてもよい。
ゲート電極２０は、基板１１の上に設けられ、例えば、金属材料、無機導電性材料、有機導電性材料または炭素材料のいずれか１種類または２種類以上により構成されている。金属材料は、例えば、アルミニウム、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）またはそれらを含む合金などである。無機導電性材料は、例えば、酸化インジウム（Ｉｎ２ Ｏ３ ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）または酸化亜鉛（ＺｎＯ）などである。有機導電性材料は、例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）またはポリスチレンスルホン酸（ＰＳＳ）などである。炭素材料は、例えば、グラファイトなどである。なお、ゲート電極２０は、上記した各種材料の層が２層以上積層されたものでもよい。
ゲート絶縁膜３０は、ゲート電極２０を覆っていると共に、例えば、無機絶縁性材料または有機絶縁性材料のいずれか１種類または２種類以上により構成されている。無機絶縁性材料は、例えば、酸化ケイ素（ＳｉＯｘ ）、窒化ケイ素（ＳｉＮｘ ）、酸化アルミニウム（Ａｌ２ Ｏ３ ）、酸化チタン（ＴｉＯ２ ）、酸化ハフニウム（ＨｆＯｘ ）またはチタン酸バリウム（ＢａＴｉＯ３ ）などである。有機絶縁性材料は、例えば、ポリビニルフェノール（ＰＶＰ）、ポリイミド、ポリメタクリル酸アクリレート、感光性ポリイミド、感光性ノボラック樹脂またはポリパラキシリレンなどである。なお、ゲート絶縁膜３０は、上記した各種材料の層が２層以上積層されたものでもよい。
有機半導体層４０は、例えば、ＰＸＸ（peri-xanthenoxanthene）誘導体により構成されている。また、有機半導体層４０は、例えば、ペンタセン（Ｃ２２Ｈ１４），ポリチオフェンなどの他の有機半導体材料により構成されていてもよい。
上面層５０は、有機半導体層４０の上面に設けられ、有機半導体層４０とソース電極６０Ｓおよびドレイン電極６０Ｄとの良好な電気的接続をとるためのコンタクト層である。そのため、上面層５０は、導電性材料、特に、そのまま有機半導体層４０とオーミック接触を与えうる金属により構成されていることが好ましい。また、上面層５０は、後述する製造工程において有機半導体層４０がフォトレジストに直接接触しないようにするための保護膜としての機能も有している。更に、上面層５０は、ウェットエッチング加工が可能な材料により構成されていることが好ましい。このような上面層５０の構成材料としては、例えば、金（Ａｕ），銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ）またはチタン（Ｔｉ）が挙げられる。具体的には、上面層５０は、例えば、厚みが５０ｎｍであり、金（Ａｕ）により構成されている。金（Ａｕ）は仕事関数が最も高いので、上面層５０に正孔注入層としての優れた機能を持たせることが可能となる。
上面層５０の外形線５１は、有機半導体層４０の外形線４１よりも内側にある。これにより、この有機ＴＦＴ１００では、上面層５０の形状不良を抑えることが可能となっている。
上面層５０の外形線５１の引っ込み量（外形線５１，４１の間の距離）ｄは、例えば、１μｍ−２μｍ程度であることが望ましい。
ソース電極６０Ｓおよびドレイン電極６０Ｄは、上面層５０が設けられた有機半導体層４０の上面および側面と、ゲート絶縁膜３０の上面とに、互いに離間して設けられている。ソース電極６０Ｓおよびドレイン電極６０Ｄは、例えば、厚みが２００ｎｍであり、コンタクト層５０と同一の材料、すなわち金（Ａｕ）により構成されている。
この有機ＴＦＴ１００は、例えば次のようにして製造することができる。
図２ないし図４は、図１に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。まず、上述した材料よりなる基板１１を用意し、この基板１１に、例えば真空成膜法、塗布法またはめっき法により、上述した金属材料よりなるゲート電極材料膜（図示せず）を形成する。真空成膜法は、例えば、真空蒸着法、フラッシュ蒸着法、スパッタリング法、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、パルスレーザ堆積法（ＰＬＤ）またはアーク放電法などである。塗布法は、例えば、スピンコート法、スリットコート法、バーコート法またはスプレーコート法などである。めっき法は、例えば、電解めっき法または無電解めっき法などである。
次いで、このゲート電極材料膜の上にレジストパターンなどのマスク（図示せず）を形成する。続いて、マスクを用いてゲート電極材料膜をエッチングしたのち、アッシング法またはエッチング法などを用いてマスクを除去する。これにより、図２（Ａ）に示したように、基板１１上にゲート電極２０を形成する。
レジストパターンを形成する場合には、例えば、フォトレジストを塗布してフォトレジスト膜を形成したのち、フォトリソグラフィ法、レーザ描画法、電子線描画法またはＸ線描画法などを用いてフォトレジスト膜をパターニングする。ただし、レジスト転写法などを用いてレジストパターンを形成してもよい。ゲート電極材料膜のエッチング方法は、例えば、ドライエッチング法、またはエッチャント溶液を用いたウェットエッチング法であり、そのドライエッチング法は、例えば、イオンミリングまたは反応性イオンエッチング（ＲＩＥ）などである。マスクを除去するためのエッチング方法も、同様である。
なお、ゲート電極２０等の形成方法は、例えば、インクジェット法、スクリーン印刷法、グラビア印刷法またはグラビアオフセット印刷法などの印刷法でもよい。また、レーザアブレーション法、マスク蒸着法またはレーザ転写法などを用いて、マスクとしてレジストパターンの代わりに金属パターンを形成してもよい。もちろん、ゲート電極２０等を形成するために、金属材料の代わりに上述した無機導電性材料、有機導電性材料または炭素材料などを用いることも可能である。
続いて、同じく図２（Ａ）に示したように、ゲート電極２０を覆うようにゲート絶縁膜３０を形成する。このゲート絶縁膜３０の形成手順は、例えば、その形成材料により異なる。無機絶縁性材料を用いる場合の形成手順は、例えば、塗布法がゾル・ゲル法などでもよいことを除き、ゲート電極２０等を形成する場合と同様である。有機絶縁性材料を用いる場合の形成手順は、例えば、フォトリソグラフィ法などを用いて感光性材料をパターニングしてもよいことを除き、ゲート電極２０を形成した場合と同様である。
そののち、上述した有機半導体材料、例えばＰＸＸ誘導体を有機溶剤などの溶媒に分散または溶解させた溶液（混合溶液）を調製し、この混合溶液をゲート絶縁膜３０の上面に塗布し、加熱（焼成）する。これにより、同じく図２（Ａ）に示したように、ゲート絶縁膜３０上に、上述した有機半導体材料、例えばＰＸＸ誘導体よりなる有機半導体材料膜４０Ａを形成する。溶媒としては、例えば、トルエン、キシレン、メシチレンまたはテトラリンなどを用いることが可能である。
そののち、同じく図２（Ａ）に示したように、有機半導体材料膜４０Ａの上に、例えば抵抗加熱真空蒸着により、例えば金（Ａｕ）よりなる上面層材料膜５０Ａを、例えば５０ｎｍの厚みで形成する。
上面層材料膜５０Ａを形成したのち、同じく図２（Ａ）に示したように、上面層材料膜５０Ａの表面にフォトレジストを塗布し、フォトレジスト膜７１を形成する。フォトレジストとしては、例えば、ノボラック系樹脂のポジ型フォトレジストを用いることが可能であるが、これに限定されるものではない。
フォトレジスト膜７１を形成したのち、図２（Ｂ）に示したように、例えばフォトリソグラフィにより、フォトレジスト膜７１を、例えば１００μｍ角の矩形の半導体素子分離パターンに成形する。なお、半導体素子分離パターンの形状および寸法は、上述した例に限られない。
フォトレジスト膜７１を成形したのち、図２（Ｃ）に示したように、このフォトレジスト膜７１をマスクとして、上面層材料膜５０Ａをウェットエッチングすることにより、上面層５０を形成する。
その際、上面層５０（または上面層材料膜５０Ａ）の材料とエッチング液の組み合わせは、以下のようになる。上面層５０（または上面層材料膜５０Ａ）を金（Ａｕ）により構成する場合には、エッチング液としてヨウ化カリウム水溶液を用いる。上面層５０（または上面層材料膜５０Ａ）を銅（Ｃｕ）により構成する場合には、エッチング液として、アンモニア水および過酸化水素水、または、重クロム酸および硫酸および塩化ナトリウムおよび水、または、無水クロム酸、または、塩化鉄、または、塩化鉄および硝酸および水、または、過硫酸アンモニウム、または、水酸化ナトリウム、または、硫酸および酢酸および硝酸および水、などを用いる。上面層５０（または上面層材料膜５０Ａ）を銀（Ａｇ）により構成する場合には、エッチング液として、硝酸鉄（ＩＩ）水、または、無水クロム三および硫酸および水、または、硫酸および酢酸および硝酸および水、などを用いる。上面層５０（または上面層材料膜５０Ａ）をニッケル（Ｎｉ）により構成する場合には、エッチング液として、硝酸および硫酸および過酸化物および硝酸塩および水、または、硝酸第２セリウムアンモニウム系の酸性液、などを用いる。上面層５０（または上面層材料膜５０Ａ）をチタン（Ｔｉ）により構成する場合には、エッチング液として、フッ化アンモニウム水溶液、または、フッ化水素酸および水、または、アンモニア水および過酸化水素水、などを用いる。
エッチング液としては、下にある有機半導体材料膜４０Ａを溶解しないものを選択する必要がある。ここでは、例えば、上面層５０（または上面層材料膜５０Ａ）を金（Ａｕ）により構成し、エッチング液としてはヨウ化カリウム水溶液を用いる。
上面層５０を形成したのち、図３（Ａ）に示したように、フォトレジスト膜７１をマスクとして、有機半導体材料膜４０Ａをエッチングすることにより、有機半導体層４０を形成する。その際のエッチング方法としては、ウェットエッチングの場合には、エッチング液として例えば４−ブチロラクトンを用いる。ドライエッチングの場合には、酸素プラズマによるＲＩＥ（Reactive Ion Etching；反応性イオンエッチング）を用いる。
有機半導体層４０を形成したのち、図３（Ｂ）に示したように、フォトレジスト膜７１を残したまま、上面層５０の外縁部を除去するエッジトリミング加工を行う。これにより、上面層５０の外形線５１が有機半導体層４０の外形線４１よりも内側に後退する。
エッジトリミング加工の方法としては、図２（Ｃ）に示した上面層材料膜５０Ａのエッチング工程において説明したウェットエッチングを用いる。エッジトリミング加工のエッチングは上面層５０の側面から横方向に進行するので、図３（Ａ）に示した有機半導体材料膜４０Ａのエッチング時間に対して、２倍ないし３倍のエッチング時間をとることが望ましい。ただし、パターン形状や要求される寸法により、エッチング時間は適宜選択する必要がある。
上面層５０のエッジトリミング加工を行ったのち、フォトレジスト膜７１を全面紫外線照射により感光させたのち、現像液に浸漬する。これにより、図３（Ｃ）に示したように、フォトレジスト膜７１を剥離する。
フォトレジスト膜７１を剥離したのち、図４（Ａ）に示したように、基板１１の全面に、例えば抵抗加熱真空蒸着により、上面層５０と同一の材料、例えば金（Ａｕ）よりなるソース・ドレイン電極材料膜６０Ａを、例えば２００ｎｍの厚みで形成する。
続いて、ソース・ドレイン電極材料膜６０Ａの上にフォトレジスト膜（図示せず）を形成し、例えばフォトリソグラフィにより所定の形状に成形する。そののち、このフォトレジスト膜（図示せず）をマスクとしてソース・ドレイン電極材料膜６０Ａおよび上面層５０をエッチングする。エッチングの方法としては、図２（Ｃ）に示した上面層材料膜５０Ａのエッチング工程において説明したウェットエッチングを用いることが可能である。ここでは、例えば、ソース・ドレイン電極材料膜６０Ａを金（Ａｕ）により構成し、エッチング液としてはヨウ化カリウム水溶液を用いる。これにより、図４（Ｂ）に示したように、上面層５０が設けられた有機半導体層４０の上面および側面と、ゲート絶縁膜３０の上面とに、ソース電極６０Ｓおよびドレイン電極６０Ｄを互いに離間して形成する。
ソース電極６０Ｓおよびドレイン電極６０Ｄを形成したのち、フォトレジスト膜（図示せず）を全面紫外線照射により感光させたのち、現像液に浸漬することにより、フォトレジスト膜（図示せず）を剥離する。以上により、図１に示した有機ＴＦＴ１００が完成する。
ここでは、上面層５０の外形線５１が、有機半導体層４０の外形線４１よりも内側にあるので、上面層５０の端部が有機半導体層４０からはみ出して、庇部分などの形状不良が生じてしまうことが抑えられる。よって、有機半導体層４０の上に設けられるソース電極６０Ｓおよびドレイン電極６０Ｄが庇部分で切断されて断線となってしまうことが抑えられる。
これに対して、エッジトリミング加工を行わない場合には、例えば、図５（Ａ）に示したように、フォトレジスト膜７１を剥離したのち、図５（Ｂ）に示したように、基板１１の全面にソース・ドレイン電極材料膜６０Ａを形成する。そののち、図５（Ｃ）に示したように、ソース・ドレイン電極材料膜６０Ａをエッチングしてソース電極６０Ｓおよびドレイン電極６０Ｄを形成する。
このようにした場合には、図６（Ａ）に示したように、上面層５０の端部が有機半導体層４０からはみ出して、庇部分５２などの形状不良が生じるおそれがあり、図６（Ｂ）に示したように、ソース・ドレイン電極材料膜６０Ａが庇部分５２で切断される。その結果、図６（Ｃ）に示したように、ソース電極６０Ｓおよびドレイン電極６０Ｄに、庇部分５２で断線６０Ｂが生じてしまう。
この現象は、ある確率で起こるものである。そのため、データ線（ソース電極６０Ｓおよびドレイン電極６０Ｄと同一層にある連結配線）が長くなった場合（すなわち、連結する有機ＴＦＴ１００の数が大きい場合、例えばトップコンタクト・スタッガード型有機ＴＦＴでアクティブマトリックス回路等の大規模な集積回路を構成しようとした場合）、集積回路が形成できないという深刻な問題を生じる。また、データ線が細い場合には、断線の発生確率が大きくなり、さらに深刻な問題になる。
このように本実施の形態では、上面層５０の外形線５１が、有機半導体層４０の外形線４１よりも内側にあるようにしたので、上面層５０の端部が有機半導体層４０からはみ出して、庇部分５２などの形状不良が生じてしまうことを抑えることが可能となる。よって、有機半導体層４０の上に設けられるソース電極６０Ｓおよびドレイン電極６０Ｄが庇部分５２で切断されて断線となってしまうことが抑えられる。
（第２の実施の形態）
図７は、本開示の第２の実施の形態に係る有機ＴＦＴ１００の構成を表したものである。本実施の形態は、ソース電極６０Ｓおよびドレイン電極６０Ｄを上面層５０とは異なる金属により構成したものである。このことを除いては、本実施の形態の有機ＴＦＴ１００は、上記第１の実施の形態の有機ＴＦＴ１００と同一の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
基板１１，ゲート電極２０，ゲート絶縁膜３０および有機半導体層４０は、第１の実施の形態と同様に構成されている。
上面層５０は、第１の実施の形態と同様に、有機半導体層４０の上面に設けられ、有機半導体層４０とソース電極６０Ｓおよびドレイン電極６０Ｄとの良好な電気的接続をとるためのコンタクト層である。そのため、上面層５０は、導電性材料、特に、そのまま有機半導体層４０とオーミック接触を与えうる金属により構成されていることが好ましい。また、上面層５０は、後述する製造工程において有機半導体層４０がフォトレジストに直接接触しないようにするための保護膜としての機能も有している。更に、上面層５０は、ウェットエッチング加工が可能な材料により構成されていることが好ましい。このような上面層５０の構成材料としては、例えば、金（Ａｕ），銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ）またはチタン（Ｔｉ）が挙げられる。具体的には、上面層５０は、例えば、厚みが５０ｎｍであり、金（Ａｕ）により構成されている。金（Ａｕ）は仕事関数が最も高いので、上面層５０に正孔注入層としての優れた機能を持たせることが可能となる。
上面層５０の外形線５１は、第１の実施の形態と同様に、有機半導体層４０の外形線４１よりも内側にある。これにより、この有機ＴＦＴ１００では、第１の実施の形態と同様に、上面層５０の形状不良を抑えることが可能となっている。
ソース電極６０Ｓおよびドレイン電極６０Ｄは、第１の実施の形態と同様に、上面層５０が設けられた有機半導体層４０の上面および側面と、ゲート絶縁膜３０の上面とに、互いに離間して設けられている。
本実施の形態では、ソース電極６０Ｓおよびドレイン電極６０Ｄは、上面層５０とは異なる材料により構成されている。具体的には、ソース電極６０Ｓおよびドレイン電極６０Ｄは、例えば、厚み２０ｎｍのチタン（Ｔｉ）層６１と、厚み２００ｎｍのアルミニウム（Ａｌ）層６２と、厚み２０ｎｍのチタン（Ｔｉ）層６３とをこの順に積層した構成を有している。
ソース電極６０Ｓおよびドレイン電極６０Ｄが上面層５０とは異なる材料により構成されていることにより、以下の三つの利点が得られる。
（第１の利点）
ソース電極６０Ｓおよびドレイン電極６０Ｄの構成材料として、第１の実施の形態よりも低コストな金属を選択可能な可能性があり、それにより完成物である有機ＴＦＴ１００の低コスト化につながる。有機半導体の場合、半導体と良好なオーミック接触を得るために、一般的に仕事関数〜５ｅＶの金属を選択することが望まれる場合が多い。しかしながら、このような仕事関数を持ち、かつウェットエッチング可能である性質をもつ金属には限りがある。このような性質をもつ代表的な金属は金（Ａｕ）であるが、これは高コストな材料である。そのため、ソース電極６０Ｓおよびドレイン電極６０Ｄと上面層５０とをともに金により構成した場合には、配線材料のコストが大きくなってしまう。ソース電極６０Ｓおよびドレイン電極６０Ｄを上面層５０とは異なる材料により構成するようにすれば、金よりなる上面層５０により良好なオーミック接触を確保しつつ、材料コストを低減させることが可能となる。
（第２の利点）
後述する製造方法において、ソース電極６０Ｓおよびドレイン電極６０Ｄの成膜方法として、第１の実施の形態で選択した方法とは違う、より高速な成膜方法を選択可能な場合があり、これにより更にタクトタイムの短い成膜工程を導入できる可能性がある。これも、結果的には完成物である有機ＴＦＴ１００の低コスト化につながる。
また、後述する製造方法において、ソース・ドレイン電極材料膜６０Ａの成膜時には、第１の実施の形態と同様に、上面層材料膜５０Ａが有機半導体層４０の上面を被覆した状態となっている。そのため、ソース・ドレイン電極材料膜６０Ａの成膜方法としてスパッタ法やＣＶＤ法のような高速な成膜方法（基板表面に到達する金属粒子の有するエネルギーが大きい成膜方法）を選択しても、有機半導体層４０に対するダメージを小さくすることが可能である。
（第３の利点）
ソース電極６０Ｓおよびドレイン電極６０Ｄの構成材料として、第１の実施の形態とは違う付着力をもつ金属を選択することが可能となる。例えば、ソース電極６０Ｓおよびドレイン電極６０Ｄを金（Ａｕ）により構成した場合、一般的に金（Ａｕ）は下地との付着力が弱く、部分的に剥がれてソース電極６０Ｓおよびドレイン電極６０Ｄなどの配線に断線が生じる可能性がある。そこで、例えば、ソース電極６０Ｓおよびドレイン電極６０Ｄを積層構造とし、その積層構造の下層にチタン（Ｔｉ）やクロム（Ｃｒ）等の付着力の強い材料を導入すれば、金よりなる上面層５０により良好なオーミック接触を確保しつつ、ソース電極６０Ｓおよびドレイン電極６０Ｄ等の配線を剥がれにくくすることが可能となる。
この有機ＴＦＴ１００は、例えば次のようにして製造することができる。
図８は、図７に示した有機ＴＦＴ１００の製造方法を工程順に表したものである。なお、第１の実施の形態と重複する工程については、図２および図３を参照して説明する。
まず、図２（Ａ）に示した工程により、第１の実施の形態と同様にして、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、同じく図２（Ａ）に示した工程により、第１の実施の形態と同様にして、ゲート絶縁膜３０上に、上述した有機半導体材料、例えばＰＸＸ誘導体よりなる有機半導体材料膜４０Ａを形成する。
そののち、同じく図２（Ａ）に示した工程により、第１の実施の形態と同様にして、有機半導体材料膜４０Ａの上に、例えば抵抗加熱真空蒸着により、例えば金（Ａｕ）よりなる上面層材料膜５０Ａを、例えば５０ｎｍの厚みで形成する。
上面層材料膜５０Ａを形成したのち、同じく図２（Ａ）に示した工程により、第１の実施の形態と同様にして、上面層材料膜５０Ａの表面にフォトレジストを塗布し、フォトレジスト膜７１を形成する。
フォトレジスト膜７１を形成したのち、図２（Ｂ）に示した工程により、第１の実施の形態と同様にして、例えばフォトリソグラフィにより、フォトレジスト膜７１を、例えば１００μｍ角の矩形の半導体素子分離パターンに成形する。なお、半導体素子分離パターンの形状および寸法は、上述した例に限られない。
フォトレジスト膜７１を成形したのち、図２（Ｃ）に示した工程により、第１の実施の形態と同様にして、このフォトレジスト膜７１をマスクとして、上面層材料膜５０Ａをウェットエッチングすることにより、上面層５０を形成する。その際、上面層５０（または上面層材料膜５０Ａ）の材料とエッチング液の組み合わせは、第１の実施の形態と同様である。
上面層５０を形成したのち、図３（Ａ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１をマスクとして、有機半導体材料膜４０Ａをエッチングすることにより、有機半導体層４０を形成する。その際のエッチング方法は、第１の実施の形態と同様である。
有機半導体層４０を形成したのち、図３（Ｂ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１を残したまま、上面層５０の外縁部を除去するエッジトリミング加工を行う。これにより、上面層５０の外形線５１が有機半導体層４０の外形線４１よりも内側に後退する。エッジトリミング加工の方法は、第１の実施の形態と同様である。
上面層５０のエッジトリミング加工を行ったのち、図３（Ｃ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１を剥離する。
フォトレジスト膜７１を剥離したのち、図８（Ａ）に示したように、基板１１の全面に、例えばスパッタ法またはＣＶＤ法により、上面層５０とは異なる材料よりなるソース・ドレイン電極材料膜６０Ａを形成する。具体的には、ソース・ドレイン電極材料膜６０Ａとして、例えば、厚み２０ｎｍのチタン（Ｔｉ）層６１Ａと、厚み２００ｎｍのアルミニウム（Ａｌ）層６２Ａと、厚み２０ｎｍのチタン（Ｔｉ）層６３Ａとをこの順に積層する。
続いて、ソース・ドレイン電極材料膜６０Ａの上にフォトレジスト膜（図示せず）を形成し、例えばフォトリソグラフィにより所定の形状に成形する。そののち、このフォトレジスト膜（図示せず）をマスクとしてソース・ドレイン電極材料膜６０Ａおよび上面層５０をエッチングする。これにより、図８（Ｂ）に示したように、上面層５０が設けられた有機半導体層４０の上面および側面と、ゲート絶縁膜３０の上面とに、ソース電極６０Ｓおよびドレイン電極６０Ｄが互いに離間して形成される。
本実施の形態では、ソース・ドレイン電極材料膜６０Ａを上面層５０とは異種金属により構成しているので、第１の実施の形態のように同種金属を用いた場合に比べて、ソース電極６０Ｓおよびドレイン電極６０Ｄの加工が難しくなる。なぜなら、異なる金属材料からなる積層膜をウェットエッチングする場合には、異種金属接合腐食により所望のパターン加工が不可能となる場合が起こりうるからである。これを回避するためには、例えば、以下のような方法を用いることが可能である。まず、ソース・ドレイン電極材料膜６０Ａのチタン層６１Ａ，アルミニウム層６２Ａおよびチタン層６３Ａを、ＣＦ４（対Ｔｉ）とＣｌ２（対Ａｌ）とによるドライエッチングで加工する。そののち、Ａｕよりなる上面層５０を、ヨウ化カリウム水溶液を用いてウェットエッチングする。
ソース電極６０Ｓおよびドレイン電極６０Ｄを形成したのち、フォトレジスト膜（図示せず）を全面紫外線照射により感光させたのち、現像液に浸漬することにより、フォトレジスト膜（図示せず）を剥離する。以上により、図７に示した有機ＴＦＴ１００が完成する。
ここでは、第１の実施の形態と同様に、上面層５０の外形線５１が、有機半導体層４０の外形線４１よりも内側にあるので、上面層５０の端部が有機半導体層４０からはみ出して、庇部分などの形状不良が生じてしまうことが抑えられる。よって、有機半導体層４０の上に設けられるソース電極６０Ｓおよびドレイン電極６０Ｄが庇部分で切断されて断線となってしまうことが抑えられる。
このように本実施の形態では、第１の実施の形態と同様に、上面層５０の外形線５１が、有機半導体層４０の外形線４１よりも内側にあるようにしたので、上面層５０の端部が有機半導体層４０からはみ出して、庇部分５２などの形状不良が生じてしまうことを抑えることが可能となる。よって、有機半導体層４０の上に設けられるソース電極６０Ｓおよびドレイン電極６０Ｄが庇部分５２で切断されて断線となってしまうことが抑えられる。
また、ソース電極６０Ｓおよびドレイン電極６０Ｄを上面層５０とは異なる金属により構成するようにしたので、低コスト化が可能となると共に、ソース電極６０Ｓおよびドレイン電極６０Ｄの付着力を高めることが可能となる。
（第３の実施の形態）
以下、本開示の第３の実施の形態について説明する。本実施の形態の有機ＴＦＴ１００は、上面層５０を金属酸化物により構成したことを除いては、上記第２の実施の形態において図７を参照して説明した有機ＴＦＴ１００と同一の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
基板１１，ゲート電極２０，ゲート絶縁膜３０および有機半導体層４０は、第１の実施の形態と同様に構成されている。
上面層５０は、第１の実施の形態と同様に、有機半導体層４０の上面に設けられ、有機半導体層４０とソース電極６０Ｓおよびドレイン電極６０Ｄとの良好な電気的接続をとるためのコンタクト層である。そのため、上面層５０は、導電性材料、特に、そのまま有機半導体層４０とオーミック接触を与えうる金属酸化物により構成されていることが好ましい。また、上面層５０は、後述する製造工程において有機半導体層４０がフォトレジストに直接接触しないようにするための保護膜としての機能も有している。更に、上面層５０は、ウェットエッチング加工が可能な材料により構成されていることが好ましい。このような上面層５０の構成材料としては、例えば、ＣｕＯｘ，ＮｉＯｘ，ＴｉＯｘ，ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）またはＭｏＯｘ，ＷＯｘが挙げられる。具体的には、上面層５０は、例えば、厚みが５０ｎｍであり、ＩＴＯにより構成されている。ＩＴＯは仕事関数が高いので、上面層５０に正孔注入層としての優れた機能を持たせることが可能となる。
上面層５０の外形線５１は、第１の実施の形態と同様に、有機半導体層４０の外形線４１よりも内側にある。これにより、この有機ＴＦＴ１００では、第１の実施の形態と同様に、上面層５０の形状不良を抑えることが可能となっている。
ソース電極６０Ｓおよびドレイン電極６０Ｄは、第１の実施の形態と同様に、上面層５０が設けられた有機半導体層４０の上面および側面と、ゲート絶縁膜３０の上面とに、互いに離間して設けられている。
ソース電極６０Ｓおよびドレイン電極６０Ｄは、例えば、第２の実施の形態と同様に、厚み２０ｎｍのチタン（Ｔｉ）層６１と、厚み２００ｎｍのアルミニウム（Ａｌ）層６２と、厚み２０ｎｍのチタン（Ｔｉ）層６３とをこの順に積層した構成を有している。
この有機ＴＦＴ１００は、例えば次のようにして製造することができる。なお、第１の実施の形態と重複する工程については、図２および図３を参照して説明し、第２の実施の形態と重複する工程については、図８を参照して説明する。
まず、図２（Ａ）に示した工程により、第１の実施の形態と同様にして、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、同じく図２（Ａ）に示した工程により、第１の実施の形態と同様にして、ゲート絶縁膜３０上に、上述した有機半導体材料、例えばＰＸＸ誘導体よりなる有機半導体材料膜４０Ａを形成する。
そののち、同じく図２（Ａ）に示したように、有機半導体材料膜４０Ａの上に、例えばスパッタ法により、例えばＩＴＯよりなる上面層材料膜５０Ａを、例えば５０ｎｍの厚みで形成する。
上面層材料膜５０Ａを形成したのち、同じく図２（Ａ）に示した工程により、第１の実施の形態と同様にして、上面層材料膜５０Ａの表面にフォトレジストを塗布し、フォトレジスト膜７１を形成する。
フォトレジスト膜７１を形成したのち、図２（Ｂ）に示した工程により、第１の実施の形態と同様にして、例えばフォトリソグラフィにより、フォトレジスト膜７１を、例えば１００μｍ角の矩形の半導体素子分離パターンに成形する。なお、半導体素子分離パターンの形状および寸法は、上述した例に限られない。
フォトレジスト膜７１を成形したのち、図２（Ｃ）に示した工程により、第１の実施の形態と同様にして、このフォトレジスト膜７１をマスクとして、上面層材料膜５０Ａをウェットエッチングすることにより、上面層５０を形成する。エッチング液としては、シュウ酸水溶液、または、シュウ酸水溶液およびドデシルベンゼンスルホン酸、などを用いることが可能である。
上面層５０を形成したのち、図３（Ａ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１をマスクとして、有機半導体材料膜４０Ａをエッチングすることにより、有機半導体層４０を形成する。その際のエッチング方法は、第１の実施の形態と同様である。
有機半導体層４０を形成したのち、図３（Ｂ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１を残したまま、上面層５０の外縁部を除去するエッジトリミング加工を行う。エッジトリミング加工の方法としては、図２（Ｃ）に示した上面層材料膜５０Ａのエッチング工程と同様に、シュウ酸水溶液、または、シュウ酸水溶液およびドデシルベンゼンスルホン酸、などをエッチング液としたウェットエッチングを用いる。これにより、上面層５０の側面から横方向にエッチングが進行し、上面層５０の外形線５１が有機半導体層４０の外形線４１よりも内側に後退する。
上面層５０のエッジトリミング加工を行ったのち、図３（Ｃ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１を剥離する。
フォトレジスト膜７１を剥離したのち、図８（Ａ）に示した工程により、第２の実施の形態と同様にして、基板１１の全面に、例えばスパッタ法またはＣＶＤ法により、上面層５０とは異なる材料よりなるソース・ドレイン電極材料膜６０Ａを形成する。具体的には、ソース・ドレイン電極材料膜６０Ａとして、例えば、厚み２０ｎｍのチタン（Ｔｉ）層６１Ａと、厚み２００ｎｍのアルミニウム（Ａｌ）層６２Ａと、厚み２０ｎｍのチタン（Ｔｉ）層６３Ａとをこの順に積層する。
続いて、ソース・ドレイン電極材料膜６０Ａの上にフォトレジスト膜（図示せず）を形成し、例えばフォトリソグラフィにより所定の形状に成形する。そののち、このフォトレジスト膜（図示せず）をマスクとしてソース・ドレイン電極材料膜６０Ａおよび上面層５０をエッチングする。
その際のエッチング方法としては、まず、第２の実施の形態と同様にして、ソース・ドレイン電極材料膜６０Ａのチタン層６１Ａ，アルミニウム層６２Ａおよびチタン層６３Ａを、ＣＦ４（対Ｔｉ）とＣｌ２（対Ａｌ）とによるドライエッチングで加工する。そののち、ＩＴＯよりなる上面層５０をウェットエッチングする。その際のエッチング液としては、シュウ酸水溶液、または、シュウ酸水溶液およびドデシルベンゼンスルホン酸、などを用いる。
これにより、図８（Ｂ）に示したように、上面層５０が設けられた有機半導体層４０の上面および側面と、ゲート絶縁膜３０の上面とに、ソース電極６０Ｓおよびドレイン電極６０Ｄが互いに離間して形成される。
ソース電極６０Ｓおよびドレイン電極６０Ｄを形成したのち、フォトレジスト膜（図示せず）を全面紫外線照射により感光させたのち、現像液に浸漬することにより、フォトレジスト膜（図示せず）を剥離する。以上により、図７に示した有機ＴＦＴ１００が完成する。
ここでは、第１の実施の形態と同様に、上面層５０の外形線５１が、有機半導体層４０の外形線４１よりも内側にあるので、上面層５０の端部が有機半導体層４０からはみ出して、庇部分などの形状不良が生じてしまうことが抑えられる。よって、有機半導体層４０の上に設けられるソース電極６０Ｓおよびドレイン電極６０Ｄが庇部分で切断されて断線となってしまうことが抑えられる。
このように本実施の形態では、第１の実施の形態と同様に、上面層５０の外形線５１が、有機半導体層４０の外形線４１よりも内側にあるようにしたので、上面層５０の端部が有機半導体層４０からはみ出して、庇部分５２などの形状不良が生じてしまうことを抑えることが可能となる。よって、有機半導体層４０の上に設けられるソース電極６０Ｓおよびドレイン電極６０Ｄが庇部分５２で切断されて断線となってしまうことが抑えられる。
また、上面層５０を金属酸化物により構成するようにしたので、半導体と電極接触界面における、電極表面の酸化が起こらないことから、コンタクト特性が安定化する。
なお、上記第３の実施の形態では、ソース電極６０Ｓおよびドレイン電極６０Ｄが、第２の実施の形態と同様に、チタン（Ｔｉ）層６１と、アルミニウム（Ａｌ）層６２と、チタン（Ｔｉ）層６３とをこの順に積層した構成を有している場合について説明した。しかしながら、ソース電極６０Ｓおよびドレイン電極６０Ｄは、第１の実施の形態と同様に金（Ａｕ）により構成されていてもよい。また、ソース電極６０Ｓおよびドレイン電極６０Ｄは、金（Ａｕ）のほか、銅，銀，ニッケルまたはチタンなどの他の金属材料により構成されていてもよい。
（第４の実施の形態）
以下、本開示の第４の実施の形態について説明する。本実施の形態の有機ＴＦＴ１００は、上面層５０を導電性高分子により構成したことを除いては、上記第２の実施の形態において図７を参照して説明した有機ＴＦＴ１００と同一の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
基板１１，ゲート電極２０，ゲート絶縁膜３０および有機半導体層４０は、第１の実施の形態と同様に構成されている。
上面層５０は、第１の実施の形態と同様に、有機半導体層４０の上面に設けられ、有機半導体層４０とソース電極６０Ｓおよびドレイン電極６０Ｄとの良好な電気的接続をとるためのコンタクト層である。そのため、上面層５０は、導電性材料、特に、そのまま有機半導体層４０とオーミック接触を与えうる導電性高分子により構成されていることが好ましい。また、上面層５０は、後述する製造工程において有機半導体層４０がフォトレジストに直接接触しないようにするための保護膜としての機能も有している。更に、上面層５０は、ウェットエッチング加工が可能な材料により構成されていることが好ましい。このような上面層５０の構成材料としては、例えば、水溶性ＰＥＤＯＴ−ＰＳＳが挙げられる。上面層５０の厚みは、例えば約５０ｎｍである。
上面層５０の外形線５１は、第１の実施の形態と同様に、有機半導体層４０の外形線４１よりも内側にある。これにより、この有機ＴＦＴ１００では、第１の実施の形態と同様に、上面層５０の形状不良を抑えることが可能となっている。
ソース電極６０Ｓおよびドレイン電極６０Ｄは、第１の実施の形態と同様に、上面層５０が設けられた有機半導体層４０の上面および側面と、ゲート絶縁膜３０の上面とに、互いに離間して設けられている。
ソース電極６０Ｓおよびドレイン電極６０Ｄは、例えば、第２の実施の形態と同様に、厚み２０ｎｍのチタン（Ｔｉ）層６１と、厚み２００ｎｍのアルミニウム（Ａｌ）層６２と、厚み２０ｎｍのチタン（Ｔｉ）層６３とをこの順に積層した構成を有している。
この有機ＴＦＴ１００は、例えば次のようにして製造することができる。なお、第１の実施の形態と重複する工程については、図２および図３を参照して説明し、第２の実施の形態と重複する工程については、図７を参照して説明する。
まず、図２（Ａ）に示した工程により、第１の実施の形態と同様にして、上述した材料よりなる基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。次いで、同じく図２（Ａ）に示した工程により、第１の実施の形態と同様にして、ゲート絶縁膜３０上に、上述した有機半導体材料、例えばＰＸＸ誘導体よりなる有機半導体材料膜４０Ａを形成する。
そののち、同じく図２（Ａ）に示したように、有機半導体材料膜４０Ａの上に、例えばスピンコート法等の塗布法により、例えばＰＥＤＯＴ−ＰＳＳよりなる上面層材料膜５０Ａを、例えば約５０ｎｍの厚みで形成する。
上面層材料膜５０Ａを形成したのち、同じく図２（Ａ）に示した工程により、第１の実施の形態と同様にして、上面層材料膜５０Ａの表面にフォトレジストを塗布し、フォトレジスト膜７１を形成する。
フォトレジスト膜７１を形成したのち、図２（Ｂ）に示した工程により、第１の実施の形態と同様にして、例えばフォトリソグラフィにより、フォトレジスト膜７１を、例えば１００μｍ角の矩形の半導体素子分離パターンに成形する。なお、半導体素子分離パターンの形状および寸法は、上述した例に限られない。
フォトレジスト膜７１を成形したのち、図２（Ｃ）に示した工程により、第１の実施の形態と同様にして、このフォトレジスト膜７１をマスクとして、上面層材料膜５０Ａをウェットエッチングすることにより、上面層５０を形成する。エッチング液としては、水を用いることが可能である。
上面層５０を形成したのち、図３（Ａ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１をマスクとして、有機半導体材料膜４０Ａをエッチングすることにより、有機半導体層４０を形成する。その際のエッチング方法は、第１の実施の形態と同様である。
有機半導体層４０を形成したのち、図３（Ｂ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１を残したまま、上面層５０の外縁部を除去するエッジトリミング加工を行う。エッジトリミング加工の方法としては、図２（Ｃ）に示した上面層材料膜５０Ａのエッチング工程と同様に、水をエッチング液としたウェットエッチングを用いる。これにより、上面層５０の側面から横方向にエッチングが進行し、上面層５０の外形線５１が有機半導体層４０の外形線４１よりも内側に後退する。
上面層５０のエッジトリミング加工を行ったのち、図３（Ｃ）に示した工程により、第１の実施の形態と同様にして、フォトレジスト膜７１を剥離する。
フォトレジスト膜７１を剥離したのち、図８（Ａ）に示した工程により、第２の実施の形態と同様にして、基板１１の全面に、例えばスパッタ法またはＣＶＤ法により、上面層５０とは異なる材料よりなるソース・ドレイン電極材料膜６０Ａを形成する。具体的には、ソース・ドレイン電極材料膜６０Ａとして、例えば、厚み２０ｎｍのチタン（Ｔｉ）層６１Ａと、厚み２００ｎｍのアルミニウム（Ａｌ）層６２Ａと、厚み２０ｎｍのチタン（Ｔｉ）層６３Ａとをこの順に積層する。
続いて、ソース・ドレイン電極材料膜６０Ａの上にフォトレジスト膜（図示せず）を形成し、例えばフォトリソグラフィにより所定の形状に成形する。そののち、このフォトレジスト膜（図示せず）をマスクとしてソース・ドレイン電極材料膜６０Ａおよび上面層５０をエッチングする。
その際のエッチング方法としては、まず、第２の実施の形態と同様にして、ソース・ドレイン電極材料膜６０Ａのチタン層６１Ａ，アルミニウム層６２Ａおよびチタン層６３Ａを、ＣＦ４（対Ｔｉ）とＣｌ２（対Ａｌ）とによるドライエッチングで加工する。そののち、ＰＥＤＯＴ−ＰＳＳよりなる上面層５０をウェットエッチングする。その際のエッチング液としては、水を用いる。
これにより、図８（Ｂ）に示したように、上面層５０が設けられた有機半導体層４０の上面および側面と、ゲート絶縁膜３０の上面とに、ソース電極６０Ｓおよびドレイン電極６０Ｄが互いに離間して形成される。
ソース電極６０Ｓおよびドレイン電極６０Ｄを形成したのち、フォトレジスト膜（図示せず）を全面紫外線照射により感光させたのち、現像液に浸漬することにより、フォトレジスト膜（図示せず）を剥離する。以上により、図７に示した有機ＴＦＴ１００が完成する。
ここでは、第１の実施の形態と同様に、上面層５０の外形線５１が、有機半導体層４０の外形線４１よりも内側にあるので、上面層５０の端部が有機半導体層４０からはみ出して、庇部分などの形状不良が生じてしまうことが抑えられる。よって、有機半導体層４０の上に設けられるソース電極６０Ｓおよびドレイン電極６０Ｄが庇部分で切断されて断線となってしまうことが抑えられる。
このように本実施の形態では、第１の実施の形態と同様に、上面層５０の外形線５１が、有機半導体層４０の外形線４１よりも内側にあるようにしたので、上面層５０の端部が有機半導体層４０からはみ出して、庇部分５２などの形状不良が生じてしまうことを抑えることが可能となる。よって、有機半導体層４０の上に設けられるソース電極６０Ｓおよびドレイン電極６０Ｄが庇部分５２で切断されて断線となってしまうことが抑えられる。
また、上面層５０を導電性高分子により構成するようにしたので、半導体と電極接触界面における、電極表面の酸化が起こらないことから、コンタクト特性が安定化する．また、真空成膜法を使用するよりも、若干工程が簡便になる。
なお、上記第４の実施の形態では、ソース電極６０Ｓおよびドレイン電極６０Ｄが、第２の実施の形態と同様に、チタン（Ｔｉ）層６１と、アルミニウム（Ａｌ）層６２と、チタン（Ｔｉ）層６３とをこの順に積層した構成を有している場合について説明した。しかしながら、ソース電極６０Ｓおよびドレイン電極６０Ｄは、第１の実施の形態と同様に金（Ａｕ）により構成されていてもよい。また、ソース電極６０Ｓおよびドレイン電極６０Ｄは、金（Ａｕ）のほか、銅，銀，ニッケルまたはチタンなどの他の金属材料により構成されていてもよい。
（表示装置）
図９は、上述の有機ＴＦＴ１００を備えた表示装置の概略構成を模式的に表したものであり、図９（Ｂ）は平面構成（上面構成）を、図９（Ａ）は、図９（Ｂ）におけるＩＸＡ−ＩＸＡ線に沿った矢視断面構成を、それぞれ表している。この表示装置１は、基板１１１、ＴＦＴ層１１２、表示層１１３および透明基板１１４をこの順に積層したものである。具体的には、基板１１１における表示領域１１０Ａ上には、ＴＦＴ層１１２、表示層１１３および透明基板１１４が積層される一方、基板１１１における額縁領域（非表示領域）１１０Ｂ上には、これらのＴＦＴ層１１２、表示層１１３および透明基板１１４は積層されていない。
基板１１１は、例えば、ガラス，石英，シリコン，ガリウム砒素等の無機材料あるいは、ポリイミド，ポリエチレンテレフタレート（ＰＥＴ），ポリエチレンナフタレート（ＰＥＮ），ポリメチルメタクリレート（ＰＭＭＡ），ポリカーボネート（ＰＣ），ポリエーテルスルホン（ＰＥＳ），ポリエチルエーテルケトン（ＰＥＥＫ），芳香族ポリエステル（液晶ポリマー）等のプラスチック材料等からなる。この基板１１１は、ウェハなどの剛性の基板であってもよく、薄層ガラスやフィルムなどの可撓性基板（フレキシブル基板）であってもよい。
ＴＦＴ層１１２は、薄膜（金属膜等の導電膜や、絶縁膜など）を含む複数のデバイスを含む層である。このデバイスとしては、画素を選択するためのスイッチング素子としてのＴＦＴの他、容量素子（保持容量素子など）、配線（走査線，信号線など）および電極（画素電極など）等が挙げられる。すなわち、ＴＦＴ層１１２に含まれるデバイスは、ＴＦＴ、容量素子、配線および電極のうちの少なくとも一つである。ここで、ＴＦＴ層１１２に含まれるＴＦＴは、上記実施の形態の有機ＴＦＴ１００により構成されている。
表示層１１３は、例えば画素電極と共通電極との間に電気泳動粒子を有するものである。すなわち、表示装置１は、電気泳動現象を利用して画像（例えば文字情報等）を表示する電気泳動型ディスプレイ（いわゆる電子ペーパーディスプレイ）である。画素電極はＴＦＴ層１１２に画素ごとに設けられ、共通電極は透明基板１１４の一面に亘り設けられている。
透明基板１１４は、例えば、基板１１０と同様の材料を用いて構成されている。なお、この透明基板１１４上に、更に表示層１１３への水分の浸入を防止する防湿膜および外光の表示面への映り込みを防止するための光学機能膜を設けるようにしてもよい。
なお、水分や有機ガスによるＴＦＴ層１１２および表示層１１３の劣化を防止するため、基板１１１とＴＦＴ層１１２との間にバリア層を設けてもよい。このようなバリア層は、例えばＡｌＯｘ Ｎ１−Ｘ （ただし、Ｘ＝０．０１〜０．２）または窒化シリコン（Ｓｉ３ Ｎ４ ）からなる。
この表示装置１は、例えば次のようにして製造することができる。すなわち、まず、基板１１１上（具体的には、基板１１１の表示領域１１０Ａ上）に、以下詳述するフォトリソグラフィ技術を用いて、前述した各種のデバイスを含むＴＦＴ層１１２を形成する。
次いで、ＴＦＴ層１１２上に、例えば同様にフォトリソグラフィ技術を用いて、表示層１１３を形成する。そののち、この表示層１１３上に透明基板１１４を貼り合わせる。以上により、図９（Ａ），図９（Ｂ）に示した表示装置１が完成する。
（適用例）
続いて、図１０〜図１５を参照して、表示装置１の適用例について説明する。表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
（適用例１）
図１０（Ａ）および図１０（Ｂ）はそれぞれ、表示装置１が適用される電子ブックの外観を表したものである。この電子ブックは、例えば、表示部２１０および非表示部２２０を有しており、この表示部２１０が表示装置１により構成されている。
（適用例２）
図１１は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１により構成されている。
（適用例３）
図１２は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１により構成されている。
（適用例４）
図１３は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１により構成されている。
（適用例５）
図１４は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が表示装置１により構成されている。
（適用例６）
図１５は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
また、上記実施の形態では有機ＴＦＴを例に挙げて説明したが、本開示は有機ＴＦＴのほか、ダイオードなど、有機半導体を用いた他の半導体素子にも適用可能である。図１６は、本開示に係る有機半導体ダイオードの一例を表したものである。この有機半導体ダイオード１００Ａは、図１に示した有機ＴＦＴ１００からゲート電極２０を取り除いた構成を有しており、例えば、基板１１上に、絶縁膜３０，有機半導体層４０，上面層５０，アノード８０Ａおよびカソード８０Ｃをこの順に有している。このような有機半導体ダイオード１００Ａは、回路によっては、有機ＴＦＴ１００と同一基板内にあって、有機ＴＦＴ１００と同じ作製工程で形成することが可能であり、便利である。また、図示しないが、アノードおよびカソードを積層した縦型の構成とすることも可能である。
なお、本技術は以下のような構成を取ることも可能である。
（１）
有機半導体層と、前記有機半導体層の上面に設けられた層とを有し、
前記層の外形線は、前記有機半導体層の外形線よりも内側にある
半導体素子。
（２）
前記層は、金属により構成されている
前記（１）記載の半導体素子。
（３）
前記層が設けられた前記有機半導体層の上面および側面に配線層が設けられており、
前記層は、前記有機半導体層と前記配線層とのコンタクト層である
前記（２）記載の半導体素子。
（４）
前記配線層は、前記層と同一の材料により構成されている
前記（３）記載の半導体素子。
（５）
前記配線層は、前記層と異なる材料により構成されている
前記（３）記載の半導体素子。
（６）
前記層は、金属酸化物により構成されている
前記（１）記載の半導体素子。
（７）
前記層は、導電性高分子により構成されている
前記（１）記載の半導体素子。
（８）
半導体素子を備えた電子機器であって、
前記半導体素子は、
有機半導体層と、前記有機半導体層の上面に設けられた層とを有し、
前記層の外形線は、前記有機半導体層の外形線よりも内側にある
電子機器。
１１…基板、２０…ゲート電極、３０…ゲート絶縁膜、４０…有機半導体層、４１，５１…外形線、５０…上面層、６０Ｓ…ソース電極、６０Ｄ…ドレイン電極、７１…フォトレジスト膜。

Claims (8)

  1. 有機半導体層と、前記有機半導体層の上面に設けられた層とを有し、
    前記層の外形線は、前記有機半導体層の外形線よりも内側にある
    半導体素子。
  2. 前記層は、金属により構成されている
    請求項１記載の半導体素子。
  3. 前記層が設けられた前記有機半導体層の上面および側面に配線層が設けられており、
    前記層は、前記有機半導体層と前記配線層とのコンタクト層である
    請求項２記載の半導体素子。
  4. 前記配線層は、前記層と同一の材料により構成されている
    請求項３記載の半導体素子。
  5. 前記配線層は、前記層と異なる材料により構成されている
    請求項３記載の半導体素子。
  6. 前記層は、金属酸化物により構成されている
    請求項１記載の半導体素子。
  7. 前記層は、導電性高分子により構成されている
    請求項１記載の半導体素子。
  8. 半導体素子を備えた電子機器であって、
    前記半導体素子は、
    有機半導体層と、前記有機半導体層の上面に設けられた層とを有し、
    前記層の外形線は、前記有機半導体層の外形線よりも内側にある
    電子機器。
JP2011112316A 2011-05-19 2011-05-19 半導体素子および電子機器 Expired - Fee Related JP5830930B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011112316A JP5830930B2 (ja) 2011-05-19 2011-05-19 半導体素子および電子機器
TW101114265A TW201248952A (en) 2011-05-19 2012-04-20 Semiconductor element and electronic apparatus
US13/465,748 US8829499B2 (en) 2011-05-19 2012-05-07 Semiconductor element and electronic apparatus
CN201210147617.7A CN102790172B (zh) 2011-05-19 2012-05-11 半导体元件和电子装置
BRBR102012011215-9A BR102012011215A2 (pt) 2011-05-19 2012-05-11 elemento semicondutor, e, aparelho eletrânico
KR1020190054892A KR20190053164A (ko) 2011-05-19 2019-05-10 반도체 소자 및 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011112316A JP5830930B2 (ja) 2011-05-19 2011-05-19 半導体素子および電子機器

Publications (2)

Publication Number Publication Date
JP2012243936A true JP2012243936A (ja) 2012-12-10
JP5830930B2 JP5830930B2 (ja) 2015-12-09

Family

ID=47155516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011112316A Expired - Fee Related JP5830930B2 (ja) 2011-05-19 2011-05-19 半導体素子および電子機器

Country Status (6)

Country Link
US (1) US8829499B2 (ja)
JP (1) JP5830930B2 (ja)
KR (1) KR20190053164A (ja)
CN (1) CN102790172B (ja)
BR (1) BR102012011215A2 (ja)
TW (1) TW201248952A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014162625A1 (ja) * 2013-04-03 2014-10-09 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2972294B1 (fr) * 2011-03-02 2013-04-26 Commissariat Energie Atomique Procede de gravure chimique selective
TWI548002B (zh) * 2014-09-04 2016-09-01 國立臺灣科技大學 上接觸式有機薄膜電晶體兼具緩衝層的製造方法
US9844136B2 (en) * 2014-12-01 2017-12-12 General Electric Company Printed circuit boards having profiled conductive layer and methods of manufacturing same
CN106783953B (zh) * 2016-12-26 2019-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
KR20220051896A (ko) 2020-10-19 2022-04-27 삼성디스플레이 주식회사 입력센서를 포함하는 표시장치 및 입력센서의 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321623A (ja) * 1995-05-25 1996-12-03 Nec Corp 薄膜トランジスタおよびその製造方法
US20040229393A1 (en) * 2003-05-12 2004-11-18 Han-Chung Lai Flat panel display and fabrication method thereof
JP2005260216A (ja) * 2004-02-13 2005-09-22 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにｅｌテレビジョン装置
JP2005303119A (ja) * 2004-04-14 2005-10-27 Nec Lcd Technologies Ltd 薄膜トランジスタとその製造方法
JP2006073993A (ja) * 2004-08-30 2006-03-16 Lg Philips Lcd Co Ltd 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法並びに有機薄膜トランジスタ
JP2009094422A (ja) * 2007-10-12 2009-04-30 Mitsubishi Electric Corp 半導体基板の製造方法及び薄膜トランジスタの製造方法
JP2010062183A (ja) * 2008-09-01 2010-03-18 Osaka Univ 有機電界効果トランジスター及びその製造方法
WO2010061823A1 (ja) * 2008-11-28 2010-06-03 ソニー株式会社 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
JP2010251574A (ja) * 2009-04-17 2010-11-04 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2011077500A (ja) * 2009-09-04 2011-04-14 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196336B1 (en) * 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
US6111357A (en) * 1998-07-09 2000-08-29 Eastman Kodak Company Organic electroluminescent display panel having a cover with radiation-cured perimeter seal
JP2005327793A (ja) * 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 有機電界効果トランジスタおよびその製造方法
KR101227021B1 (ko) * 2004-12-06 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 전계효과 트랜지스터 및 반도체장치
KR20080107420A (ko) * 2006-02-22 2008-12-10 스미또모 가가꾸 가부시키가이샤 불소 함유 화합물 및 그의 제조 방법, 불소 함유 중합체, 유기 박막, 및 유기 박막 소자
WO2009125705A1 (ja) * 2008-04-10 2009-10-15 出光興産株式会社 有機薄膜トランジスタ用化合物及びそれを用いた有機薄膜トランジスタ
KR101100999B1 (ko) * 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
CN101783394B (zh) * 2009-01-21 2011-05-04 中国科学院微电子研究所 一种对上电极进行费米能级修饰的方法
US8674370B2 (en) * 2009-10-08 2014-03-18 Sharp Kabushiki Kaisha Light emitting panel device wherein a plurality of panels respectively having light emitting sections are connected, and image display device and illuminating device provided with the light emitting panel device
WO2011065465A1 (ja) * 2009-11-26 2011-06-03 独立行政法人物質・材料研究機構 有機半導体デバイスのコンタクト構造の作製方法及び有機半導体デバイスのコンタクト構造
JP6035734B2 (ja) * 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321623A (ja) * 1995-05-25 1996-12-03 Nec Corp 薄膜トランジスタおよびその製造方法
US20040229393A1 (en) * 2003-05-12 2004-11-18 Han-Chung Lai Flat panel display and fabrication method thereof
JP2005260216A (ja) * 2004-02-13 2005-09-22 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにｅｌテレビジョン装置
JP2005303119A (ja) * 2004-04-14 2005-10-27 Nec Lcd Technologies Ltd 薄膜トランジスタとその製造方法
JP2006073993A (ja) * 2004-08-30 2006-03-16 Lg Philips Lcd Co Ltd 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法並びに有機薄膜トランジスタ
JP2009094422A (ja) * 2007-10-12 2009-04-30 Mitsubishi Electric Corp 半導体基板の製造方法及び薄膜トランジスタの製造方法
JP2010062183A (ja) * 2008-09-01 2010-03-18 Osaka Univ 有機電界効果トランジスター及びその製造方法
WO2010061823A1 (ja) * 2008-11-28 2010-06-03 ソニー株式会社 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
JP2010251574A (ja) * 2009-04-17 2010-11-04 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2011077500A (ja) * 2009-09-04 2011-04-14 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014162625A1 (ja) * 2013-04-03 2014-10-09 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
JP2014212308A (ja) * 2013-04-03 2014-11-13 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
US10008605B2 (en) 2013-04-03 2018-06-26 Fujitsu Limited Connecting structure and method for manufacturing the same, and semiconductor device

Also Published As

Publication number Publication date
US8829499B2 (en) 2014-09-09
CN102790172B (zh) 2017-09-15
JP5830930B2 (ja) 2015-12-09
KR20190053164A (ko) 2019-05-17
US20120292758A1 (en) 2012-11-22
BR102012011215A2 (pt) 2013-06-18
TW201248952A (en) 2012-12-01
CN102790172A (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
JP6035734B2 (ja) 半導体素子、表示装置および電子機器
US11257810B2 (en) Electrostatic discharge unit, array substrate and display panel
JP5830930B2 (ja) 半導体素子および電子機器
US10811627B2 (en) Pixel defining layer and manufacturing method thereof, and display panel
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
TW200407644A (en) TFT array substrate, liquid crystal display device, manufacturing methods of tft array substrate and liquid crystal display device, and electronic device
US10186527B2 (en) Array substrate, method for manufacturing the array substrate, and display device
TW201316581A (zh) 有機薄膜電晶體，其製造方法，以及顯示器
JP5458669B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
US11094789B2 (en) Thin film transistor and method for manufacturing the same, array substrate, and display device
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
US10121980B2 (en) Thin film transistor array panel and manufacturing method of the same
US9203040B2 (en) Driving circuit board, method of manufacturing the same, display unit, and electronic apparatus
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2013033843A (ja) 回路基板、回路基板の製造方法、表示装置および電子機器
KR20120129771A (ko) 반도체 소자 및 전자 장치
WO2009072675A1 (ja) 制御基板およびこの制御基板の製造方法
WO2013146035A1 (ja) 半導体装置およびその製造方法、表示装置ならびに電子機器
US20240188411A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
KR101267067B1 (ko) 유기 박막 트랜지스터 및 그 제조방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
US20160035765A1 (en) Method of fabricating metal wiring and thin film transistor substrate
JP2007134630A (ja) 有機薄膜トランジスタの製造方法
JP2012059757A (ja) 半導体装置の製造方法、半導体装置、表示装置、および電子機器
JP2014056850A (ja) トランジスタおよびその製造方法、並びに半導体装置の製造方法および表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151012

R151 Written notification of patent or utility model registration

Ref document number: 5830930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees