JP2012237756A - プリント回路基板上に取り付けられた電子回路装置の電気接続を自動的に測定する方法及び装置 - Google Patents

Abstract

【課題】プリント回路基板（ＰＣＢ）上に取り付けられた電子回路装置の構成要素及び装置の回路端子又はピン間の電気接続を測定するための単純なツールが必要。
【解決手段】電子処理ユニットは、各バウンダリスキャン対応装置３２，３３，３４，３５のバウンダリスキャン特性と、ドライバ及び／又はセンサとして動作可能なバウンダリスキャン・セルを含むリストを取得する。このリストに基づいて、回路端子に接続されたバウンダリスキャン・セルがドライバ、センサとし作動し、バウンダリスキャン・レジスタにラッチする。ドライバ・データとセンサ・データを含むバウンダリスキャン・レジスタからのデータが、記憶装置４５に記憶される。記憶されたデータは、プリント回路基板３１における回路端子３７，３８間と４０，４１間の電気接続を判定するために分析され、分析の結果が提示される。
【選択図】図３

Description

本発明は、一般に、電子回路装置の電気接続を測定する分野に関し、より具体的には、係る電子回路装置の１つ又は複数のバウンダリスキャン対応装置の回路端子間のプリント回路基板における電気接続を自動的に測定し、それを同じタイプの既知又は基準用電子回路装置と比較する分野に関する。

設計技師、修理技術者、生産技術者などは、プリント回路基板（ＰＣＢ）上に取り付けられた電子回路装置の構成要素及び装置の回路端子又はピン間の電気接続を測定するための単純なツールを必要とすることがある。

そのような接続測定は、周知のマルチメータを使用して、例えば、それぞれの回路端子間のオーム抵抗を測定することによって行なうことができる。例えば、ＰＣＢ上の導電性トラックによるガルバニック電気接続の場合、測定抵抗は約０オームになる。接続不良の場合は、例えば、ほぼ無限大の抵抗が測定される。

例えば、集積回路（ＩＣ）の現在の小型化と、ＰＣＢの両面上の表面実装装置（ＳＭＤ）の導入によって、マルチメータ又はテストベッド設備の測定プローブを電子回路装置のそのような装置の回路端子に近づけることが実際には不可能になった。

しかしながら、また、現在のＰＣＢ上に取り付けられた電子回路装置の設計では、そのようなＰＣＢ上に取り付けられた電子回路装置の回路部品の回路端子間の接続を単純かつ高信頼性で測定することが真に必要である。

バウンダリスキャン・テスト（ＢＳＴ）技術は、物理的テスト又は測定プローブ又は設備を使用せずに、ＰＣＢ上に取り付けられた電子回路装置の構成要素（ＩＣなど）間の接続をテストするためのツールを提供する。バウンダリスキャン対応装置では、装置の回路端子と電子回路との間にバウンダリスキャン・セルが接続される（内部コア・ロジックとも呼ばれる）。バウンダリスキャン・セルは、装置の回路端子でデータ（即ち、デジタル信号）を送り込みかつ／又は取得することができる。装置のバウンダリスキャン・セルは、直列接続されてバウンダリスキャン・レジスタが構成される。ＰＣＢにおけるバウンダリスキャン対応装置のバウンダリスキャン・レジスタは、単一のバウンダリスキャン・チェーン又は複数のバウンダリスキャン・チェーンを構成するように直列接続されてもよい。

バウンダリスキャン・レジスタにデータを出し入れし、バウンダリスキャン・セルの出力の現在のデータに制御信号を適用して、バウンダリスキャン・セルの入力でデータを取得し、バウンダリスキャン・レジスタ内でデータをシフトするためにテスト・アクセス・ポート（ＴＡＰ）が提供される。

幾つかのタイプのバウンダリスキャン・セルを以下のように区別することができる。
−入力セル
−出力２セル。２つの論理出力状態０又は１が可能。
−出力３セル。３つの論理出力状態０、１及びＺ（トライステート）が可能。
−双方向セル又は入出力セル、
−ドット４セル、
−ドット６セル、
−出力３セル又は双方向セルのドライバをイネーブル又はディスエーブルする制御セル。

関連する回路端子でデータを取得するように動作するバウンダリスキャン・セルは、センサとも呼ばれ、またバウンダリスキャン対応装置の関連する回路端子でデータを出力するように動作するバウンダリスキャン・セルは、ドライバとも呼ばれる。

バウンダリスキャン・テスト・システムは、一般に、テスト・プログラム・ジェネレータ（ＴＰＧ）とテスト実行（ＴＥ）の２つの基本要素で構成される。ＴＰＧは、ネット・リストとも呼ばれるＰＣＢの接続性を示すリストと、ＰＣＢ上に取り付けられたそれぞれのバウンダリスキャン構成要素のいわゆるバウンダリスキャン記述言語（ＢＳＤＬ）ファイルとを必要とする。ＢＳＤＬによって、ユーザは、特定の装置をバウンダリスキャン対応にする手法の記述を提供することができる。ＢＳＤＬファイルは、装置機能を使用してテスト・プログラム生成と故障診断をするために、バウンダリスキャン・テスト・システムによって使用される。

バウンダリスキャン測定を行なってＰＣＢ上の回路端子間の接続に関する知識を得るために、ユーザは、テスト・ベクトル（即ち、明確に定義された論理「１」ビットと論理「０」ビットの列）の生成を含む様々なテスト・ステップからなるテストプランを提供しなければならない。そのようなテスト・ベクトルの作成は時間がかかり、熟練ユーザとＰＣＢ上の回路端子がどのように接続されているかに関する知識を必要とする。ＩＣが益々複雑になっているので、テスト手順も同様に複雑になり、完了するのにより多くの時間がかかる。ユーザは、ＰＣＢ上に取り付けられた電子回路装置の接続を測定するための前述のマルチメータ手法の単純で確実な自動的な代替を探しているが、現在の通常のバウンダリスキャン・テストは、真の代替を提供するものではない。

第１の態様では、プリント回路基板上に取り付けられた少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン対応回路端子間のプリント回路基板における電気接続を判定する方法が提供され、バウンダリスキャン対応装置は、回路端子に接続されたバウンダリスキャン・セルのバウンダリスキャン・レジスタを有し、この方法は、電子処理ユニットを使用し、
ａ）処理ユニットによって、ドライバ及び／又はセンサとして動作可能なバウンダリスキャン・セルのリストを少なくとも含む、少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン特性を取得する段階と、
ｂ）処理ユニットによって、１つの回路端子に接続されたバウンダリスキャン・セルをドライバとして作動させ、回路端子においてデータを出力する段階と、
ｃ）処理ユニットによって、他の回路端子に接続された少なくとも１つの他のバウンダリスキャン・セルを、他の回路端子に受け取ったデータを検出するためのセンサとして作動させ、検出されたデータをバウンダリスキャン・レジスタにラッチする段階と、
ｄ）処理ユニットによって、データ記憶装置に、ドライバ・データとセンサ・データを含むバウンダリスキャン・レジスタからのデータを記憶する段階と、
ｅ）処理ユニットによって、バウンダリスキャン・セルのリストのうちの複数のバウンダリスキャン・セルに対して段階ｂ）〜ｄ）を繰り返す段階と、
ｆ）処理ユニットによって、記憶されたドライバ・データとセンサ・データを分析してプリント回路基板上の回路端子間の電気接続を判定する段階と、
ｇ）処理ユニットによって、プリント回路基板上の判定された電気接続を提示する段階とを含む。

本発明は、接続をテスト又は測定しなければならないプリント回路基板上に取り付けられた電子回路装置のバウンダリスキャン対応装置（単一のバウンダリスキャン対応装置を含む）の回路端子が、そのような回路端子に接続された対応するバウンダリスキャン・セルを介してアクセス可能であるという洞察に基づく。この説明と特許請求の範囲では、そのような回路端子は、バウンダリスキャン対応回路端子とも呼ばれる。

当業者は、回路端子間の電気接続の場合に、ドライバとして作動される回路端子のうちの１つの回路端子によって出力されたデータが、センサとして作動される回路端子のうちの他の回路端子によって受け取られることを理解するであろう。この説明と特許請求の範囲では、用語「電気接続」は、ＰＣＢ上の導電性トラックなどのガルバニック電気接続、及び／又は電子回路装置の回路端子を論理的に接続するＰＣＢ上に取り付けられた電子回路装置の論理反転器や他の論理回路によって提供されるような論理的電気接続を含むように解釈される。

電子処理ユニットは、回路端子に接続されたバウンダリスキャン・セルをドライバとして作動させ、少なくとも１つの他の回路端子をセンサとして作動させる。ドライバ・データとセンサ・データをバウンダリスキャン・セル・レジスタにラッチし、またそのドライバ・データとセンサ・データをデータ記憶機構に記憶し、これらの段階を、各バウンダリスキャン対応装置の回路端子に接続された複数のバウンダリスキャン・セルに対して繰り返すことによって、記憶されたドライバ・データとセンサ・データを突き合わせることで回路端子間の電気接続を判定することができる。ＰＣＢ上の接続された回路端子に関する情報を含む結果が提示される。

この説明と特許請求の範囲では、用語「作動させる（"operate"又は"operating"）」は、それぞれのバウンダリスキャン・セルが、ドライバ又はセンサの動作をそれぞれ実行するように制御されると解釈される。それぞれのセルが、永続的なドライバ又は出力セルである場合、用語「作動させる」は、それぞれのバウンダリスキャン・セルを制御して、バウンダリスキャン・レジスタからデータをドライバ又は出力セルと関連付けられた回路端子に適用することを含む。それぞれのセルが永続的なセンサ又は入力セルである場合、用語「作動させる」は、それぞれのバウンダリスキャン・セルを制御して、センサ又は入力セルと関連付けられた回路端子からデータをバウンダリスキャン・レジスタにラッチすることを含む。バウンダリスキャン・セルが、双方向タイプのものである場合、作動させることは、更に、セルを所望のモード（即ち、それぞれドライバ又はセンサ）でイネーブルすることを含む。

この方法の基本的な実施形態では、１つの回路端子にあるドライバを論理「１」と論理「０」又は一連の論理１と０によって駆動し、他の回路端子にある少なくとも１つのセンサによって取得されたデータが、ドライバによって適用された信号の時間順序に従うかどうかを分析するのに十分である。これが肯定の場合は、回路端子が接続されていると結論付けることができる。

通常のバウンダリスキャン・テストと異なり、この方法は、回路端子を駆動するための複雑なテスト・ベクトルの生成も、回路端子で受け取り取得したデータの複雑な分析も必要ない。ドライバ又はセンサとして作動しないバウンダリスキャン対応回路端子の出力値は、本発明による方法を適用しても変化しないままでなければならないことを理解されよう。

この方法は、きわめて迅速に準備し実行することができる。この方法を実行するために、電子回路装置及び／又はＰＣＢの接続性リスト又はネット・リストは不要であり、またどの回路端子を測定すべきかをユーザが選択する必要もない。電子処理ユニット自体が、バウンダリスキャン特性の取得リストに基づいて、測定に含めなければならないバウンダリスキャン対応回路端子を選択してもよい。即ち、永続的ドライバ・セルが、センサとして作動されないことがあり、永続的センサ・セルが、ドライバとして作動されないこともある。

この方法は、ユーザがテスト・ベクトルを心配をせずに完全に自動的に行うことができる。ドライバとセンサの動作は、例えば、電子処理ユニット自体によって完全に自動的に行なわれてもよく、任意の順序にしたがってもよく、事前選択された測定シーケンスにしたがってもよい。

一実施形態では、処理ユニットによって、少なくとも１つの他のバウンダリスキャン・セルを、他の回路端子で受け取ったデータを検出するセンサとして作動させ、検出されたデータをバウンダリスキャン・レジスタにラッチする段階は、バウンダリスキャン・セルのリストのうちセンサとして動作可能な各バウンダリスキャン・セルを同時に選択し作動させることを含む。

即ち、特定のドライバ選択のために、ドライバとして作動されるバウンダリスキャン・セルを除く回路端子に接続された全てバウンダリスキャン・セルは、そのバウンダリスキャン特性から適用可能な場合に、同時にセンサとして作動される。記憶データを分析することによって、センサとして作動されるどの回路端子が、ドライバとして作動される回路端子に電気的に接続されているかをユーザに提示することができる。

他の実施形態では、処理ユニットによって、１つの回路端子に接続されたバウンダリスキャン・セルをドライバとして作動させ、データを回路端子で出力する段階と、処理ユニットによって、少なくとも１つの他のバウンダリスキャン・セルを、他の回路端子で受け取ったデータを検出するためのセンサとして作動させ、検出されたデータをバウンダリスキャン・レジスタにラッチする段階と、処理ユニットによって、ドライバ・データとセンサ・データを含むバウンダリスキャン・レジスタからデータをデータ記憶装置に記憶する段階が、ドライバとして動作可能なバウンダリスキャン・セルのリストのうちの各バウンダリスキャン・セルに対して連続して繰り返される。

異なる回路端子をドライバとして連続的に作動させ、そのたびにセンサによって検出されたデータを収集し記憶することによって、処理ユニットは、考えられる各ドライバの全てのデータが収集されたときに、特定の電子回路装置の回路端子間の電気接続の完全な全体像を提供することができる。

実施形態の電子処理ユニットは、バウンダリスキャン・レジスタ内にラッチされたデータを記憶する（即ち、バッファする）ためのデータ記憶機構などを保持する。バウンダリスキャン・セルの量とバウンダリスキャン・レジスタのサイズにより、データ記憶機構は、十分な量のデータをバッファするように構成される。分析のために、電子処理ユニットは、データ記憶機構に記憶されたデータにアクセスしてもよい。

バウンダリスキャン対応回路端子が、活動状態（active）又は動作状態（alive）であるかどうかの指示を得る最初のテストとして、バウンダリスキャン対応装置のバウンダリスキャン・レジスタは、いわゆるサンプル・モードで駆動されてもよく、テスト中の電子回路装置の通常動作中に、回路端子での論理状態又は論理信号値のサンプルが、取得されバウンダリスキャン・レジスタにラッチされる。サンプルを分析することによって、また特定の回路端子の論理状態が全く変化しない場合、これは、例えばそれぞれの端子が接続されていないことの最初の指示でよい。

特定のバウンダリスキャン対応装置のバウンダリスキャン特性は、例えば電子処理ユニットがローカルまたリモートでアクセス可能なライブラリ又はデータバンク（装置メーカーからオンラインで入手可能なような）から取得されてもよい。詳細には、ＰＣＢに取り付けられた各バウンダリスキャン対応装置のバウンダリスキャン記述言語（ＢＳＤＬ）ファイルを処理ユニットにロードして、バウンダリスキャン対応回路端子を含むリストを表示し、バウンダリスキャン対応回路端子を選択し、それぞれのＢＳＤＬファイルに基づいてドライバとセンサを作動させることができる。

ＢＳＤＬファイルは、特に、バウンダリスキャン・セルをドライバ又はセンサとして作動させるために、バウンダリスキャン対応の装置の回路端子と、前述のバウンダリスキャン・セルのタイプとに関する情報を提供する。更に、ＢＳＤＬファイルは、特に分析のために、バウンダリスキャン・レジスタ内のそれぞれのバウンダリスキャン・セルのビット位置に関する情報を提供する。即ち、ドライバとセンサとして作動されるバウンダリスキャン・セルの位置に基づいて、バウンダリスキャン・レジスタによって出力されたドライバ・データとセンサ・データを接続のタイプに関して比較することができる。

ＰＣＢに複数のバウンダリスキャン対応装置が取り付けられている場合、特定の測定の開始前に、ＰＣＢに取り付けられた装置の直列接続バウンダリスキャン・レジスタ・チェーンにおける個別のバウンダリスキャン対応装置のバウンダリスキャン・レジスタの位置を、処理ユニットが分かっていなければならない。手動の実施形態では、処理ユニットは、この情報をユーザ入力により得る。この情報とそれぞれのＢＳＤＬファイルに含まれるバウンダリスキャン特性から、例えば、処理ユニットは、チェーン内で適切なビット・シーケンスを構成しシフトして、選択されたドライバを作動させまた選択されたセンサのラッチ・データを分析することができる。完全に自動化された実施形態では、処理ユニットは、例えばデータバンクからチェーン情報を受け取ることができる。

更に他の実施形態では、グラフィカルユーザインタフェース装置が提供され、作動段階、分析段階及び提示段階のうちの少なくとも１つが、グラフィカルユーザインタフェース装置に表示される。様々な段階と電子処理ユニットによる分析結果が、幾つか異なる手法でユーザに視覚化されてもよい。

例えば、少なくとも１つのバウンダリスキャン対応装置の回路端子とドライバ・データとセンサ・データの分析結果として判定された回路端子間の電気接続のリスト又は表が提示されてもよい。

他の例では、少なくとも１つのバウンダリスキャン対応装置をその回路端子と共に示し、また記憶されたドライバ・データとセンサ・データの分析結果として判定された回路端子間の電気接続を図で示す回路図が提示されてもよい。

代替の更に他の実施形態では、電気接続を判定するための複数の回路端子の手動選択が提供される。この目的のため、特別な優れた知識を必要としないきわめて容易で直感的な方式のグラフィカルユーザインタフェース装置は、バウンダリスキャン対応回路端子の表示されたリストからユーザによって示された複数の回路端子を選択するように電子処理ユニットによって制御される。この選択は、接続測定を更に処理するために、電子処理ユニットが受け取る前にグラフィカルユーザインタフェース装置によって表示されてもよい。グラフィカルユーザインタフェース装置から活動化又は動作（即ち、ドライバによるデータ出力及び／又はセンサによるデータ検出）を制御することができるという点で、グラフィカルユーザインタフェース装置を更に強化することができる。ユーザは、それぞれのバウンダリスキャン対応装置のバウンダリスキャン・レジスタを介してドライバに適用される特定のテスト・データを選択してもよい。解析結果は、グラフィカルユーザインタフェース装置を使用して提示されてもよい。

ドライバとしてもセンサとしても動作しないバウンダリスキャン対応装置のバウンダリスキャン・セルは、妥当な場合に、例えばトライステートＺモードに設定することによってディスエーブルされてもよく、かつ／又は接続測定に関与しないバウンダリスキャン装置の完全なバウンダリスキャン・レジスタをバイパスするバイパス命令をバウンダリスキャン対応装置に使用することによって非動作状態にされてもよい。バウンダリスキャン・セルのディスエーブルは、例えばグラフィカルユーザインタフェースから制御されてもよく、バウンダリスキャン対応装置の取得特性から電子処理ユニット自体によって制御されてもよい。前述のように、出力３セルと双方向セルは、制御セルによってディスエーブルされてもよい。

公開のためには、例えば、特定の電子回路装置の測定結果を、同じタイプの既知又は基準電子回路装置で行われた同一測定と比較することによって、不適切な端子接続によって生じる電子回路装置の誤動作を予め識別することができる。修理のためには、同様の測定を行って、例えば断たれた接続や短絡接続を判定することができる。

比較モードとも呼ばれる更に他の実施形態では、プリント回路基板での判定電気接続と基準プリント回路基板での判定電気接続が、処理ユニットによって比較され、プリント回路基板間の接続の比較の結果が提示される。

この比較モードでは、テスト中の電子回路装置のＰＣＢにおける判定電気接続が、テスト中の電子回路装置と同一タイプの基準電子回路装置の基準ＰＣＢにおける既知の電気接続と比較される。このようにして、例えば、テスト中のＰＣＢと基準ＰＣＢとのずれを示すことができ、それにより、回路装置の故障測定又は公開（release）に有効なツールが提供される。

当業者は、本発明の方法により、いわゆる学習モードでは、最初に、電子回路装置のＰＣＢでの電気接続が適正に動作していることを判定できることを理解するであろう。次に、このように判定された電気接続が、更に他の回路装置とテスト中のＰＣＢを比較するための参考データとして記憶され使用される。

更に他の態様では、プリント回路基板上に取り付けられた少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン対応回路端子間のプリント回路基板における電気接続を判定するための装置が提供され、バウンダリスキャン対応装置は、回路端子に接続されたバウンダリスキャン・セルのバウンダリスキャン・レジスタを含み、装置は、電子処理ユニットを含み、電子処理ユニットが、
少なくとも１つのバウンダリスキャン対応装置の、ドライバ及び／又はセンサとして動作可能なバウンダリスキャン・セルのリストを少なくとも含むバウンダリスキャン特性を取得し、
回路端子に接続されたバウンダリスキャン・セルをドライバとして作動させ、データを回路端子で出力し、
他の回路端子に接続された少なくとも１つの他のバウンダリスキャン・セルを、他の回路端子で受け取ったデータを検出するためのセンサとして作動させ、検出されたデータをバウンダリスキャン・レジスタにラッチし、
データ記憶装置に、ドライバ・データとセンサ・データを含むバウンダリスキャン・レジスタからのデータを記憶し、
バウンダリスキャン・セルのリストのうちの複数のバウンダリスキャン・セルに関して、作動させ出力させる段階、作動させラッチする段階、及び記憶する段階を繰り返し、
記憶されたドライバ・データとセンサ・データを分析して、プリント回路基板における回路端子間の電気接続を判定し、
プリント回路基板における回路端子間の判定電気接続を提示するように構成される。

前述したように、電子処理ユニットは、バウンダリスキャン・セルをドライバ及び／又はセンサとして自動的に作動させてもよく、無作為に作動させてもよく、特定の選択方式にしたがって作動させてもよい。

更に他の実施形態では、この装置は、少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン特性を取得する段階と、バウンダリスキャン・セルをドライバとして作動させる段階と、少なくとも１つの他のバウンダリスキャン・セルをセンサとして作動させる段階と、ドライバ・データとセンサ・データの結果を分析し提示する段階のうちの少なくとも１つの段階の結果を提示するように少なくも構成された電子処理ユニットに作動的に接続されたグラフィカルユーザインタフェース装置を含む。

装置は、更に、ＢＳＤＬファイルなどのバウンダリスキャン対応装置のバウンダリスキャン特性を入力し、また制御信号などのユーザ・データを入力するための入力手段と、電気接続を判定するための特定の複数の回路端子などを含む。

この方法は、バウンダリスキャン論理を制御する制御インタフェースを介して電子処理装置によって実行されてもよい。そのような制御インタフェースは、既知であり、出願人から商業的に入手可能である。

装置は、一実施形態では、更に、バウンダリスキャン論理を制御するために電子処理装置に電子的に接続された制御インタフェースと、バウンダリスキャン・レジスタのデータを記憶する（即ち、バッファする）ためのデータ記憶装置とを含む。

別の態様では、本発明は、また、プログラムコード・データが電子処理ユニット又は装置のメモリにロードされかつ電子処理ユニットによって実行されたときに、データ・キャリア上に記憶され、この方法を実行するように構成されたプログラムコード・データを有するコンピュータ・プログラムを含むコンピュータ・プログラム製品を提供する。

有利には、このコンピュータ・プログラム製品は、プログラムコード・データが記憶されたフロッピー（登録商標）・ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、テープ、メモリ・スティック装置、ＺＩＰディスク、フラッシュ・メモリ・カード、リモート・アクセス装置、ハードディスク、半導体メモリ装置、プログララマブル半導体メモリ装置、光ディスク、磁気光データ記憶装置、強誘電性データ記憶装置、及び電気光学信号キャリアや他のタイプのデータ・キャリアを含む１群のデータ運搬装置のうちのいずれに含まれてもよい。

本発明の以上その他の特徴及び利点は、例証のためにのみ提供され本発明を限定しない添付図面と関連した以下の説明に示される。

典型的な先行技術のバウンダリスキャン対応電子装置の概略説明図である。 典型的な先行技術のバウンダリスキャン・セルの概略説明図である。 本発明による接続測定を行なうためにテスト装置に接続された被テスト装置としてプリント回路基板上に取り付けられた電子回路装置の概略説明図である。 本発明による方法の一実施形態の段階を示すフローチャートの概略説明図である。 本発明による方法の更に他の実施形態の段階を示すフローチャートの概略説明図である。 本発明に使用するためのグラフィカルユーザインタフェースをきわめて概略的かつ説明的に示す図である。 プリント回路基板に接続された本発明による接続測定を行なうテスト装置の一実施形態の概略説明図である。

図１は、電子回路又は内部コアロジック（In Core Logic）１６に電力供給するための電源端子１２，１３を備えたハウジング１１を含むバウンダリスキャン対応装置１０の一実施形態を示す。ハウジング１１は、内部コアロジック１６にバウンダリスキャン・セル１５を介して接続された複数の回路端子１４（バウンダリスキャン対応回路端子）を有する。この実施態様では、ハウジング１１は、典型的な表面実装装置（ＳＭＤ）タイプである。バウンダリスキャン・セル１５は、一緒にバウンダリスキャン・レジスタ１７を構成し、バウンダリスキャン・レジスタ１７内で、データがテスト・データ入力（ＴＤＩ１８）からバウンダリスキャン・セル１５を介してテスト・データ出力（ＴＤＯ１９）にシフトされる。様々なバウンダリスキャン部品が、少なくとも１つのテスト・モード選択入力（ＴＭＳ２１）とテスト・クロック入力（ＴＣＫ２２）を有するテスト・アクセス・ポート・コントローラ（ＴＡＰ２０）によって制御される。ＴＡＰコントローラ２０は、当業者に周知でＩＥＥＥ ＳＴＤ １１４９．１以上などのバウンダリスキャン規格によって定義された方法で制御される。

図２は、入力２６と出力２７を有するバウンダリスキャン・セル（ＢＳＣ）２５の一般化表現を概略的に示す。バウンダリスキャン・セル２５は、バウンダリスキャン対応装置の回路端子での論理信号を検出し取得するセンサとして動作し得る。この目的のために、入力２６は、図１に示されたような回路端子１４に接続される。次に、バウンダリスキャン・セルの出力２７が、内部コアロジック１６につながる。バウンダリスキャン・セル２５は、また、バウンダリスキャン対応装置の回路端子において論理信号を出力するためのドライバとして動作し得る。この目的のために、入力２６は、内部コアロジック１６に接続され、出力２７は、回路端子１４に接続される。

バウンダリスキャン・セル２５は、永続的なドライバでもよく、永続的なセンサでもよく、双方向タイプのものでもよい。双方向であるとき、バウンダリスキャン・セル２５のモード（即ち、ドライバ又はセンサ）は、制御セル（図示せず）として動作するバウンダリスキャン・セルによってＴＡＰコトローラ２０から制御される。また、セル２５の入力でのデータの取得とセル２５の出力でのデータの送出は、当業者に知られているような標準化された方式で、ＴＡＰコントローラ２０から制御される。バウンダリスキャン・セル２５の出力２８と入力２９は、対応する隣り合ったバウンダリスキャン・セルの入力２９と出力２８にそれぞれ接続するためのレジスタ接続である。図１に示されたように、このように直列接続されたバウンダリスキャン・セルは、バウンダリスキャン・シフト・レジスタ１７を構成する。

図３は、電子回路装置を構成する４つのバウンダリスキャン対応装置３２，３３，３４，３５を有するプリント回路基板（ＰＣＢ）３１の例を示す。装置３２，３３，３４，３５のバウンダリスキャン・レジスタは、直列接続され、制御インタフェース又はバウンダリスキャン・コントローラ４３により制御されるバウンダリスキャン・チェーン４４を構成する。コントローラ４３は、一般に、ＰＣＢ３１と別の制御インタフェース装置である。しかしながら、破線で説明的に示されたように、コントローラ４３は、ＰＣＢ３１に取り付けられてもよい。コントローラ４３は、バウンダリスキャン対応装置３２，３３，３４，３５のＴＡＰコントローラ３０を操作する。

図３は、異なるバウンダリスキャン対応回路端子３７、３８間と４０、４１間の電気接続３６、３９などの、ＰＣＢ３１の幾つかの電気接続を示す。そのような電気接続は、一般に、ＰＣＢにおいて導電性トラックによって構成される。図示されていないが、ＰＣＢ３１は、全く同一のバウンダリスキャン対応装置３２，３３，３４，３５のバウンダリスキャン対応回路端子間に電気接続を有してもよい。当業者は、実際には、ＰＣＢ３１は、直接又はガルバニック接続並びに／又は論理接続の複数の接続３６，３９を含むことを理解するであろう。

ユーザが、バウンダリスキャン対応装置３２のバウンダリスキャン対応回路端子３７とバウンダリスキャン対応装置３３のバウンダリスキャン対応回路端子３８を接続する接続３６、並びにバウンダリスキャン対応装置３４のバウンダリスキャン対応回路端子４０とバウンダリスキャン対応装置３５のバウンダリスキャン対応回路端子４１を接続する接続３９をテストしたいと仮定する。接続３６及び３９は事前に分かっていなくてもよいことに注意されたい。

先行技術のバウンダリスキャン・テスト方法及び機器を使用すると、接続３６，３９をテストするために、複雑な一組のテスト・ベクトルを作成し、実行し、分析しなければならない。

図４を参照して詳細に説明されるように、本発明によるテスト又は測定装置４２により、接続３６，３９を直感的で簡便な方式でテストすることができる。装置４２は、電子処理ユニット又は装置を含み、標準化されたバウンダリスキャン制御命令を使用してコントローラ４３と連動して動作する。本発明の目的のために、このような制御命令は、バウンダリスキャンに熟練した業者には既知であると考えられ、ここでは繰り返されない。

バウンダリスキャン・コントローラ４３は、破線で説明的に示されたように、テスト装置４２内に取り付けられてもよく、又はＰＣＢ３１上に取り付けられてもよいことを理解されよう。

図４は、本発明の例によるテスト装置４２によって、図３に示されたようなＰＣＢ３１上の電気接続を判定するための例示的実施形態のステップを示す。３６や３９などの接続を判定するために、第１のステップ４６「バウンダリスキャン特性を取得する」で、ＰＣＢ３１に取り付けられた各バウンダリスキャン対応装置３２，３３，３４，３５のバウンダリスキャン特性が、テスト装置４２の電子処理ユニットによって取得される。特性は、少なくとも、バウンダリスキャン対応装置３２，３３，３４，３５のバウンダリスキャン対応回路端子のリストを含む。特性は、更に、バウンダリスキャン対応装置３２，３３，３４，３５のバウンダリスキャン対応回路端子に接続されたバウンダリスキャン・セルのタイプに関する情報を含む。バウンダリスキャン・セルのこのタイプ情報により、テスト装置４２は、少なくとも、バウンダリスキャン・セルが、ドライバとして動作可能か、センサとして動作可能か、又はそれらの両方（即ち、双方向）として動作可能かを判定することができる。

それぞれの特性は、装置４２の処理ユニットによって、特定のＰＣＢ３１の事前知識（即ち、取り付けられたバウンダリスキャン対応装置３２，３３，３４，３５のタイプ）に基づいて、又はＰＣＢ３１に取り付けられた個々のタイプのバウンダリスキャン対応装置３２，３３，３４，３５の手動ユーザ入力から、自動的に取得することができる。装置のタイプ情報を有することにより、それぞれのバウンダリスキャン特性は、例えば装置４２の電子処理ユニットがローカル又はリモートでアクセス可能なライブラリ又はデータバンク（例えば、装置メーカーからオンラインで入手可能な）から取得することができる。詳細には、ＰＣＢに取り付けられた各バウンダリスキャン対応装置のバウンダリスキャン記述言語（ＢＳＤＬ）ファイルを処理ユニットにロードすることができる。

バウンダリスキャン対応装置３２，３３，３４，３５のバウンダリスキャン・レジスタ内で適切なビット・シーケンスをシフトさせるために、テスト装置４２の処理ユニットは、直列接続されたバウンダリスキャン・レジスタ・チェーンにおける個々の装置３２，３３，３４，３５の位置を知らなければならない。同様に、分析のため、処理ユニットは、直列接続されたバウンダリスキャン・レジスタのチェーンにおける特定のセンサのラッチ・データの位置を知らなければならない。この情報は、ＰＣＢ３１の知識を有するユーザによって手動で提供されてもよく、あるいは、この情報は、例えば、特定のＰＣＢ又は電子回路装置のそのような情報を含むデータバンクから電子的に入手可能でもよい。

第２のステップ４７「バウンダリスキャン・セルをドライバとして作動させデータを出力する」で、バウンダリスキャン特性を取得するステップ４６によって構成されたバウンダリスキャン・セルのリストのうちの１つのバウンダリスキャン・セルが、ドライバとして作動され、その結果、特定のバウンダリスキャン・セルに接続された回路端子でデータが出力される。テスト装置３２自体は、ドライバとして作動されるバウンダリスキャン・セルを、バウンダリスキャン・セルのリストからの無作為選出に基づいて（例えば、ドライバとして動作可能なリストの最初のバウンダリスキャン・セルに基づいて）、又は他の所定の順序で、自動的に選択する。

代替の実施形態では、テスト装置４２のユーザは、バウンダリスキャン・セルが、例えばセンサとしてだけなくドライバとして動作可能であると仮定して、接続されたバウンダリスキャン・セルがドライバとして作動されるようにテストすべき回路端子を決定するようにしてもよい。

データを出力するために、ドライバは、端子３７などの接続された回路端子で、論理「１」、論理「０」、論理１と０の組み合わせなどの論理信号を提供するように制御される。ドライバによって出力されるデータは、バウンダリスキャン・コントローラ４３の制御下のバウンダリスキャン・レジスタ、特定装置のＴＡＰ制御論理機構、及びテスト装置４２の電子処理ユニットを介して、ドライバとして作動されるそれぞれのバウンダリスキャン・セルに供給される。

ステップ４８「センサとして少なくとも１つの他のバウンダリスキャン・セルを作動させる」では、センサとして動作可能なバウンダリスキャン・セルが、テスト装置４２の処理ユニットによって、ドライバから出力されたデータに応じてデータを収集するセンサとして作動される。少なくとも単一のバウンダリスキャン・セルが（このバウンダリスキャン・セルが、センサとして動作可能なタイプであると仮定して）、センサとして作動され、これは、例えば図３で、回路端子３８に接続されたバウンダリスキャン・セルである。

更に他の実施形態では、複数のバウンダリスキャン・セルが、センサとして作動され、別の実施形態では、センサとして動作可能なＰＣＢ３１のバウンダリスキャン対応装置３２，３３，３４，３５のバウンダリスキャン・セルは全て、同時にセンサとして作動される。

用語「作動（operate）」は、それぞれのバウンダリスキャン・セルが、入力セル又は出力セル（それぞれドライバ又はセンサ）の動作を実行するように制御されると解釈される。それぞれのセルが、永続的な出力セルである場合、作動ステップ４７は、データをバウンダリスキャン・レジスタから出力セルと関連付けられた回路端子に適用するためのそれぞれのバウンダリスキャン・セルの選択と制御を含む。それぞれのセルが、永続的な入力セルである場合、作動ステップ４９は、データを入力セルと関連付けられた回路端子からバウンダリスキャン・レジスタにラッチするためのそれぞれのバウンダリスキャン・セルの選択と制御を含む。バウンダリスキャン・セルが、双方向タイプのものである場合、作動ステップ４６及び４８は、更に、セルを所望のモード（即ち、それぞれドライバ又はセンサ）でイネーブルすることを含む。

次のステップ４９「センサにおいてデータをラッチする」では、接続された１つ又は複数の回路端子において１つ又は複数のセンサによって検出されたデータが、バウンダリスキャン・コントローラ４３とテスト装置４２の電子処理ユニットの制御下で、特定のセンサバウンダリスキャン・セルによって決定された位置にあるバウンダリスキャン・レジスタにラッチされる。

ステップ５０「ドライバ・データとセンサ・データを記憶する」では、バウンダリスキャン・レジスタ４４から得られたセンサ及びドライバ・データを含むデータが、データ記憶装置４５に記憶される。データ記憶装置４５は、バウンダリスキャン・コントローラ４３又はテスト装置４２自体又は両方に組み込まれてもよい。図３では、データ記憶装置４５は、テスト装置４２によってアクセス可能な別個の装置として示される。バウンダリスキャン・レジスタ４４からのデータを記憶することによって、ドライバとして作動されるバウンダリスキャン・セルと接続された回路端子に対応する回路端子に関する全てのデータ（即ち、ドライバ・データとセンサ・データ）が、テスト装置４２による更なる処理のために記憶される。

ＰＣＢ３１上の電気接続を完全に判定するために、本発明によれば、ステップ４７，４８，４９及び５０は、テスト装置４２（即ち、その処理ユニット）によって、バウンダリスキャン・セルのリストのうちの複数のバウンダリスキャン・セルに対して繰り返される。これは、ステップ５１「ステップ４７〜５０を繰り返す」によって示された。

例えば、本発明による方法の一実施形態では、テスト装置４２は、ＰＣＢ３１にある電子回路装置に一連の測定又はテストを自動的に適用することができる。一連のテストは、後でドライバとして作動されるドライバとして動作可能な全てのバウンダリスキャン・セルのバッチを含んでもよい。ドライバとして作動される各バウンダリスキャン・セルに関して、センサとして動作可能な応答バウンダリスキャン・セルの全てのデータが、同時にデータ記憶機構にラッチされる。次に、テスト装置４２は、測定後又は測定中に、バウンダリスキャン対応装置のＰＣＢ３１上の全ての接続に関する情報を保持する、全てのドライバ・データとセンサ・データの全結果を構成するデータを分析する。

ステップ５２「ドライバ・データとセンサ・データを分析する」では、少なくともバウンダリスキャン・レジスタから取得されたデータが、テスト装置４２の処理ユニットによって、ドライバとセンサ間の接続に関して分析される。データの分析は、ドライバ・データとセンサ・データ両方の論理比較（即ち、少なくとも論理ハイ値１と論理ロー値０）であり得る。両方のデータが等しい場合は、両方の回路端子３７，３８が、直接又はガルバニック接続３６によって接続されているか、又は理論的に非反転論理接続によって接続されていると有効に結論付けられ得る。ドライバ・データとセンサ・データが反転された場合、接続３６が反転接続であると結論付けられ得る。ドライバ・データとセンサ・データが等しくない場合、例えば対応していないデータがセンサからラッチされた場合、接続３６は、例えば、誤りか又は存在しない。

マルチメータ測定より優れた利点として、この方法は、ＰＣＢ上に配置され取り付けられた電子回路の論理回路で形成されたガルバニック電気接続と論理電気接続の両方を測定することができる。

センサによってラッチされたデータを分析するために、ドライバ出力信号（即ち、論理「１」又は論理「０」信号）が提供されるたびに、バウンダリスキャン・レジスタ又はバウンダリスキャン・チェーン４４が、完全に読み取られ分析されてもよい。

バウンダリスキャン対応装置のＴＡＰコントローラによってセルをドライバとして作動させる結果、他のセルもドライバとして動作することがあることに注意されたい。同様に、特定のセルをセンサとして作動させる結果、センサとして動作する他のセルにデータがラッチされることがある。そのような場合、処理ユニットは、一連のデータ・ビットをバウンダリスキャン・レジスタ・チェーン内でシフトさせるように構成され、その結果、ドライバとして作動されるバウンダリスキャン・セルの出力だけが、その値を、例えば論理０から論理１又は逆に変化させる。センサのビット位置を知ることによって、処理ユニットは、それぞれのセンサによってラッチされた値を選択することができる。

当業者は、バウンダリスキャン・レジスタ・チェーン内でシフトされたビットが、バッファなどの特定のバウンダリスキャン対応装置の回路端子と関連してＰＣＢに取り付けられた他の非バウンダリスキャン対応装置又は構成要素を、セーフ動作モード、例えばディスエーブル、に維持するように選択されてもよいことを理解するであろう。これは、処理ユニットが特定のドライバを作動させている間のドライバのコンフリクトを回避する。

あるいは、出力信号が入力信号と等しい（即ち、透過構成要素又は装置によるデータの変化がない）バッファなどのいわゆるアクティブ透過電気構成要素又は装置によって接続されたバウンダリスキャン対応回路端子間の接続をテストするために、バウンダリスキャン・レジスタ・チェーン内でシフトされるビットは、処理ユニットによって、そのような透過装置をイネーブルするように選択され設定されてもよい。即ち、これを実現するため、特定のドライバのドライバ・データが、透過装置内をセンサの方に出力又はシフトされる。

更に他の実施形態では、いわゆるトグル・モードで動作する、いわゆるドット６バウンダリスキャン・セルをドライバとして使用することができる。トグル・モードでは、それぞれのドライバが一部を形成するバウンダリスキャン・レジスタ内の論理信号によってドライバがトリガされると、論理信号のパルス又はパルス列が出力される。いわゆるドット６レシーバ・セルによって、それぞれのパルスの立ち上がり及び／又は立ち下がり信号エッジを検出することができ、それにより、選択された回路端子を意図的に接続するか、又はＰＣＢの欠陥によって非意図的に接続するキャパシタによって形成される容量性接続を測定することができる。トグル・モードで出力される一連の論理１信号と論理０信号を設定することができる。設定されたドライバ出力データが既知の場合、この既知のドライバ・データに基づいて、ラッチされたセンサ・データの接続を分析することができる。例えば、センサとしてのドット６レシーバは、ドット１ドライバと共に動作してもよい。

ステップ５３「結果を提示する」で、分析の結果が、装置４２によって提示され、この結果は、テストで使用される特定の回路端子から、即ち、接続されたバウンダリスキャン対応回路端子をドライバとして作動させることによってどの接続が存在するかを示し、又は更に他の実施形態では、ＰＣＢ３１上に存在する全ての接続を示す。上記テストは、テスト装置４２によって完全に自動化されてもよく、その理由は、単純な接続テストでは、原理的に、特別なテスト・ベクトルを生成しなくてもよいからである。テスト装置４２によって適用される（ユーザからの入力なしに）完全に自動化されたテストは、テスト装置４２によって判定されたＰＣＢ３１の全ての接続の結果を提示することができる。ユーザは、テスト装置がテストを開始すべき時間だけを決定するだけでよく、その場合、完全に自動化されたテストが、ユーザからの更なる入力なしに実行され、テストの結果がユーザに提示される。

図５は、ＰＣＢを比較するための、いわゆる学習モードと比較モードの例示的な実施形態のステップを示す。この場合、当該方法は、図３に示したテスト装置４２と類似又は同一のテスト装置における電子処理ユニットを使用する。この方法は、図４のステップ４６〜５３によって説明された、前に開示された例示的実施形態により接続を判定するステップを適用することによって、個々のＰＣＢの接続を比較する。これらのステップ４６〜５３は、テストされるＰＣＢの電子回路と類似のタイプの電子回路装置を含む基準ＰＣＢとして働くようにユーザによって選択されたＰＣＢに適用される図５のステップ５４「基準ＰＣＢの接続を判定する」にある。

図４によって開示された実施形態のステップ５３で提示されたような結果は、図５のステップ５５「基準ＰＣＢの判定された接続を記憶する」で記憶される。これらの結果は、例えば特に方法のこのステップを適用するために保存されたデータ記憶装置４５やテスト装置内に既に存在するデータ記憶機構などのデータ記憶装置に記憶することができる。記憶された結果は、基準ＰＣＢにあって実際に機能している電気接続に関する情報を含む。

図５によって示されたような例示的実施形態では、学習モードにおいて、ユーザが、基準ＰＣＢとして使用されるＰＣＢ、即ち、完全に動作可能、言い換えると故障がないことをユーザが知っているＰＣＢと電子回路装置を選択する。ステップ５６「更に他のＰＣＢの接続を判定する」で、比較モードにおいて、更に他のＰＣＢが、図４に開示されたステップ４６〜５３によりテストされる。このテストの結果は、この更に他のＰＣＢ上に存在する接続に関する情報を含む。これらの判定された接続、即ち図４のステップ５３の結果は、ステップ５７「更に他のＰＣの判定された接続を記憶する」で、ステップ５５にしたがってデータ記憶機構に記憶される。

テスト装置の処理ユニットは、次に、ステップ５８「基準ＰＣＢの記憶された接続を更に他のＰＣＢと比較する」で、ステップ５６で得られた更に他のＰＣＢの結果を、ステップ５４で得られた基準ＰＣＢの結果と比較する。このステップで、テスト装置は、テスト装置のユーザに、更に他のＰＣＢの正しい操作又は間違った動作を示す信号を提供することができる。例えば、テスト装置は、テストされる更に他のＰＣＢの回路端子間の接続が、基準ＰＣＢの回路端子間の接続の接続と一致しないことをユーザに示す視覚的又は音響的指示を含むことができる。これは、接続不良を有するＰＣＢの指摘である。この結果は、ステップ５９「結果を提示する」で、ユーザに提示される。

図５と関連して説明された方法は、例えば、電子回路装置の許容又は公開テストの一部を構成してもよく、電子回路装置の修理プロセスのステップとして実行されてもよい。

図６では、装置４２のグラフィカルユーザインタフェース（ＧＵＩ）装置６０（例えば、コンピュータ表示装置）が、示される。ＧＵＩ６０は、バウンダリスキャン対応装置のバウンダリスキャン対応回路端子を含むリスト６５から、ドライバとして動作するバウンダリスキャン対応装置の回路端子を指示する第１の入力フィールド６１と、バウンダリスキャン対応装置の１つ又は複数の回路端子をセンサとして作動させるための第２の入力フィールド６２とを有する。必要に応じて、手動操作において、ドライバによって出力されるデータをフィールド６３で設定することができる。

測定又はテストの結果は、表示フィールド６４内に示されかつ／又は音響信号で送られる。結果は、接続された回路端子の回路図及び／又はリスト若しくは表の形で表示されてもよく、また単一ＰＣＢの１つの接続、より多くの接続、又は全ての接続に関する情報を含む。結果は、図５のステップ５４〜５９によって示されたような例示的実施形態で動作するとき、更に、被テストＰＣＢの接続が基準ＰＣＢと等しいか異なるかを表示する。

テスト又は測定の全ての選択及び実行は、当業者に周知のように、デジタル処理ユニットを含む装置４２に作動式に接続されたキーボードやマウスなどの入力装置を使用することにより行うことができる。

ドライバとしてもセンサとしても動作しないバウンダリスキャン・セルは、妥当な場合、及びトライステートＺモードで設定することによって特定のドライバ又はセンサに影響を与えることなく適用可能な場合は、ディスエーブルされてもよく、バウンダリスキャン対応装置のＴＡＰコントローラに、接続測定に関与しないバウンダリスキャン装置の完全バウンダリスキャン・レジスタをバイパスする適切な命令を使用することによって無効にされてもよい。バウンダリスキャン・セルをディスエーブルすることは、例えば装置のＴＡＰコントローラを制御するグラフィカルユーザインタフェースから制御されてもよい。前述のように、出力３セルと双方向セルは、制御セルによってディスエーブルされてもよい。

詳細には、バウンダリスキャン対応装置のバウンダリスキャン特性に関する情報は、ＰＣＢに取り付けられたバウンダリスキャン対応装置のバウンダリスキャン記述言語（ＢＳＤＬ）ファイルから取り出すことができる。ＢＳＤＬファイルの情報は、また、前述したように、幾つかのフィールドを視覚化するためにＧＵＩ６０にも使用される。

本発明は、電子コンピュータ装置の形をとる適切なプログラマブル電子処理ユニットと、データ・キャリアに記憶され、電子処理装置の作業メモリにロードされた場合に開示された方法を実行するように構成されたデータ・コードの形のコンピュータ・プログラムを含むコンピュータ・プログラム製品とによって実行することができる。

コンピュータ・プログラム製品は、フロッピー・ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、テープ、メモリ・スティック装置、ＺＩＰドライブ、フラッシュ・メモリ・カード、リモート・アクセス装置、ハードディスク、半導体メモリ装置、プログラマブル半導体メモリ装置、光ディスク、磁気光学データ記憶装置、強誘電体データ記憶装置、光信号、電気信号、及び磁気キャリアなどを含む１群のデータ装置のうちのどれを含んでもよく、これらに限定されない。

図７は、本発明により、例えばバス７１によって装置７０に接続されたＰＣＢ３１を示す。装置７０は、バウンダリスキャン対応装置の回路端子に接続された１つのバウンダリスキャン・セルをドライバとして作動させ、またバウンダリスキャン対応装置の他の回路端子に接続された少なくとも１つの他のバウンダリスキャン・セルをセンサとして選択し作動させるように、動作ユニット７３に作動式に接続されたコンピュータやマイクロプロセッサなどの電子中央処理装置（ＣＰＵ）７２を含む。ドライバとして動作するバウンダリスキャン・セルにデータを供給するための供給ユニット７４を含む。少なくとも１つのセンサによって検出されたデータをラッチするためのラッチ・ユニット７５を含む。回路端子間の電気接続に関してドライバ・データとセンサ・データを分析する分析ユニット７７と、ドライバ・データとセンサ・データの分析結果を提示する表示ユニット７８を含む。装置は、更に、バウンダリスキャン・レジスタからのドライバ・データとセンサ・データを含むデータを記憶するためのデータ記憶装置８１を含む。

装置７０は、更に、前述の実施形態によれば、音響信号ユニット又は音声／映像信号ユニット７９、例えばＢＳＤＬファイルをロードするための入力／出力ユニット８０、測定又はテスト結果を提示しドライバとセンサを選択するためのグラフィカルユーザインタフェース（ＧＵＩ）装置７６を含む。

以上の説明に基づいて、当業者は、開示された方法と装置に修正と追加を行うことができ、そのような修正と追加は全て、添付の特許請求の範囲に含まれる。

Claims (15)

1. プリント回路基板上に取り付けられた少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン対応回路端子間のプリント回路基板における電気接続を判定する方法であって、前記バウンダリスキャン対応装置は、前記回路端子に接続されたバウンダリスキャン・セルのバウンダリスキャン・レジスタを含み、前記方法は、電子処理ユニットを使用し、
   ａ）前記処理ユニットによって、前記少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン特性を取得する段階であって、前記特性は、ドライバ及び／又はセンサとして動作可能なバウンダリスキャン・セルのリストを少なくとも含む段階と、
   ｂ）前記処理ユニットによって、１つの回路端子に接続されたバウンダリスキャン・セルをドライバとして作動させ、データを前記回路端子に出力する段階と、
   ｃ）前記処理ユニットによって、他の回路端子に接続された少なくとも１つの他のバウンダリスキャン・セルを、前記他の回路端子で受け取ったデータを検出するためのセンサとして作動させ、前記検出されたデータを前記バウンダリスキャン・レジスタにラッチする段階と、
   ｄ）前記処理ユニットによって、前記ドライバ・データとセンサ・データを含む前記バウンダリスキャン・レジスタからのデータをデータ記憶装置に記憶する段階と、
   ｅ）前記処理ユニットによって、バウンダリスキャン・セルの前記リストの複数のバウンダリスキャン・セルに対して段階ｂ）〜ｄ）を繰り返す段階と、
   ｆ）前記処理ユニットによって、前記プリント回路基板上の前記回路端子間の電気接続を判定するために前記記憶されたドライバ・データとセンサ・データを分析する段階と、
   ｇ）前記処理ユニットによって、前記プリント回路基板における判定電気接続を提示する段階とを含む方法。
2. 前記処理ユニットによって、他の回路端子に接続された少なくとも１つの他のバウンダリスキャン・セルを、前記他の回路端子で受け取ったデータを検出するためのセンサとして作動させ、前記検出されたデータを前記バウンダリスキャン・レジスタにラッチする前記段階が、センサとして動作可能なバウンダリスキャン・セルの前記リストのうちの各バウンダリスキャン・セルを同時に作動させる段階を含む、請求項１に記載の方法。
3. 前記繰り返す前記段階が、ドライバとして動作可能なバウンダリスキャン・セルの前記リストの各バウンダリスキャン・セルに関して段階ｂ）〜ｄ）を順次繰り返す段階を含む、請求項１又は２に記載の方法。
4. 前記バウンダリスキャン特性が、前記少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン記述言語（ＢＳＤＬ）ファイルから取得される、請求項１〜３のいずれかに記載の方法。
5. グラフィカルユーザインタフェース装置を更に含み、前記作動させる段階、前記分析する段階、前記提示する段階のうちの少なくとも１つの段階が、前記グラフィカルユーザインタフェース装置に表示される、請求項１〜４のいずれかに記載の方法。
6. 前記提示する段階が、前記少なくとも１つのバウンダリスキャン対応装置の回路端子と、前記記憶されたドライバ・データとセンサ・データの前記分析の結果として判定された前記回路端子間の電気接続とのリストを提供する段階を含む、請求項５に記載の方法。
7. 前記提示する段階が、前記少なくとも１つのバウンダリスキャン対応装置の回路端子と、前記記憶されたドライバ・データとセンサ・データの前記分析の結果として判定された前記回路端子間の電気接続を図形的に示す回路図表現を提供する段階を含む、請求項５又は６に記載の方法。
8. ドライバとしてもセンサとしても作動されない少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン・セルが、別々にディスエーブルされかつ／又は前記バウンダリスキャン対応装置のバイパス命令の使用によってディスエーブルされる、請求項１〜７のいずれかに記載の方法。
9. 前記処理ユニットによって、前記プリント回路基板における前記判定された電気接続と基準プリント回路基板における電気接続とを比較する段階と、
   前記処理ユニットによって、前記プリント回路基板間の接続の前記比較の結果を提示する段階とを更に含む、請求項１〜８のいずれかに記載の方法。
10. 回路端子に接続されたバウンダリスキャン・セルのバウンダリスキャン・レジスタを含む、前記プリント回路基板上に取り付けられた少なくとも１つのバウンダリスキャン対応装置のバウンダリスキャン対応回路端子間のプリント回路基板における電気接続を判定するための装置であって、前記装置は、電子処理ユニットを含み、前記電子処理ユニットは、
    前記少なくとも１つのバウンダリスキャン対応装置の、ドライバ及び／又はセンサとして動作可能なバウンダリスキャン・セルのリストを少なくとも含むバウンダリスキャン特性を取得し、
    １つの回路端子に接続されたバウンダリスキャン・セルをドライバとして作動させ、データを前記回路端子に出力し、
    他の回路端子に接続された少なくとも１つの他のバウンダリスキャン・セルを、前記他の回路端子で受け取ったデータを検出するためのセンサとして作動させ、前記検出されたデータをバウンダリスキャン・レジスタにラッチし、
    データ記憶装置において、前記ドライバ・データとセンサ・データを含む前記バウンダリスキャン・レジスタからのデータを記憶し、
    バウンダリスキャン・セルの前記リストの複数のバウンダリスキャン・セルに対する、前記作動・出力と、前記作動・ラッチと、前記記憶とを繰り返し、
    前記記憶されたドライバ・データとセンサ・データを分析して、前記プリント回路基板における前記回路端子間の電気接続を判定し、
    前記プリント回路基板における回路端子間の判定電気接続を提示するように構成された、装置。
11. 前記電子処理ユニットに作動的に接続されたデータ記憶装置を含む、請求項１０に記載の装置。
12. 前記電子処理ユニットに作動式に接続されたグラフィカルユーザインタフェース装置を更に含む、請求項１０又は１１に記載の装置。
13. ＢＳＤＬファイルなどのバウンダリスキャン対応装置のバウンダリスキャン特性を入力し、ユーザ・データを入力するための入力手段を更に含む、請求項１２に記載の装置。
14. 前記電子処理ユニットは、前記プリント回路基板における前記判定電気接続と基準プリント回路基板における電気接続とを比較し、前記プリント回路基板間の電気接続の前記比較の結果を提示するように構成された、請求項１０、１１、１２又は１３のいずれかに記載の装置。
15. コンピュータプログラムコードデータが、電子処理ユニットのメモリにロードされ前記電子処理ユニットによって実行されたときに、請求項１〜９のいずれかの方法を実行するように構成された前記コンピュータプログラムコードデータを記憶するデータ記憶装置を含むコンピュータ・プログラム製品。

Images