JP2012234880A - Package for housing element, and semiconductor device including the package - Google Patents

Package for housing element, and semiconductor device including the package Download PDF

Info

Publication number
JP2012234880A
JP2012234880A JP2011100676A JP2011100676A JP2012234880A JP 2012234880 A JP2012234880 A JP 2012234880A JP 2011100676 A JP2011100676 A JP 2011100676A JP 2011100676 A JP2011100676 A JP 2011100676A JP 2012234880 A JP2012234880 A JP 2012234880A
Authority
JP
Japan
Prior art keywords
wiring
wiring conductor
lead
package
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011100676A
Other languages
Japanese (ja)
Inventor
Hiroshi Mizushima
弘 水島
Masahiro Tsujino
真広 辻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011100676A priority Critical patent/JP2012234880A/en
Publication of JP2012234880A publication Critical patent/JP2012234880A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a package for housing an element and a semiconductor device including the package that prevents a lead terminal from separating off from an input output terminal and a wiring board due to thermal expansion or contraction of the wiring board and a base body on which the wiring board is mounted during the use of the package.SOLUTION: A package 1 for housing an element comprises: a base body 5 having a mount region on which a semiconductor element 3 is mounted; an input output terminal 9 having a first insulation member 13 and a first wiring conductor 15 disposed on a top surface of the first insulation member 13; a wiring board 11 having a second insulation member 17 and a second wiring conductor 19 disposed on a top surface of the second insulation member 17; and a connection wire 21 located between the input output terminal 9 and the wiring board 11 and connected to the first wiring conductor 15 and the second wiring conductor 19. The connection wire 21 comprises a plurality of linear lead wires 23 connected to the first wiring conductor 15 and the second wiring conductor 19.

Description

本発明は、LD(レーザダイオード)、PD(フォトダイオード)に代表される半導体素子を収納する素子収納用パッケージおよびこれを備えた半導体装置に関する。   The present invention relates to an element storage package for storing semiconductor elements typified by LD (laser diode) and PD (photodiode), and a semiconductor device including the same.

半導体素子を収納する素子収納用パッケージ(以下、単にパッケージともいう。)としては、例えば、特許文献1に記載されたパッケージが知られている。特許文献1に記載されたパッケージは、このパッケージ内に載置される半導体素子および外部電気回路基板を電気的に接続するための入出力端子を備えている。入出力端子と半導体素子とは、ワイヤによって電気的に接続されている。   For example, a package described in Patent Document 1 is known as an element storage package (hereinafter also simply referred to as a package) for storing semiconductor elements. The package described in Patent Document 1 includes an input / output terminal for electrically connecting a semiconductor element placed in the package and an external electric circuit board. The input / output terminals and the semiconductor element are electrically connected by wires.

特開2004−349568号公報JP 2004-349568 A

入出力端子およびワイヤのようなリード端子を介して半導体素子に高周波信号を伝送する場合、リード端子において信号を伝送する際にノイズ成分が加わって伝送特性が低下する。そこで、半導体素子と入出力端子との間に配線基板を配設して、リード端子による接続距離を短くする方法が考えられる。配線基板を配設することによってリード端子による接続距離を短くすることができる。   When a high-frequency signal is transmitted to a semiconductor element via a lead terminal such as an input / output terminal and a wire, a noise component is added when the signal is transmitted at the lead terminal, and transmission characteristics deteriorate. In view of this, it is conceivable to arrange a wiring board between the semiconductor element and the input / output terminal to shorten the connection distance by the lead terminal. By disposing the wiring board, the connection distance by the lead terminal can be shortened.

近年、例えば数百GHz帯の周波数成分といったような、より高い周波数成分での信号を伝送することが求められている。そのため、リード端子による接続距離をさらに短くすることが求められる。リード端子を直線形状のものとすることによって接続距離をさらに短くすることができるが、安定して信号を伝送することが困難となる可能性がある。これは、以下の理由による。   In recent years, there has been a demand for transmitting a signal with a higher frequency component such as a frequency component of several hundred GHz band. Therefore, it is required to further shorten the connection distance by the lead terminal. Although the connection distance can be further shortened by making the lead terminal have a linear shape, it may be difficult to stably transmit a signal. This is due to the following reason.

パッケージの使用時において、配線基板および配線基板が載置される基体の熱膨張および収縮に起因してリード端子に圧力が加わる。リード端子を単に直線形状のものとした場合、リード端子が変形しにくくなるので、リード端子と入出力端子および配線基板との接合部分に応力が集中しやすくなる。そのため、リード端子が入出力端子および配線基板から剥離する可能性が生じるからである。   When the package is used, pressure is applied to the lead terminal due to thermal expansion and contraction of the wiring board and the base on which the wiring board is placed. If the lead terminal is simply linear, the lead terminal is less likely to be deformed, and stress tends to concentrate on the joint between the lead terminal, the input / output terminal, and the wiring board. Therefore, there is a possibility that the lead terminal may be peeled off from the input / output terminal and the wiring board.

本発明は、上記の課題に鑑みてなされたものであり、より高い周波数成分での信号であっても安定して信号を伝送することが可能な素子収納用パッケージおよびこれを用いた半導体装置を提供することを目的とする。   The present invention has been made in view of the above problems, and an element storage package capable of stably transmitting a signal even with a signal having a higher frequency component, and a semiconductor device using the same The purpose is to provide.

本発明の一つの態様に基づく素子収納用パッケージは、上面に半導体素子が載置される載置領域を有する基体と、基体の上面であって載置領域を囲むように配設された、内周面および外周面に開口する開口部を有する枠体と、第1の絶縁部材および第1の絶縁部材の上面に配設された第1の配線導体を有した、枠体の開口部に挿入された入出力端子と、第2の絶縁部材および該第2の絶縁部材の上面に配設された第2の配線導体を有した、基体の上面であって載置領域と入出力端子との間に位置する配線基板と、入出力端子および配線基板の間に位置して第1の配線導体および第2の配線導体に接続された接続配線とを備
えている。接続配線が、それぞれ第1の配線導体および第2の配線導体に接続された複数のリード配線からなる。そして、複数のリード配線は、その両端に位置して第1の配線導体または第2の配線導体にそれぞれ接続された接続部位と、接続部位間に位置して第1の配線導体および第2の配線導体を電気的に接続する直線形状の配線部位とを有していることを特徴とする。
An element storage package according to one aspect of the present invention includes a base having a mounting area on which a semiconductor element is mounted on an upper surface, and an inner surface disposed on the upper surface of the base so as to surround the mounting area. Inserted into the opening of the frame having a frame having an opening on the peripheral surface and the outer peripheral surface, and a first insulating member and a first wiring conductor disposed on the upper surface of the first insulating member An input / output terminal, a second insulating member, and a second wiring conductor disposed on the upper surface of the second insulating member, the upper surface of the base, the mounting area and the input / output terminal A wiring board located between the input / output terminal and the wiring board; and a connection wiring connected to the first wiring conductor and the second wiring conductor. The connection wiring is composed of a plurality of lead wirings respectively connected to the first wiring conductor and the second wiring conductor. The plurality of lead wires are connected to the first wiring conductor or the second wiring conductor at both ends thereof, and the first wiring conductor and the second wiring member are connected between the connecting portions. It has the linear wiring part which electrically connects a wiring conductor, It is characterized by the above-mentioned.

本発明の一つの態様に基づく素子収納用パッケージにおいては、接続配線が、それぞれ第1の配線導体および第2の配線導体に接続された複数のリード配線からなり、複数のリード配線が、その両端に位置して第1の配線導体または第2の配線導体にそれぞれ接続された接続部位と、接続部位間に位置して第1の配線導体および第2の配線導体を電気的に接続する直線形状の配線部位とを有している。そのため、接続配線による接続距離を短くすることができるので、信号の伝送特性を良好なものとすることができる。さらに、接続部位を単に直線形状のものとするのではなく、複数のリード配線からなるものとしているので、一本の大きなリード配線を用いた場合と比較して接続配線を大きな信号を伝送しつつも変形しやすいものとすることができる。   In the element storage package according to one aspect of the present invention, the connection wiring includes a plurality of lead wirings connected to the first wiring conductor and the second wiring conductor, respectively, and the plurality of lead wirings have both ends thereof. A connecting portion connected to the first wiring conductor or the second wiring conductor, and a linear shape that is located between the connecting portions and electrically connects the first wiring conductor and the second wiring conductor. Wiring part. Therefore, since the connection distance by the connection wiring can be shortened, signal transmission characteristics can be improved. Furthermore, since the connection portion is not simply a linear shape, but consists of a plurality of lead wires, a large signal is transmitted through the connection wires as compared with the case of using one large lead wire. Can be easily deformed.

第1の実施形態にかかる素子収納用パッケージおよびこれを備えた半導体装置を示す分解斜視図である。1 is an exploded perspective view showing an element storage package and a semiconductor device including the same according to a first embodiment. 図1に示す素子収納用パッケージの平面図である。FIG. 2 is a plan view of the element storage package shown in FIG. 1. 図2に示す素子収納用パッケージの領域Aを示す拡大平面図である。FIG. 3 is an enlarged plan view showing a region A of the element storage package shown in FIG. 2. (a)は、図1に示す素子収納用パッケージにおけるリード配線を示す斜視図である。(b)は、図4(a)におけるX−X断面図である。(c)は、図4(a)におけるY−Y断面図である。(A) is a perspective view which shows the lead wiring in the element storage package shown in FIG. (B) is XX sectional drawing in Fig.4 (a). (C) is the YY sectional view in Drawing 4 (a). 第2の実施形態にかかる素子収納用パッケージおよびこれを備えた半導体装置を示す分解斜視図である。It is a disassembled perspective view which shows the element storage package concerning 2nd Embodiment, and a semiconductor device provided with the same. 図5に示す素子収納用パッケージの平面図である。FIG. 6 is a plan view of the element storage package shown in FIG. 5. 図6に示す素子収納用パッケージの領域Bを示す拡大平面図である。FIG. 7 is an enlarged plan view showing a region B of the element storage package shown in FIG. 6.

以下、各実施形態にかかる素子収納用パッケージ(以下、単にパッケージともいう)およびこれを備えた半導体装置について、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る素子収納用パッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。   Hereinafter, an element storage package (hereinafter also simply referred to as a package) according to each embodiment and a semiconductor device including the same will be described in detail with reference to the drawings. However, in the drawings referred to below, for convenience of explanation, among the constituent members of the embodiment, only the main members necessary for explaining the present invention are shown in a simplified manner. Therefore, the element storage package according to the present invention can include arbitrary constituent members not shown in the drawings referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.

図1〜3に示すように、本実施形態にかかる素子収納用パッケージ1は、上面に半導体素子3が載置される載置領域を有する基体5と、基体5の上面であって載置領域を囲むように配設された、内周面および外周面に開口する開口部を有する枠体7と、枠体7の開口部に挿入された入出力端子9と、基体5の上面であって載置領域と入出力端子9との間に位置する配線基板11と、入出力端子9および配線基板11の間に位置する接続配線21とを備えている。   As shown in FIGS. 1 to 3, the element storage package 1 according to the present embodiment includes a base 5 having a mounting area on which the semiconductor element 3 is mounted on the upper surface, and a mounting area on the upper surface of the base 5. A frame 7 having openings on the inner and outer peripheral surfaces, an input / output terminal 9 inserted in the opening of the frame 7, and an upper surface of the base 5. A wiring board 11 positioned between the mounting area and the input / output terminal 9 and a connection wiring 21 positioned between the input / output terminal 9 and the wiring board 11 are provided.

入出力端子9は、第1の絶縁部材13および第1の絶縁部材13の上面に配設された第1の配線導体15を有している。配線基板11は、第2の絶縁部材17および第2の絶縁部材17の上面に配設された第2の配線導体19を有している。接続配線21は、それぞれ第1の配線導体15および第2の配線導体19に接続された複数のリード配線23から
なり、第1の配線導体15および第2の配線導体19に接続されている。
The input / output terminal 9 includes a first insulating member 13 and a first wiring conductor 15 disposed on the upper surface of the first insulating member 13. The wiring board 11 has a second insulating member 17 and a second wiring conductor 19 disposed on the upper surface of the second insulating member 17. The connection wiring 21 includes a plurality of lead wirings 23 respectively connected to the first wiring conductor 15 and the second wiring conductor 19, and is connected to the first wiring conductor 15 and the second wiring conductor 19.

そして、図4に示すように、複数のリード配線23のそれぞれが、その両端に位置して第1の配線導体15または第2の配線導体19にそれぞれ接続された接続部位23aと、接続部位23a間に位置して第1の配線導体15および第2の配線導体19を電気的に接続する直線形状の配線部位23bとを有している。   As shown in FIG. 4, each of the plurality of lead wirings 23 is connected to the first wiring conductor 15 or the second wiring conductor 19 at both ends thereof, and the connection part 23 a. It has a linear wiring portion 23b that is located between and electrically connects the first wiring conductor 15 and the second wiring conductor 19.

本実施形態のパッケージ1においては、複数のリード配線23のそれぞれが、その両端に位置して第1の配線導体15または第2の配線導体19にそれぞれ接続された接続部位23aと、接続部位23a間に位置して第1の配線導体15および第2の配線導体19を電気的に接続する直線形状の配線部位23bとを有していることから、接続配線21による接続距離を短くすることができるので、信号の伝送特性を良好なものとすることができる。さらに、接続配線21を単に直線形状のものとするのではなく、複数のリード配線23からなるものとしているので、一本の大きなリード配線を用いた場合と比較して接続配線21を大きな信号を伝送しつつも変形しやすいものとすることができる。   In the package 1 of the present embodiment, each of the plurality of lead wirings 23 is connected to the first wiring conductor 15 or the second wiring conductor 19 at both ends thereof, and the connection part 23a. Since the first wiring conductor 15 and the second wiring conductor 19 are located between them and have a linear wiring portion 23b that electrically connects the first wiring conductor 15 and the second wiring conductor 19, the connection distance by the connection wiring 21 can be shortened. Therefore, the signal transmission characteristics can be improved. Further, since the connection wiring 21 is not simply a linear shape, but is composed of a plurality of lead wirings 23, a large signal is sent to the connection wiring 21 as compared with the case where one large lead wiring is used. It can be easily deformed while being transmitted.

本実施形態における基体5は、四角板形状であって、上面に半導体素子3が載置される載置領域を有している。なお、本実施形態において載置領域とは、基体5を平面視した場合に半導体素子3と重なり合う領域を意味している。   The base body 5 in the present embodiment has a square plate shape, and has a mounting area on which the semiconductor element 3 is mounted. In the present embodiment, the placement region means a region that overlaps the semiconductor element 3 when the base 5 is viewed in plan.

本実施形態においては載置領域が主面の中央部に形成されているが、半導体素子3が載置される領域を載置領域としていることから、例えば、基体5の上面の端部に載置領域が形成されていても何ら問題ない。また、本実施形態のパッケージにおける基体5は一つの載置領域を有しているが、基体5が複数の載置領域を有し、それぞれの載置領域に半導体素子3が載置されていてもよい。   In the present embodiment, the placement region is formed at the center of the main surface. However, since the region where the semiconductor element 3 is placed is used as the placement region, for example, the placement region is placed at the end of the upper surface of the base 5. There is no problem even if the placement area is formed. Further, the base 5 in the package of the present embodiment has one placement area, but the base 5 has a plurality of placement areas, and the semiconductor element 3 is placed in each placement area. Also good.

基体5の上面における載置領域には半導体素子3が配設されている。入出力端子9などを介して半導体素子3と外部配線(不図示)との間で信号の入出力を行うことができる。このように、基体5の上面には半導体素子3が配設されることから、基体5としては、少なくとも半導体素子3が配設される部分には高い絶縁性を有していることが求められる。本実施形態にかかる基体5は、複数の絶縁性部材を積層することにより作製される。そして、この基体5の載置領域に半導体素子3が配設される。絶縁性部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。   A semiconductor element 3 is disposed in the mounting region on the upper surface of the base 5. Signals can be input / output between the semiconductor element 3 and an external wiring (not shown) via the input / output terminal 9 or the like. As described above, since the semiconductor element 3 is disposed on the upper surface of the base body 5, the base body 5 is required to have high insulation properties at least in a portion where the semiconductor element 3 is disposed. . The base 5 according to the present embodiment is produced by laminating a plurality of insulating members. The semiconductor element 3 is disposed in the mounting region of the base body 5. Examples of the insulating member include a ceramic material such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and a silicon nitride sintered body, or a glass ceramic. Materials can be used.

これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより複数の積層体を作製する。複数の積層体をそれぞれ約1600度の温度で一体焼成することにより基体5が作製される。   A mixing member is prepared by mixing the raw material powder containing these glass powder and ceramic powder, an organic solvent, and a binder. A plurality of ceramic green sheets are produced by forming the mixed member into a sheet. A plurality of laminated bodies are produced by laminating the produced ceramic green sheets. The base body 5 is produced by integrally firing a plurality of laminated bodies at a temperature of about 1600 degrees.

なお、基体5としては、複数の絶縁性部材が積層された構成に限られるものではない。一つの絶縁性部材により基体5が構成されていてもよい。また、基体5として、少なくとも半導体素子3が配設される部分に高い絶縁性を有していることが求められることから、例えば、金属部材上に絶縁性部材を積層した構成としてもよい。特に、基体5に対して高い放熱性が求められる場合、基体5が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属部材上に絶縁性部材を積層した構成とすることで、基体5の放熱性を高めることができる。   The base 5 is not limited to a configuration in which a plurality of insulating members are stacked. The base 5 may be composed of one insulating member. Moreover, since it is calculated | required that the base | substrate 5 has high insulation at least in the part by which the semiconductor element 3 is arrange | positioned, it is good also as a structure which laminated | stacked the insulating member on the metal member, for example. In particular, when high heat dissipation is required for the base 5, the base 5 is preferably configured as described above. This is because the metal member has high heat dissipation. By adopting a configuration in which an insulating member is laminated on a metal member, the heat dissipation of the base 5 can be enhanced.

金属部材としては、具体的には、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体5を構成する金属部材を作製することができる。   Specifically, a metal member such as iron, copper, nickel, chromium, cobalt, and tungsten, or an alloy made of these metals can be used as the metal member. A metal member constituting the substrate 5 can be produced by subjecting such an ingot of the metal member to a metal working method such as a rolling method or a punching method.

また、上述のように基体5としては、少なくとも半導体素子3が配設される部分には高い絶縁性を有していることが求められることから、本実施形態のパッケージ1のように、基体5が、載置領域上に配設された、半導体素子3を載置するための載置基板25を備えていることが好ましい。半導体素子3と配線基板11との高さのずれを小さくすることができるので、これらの電気的な接続を容易に行うことができるからである。   Further, as described above, since the base 5 is required to have high insulating properties at least in a portion where the semiconductor element 3 is disposed, the base 5 is provided as in the package 1 of the present embodiment. However, it is preferable to include a mounting substrate 25 for mounting the semiconductor element 3 disposed on the mounting region. This is because the difference in height between the semiconductor element 3 and the wiring board 11 can be reduced, so that these electrical connections can be easily performed.

載置基板25としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。   As the mounting substrate 25, it is preferable to use a member having good insulation like the insulating member. For example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, and an aluminum nitride material are used. Ceramic materials such as sintered bodies and silicon nitride-based sintered bodies, or glass ceramic materials can be used.

本実施形態のパッケージ1は、基体5の上面であって載置領域を囲むように配設された枠体7を備えている。枠体7は、内周面および外周面に開口する開口部を有している。本実施形態における開口部は入出力端子9を挿入するために枠体7に形成されたものである。そのため、本実施形態における開口部のように、枠体7の内周面および外周面に開口する凹部を枠体7の下面側に形成するとともに、この凹部および基体5の上面によって貫通孔を形成して、開口部としてもよい。また、枠体7に、この枠体7の内周面および外周面に開口する貫通孔を形成して、開口部としてもよい。貫通孔は、例えばドリル孔あけ加工によって枠体7に形成することができる。   The package 1 of the present embodiment includes a frame body 7 disposed on the upper surface of the base body 5 so as to surround the mounting area. The frame body 7 has openings that open to the inner peripheral surface and the outer peripheral surface. The opening in the present embodiment is formed in the frame body 7 in order to insert the input / output terminal 9. Therefore, like the opening in the present embodiment, a recess opening on the inner peripheral surface and the outer peripheral surface of the frame body 7 is formed on the lower surface side of the frame body 7, and a through hole is formed by this recess and the upper surface of the substrate 5. And it is good also as an opening part. Further, through holes may be formed in the frame body 7 so as to open in the inner peripheral surface and the outer peripheral surface of the frame body 7, thereby forming an opening. The through hole can be formed in the frame body 7 by, for example, drilling.

枠体7としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって枠体7を構成する金属部材を作製することができる。また、枠体7としてセラミック部材を用いてもよい。また、枠体7は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。   As the frame 7, for example, a metal member such as iron, copper, nickel, chromium, cobalt, and tungsten, or an alloy made of these metals can be used. The metal member constituting the frame body 7 can be manufactured by subjecting such an ingot of the metal member to a metal processing method such as a rolling method or a punching method. A ceramic member may be used as the frame body 7. Further, the frame body 7 may be composed of one member, but may be a laminated structure of a plurality of members.

なお、金属部材からなる枠体7を備えている場合、この枠体7と第1の配線導体15との絶縁性を確保するため、枠体7の開口部内において第1の配線導体15と枠体7との間に絶縁性の部材が配設されていることが好ましい。   When the frame body 7 made of a metal member is provided, the first wiring conductor 15 and the frame are formed in the opening of the frame body 7 in order to ensure insulation between the frame body 7 and the first wiring conductor 15. It is preferable that an insulating member is disposed between the body 7 and the body 7.

本実施形態の素子収納用パッケージ1は、基体5および枠体7の間に位置して、基体5および枠体7を接合する接合部材(不図示)を備えている。接合部材としては、例えばロウ材を用いることができる。例示的なロウ材としては、銀ロウが挙げられる。   The element storage package 1 of this embodiment includes a joining member (not shown) that is located between the base body 5 and the frame body 7 and joins the base body 5 and the frame body 7. For example, a brazing material can be used as the joining member. Exemplary brazing materials include silver brazing.

本実施形態のパッケージ1における枠体7の開口部には、入出力端子9が挿入固定されている。入出力端子9は、第1の絶縁部材13および第1の絶縁部材13の上面に配設された第1の配線導体15を有している。本実施形態における入出力端子9は、第1の配線導体15を複数有している。複数の第1の配線導体15は、それぞれ枠体7で囲まれた領域の内側から外側にかけて位置している。これにより、枠体7で囲まれた領域の内側と外側との間で電気的な接続を図ることができる。これら複数の第1の配線導体15は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。   Input / output terminals 9 are inserted and fixed in the openings of the frame 7 in the package 1 of the present embodiment. The input / output terminal 9 includes a first insulating member 13 and a first wiring conductor 15 disposed on the upper surface of the first insulating member 13. The input / output terminal 9 in the present embodiment has a plurality of first wiring conductors 15. The plurality of first wiring conductors 15 are located from the inside to the outside of the region surrounded by the frame body 7. Thereby, electrical connection can be achieved between the inside and the outside of the region surrounded by the frame body 7. The plurality of first wiring conductors 15 are arranged at predetermined intervals so as not to be electrically short-circuited with each other.

第1の絶縁部材13としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、
窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
As the first insulating member 13, it is preferable to use a member having good insulation like the insulating member. For example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body,
Ceramic materials such as aluminum nitride sintered bodies and silicon nitride sintered bodies, or glass ceramic materials can be used.

第1の配線導体15としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を第1の配線導体15として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。   As the first wiring conductor 15, it is preferable to use a member having good conductivity. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the first wiring conductor 15. The above metal materials may be used alone or as an alloy.

また、本実施形態における入出力端子9は、第1の配線導体15を間に挟むように第1の絶縁部材13の上面に配設された一対の接地導体27を有している。このように第1の配線導体15および一対の接地導体27が配設されていることによって、第1の配線導体15をコプレナー導体として用いることができる。   In addition, the input / output terminal 9 in this embodiment has a pair of ground conductors 27 disposed on the upper surface of the first insulating member 13 so as to sandwich the first wiring conductor 15 therebetween. Thus, the 1st wiring conductor 15 and a pair of grounding conductor 27 are arrange | positioned, Therefore The 1st wiring conductor 15 can be used as a coplanar conductor.

入出力端子9における第1の配線導体15および一対の接地導体27の間の間隔としては、第1の配線導体15および一対の接地導体27における電気的な短絡を抑制しつつも信号のノイズ成分を抑制するため、0.3〜1.5mm程度であることが好ましい。   The distance between the first wiring conductor 15 and the pair of ground conductors 27 at the input / output terminal 9 is a signal noise component while suppressing an electrical short circuit between the first wiring conductor 15 and the pair of ground conductors 27. Is preferably about 0.3 to 1.5 mm.

第1の配線導体15は、接続配線21などを介して外部配線(不図示)と半導体素子3とを電気的に接続するための部材である。そのため、本実施形態における第1の配線導体15は基板の主面上のみに配設されているが、特にこれに限られるものではない。例えば、第1の配線導体15の一部が第1の絶縁部材13に埋設されていてもよい。   The first wiring conductor 15 is a member for electrically connecting an external wiring (not shown) and the semiconductor element 3 via the connection wiring 21 or the like. For this reason, the first wiring conductor 15 in the present embodiment is disposed only on the main surface of the substrate, but is not particularly limited thereto. For example, a part of the first wiring conductor 15 may be embedded in the first insulating member 13.

特に、第1の配線導体15の一部が第1の絶縁部材13に埋設されている場合、この埋設されている部分においては、複数の第1の配線導体15の間に絶縁性の部材からなる第1の絶縁部材13が存在することとなる。そのため、複数の第1の配線導体15の間における絶縁性を高めることができる。また、第1の配線導体15の一部が第1の絶縁部材13に埋設されている場合、入出力端子9の側面から第1の配線導体15を引き出して、この入出力端子9の側面において露出している部分でリード端子29と電気的に接続してもよい。   In particular, when a part of the first wiring conductor 15 is embedded in the first insulating member 13, an insulating member is interposed between the plurality of first wiring conductors 15 in the embedded portion. Thus, the first insulating member 13 is present. Therefore, the insulation between the plurality of first wiring conductors 15 can be enhanced. When a part of the first wiring conductor 15 is embedded in the first insulating member 13, the first wiring conductor 15 is pulled out from the side surface of the input / output terminal 9, and the side surface of the input / output terminal 9 is You may electrically connect with the lead terminal 29 in the exposed part.

リード端子29としては、第1の配線導体15と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード端子29として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。   As the lead terminal 29, it is preferable to use a member having good conductivity like the first wiring conductor 15. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the lead terminal 29. The above metal materials may be used alone or as an alloy.

また、本実施形態のパッケージ1は、基体5の上面であって載置領域と入出力端子9との間に位置する配線基板11を備えている。配線基板11は、第2の絶縁部材17および該第2の絶縁部材17の上面に配設された第2の配線導体19を有している。第2の配線導体19は、半導体素子3と入出力端子9における第1の配線導体15とを電気的に接続するための部材である。   In addition, the package 1 of the present embodiment includes a wiring substrate 11 that is located on the upper surface of the base 5 and between the mounting region and the input / output terminal 9. The wiring board 11 has a second insulating member 17 and a second wiring conductor 19 disposed on the upper surface of the second insulating member 17. The second wiring conductor 19 is a member for electrically connecting the semiconductor element 3 and the first wiring conductor 15 in the input / output terminal 9.

第2の絶縁部材17としては、基体5を構成する絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。第2の絶縁部材17の例示的な大きさは、平面視した場合の一辺が約1〜10mm程度であって、厚みが0.1〜5mm程度の四角板形状の部材である。   As the second insulating member 17, it is preferable to use a member having good insulating properties similarly to the insulating member constituting the base 5. For example, an aluminum oxide sintered body, a mullite sintered body, and a silicon carbide material are used. Ceramic materials such as sintered bodies, aluminum nitride sintered bodies and silicon nitride sintered bodies, or glass ceramic materials can be used. An exemplary size of the second insulating member 17 is a square plate-shaped member having a side of about 1 to 10 mm and a thickness of about 0.1 to 5 mm when viewed in plan.

第2の配線導体19としては、第1の配線導体15と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金
のような金属材料を第2の配線導体19として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
As the second wiring conductor 19, it is preferable to use a member having good conductivity similarly to the first wiring conductor 15. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the second wiring conductor 19. The above metal materials may be used alone or as an alloy.

本実施形態のパッケージ1は、入出力端子9および配線基板11の間に位置する接続配線21を備えている。接続配線21は、それぞれ第1の配線導体15および第2の配線導体19に接続された複数のリード配線23からなり、第1の配線導体15および第2の配線導体19に接続されている。リード配線23はロウ材のような接合部材を介して第1の配線導体15および第2の配線導体19にそれぞれ接合される。   The package 1 according to the present embodiment includes a connection wiring 21 positioned between the input / output terminal 9 and the wiring board 11. The connection wiring 21 includes a plurality of lead wirings 23 respectively connected to the first wiring conductor 15 and the second wiring conductor 19, and is connected to the first wiring conductor 15 and the second wiring conductor 19. The lead wiring 23 is joined to the first wiring conductor 15 and the second wiring conductor 19 via a joining member such as a brazing material.

また、複数のリード配線23のそれぞれが、その両端に位置して第1の配線導体15または第2の配線導体19にそれぞれ接続された接続部位23aと、接続部位23a間に位置して第1の配線導体15および第2の配線導体19を電気的に接続する直線形状の配線部位23bとを有している。   Further, each of the plurality of lead wirings 23 is located between the connection parts 23a and the connection parts 23a that are respectively connected to the first wiring conductor 15 or the second wiring conductor 19 at both ends thereof and the first wiring conductors 23a. The wiring conductor 15 and the second wiring conductor 19 are connected to each other with a linear wiring portion 23b.

本実施形態のパッケージ1においては、リード配線23が直線形状の配線部位23bを有していることから、上述の通り、一本の大きなリード配線を用いた場合と比較して接続配線21を大きな信号を伝送しつつも変形しやすいものとすることができる。   In the package 1 of the present embodiment, since the lead wiring 23 has a linear wiring portion 23b, the connection wiring 21 is larger than the case where one large lead wiring is used as described above. It can be easily deformed while transmitting a signal.

なお、本実施形態のパッケージ1における直線形状の配線部位23bとは、従来のワイヤーボンディングのようなループ形状ではなく、下記のように直線状に延伸された構成を意味する。すなわち、配線部位23bにおける接続部位23aに接続された部分の高さと配線部位23bにおける最も高い箇所での高さとの差で示される、いわゆるループ高さが、配線部位23bの厚み以下である構成を意味する。例えば、配線部位23bの厚みが0.03mmである場合、ループ高さが0.03mm以下である。   In addition, the linear wiring part 23b in the package 1 of this embodiment means not the loop shape like the conventional wire bonding but the structure extended | stretched linearly as follows. That is, a configuration in which a so-called loop height indicated by a difference between a height of a part connected to the connection part 23a in the wiring part 23b and a height at the highest part in the wiring part 23b is equal to or less than a thickness of the wiring part 23b. means. For example, when the thickness of the wiring part 23b is 0.03 mm, the loop height is 0.03 mm or less.

本実施形態のパッケージ1における配線導体は3本のリード配線23を有しているがこれに限られるものではない。接続配線21が複数のリード配線23を有していればよいことから、2本のリード配線23を有した構成、あるいは、4本以上のリード配線23を有した構成であっても何ら問題ない。   The wiring conductor in the package 1 of the present embodiment has three lead wirings 23, but is not limited to this. Since the connection wiring 21 only needs to have a plurality of lead wirings 23, there is no problem even in a configuration having two lead wirings 23 or a configuration having four or more lead wirings 23. .

リード配線23としては、第1の配線導体15と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード配線23として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。   As the lead wiring 23, it is preferable to use a member having good conductivity similarly to the first wiring conductor 15. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the lead wiring 23. The above metal materials may be used alone or as an alloy.

本実施形態のパッケージ1におけるリード配線23は、図4(b)に示すように、配線部位23bにおけるリード配線23の延設方向に垂直な断面が円形状であって、図4(c)に示すように、接続部位23aにおけるリード配線23の延設方向に垂直な断面が四角形状である。   As shown in FIG. 4B, the lead wire 23 in the package 1 of the present embodiment has a circular cross section perpendicular to the extending direction of the lead wire 23 in the wiring portion 23b, as shown in FIG. As shown, the cross section perpendicular to the extending direction of the lead wiring 23 in the connection portion 23a is a quadrangular shape.

配線部位23bにおけるリード配線23の延設方向に垂直な断面が円形状であることによって、配線部位23bの耐久性を向上させることができるので、基体5等の熱膨張および収縮に起因して配線部位23bが変形した場合であっても配線部位23bが断線する可能性を抑制できる。加えて、接続部位23aにおけるリード配線23の延設方向に垂直な断面が四角形状であることによってリード配線23と第1の配線導体15および第2の配線導体19との接合性を向上させることができる。   Since the cross section perpendicular to the extending direction of the lead wiring 23 in the wiring part 23b is circular, the durability of the wiring part 23b can be improved, so that the wiring is caused by thermal expansion and contraction of the base 5 and the like. Even if the part 23b is deformed, the possibility that the wiring part 23b is disconnected can be suppressed. In addition, the bonding property between the lead wiring 23 and the first wiring conductor 15 and the second wiring conductor 19 is improved by having a quadrangular cross section perpendicular to the extending direction of the lead wiring 23 in the connection portion 23a. Can do.

さらに接続部位23aは、その全体が平面視した場合に第1の配線導体15または第2の配線導体19上に位置している。このように、接続部位23aが第1の配線導体15および第2の配線導体19上に接続部位23aの全体が接合されていることによって、リー
ド配線23と第1の配線導体15および第2の配線導体19との接合性を高めることができる。また、リード配線23が変形する場合であっても、配線部位23bにおいてリード配線23を安定して変形させることができるので、接続部位23aが変形することによって、接続部位23aが破断することを抑制できる。
Furthermore, the connection part 23a is located on the 1st wiring conductor 15 or the 2nd wiring conductor 19, when the whole is planarly viewed. In this way, the connection part 23 a is joined to the first wiring conductor 15 and the second wiring conductor 19, so that the lead wiring 23, the first wiring conductor 15, and the second wiring conductor 23 are joined together. Bondability with the wiring conductor 19 can be improved. Further, even if the lead wiring 23 is deformed, the lead wiring 23 can be stably deformed in the wiring portion 23b, so that the connection portion 23a is prevented from being broken by the deformation of the connecting portion 23a. it can.

また、複数のリード配線23は互いに平行となるように配設されている。このようにリード配線23が配設されていることによって、リード配線23を過度に細くすることなく、互いに隣り合うリード配線23間の間隔を確保することができる。従って、リード配線23が変形しやすくなるので、接続配線21が断線する可能性を小さくできる。   The plurality of lead wires 23 are arranged in parallel to each other. By arranging the lead wirings 23 in this way, it is possible to secure a space between the adjacent lead wirings 23 without excessively thinning the lead wirings 23. Accordingly, since the lead wiring 23 is easily deformed, the possibility that the connection wiring 21 is disconnected can be reduced.

また、複数のリード配線23は、平面視した場合の幅が同じである。このようにリード配線23が構成されている場合には、複数のリード配線23の一部に応力が集中する可能性を小さくできるので、リード配線23が断線する可能性を小さくできる。   The plurality of lead wires 23 have the same width when viewed in plan. When the lead wiring 23 is configured in this way, the possibility that stress is concentrated on a part of the plurality of lead wirings 23 can be reduced, and therefore the possibility that the lead wiring 23 is disconnected can be reduced.

また、互いに平行となるように配設された複数のリード配線23のうち、配列方向の両端に位置するリード配線23同士の間隔が、第1の配線導体17および第2の配線導体19の少なくとも一方の幅と同じである。このようにリード配線23が構成されている場合には、接続配線21と、第1の配線導体15または第2の配線導体19との接続部分における信号の伝送特性が低下することを抑制できる。   In addition, among the plurality of lead wires 23 arranged so as to be parallel to each other, the interval between the lead wires 23 located at both ends in the arrangement direction is at least between the first wiring conductor 17 and the second wiring conductor 19. Same as one width. When the lead wiring 23 is configured as described above, it is possible to suppress a decrease in signal transmission characteristics at a connection portion between the connection wiring 21 and the first wiring conductor 15 or the second wiring conductor 19.

また、本実施形態のパッケージ1における接続配線21は、それぞれ互いに隣り合うリード配線23間の間隔が同じである。このように接続配線21が3つ以上のリード配線23を有している場合、それぞれ互いに隣り合うリード配線23間の間隔が同じであることが好ましい。これにより、複数のリード配線23の一部に応力が集中する可能性を小さくできるので、リード配線23が断線する可能性を小さくできる。   Further, in the connection wiring 21 in the package 1 of the present embodiment, the interval between the lead wirings 23 adjacent to each other is the same. Thus, when the connection wiring 21 has three or more lead wirings 23, it is preferable that the space | interval between the lead wirings 23 adjacent to each other is the same. Thereby, since possibility that stress concentrates on a part of some lead wiring 23 can be made small, possibility that lead wiring 23 will break can be made small.

本実施形態の半導体装置101は、上記の実施形態に代表される素子収納用パッケージ1と、素子収納用パッケージ1の載置領域内に載置された半導体素子3と、枠体7と接合された、半導体素子3を封止する蓋体31とを備えている。   The semiconductor device 101 of this embodiment is joined to the element housing package 1 typified by the above embodiment, the semiconductor element 3 placed in the placement area of the element housing package 1, and the frame body 7. In addition, a lid 31 for sealing the semiconductor element 3 is provided.

本実施形態の半導体装置101においては、基体3の載置領域に半導体素子3が載置されている。また、半導体素子3および第2の配線導体19、並びに第1の配線導体15および第2の配線導体19は、それぞれ導線35により接続されている。この半導体素子3に外部配線、第1の配線導体15、第2の配線導体19および導線35を介して外部信号を入力することにより、半導体素子3から所望の出力を得ることができる。半導体素子3としては、例えば、LD素子に代表される、光ファイバに対して光を出射する発光素子、PD素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。   In the semiconductor device 101 of this embodiment, the semiconductor element 3 is placed in the placement region of the base 3. Further, the semiconductor element 3 and the second wiring conductor 19, and the first wiring conductor 15 and the second wiring conductor 19 are connected by a conductive wire 35, respectively. A desired output can be obtained from the semiconductor element 3 by inputting an external signal to the semiconductor element 3 through the external wiring, the first wiring conductor 15, the second wiring conductor 19 and the conducting wire 35. Examples of the semiconductor element 3 include a light emitting element that emits light to an optical fiber, typified by an LD element, and a light receiving element that receives light to an optical fiber, typified by a PD element.

半導体素子3と第2の配線導体19とは、例えば、導線35を介して、いわゆるワイヤーボンディングにより電気的に接続することができる。このとき、基体5から離隔する導線35によって、半導体素子3と第2の配線導体19とが電気的に接続されることが好ましい。   The semiconductor element 3 and the second wiring conductor 19 can be electrically connected by, for example, so-called wire bonding via a conductive wire 35, for example. At this time, it is preferable that the semiconductor element 3 and the second wiring conductor 19 are electrically connected by the conductive wire 35 that is separated from the base body 5.

また、導線35における信号の伝送特性の低下を抑制するため、リード配線23と同様に、半導体素子3と第2の配線導体19とが複数の直線形状の導線35によって電気的に接続されていることが好ましい。   Further, in order to suppress a decrease in signal transmission characteristics in the conductive wire 35, the semiconductor element 3 and the second wiring conductor 19 are electrically connected by a plurality of linear conductive wires 35, similarly to the lead wiring 23. It is preferable.

蓋体31は、枠体7と接合され、半導体素子3を封止するように設けられている。蓋体31は、枠体7の上面に接合されている。そして、基体5、枠体7および蓋体31で囲まれた空間において半導体素子3を封止している。このように半導体素子3を封止すること
によって、長期間の素子収納用パッケージ1の使用による半導体素子3の劣化を抑制することができる。
The lid body 31 is bonded to the frame body 7 and provided to seal the semiconductor element 3. The lid body 31 is joined to the upper surface of the frame body 7. The semiconductor element 3 is sealed in a space surrounded by the base body 5, the frame body 7, and the lid body 31. By sealing the semiconductor element 3 in this way, deterioration of the semiconductor element 3 due to the use of the element storage package 1 for a long period of time can be suppressed.

蓋体31としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。また、枠体7と蓋体31は、例えばシーム溶接法によって接合することができる。また、枠体7と蓋体31は、例えば、金−錫ロウを用いて接合してもよい。   As the lid 31, for example, a metal member such as iron, copper, nickel, chromium, cobalt, and tungsten, or an alloy made of these metals can be used. The frame body 7 and the lid body 31 can be joined by, for example, a seam welding method. Moreover, you may join the frame 7 and the cover body 31 using a gold- tin solder, for example.

次に、第2の実施形態の素子収納用パッケージおよび半導体装置について、図面を用いて詳細に説明する。なお、本実施形態にかかる各構成において、第1の実施形態と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。   Next, an element storage package and a semiconductor device according to the second embodiment will be described in detail with reference to the drawings. In addition, in each structure concerning this embodiment, about the structure which has the same function as 1st Embodiment, the same referential mark is attached and the detailed description is abbreviate | omitted.

本実施形態のパッケージ1は、図5〜7に示すように、第1の実施形態のパッケージ1と同様に、上面に半導体素子3が載置される載置領域を有する基体5と、基体5の上面であって載置領域を囲むように配設された、内周面および外周面に開口する開口部を有する枠体7と、枠体7の開口部に挿入された入出力端子9と、基体5の上面であって載置領域と入出力端子9との間に位置する配線基板11と、入出力端子9および配線基板11の間に位置する接続配線21とを備えている。   As shown in FIGS. 5 to 7, the package 1 according to the present embodiment is similar to the package 1 according to the first embodiment, and includes a base 5 having a mounting area on which the semiconductor element 3 is mounted, and a base 5. A frame body 7 having openings on the inner peripheral surface and the outer peripheral surface, and an input / output terminal 9 inserted in the opening portion of the frame body 7. The wiring board 11 is located between the mounting area and the input / output terminal 9 on the upper surface of the substrate 5, and the connection wiring 21 is located between the input / output terminal 9 and the wiring board 11.

また、入出力端子9は、第1の絶縁部材13および第1の絶縁部材13の上面に配設された第1の配線導体15を有している。配線基板11は、第2の絶縁部材17および第2の絶縁部材17の上面に配設された第2の配線導体19を有している。   Further, the input / output terminal 9 includes a first insulating member 13 and a first wiring conductor 15 disposed on the upper surface of the first insulating member 13. The wiring board 11 has a second insulating member 17 and a second wiring conductor 19 disposed on the upper surface of the second insulating member 17.

そして、本実施形態のパッケージ1は、第1の実施形態のパッケージ1と比較して、接続配線21の構成が異なっている。具体的には、本実施形態のパッケージ1における接続配線21は、平板形状であって、上面及び下面に開口するスリット33を有していることを特徴としている。   And the package 1 of this embodiment differs in the structure of the connection wiring 21 compared with the package 1 of 1st Embodiment. Specifically, the connection wiring 21 in the package 1 of the present embodiment has a flat plate shape and has slits 33 opened on the upper surface and the lower surface.

このように、接続配線21が複数の直線形状のリード配線23を有する構成ではなく、上面及び下面に開口するスリット33を有する構成である場合においても、スリット33を有する部分において接続配線21を変形しやすいものとすることができるので、第1の実施形態のパッケージ1と同様に、一本の大きなリード配線を用いた場合と比較して接続配線21を大きな信号を伝送しつつも変形しやすいものとすることができる。   Thus, even when the connection wiring 21 is not configured to have a plurality of linear lead wirings 23 but has a slit 33 that opens to the upper surface and the lower surface, the connection wiring 21 is deformed in the portion having the slit 33. As in the package 1 of the first embodiment, the connection wiring 21 is easily deformed while transmitting a large signal as compared with the case of using one large lead wiring. Can be.

接続配線21の上面及び下面に開口するスリット33は、第1の配線導体15と第2の配線導体19を結ぶ直線と平行となるように延設されていることが好ましい。これにより、接続配線21におけるスリット33を有する部分であって変形しやすい部分の領域を大きくすることができるので、接続配線21をさらに変形しやすいものとすることができる。   It is preferable that the slits 33 opened on the upper surface and the lower surface of the connection wiring 21 are extended so as to be parallel to a straight line connecting the first wiring conductor 15 and the second wiring conductor 19. As a result, since the region of the connection wiring 21 having the slit 33 and easily deformable can be enlarged, the connection wiring 21 can be further easily deformed.

一方、接続配線21と第1の配線導体15および第2の配線導体19との接合性を良好なものとするためには、接続配線21を平面視した場合に、スリット33が形成された部分と第1の配線導体15および第2の配線導体19とが重なり合っていないことが好ましい。   On the other hand, in order to improve the bondability between the connection wiring 21 and the first wiring conductor 15 and the second wiring conductor 19, the portion where the slit 33 is formed when the connection wiring 21 is viewed in plan view. It is preferable that the first wiring conductor 15 and the second wiring conductor 19 do not overlap.

以上、本発明の各実施形態にかかる素子収納用パッケージおよびこれを備えた光半導体装置について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。   The element storage package and the optical semiconductor device including the element storage package according to each embodiment of the present invention have been described above, but the present invention is not limited to the above-described embodiment. In other words, various modifications and combinations of embodiments may be made without departing from the scope of the present invention.

1・・・素子収納用パッケージ
3・・・半導体素子
5・・・基体
7・・・枠体
9・・・入出力端子
11・・・配線基板
13・・・第1の絶縁部材
15・・・第1の配線導体
17・・・第2の絶縁部材
19・・・第2の配線導体
21・・・接続配線
23・・・リード配線
23a・・・接続部位
23b・・・配線部位
25・・・載置基板
27・・・接地導体
29・・・リード端子
31・・・蓋体
33・・・スリット
35・・・導線
101・・・半導体装置
DESCRIPTION OF SYMBOLS 1 ... Element storage package 3 ... Semiconductor element 5 ... Base | substrate 7 ... Frame 9 ... Input / output terminal 11 ... Wiring board 13 ... 1st insulation member 15 ... First wiring conductor 17 ... second insulating member 19 ... second wiring conductor 21 ... connection wiring 23 ... lead wiring 23a ... connection part 23b ... wiring part 25 ..Mounting substrate 27... Ground conductor 29... Lead terminal 31... Lid 33... Slit 35.

Claims (7)

上面に半導体素子が載置される載置領域を有する基体と、
該基体の上面であって前記載置領域を囲むように配設された、内周面および外周面に開口する開口部を有する枠体と、
第1の絶縁部材および該第1の絶縁部材の上面に配設された第1の配線導体を有した、前記枠体の前記開口部に挿入された入出力端子と、
第2の絶縁部材および該第2の絶縁部材の上面に配設された第2の配線導体を有した、前記基体の上面であって前記載置領域と前記入出力端子との間に位置する配線基板と、
前記入出力端子および前記配線基板の間に位置して前記第1の配線導体および前記第2の配線導体に接続された接続配線とを備えた素子収納用パッケージであって、
前記接続配線が、それぞれ前記第1の配線導体および前記第2の配線導体に接続された複数のリード配線からなり、
該複数のリード配線は、その両端に位置して前記第1の配線導体または前記第2の配線導体にそれぞれ接続された接続部位と、該接続部位間に位置して前記第1の配線導体および前記第2の配線導体を電気的に接続する直線形状の配線部位とを有していることを特徴とする素子収納用パッケージ。
A substrate having a mounting region on which the semiconductor element is mounted;
A frame having openings on the inner peripheral surface and the outer peripheral surface, disposed on the upper surface of the base body so as to surround the placement region;
An input / output terminal having the first insulating member and the first wiring conductor disposed on the upper surface of the first insulating member, and being inserted into the opening of the frame;
A top surface of the base body having a second insulating member and a second wiring conductor disposed on the top surface of the second insulating member, and located between the placement region and the input / output terminal. A wiring board;
An element storage package comprising a connection wiring located between the input / output terminal and the wiring board and connected to the first wiring conductor and the second wiring conductor;
The connection wiring is composed of a plurality of lead wirings connected to the first wiring conductor and the second wiring conductor, respectively.
The plurality of lead wires are connected to the first wiring conductor or the second wiring conductor at both ends of the plurality of lead wires, and the first wiring conductor is located between the connecting portions. An element storage package comprising: a linear wiring portion that electrically connects the second wiring conductor.
前記配線部位における前記リード配線の延設方向に垂直な断面が円形状であって、前記接続部位における前記リード配線の延設方向に垂直な断面が四角形状であることを特徴とする請求項1に記載の素子収納用パッケージ。   2. The cross section perpendicular to the extending direction of the lead wiring in the wiring portion is circular, and the cross section perpendicular to the extending direction of the lead wiring in the connecting portion is rectangular. The device storage package according to 1. 前記接続部位は、その全体が平面視した場合に前記第1の配線導体または前記第2の配線導体上に位置していることを特徴とする請求項2に記載の素子収納用パッケージ。   3. The element storage package according to claim 2, wherein the connection part is located on the first wiring conductor or the second wiring conductor when the whole is viewed in plan. 4. 前記複数のリード配線は互いに平行となるように配設されていることを特徴とする請求項1に記載の素子収納用パッケージ。   The device storage package according to claim 1, wherein the plurality of lead wirings are arranged to be parallel to each other. 互いに平行となるように配設された前記複数のリード配線のうち、配列方向の両端に位置する前記リード配線同士の間隔が、前記第1の配線導体および前記第2の配線導体の少なくとも一方の幅と同じであることを特徴とする請求項4に記載の素子収納用パッケージ。   Among the plurality of lead wires arranged so as to be parallel to each other, an interval between the lead wires located at both ends in the arrangement direction is at least one of the first wiring conductor and the second wiring conductor. The device storage package according to claim 4, wherein the device storage package has the same width. 前記リード配線を3つ以上有し、それぞれ互いに隣り合うリード配線間の間隔が同じであることを特徴とする請求項4に記載の素子収納用パッケージ。   5. The element storage package according to claim 4, wherein the package has three or more lead wires, and the interval between the lead wires adjacent to each other is the same. 請求項1〜6のいずれか一つに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記載置領域内に載置された前記半導体素子と、
前記枠体と接合された、前記半導体素子を封止する蓋体とを備えた半導体装置。
The device storage package according to any one of claims 1 to 6,
The semiconductor element placed in the placement area of the element housing package;
A semiconductor device comprising: a lid body that is bonded to the frame body and seals the semiconductor element.
JP2011100676A 2011-04-28 2011-04-28 Package for housing element, and semiconductor device including the package Withdrawn JP2012234880A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011100676A JP2012234880A (en) 2011-04-28 2011-04-28 Package for housing element, and semiconductor device including the package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011100676A JP2012234880A (en) 2011-04-28 2011-04-28 Package for housing element, and semiconductor device including the package

Publications (1)

Publication Number Publication Date
JP2012234880A true JP2012234880A (en) 2012-11-29

Family

ID=47434946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011100676A Withdrawn JP2012234880A (en) 2011-04-28 2011-04-28 Package for housing element, and semiconductor device including the package

Country Status (1)

Country Link
JP (1) JP2012234880A (en)

Similar Documents

Publication Publication Date Title
JP6243510B2 (en) Electronic component storage package and electronic device
JP5981660B2 (en) Electronic component storage package and electronic device
JP5537736B2 (en) SEMICONDUCTOR ELEMENT STORAGE PACKAGE, SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP5518260B2 (en) Package for element storage, component for semiconductor device, and semiconductor device
WO2018151176A1 (en) Package with built-in thermoelectric element
JP4822820B2 (en) Semiconductor element storage package and semiconductor device
US20180352648A1 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
JP2017059680A (en) Wiring board, semiconductor element package and semiconductor device
JP5956465B2 (en) Electronic component storage package and electronic device
JP2013074048A (en) Semiconductor element housing package and semiconductor device
JP5812671B2 (en) Device storage package and semiconductor device including the same
JP6224322B2 (en) Electronic component storage package and electronic device using the same
JP5709427B2 (en) Device storage package and semiconductor device including the same
JP2009283898A (en) Electronic part container, package for storing electronic part using the same and electronic device
JP6166101B2 (en) Optical semiconductor element storage package and mounting structure including the same
JP2013093494A (en) Package for housing electronic component and electronic device
JP2012234880A (en) Package for housing element, and semiconductor device including the package
JP5705471B2 (en) Optical semiconductor element storage package and optical semiconductor device
JP2017152560A (en) Semiconductor element package and semiconductor device
WO2013042627A1 (en) Electronic component mounting substrate, electronic component accommodating package and electronic device
JP2013012592A (en) Package for housing elements and module including the same
JP5992785B2 (en) Semiconductor element storage package and semiconductor device
JP2012008265A (en) Element housing package, and optical module and optical semiconductor device equipped with the same
JP2014007368A (en) Electronic component housing package and electronic device
JP5743748B2 (en) Device storage package and module including the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701