JP2012227220A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012227220A
JP2012227220A JP2011091213A JP2011091213A JP2012227220A JP 2012227220 A JP2012227220 A JP 2012227220A JP 2011091213 A JP2011091213 A JP 2011091213A JP 2011091213 A JP2011091213 A JP 2011091213A JP 2012227220 A JP2012227220 A JP 2012227220A
Authority
JP
Japan
Prior art keywords
buffer
layer
buffer region
compound semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011091213A
Other languages
English (en)
Other versions
JP5708187B2 (ja
Inventor
Masaki Yanagihara
将貴 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011091213A priority Critical patent/JP5708187B2/ja
Priority to US13/445,243 priority patent/US8530935B2/en
Publication of JP2012227220A publication Critical patent/JP2012227220A/ja
Application granted granted Critical
Publication of JP5708187B2 publication Critical patent/JP5708187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板の反りを抑制しつつ、バッファ層及び化合物半導体の厚さを稼ぐことができ、素子耐圧を向上することができる半導体装置を提供する。
【解決手段】半導体装置は、基板２と、バッファ層３と、窒化物系化合物半導体４とを備える。バッファ層３は、ＡｌＮ層とＧａＮ層とを積層した第１のバッファ領域３２１，３３１と、ＧａＮ層を有する第２のバッファ領域３２２，３３２とを交互に積層して構成される。バッファ層３において窒化物系化合物半導体４側の第１のバッファ領域３３１とそれに隣接する第２のバッファ領域３３２との１組の全体のＡｌ組成は基板側の１組のＡｌ組成に対して大きく設定されている。
【選択図】図１

Description

本発明は、半導体装置に関し、特に基板上にバッファ層を介在して化合物半導体層を配設した半導体装置に関する。
ガリウムナイトライド（ＧａＮ）系化合物半導体を用いた半導体発光素子やスイッチング素子が知られている。代表的な半導体発光素子は発光ダイオード（ＬＥＤ：light emitting diode）、半導体レーザ等である。また、代表的なスイッチング素子は高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）、ショッキーバリアダイオード（ＳＢＤ：schottky barrier diode）等である。
下記特許文献１には、シリコン基板上に窒化物半導体からなるバッファ層を介してＨＥＭＴ用の窒化物系半導体からなる主半導体領域を備えた半導体素子が開示されている。バッファ層は、シリコン基板上に形成された第１の多層構造バッファ領域と、この第１の多層構造バッファ領域上に形成された第２の多層構造バッファ領域とを有する。第１の多層構造バッファ領域は、Ａｌ（Ｇａ）Ｎ層と（Ａｌ）ＧａＮ層とを交互に積層した多層構造のバッファ領域（超格子バッファ領域又はサブ多層構造バッファ領域）と、（Ａｌ）ＧａＮ層の単層構造のバッファ領域とを交互に積層し構成されている。同様に、第２の多層構造バッファ領域は、Ａｌ（Ｇａ）Ｎ層と（Ａｌ）ＧａＮ層とを交互に積層した多層構造のバッファ領域（超格子バッファ領域又はサブ多層構造バッファ領域）と、（Ａｌ）ＧａＮ層の単層構造のバッファ領域とを交互に積層し構成されている。
このように構成される特許文献１に開示された半導体素子においては、第１の多層構造バッファ領域に生じる応力と主半導体領域に生じる応力との相殺を助長することができるので、シリコンウエーハの反りを改善することができる。更に、シリコンウエーハの反りを改善することができるので、バッファ層並びに主半導体領域の厚さを稼ぐことができ、シリコン基板の厚さ方向において素子耐圧を向上することができる。
特開２００８−２１８４７９号公報
しかしながら、前述の特許文献１に開示された半導体素子においては、超格子バッファ領域と単層構造のバッファ領域との組数（ペア数）を増加し、バッファ層並びに主半導体領域の厚さを稼ぎ、シリコン基板の厚さ方向において素子耐圧を向上することが難しかった。
本発明は上記課題を解決するためになされたものである。従って、本発明は、基板の反りを抑制しつつ、バッファ層及び化合物半導体（素子領域或いは主半導体領域）の厚さを稼ぐことができ、素子耐圧を向上することができる半導体装置を提供することにある。
上記課題を解決するために、本発明の実施例に係る第１の特徴は、半導体装置において、基板と、基板上に配設されたバッファ層と、バッファ層上に配設され、素子領域として機能する化合物半導体層とを備え、バッファ層は、アルミニウム組成を有する第１の窒化物系化合物半導体層とそれよりも格子定数が大きい第２の窒化物系化合物半導体層とを積層した第１のバッファ領域と、この第１のバッファ領域に対して格子定数が大きい第３の窒化物系化合物半導体層を有する第２のバッファ領域とを交互に積層して構成され、バッファ層において第１のバッファ領域とそれに隣接する第２のバッファ領域との１組の全体のアルミニウム組成を基板側に対して化合物半導体層側を大きく設定したことである。
本発明の実施例に係る第２の特徴は、第１の特徴に係る半導体装置において、バッファ層の１組の第２のバッファ領域の厚さが、基板側に対して化合物半導体層側を薄く設定していることである。
本発明の実施例に係る第３の特徴は、第１の特徴又は第２の特徴に係る半導体装置において、バッファ層の第２のバッファ領域の厚さは第１のバッファ領域の厚さに比べて厚く設定されていることである。
本発明の実施例に係る第４の特徴は、第１の特徴乃至第３の特徴のいずれかに係る半導体装置において、バッファ層の第１のバッファ領域の厚さは５０ｎｍ−１５０ｎｍに設定され、第２のバッファ領域の厚さは１００ｎｍ−４００ｎｍに設定されていることである。
本発明の実施例に係る第５の特徴は、第１の特徴に係る半導体装置において、バッファ層の１組の全体のアルミニウム組成が基板側から化合物半導体層側に向かって徐々に大きく設定されていることである。このアルミニウム組成は、第５の特徴において、一定の変化量において直線的若しくは曲線的に変化してもよいし、又段階的に変化してもよい。
本発明の実施例に係る第６の特徴は、第２の特徴に係る半導体装置において、バッファ層の１組の第２のバッファ領域の厚さが基板側から化合物半導体層側に向かって徐々に薄く設定されていることである。この第２のバッファ領域の厚さは、第６の特徴において、一定の変化量において直線的若しくは曲線的に変化してもよいし、又段階的に変化してもよい。
本発明の実施例に係る第７の特徴は、第１の特徴乃至第６の特徴に係るいずれかの半導体装置において、基板にシリコン基板、シリコン化合物基板又は窒化物系化合物半導体基板を使用することである。
本発明によれば、基板の反りを抑制しつつ、バッファ層及び化合物半導体の厚さを稼ぐことができ、素子耐圧を向上することができる半導体装置を提供することができる。
本発明の実施例１に係る半導体装置に搭載されたＨＥＭＴの構成を示す要部概略断面図である。 （Ａ）図１に示す半導体装置のバッファ層の一部を拡大した概略断面図、（Ｂ）バッファ層の他の一部を拡大した概略断面図である。 実施例１の変形例１に係る半導体装置に搭載されたＨＥＭＴの構成を示す要部概略断面図である。 （Ａ）実施例１の変形例２に係る半導体装置のバッファ層の一部を拡大した概略断面図、（Ｂ）バッファ層の他の一部を拡大した概略断面図である。 実施例１の変形例３に係る半導体装置に搭載されたＨＥＭＴの構成を示す要部概略断面図である。 本発明の実施例２に係る半導体装置に搭載されたＬＥＤの構成を示す要部概略断面図である。
次に、図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
また、以下に示す実施例はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
（実施例１）
本発明の実施例１は、ＨＥＭＴを備えた半導体装置に本発明を適用した例を説明するものである。
［半導体装置のＨＥＭＴの構成］
図１に示すように、実施例１に係る半導体装置１は、基板２と、基板２上に配設されたバッファ層３と、バッファ層３上に配設され素子領域として使用される窒化物系化合物半導体（主半導体領域）４とを備え、窒化物系化合物半導体４にＨＥＭＴ１０を備えている。
基板２には実施例１においてシリコン（Ｓｉ）単結晶半導体基板が使用される。シリコン単結晶半導体基板は例えばサファイア基板等に対して安価である。シリコンの格子定数は０．３８４ｎｍであり、熱膨張係数は２．４×１０-6／Ｋ（２．５５×１０-6／Ｋ〜４．３３×１０-6／Ｋ）である。
なお、基板２は、この例に限定されるものではなく、例えば炭化シリコン基板（ＳｉＣ基板）等のシリコン化合物基板、又はＧａＮ基板等の窒化物系化合物半導体基板を使用可能である。
バッファ層３は基板２と窒化物系化合物半導体４との格子不整合を緩和する機能を有する。バッファ層３は、基板２上に配設されたアルミニウム（Ａｌ）組成を有する窒化物系化合物半導体層３１と、この窒化物系化合物半導体３１上に配設され第１のバッファ領域３２１と第２のバッファ領域３２２とを交互に複数積層した第１の多層構造バッファ領域３２と、この第１の多層構造バッファ領域３２上に配設された第１のバッファ領域３３１と第２のバッファ領域３３２とを交互に複数積層した第２の多層構造バッファ領域３３とを備えている。
バッファ層３の窒化物系化合物半導体３１には下記式（１）において表されるＡｌＮ層が使用され、このＡｌＮ層の膜厚は例えば５０ｎｍ−２００ｎｍに設定される。なお、バッファ層３の各層は有機金属気相成長（Metal-Organic Vapor Phase Epitaxy）装置を用いたエピタキシャル成長法によって成膜されている。
ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ … （１）
但し、ｘ＞０、ｙ≧０、ｘ＋ｙ≦１である。ＡｌＮの格子定数は０．３１１２ｎｍであり、熱膨張係数は４．１５×１０-6／Ｋである。
図１及び図２（Ａ）に示すように、第１の多層構造バッファ領域３２において、第１のバッファ領域３２１は、Ａｌ組成を有する第１の窒化物系化合物半導体層とそれよりも格子定数が大きい第２の窒化物系化合物半導体層とを積層した超格子バッファ領域である。第１の窒化物系化合物半導体には上記式（１）において表されるＡｌＮ層が使用され、このＡｌＮ層の膜厚は例えば４ｎｍ−６ｎｍに設定される。第２の窒化物系化合物半導体層には下記式（２）において表されるＧａＮ層が使用され、このＧａＮ層の膜厚は例えば２ｎｍ−４ｎｍに設定される。
ＡｌａＩｎｂＧａ（１−ａ−ｂ）Ｎ … （２）
但し、ｘ＞ａ≧０、ｂ≧０、ａ＋ｂ≦１である。ＧａＮの格子定数は０．３１８９ｎｍであり、熱膨張係数は５．５９×１０-6／Ｋである。
第１のバッファ領域３２１は第１の窒化物系化合物半導体層と第２の窒化物系化合物半導体とを交互に複数積層して構成されている。実施例１において、第１の窒化物系化合物半導体層、第２の窒化物系化合物半導体層のそれぞれの積層数は５−１５層に設定され、第１のバッファ領域３２１の膜厚は５０ｎｍ−１５０ｎｍに設定されている。
第２のバッファ領域３２２は、第１のバッファ領域３２１に対して格子定数が大きい第３の窒化物系化合物半導体層を有する単層構造のバッファ領域である。第３の窒化物系化合物半導体には下記式（３）において表されるＧａＮ層が使用され、このＧａＮ層の膜厚は、基本的には第１のバッファ領域３２１の膜厚よりも厚く設定され、例えば１５０ｎｍ−２５０ｎｍ好ましくは１９０ｎｍ−２１０ｎｍに設定される。
ＡｌｍＩｎｎＧａ（１−ｍ−ｎ）Ｎ … （３）
但し、ａ≧ｍ≧０、ｎ≧０、ｍ＋ｎ≦１である。
第１の多層構造バッファ領域３２において、第１のバッファ領域３２１と第２のバッファ領域３２２とは交互に複数積層されている。実施例１において、第１のバッファ領域３２１、第２のバッファ領域３２２のそれぞれの積層数は５層に設定されている。
図１及び図２（Ｂ）に示すように、第２の多層構造バッファ領域３３において、第１のバッファ領域３３１は、第１のバッファ領域３２１と同様に、Ａｌ組成を有する第１の窒化物系化合物半導体層とそれよりも格子定数が大きい第２の窒化物系化合物半導体層とを積層した超格子バッファ領域である。第１の窒化物系化合物半導体には上記式（１）において表されるＡｌＮ層が使用され、このＡｌＮ層の膜厚は例えば４ｎｍ−６ｎｍに設定される。第２の窒化物系化合物半導体層には上記式（２）において表されるＧａＮ層が使用され、このＧａＮ層の膜厚は例えば２ｎｍ−４ｎｍに設定される。実施例１において、第１のバッファ領域３３１の第１の窒化物系化合物半導体層、第２の窒化物系化合物半導体層のそれぞれの積層数は１０層に設定され、第１のバッファ領域３３１の膜厚は５０ｎｍ−１５０ｎｍに設定されている。
第２のバッファ領域３３２は、第１のバッファ領域３３１に対して格子定数が大きい第３の窒化物系化合物半導体層を有する単層構造のバッファ領域である。第３の窒化物系化合物半導体には上記式（３）において表されるＧａＮ層が使用され、このＧａＮ層の膜厚は、第１のバッファ領域３３１の膜厚に比べて厚い例えば１５０ｎｍ−２００ｎｍに設定されるとともに、第２のバッファ領域３２１の膜厚に比べて薄い１６０ｎｍ−１８０ｎｍに設定される。
第２の多層構造バッファ領域３３において、第１のバッファ領域３３１と第２のバッファ領域３３２とは交互に複数積層されている。実施例１において、第１のバッファ領域３３１、第２のバッファ領域３３２のそれぞれの積層数は５層に設定されている。
バッファ層３においては、図２（Ａ）に示す、第２のバッファ領域３２２の厚さに対して、図２（Ｂ）に示す、第２のバッファ領域３３２の厚さは薄く設定されている。つまり、第１のバッファ領域３２１とそれに隣接し積層された第２のバッファ領域３２２との１組の全体のＡｌ組成に対して、第１のバッファ領域３３１とそれに隣接し積層された第２のバッファ領域３３２との１組の全体のＡｌ組成は、大きく設定されている。実施例１において、基板２側の１組の全体のＡｌ組成は２１％−２２％であるのに対して、窒化物系化合物半導体４側の１組の全体のＡｌ組成は２４％−２６％である。
第２のバッファ領域３２２、第２のバッファ領域３３２はいずれもＧａＮ層であり、製造過程の成膜後の降温においてＧａＮ層の収縮が、熱膨張係数の関係から基板２のシリコンや第１のバッファ領域３２１及び３３１に対して大きい。従って、バッファ層３の窒化物系化合物半導体４側において１組の全体のＡｌ組成を高く設定することで、第２のバッファ領域３３２に発生する圧縮応力が小さくなるとともに、第１のバッファ領域３３１に発生する引張応力が小さくなる。
バッファ層３上に窒化物系化合物半導体４をクラック抑制しつつ厚膜化するためには、各層の応力バランスからバッファ層３の平均Ａｌ組成を高くすることが有効である。シリコン（基板２）と窒化物半導体（バッファ層３）との熱膨張係数差に基づき、成膜終了後の降温において、窒化物半導体には引張応力が発生する。この引張応力が降伏条件に達すると、窒化物半導体にクラックが発生する。ここで、バッファ層３の平均Ａｌ組成を窒化物系化合物半導体４に対して高く設定すると、双方の格子定数の関係から、バッファ層３には引張応力が加わり、窒化物系化合物半導体４には圧縮応力が加わる。このような応力バランスの整合性を確保することによって、窒化物系化合物半導体４において引張応力の軽減がなされ、クラックの発生を抑制することができる。逆に、バッファ層３に加わる引張応力は増加するが、バッファ層３においては、第１の多層構造バッファ領域３２の第１のバッファ領域３２１、第２の多層構造バッファ領域３３の第１のバッファ領域３３１のそれぞれがＡｌＮ層とＧａＮとの多層構造（超格子バッファ領域）を採用しているので、応力を緩和することができ、クラックの発生を抑制することができる。この多層構造の採用による応力緩和は、転位の導入やヘテロ接合界面において発生する結晶欠陥によって行われる。つまり、バッファ層３の平均Ａｌ組成が高くなるに従い、窒化物系化合物半導体４に発生する引張応力を軽減することができ、バッファ層３、窒化物系化合物半導体４のそれぞれを厚膜化してもこれらにクラックが発生することを抑制することができる。
バッファ層３において、第１の多層構造バッファ領域３２は第２のバッファ領域３２２との格子定数差から第１のバッファ領域３２１に引張応力を生じる。同様に、第２の多層構造バッファ領域３３は第２のバッファ領域３３２との格子定数差から第１のバッファ領域３３１に引張応力を生じる。また、いずれの層も弾性変形を生じ、歪みが内在されている。バッファ層３の窒化物系化合物半導体４側においては、第２の多層構造バッファ領域３３が配設され、この第２の多層構造バッファ領域３３の第２のバッファ領域３３２の膜厚が薄なればなるほど、それに隣接する第１のバッファ領域３３１の引張応力が小さくなる。第２の多層構造バッファ領域３３において、第２のバッファ領域３３２の膜厚を薄くすることは、第１のバッファ領域３３１とそれに隣接する第２のバッファ領域３３２との１組の全体のＡｌ組成が高くなることを意味する。バッファ層３の窒化物系化合物半導体４側に第２の多層構造バッファ領域３３を配設することによって、窒化物系化合物半導体４のクラックの発生を抑制することができる。
一方、バッファ層３の基板２側においては、第１の多層構造バッファ領域３２を配設し、この第１の多層構造バッファ領域３２の第２のバッファ領域３３２の膜厚を厚くすることによってそれに隣接する第１のバッファ領域３２１に加わる引張応力が大きくなる。基板側においては、結晶欠陥が多く発生するので、応力緩和効果が高くなる。
第１のバッファ領域３３１の膜厚を厚くすることは、この第１のバッファ領域３３１とそれに隣接する第２のバッファ領域３３２との１組の全体のＡｌ組成が高くなることを意味する。
実施例１に係る半導体装置１において、バッファ層３は、第１のバッファ領域３２１及び第２のバッファ領域３２２の１組の全体のＡｌ組成が一定の第１の多層構造バッファ領域３２と、第１のバッファ領域３３１及び第２のバッファ領域３３２の１組の全体のＡｌ組成が一定の第２の多層構造バッファ領域３３とを備え、Ａｌ組成を段階的に変化させ、基板２側から窒化物系化合物半導体４側に向かってＡｌ組成を徐々に大きくなるように設定している。ここでのＡｌ組成の段階的な変化は直線的な変化である。換言すれば、バッファ層３は、第１の多層構造バッファ領域３２の第２のバッファ領域３２２の膜厚に対して、第２の多層構造バッファ領域３３１の第２のバッファ領域３３２の膜厚を段階的に薄くなるように変化させている。後述する実施例において説明するが、この数値に必ずしも限定されるものではないが、ここでの変化は２段階の変化である。
なお、実施例１においては、第１の多層構造バッファ領域３２の１組のＡｌ組成は一律であり、第２の多層構造バッファ領域３３の１組のＡｌ組成は一律であって、Ａｌ組成の変化は直線的な変化において段階的に変化しているが、少なくとも第２の多層構造バッファ領域３３において、窒化物系化合物半導体４に近づくに従い、１組毎にＡｌ組成を徐々に小さくなるように変化させ、Ａｌ組成を曲線的に変化させることができる。このＡｌ組成の曲線的な変化は、第２の多層構造バッファ領域３３の第２のバッファ領域３３２の膜厚の曲線的な変化を意味する。
窒化物系化合物半導体４は、請求項に係る化合物半導体であり、図１に示すように、バッファ層３上に配設された第１の半導体層４１と、第１の半導体層４１上に配設された第２の半導体層４２とを備えている。第１の半導体層４１は、窒化物系半導体層、具体的には下記式（４）において表されるアンドープＧａＮ層により構成されている。第１の半導体層４１の膜厚は例えば３μｍに設定されている。
ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ … （４）
但し、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１である。
この第１の半導体層４１はキャリア走行層として機能する。実施例１において、ＨＥＭＴ１０のキャリアは電子であり、第１の半導体層４１は電子走行層として機能する。第２の半導体層４２は、窒化物系半導体層、具体的には上記式（４）において表され、第１の半導体層４１の格子定数よりも小さい格子定数を有し、かつ第１の半導体層４１のバンドギャップよりも大きいバンドギャップを有するアンドープＡｌＧａＮ層により構成されている。第２の半導体層３２は、キャリア供給層として機能し、実施例１においては電子供給層として機能する。
窒化物系化合物半導体４において、第１の半導体層４１と第２の半導体層４２とのヘテロ接合界面の近傍であって、第１の半導体層４１には二次元キャリアガス層４３具体的には二次元電子ガス（２ＤＥＧ）層が生成される。二次元キャリアガス層４３はＨＥＭＴ１０の電流（又は電子若しくは正孔）が流れるチャネル領域として機能する。
ＨＥＭＴ１０は、図１に示すように、窒化物系化合物半導体４に搭載され、二次元キャリアガス層４３と、第１の主電極（例えばソース電極）５Ａと、第２の主電極（例えばドレイン電極）５Ｂと、ゲート電極６とを備えている。
第１の主電極５Ａは、二実施例１において第２の半導体層４２上に配設されている。第２の主電極５Ｂは、実施例１において第２の半導体層４２上に配設されている。第１の主電極５Ａ、第２の主電極５Ｂには、チタン（Ｔｉ）層と、このＴｉ層上に積層されるＡｌ層との積層膜を使用することができる。
ゲート電極６は、第１の主電極５Ａと第２の主電極５Ｂとの間であって、第２の半導体層４２の表面にショットキー接触をなして配設されている。ゲート電極６は、例えばＮｉ層を使用することができる。
［実施例１の特徴］
以上説明したように、実施例１に係る半導体装置１においては、基板２側の第１の多層構造バッファ領域３２のＡｌ組成が低く設定され、窒化物系化合物半導体４側の第２の多層構造バッファ領域３３のＡｌ組成が前者に対して高く設定されている。また、換言すれば、基板２側の第２のバッファ領域３２２の膜厚は厚く設定し、窒化物系化合物半導体４側のバッファ領域３３２の膜厚は前者に対して薄く設定されている。
このような構成を備えたバッファ層３を備えたことによって、バッファ層３の基板２側の引張応力を増大し、基板２の反りを抑制することができるとともに、バッファ層３の窒化物系化合物半導体４側の引張応力を軽減し、窒化物系化合物半導体４にクラックが発生することを抑制することができる。従って、基板２（製造過程においては半導体ウエーハ）の反りを抑制しつつ、バッファ層３、窒化物系化合物半導体４のそれぞれの膜厚を稼ぐことができるので、素子耐圧を向上することができる。
［変形例１］
実施例１の変形例１に係る半導体装置１は、前述の実施例１に係る半導体装置１のバッファ層３の変形例を説明するものである。
図３に示すように、変形例１に係る半導体装置１は、バッファ層３に基板２から窒化物系化合物半導体４に向かって３以上の複数の多層構造バッファ領域３２〜３ｎを備えている。第１の多層構造バッファ領域３２は、第１の窒化物系化合物半導体（ＡｌＮ）層と第２の窒化物系化合物半導体（ＧａＮ）層とを積層した第１のバッファ領域３２１と、第３の窒化物系化合物半導体（ＧａＮ）層を有する第２のバッファ領域３２２とを交互に複数積層して構成されている。以下、同様に、第２の多層構造バッファ領域３３は、第１の窒化物系化合物半導体（ＡｌＮ）層と第２の窒化物系化合物半導体（ＧａＮ）層とを積層した第１のバッファ領域３３１と、第３の窒化物系化合物半導体（ＧａＮ）層を有する第２のバッファ領域３３２とを交互に複数積層して構成されている。そして、第ｎの多層構造バッファ領域３ｎは、第１の窒化物系化合物半導体（ＡｌＮ）層と第２の窒化物系化合物半導体（ＧａＮ）層とを積層した第１のバッファ領域３ｎ１と、第３の窒化物系化合物半導体（ＧａＮ）層を有する第２のバッファ領域３ｎ２とを交互に複数積層して構成されている。
例えば、前述の実施例１に係る半導体装置１に従い、第１の多層構造バッファ領域３２の第２のバッファ領域３２２の膜厚を２００ｎｍに設定し、順次膜厚を１０ｎｍずつ減じ合計１０層の多層構造バッファ領域（ｎ＝１０）に設定したとき、第２の多層構造バッファ領域３３の第２のバッファ領域３３２の膜厚は１９０ｎｍに設定され、第３の多層構造バッファ領域３４の第２のバッファ領域３４２の膜厚は１８０ｎｍに設定され、…第ｎの多層構造バッファ領域３ｎの第２のバッファ領域３ｎ２の膜厚は１１０ｎｍに設定される。実施例１に係る半導体装置１と同様に、バッファ層３の基板２側の第１の多層構造バッファ領域３２の１組の全体のＡｌ組成は低く、窒化物系化合物半導体４側の第ｎの多層構造バッファ領域３ｎの１組の全体のＡｌ組成は高くなる。また、バッファ層３の基板２側の第１の多層構造バッファ領域３２の第２のバッファ領域３２１の膜厚に対して、窒化物系化合物半導体４側の第ｎの多層構造バッファ領域３ｎの第２のバッファ領域３ｎ２の膜厚は薄くなる。
バッファ層３のＡｌ組成は、基板２から窒化物系化合物半導体４に向かって、徐々に、段階的に、かつ直線的に大きくなるように変化する。また、バッファ層３の第２のバッファ領域３２２〜３ｎ２の膜厚は徐々に、段階的に、かつ直線的に薄くなるように変化する。
なお、変形例１に係る半導体装置１は、バッファ層３の複数の多層構造バッファ領域毎にＡｌ組成や第２のバッファ領域３２２〜３ｎ２の膜厚を変化させてもよい。例えば、第１の多層構造バッファ領域３２及び第２の多層構造バッファ領域３３を同一のＡｌ組成とすることができ、第３の多層構造バッファ領域３４及び第４の多層構造バッファ領域３５を同一かつ高いＡｌ組成とすることができる。以下、同様に、２層の多層構造バッファ領域毎にＡｌ組成は徐々に変化する。同様に、第２のバッファ領域３２２〜３ｎ２の膜厚を徐々に変化することができる。
このように構成される変形例１に係る半導体装置１においては、実施例１に係る半導体装置１によって得られる作用効果と同様の作用効果を得ることができる。
［変形例２］
実施例１の変形例２に係る半導体装置１は、前述の実施例１に係る半導体装置１のバッファ層３の変形例を説明するものである。
変形例２に係る半導体装置１は、図４（Ａ）に示す第１のバッファ領域３２１の膜厚に対して、図４（Ｂ）に示す第１のバッファ領域３３１の膜厚を薄く設定している。つまり、第１のバッファ領域３２１の膜厚を第２のバッファ領域３３１の膜厚に対して同一に設定する必要はなく、異なっていてもよい。ここでは、第２の多層構造バッファ領域３３の第２のバッファ領域３３２の膜厚が薄く設定されるので、それに併せて第１のバッファ領域３３１の膜厚が薄く設定されている。第１のバッファ領域３３１においては、第１の窒化物系化合物半導体（ＡｌＮ）層と第２の窒化物系化合物半導体（ＧａＮ）層との積層数を減らして、膜厚が薄くなるように設定されている。
例えば、前述の実施例１に係る半導体装置１においては、第１の窒化物系化合物半導体層と第２の窒化物系化合物半導体層との積層数は１０であったものを、変形例２に係る半導体装置１においては、第１の窒化物系化合物半導体層と第２の窒化物系化合物半導体層との積層数は９に設定される。この場合、バッファ層３の基板２側のＡｌ組成は２１％−２２％であるが、窒化物系化合物半導体４側のＡｌ組成は２２．５％−２３．５％である。
このように構成される変形例２に係る半導体装置１においては、実施例１に係る半導体装置１によって得られる作用効果と同様の作用効果を得ることができる。なお、変形例２に係る半導体装置１と変形例１に係る半導体装置１と組み合わせることができる。
［変形例３］
実施例１の変形例３に係る半導体装置１は、前述の実施例１、又はその変形例１、変形例２のいずれかに係る半導体装置１において、基板２の反りをより一層抑制することができる例を説明するものである。
変形例３に係る半導体装置１は、図５に示すように、基板２とバッファ層３との間に、基板２の反りを調整するための反り調整層３０を備えている。この反り調整層３０は、バッファ層３のエピタキシャル成長膜の下地となるように、例えばＡｌＧａＮ層、ＡｌＮ層とＧａＮ層との複合膜等を用いて形成される。この反り調整層３０は基板２の反りの調整を目的としているので、この反り調整層３０のＡｌ組成は、バッファ層３のＡｌ組成の対比には使用されない。
このように構成される変形例３に係る半導体装置１においては、実施例１、変形例１、変形例２のいずれかに係る半導体装置１によって得られる作用効果と同様の作用効果を得ることができるとともに、基板２（半導体ウエーハ）の反りの発生をより一層抑制することができる。
（実施例２）
本発明の実施例２は、ＬＥＤを搭載した半導体装置に本発明を適用した例を説明するものである。
［半導体装置のＬＥＤの構成］
図６に示すように、実施例２に係る半導体装置１は、基板２と、基板２上に配設されたバッファ層３と、バッファ層３上に配設され素子領域として使用される窒化物系化合物半導体（主半導体領域）４とを備え、窒化物系化合物半導体４にＬＥＤ１１を備えている。ＬＥＤ１０は半導体発光素子として使用される。
実施例２に係る半導体装置１の基板２、バッファ層３のそれぞれの構造は前述の実施例１に係る半導体装置１の基板２、バッファ層３のそれぞれの構造と基本的には同一である。
窒化物系化合物半導体４は、バッファ層３上に順次配設されたｎ型クラッド層４５、活性層４６及びｐ型クラッド層４７を備えている。ｎ型クラッド層４５には例えばシリコンドープＧａＮ層か使用され、このＧａＮ層の膜厚は例えば１．８μｍ−２．２μｍに設定されている。ｐ型クラッド層４７には例えばマグネシウムドープＡｌＧａＮ層、マグネシウムドープＧａＮ層の積層膜が使用されている。ＬＥＤ１１はこの窒化物系化合物半導体４のｎ型クラッド層４５、活性層４６及びｐ型クラッド層４７を備え構築されている。
窒化物系化合物半導体４のｎ型クラッド層４７上にはアノード電極（ｐ型電極）７が配設されている。基板２の裏面上にはカソード電極（ｎ型電極）８が配設されている。なお、カソード電極８は、窒化物系化合物半導体４の表面からｎ型クラッド層４５まで掘り下げたこのｎ型クラッド層４５の表面上に配設してもよい。
［実施例２の特徴］
以上説明したように、実施例２に係る半導体装置１においては、実施例１に係る半導体装置１によって得られる作用効果と同様の作用効果を得ることができる。
また、実施例２に係る半導体装置１は、前述の実施例１の変形例１、変形例２のそれぞれに係るバッファ層３を使用可能であり、変形例３に係る反り調整層３０を使用可能である。
（その他の実施例）
上記のように、本発明は複数の実施例によって記載されているが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
例えば、前述の実施例１、実施例２に係る半導体装置１に使用されるバッファ層３は、窒化物系化合物半導体４にＳＢＤを構築するときに使用可能である。また、実施例１、実施例２に係る半導体装置１において、窒化物系化合物半導体４の膜厚が１μｍ以上の例を説明しているが、１μｍ以下の膜厚を有する窒化物系化合物半導体４であっても前述のバッファ層３が使用可能である。
本発明は、基板の反りを抑制しつつ、バッファ層及び化合物半導体の厚さを稼ぐことができ、素子耐圧を向上することができる半導体装置に広く適用することができる。
１…半導体装置
２…基板
３…バッファ層
３０…反り調整層
３２…第１の多層構造バッファ領域
３３…第２の多層構造バッファ領域
３ｎ…第ｎの多層構造バッファ領域
３２１、３３１、３ｎ１…第１のバッファ領域
３２２、３３２、３ｎ２…第２のバッファ領域
４…窒化物系化合物半導体
４１…第１の半導体層
４２…第２の半導体層
４３…二次元キャリアガス層
４５…ｎ型クラッド層
４６…活性層
４７…ｐ型クラッド層
５Ａ…第１の主電極
５Ｂ…第２の主電極
６…ゲート電極
７…アノード電極
８…カソード電極

Claims (7)

  1. 基板と、
    前記基板上に配設されたバッファ層と、
    前記バッファ層上に配設され、素子領域として機能する化合物半導体層と、を備え、
    前記バッファ層は、
    アルミニウム組成を有する第１の窒化物系化合物半導体層とそれよりも格子定数が大きい第２の窒化物系化合物半導体層とを積層した第１のバッファ領域と、この第１のバッファ領域に対して格子定数が大きい第３の窒化物系化合物半導体層を有する第２のバッファ領域とを交互に積層して構成され、
    前記バッファ層において前記第１のバッファ領域とそれに隣接する前記第２のバッファ領域との１組の全体のアルミニウム組成を、前記基板側に対して前記化合物半導体層側を大きく設定している
    ことを特徴とする半導体装置。
  2. 前記バッファ層において、前記１組の前記第２のバッファ領域の厚さが、前記基板側に対して前記化合物半導体層側を薄く設定していることを特徴とする請求項１に記載の半導体装置。
  3. 前記バッファ層において、前記第２のバッファ領域の厚さは前記第１のバッファ領域の厚さに比べて厚く設定されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記バッファ層において、前記第１のバッファ領域の厚さは５０ｎｍ−１５０ｎｍに設定され、前記第２のバッファ領域の厚さは１００ｎｍ−４００ｎｍに設定されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 前記バッファ層において、前記１組の全体のアルミニウム組成は、前記基板側から前記化合物半導体層側に向かって徐々に大きく設定されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記バッファ層において、前記１組の第２のバッファ領域の厚さは、前記基板側から前記化合物半導体層側に向かって徐々に薄く設定されていることを特徴とする請求項２に記載の半導体装置。
  7. 前記基板は、シリコン基板、シリコン化合物基板又は窒化物系化合物半導体基板であることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置。
JP2011091213A 2011-04-15 2011-04-15 半導体装置 Active JP5708187B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011091213A JP5708187B2 (ja) 2011-04-15 2011-04-15 半導体装置
US13/445,243 US8530935B2 (en) 2011-04-15 2012-04-12 Semiconductor device with buffer layer for mitigating stress exerted on compound semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011091213A JP5708187B2 (ja) 2011-04-15 2011-04-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2012227220A true JP2012227220A (ja) 2012-11-15
JP5708187B2 JP5708187B2 (ja) 2015-04-30

Family

ID=47005791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011091213A Active JP5708187B2 (ja) 2011-04-15 2011-04-15 半導体装置

Country Status (2)

Country Link
US (1) US8530935B2 (ja)
JP (1) JP5708187B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101772290B1 (ko) * 2015-02-12 2017-08-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물
JP2018067712A (ja) * 2017-10-19 2018-04-26 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
JP2022079200A (ja) * 2020-11-16 2022-05-26 日亜化学工業株式会社 発光素子

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5785103B2 (ja) * 2012-01-16 2015-09-24 シャープ株式会社 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9406753B2 (en) 2013-11-22 2016-08-02 Atomera Incorporated Semiconductor devices including superlattice depletion layer stack and related methods
CN106104805B (zh) 2013-11-22 2020-06-16 阿托梅拉公司 包括超晶格穿通停止层堆叠的垂直半导体装置和相关方法
WO2015191561A1 (en) 2014-06-09 2015-12-17 Mears Technologies, Inc. Semiconductor devices with enhanced deterministic doping and related methods
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
JP6180401B2 (ja) * 2014-11-25 2017-08-16 サンケン電気株式会社 エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
TWI566430B (zh) 2015-05-06 2017-01-11 嘉晶電子股份有限公司 氮化物半導體結構
US9899479B2 (en) 2015-05-15 2018-02-20 Atomera Incorporated Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods
WO2016196600A1 (en) 2015-06-02 2016-12-08 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
JP6653750B2 (ja) * 2016-02-26 2020-02-26 サンケン電気株式会社 半導体基体及び半導体装置
US9842900B2 (en) 2016-03-30 2017-12-12 International Business Machines Corporation Graded buffer layers with lattice matched epitaxial oxide interlayers
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
US10741387B1 (en) * 2019-02-07 2020-08-11 International Business Machines Corporation High percentage silicon germanium graded buffer layers with lattice matched Ga(As1-yPy) interlayers
CN112820773B (zh) * 2019-11-18 2024-05-07 联华电子股份有限公司 一种高电子迁移率晶体管
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
TWI769017B (zh) * 2021-07-20 2022-06-21 世界先進積體電路股份有限公司 半導體結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
US8575471B2 (en) * 2009-08-31 2013-11-05 Alliance For Sustainable Energy, Llc Lattice matched semiconductor growth on crystalline metallic substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188252A (ja) * 2008-02-07 2009-08-20 Furukawa Electric Co Ltd:The 半導体電子デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101772290B1 (ko) * 2015-02-12 2017-08-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 질화갈륨 트랜지스터에 대한 초격자 버퍼 구조물
JP2018067712A (ja) * 2017-10-19 2018-04-26 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
JP2022079200A (ja) * 2020-11-16 2022-05-26 日亜化学工業株式会社 発光素子
JP7333504B2 (ja) 2020-11-16 2023-08-25 日亜化学工業株式会社 発光素子

Also Published As

Publication number Publication date
US20120261716A1 (en) 2012-10-18
US8530935B2 (en) 2013-09-10
JP5708187B2 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5708187B2 (ja) 半導体装置
JP5477685B2 (ja) 半導体ウェーハ及び半導体素子及びその製造方法
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5309451B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP4826703B2 (ja) 半導体素子の形成に使用するための板状基体
JP5117283B2 (ja) 半導体電子デバイス
JP5804768B2 (ja) 半導体素子及びその製造方法
JP5116977B2 (ja) 半導体素子
JP6130995B2 (ja) エピタキシャル基板及び半導体装置
JP5053220B2 (ja) 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP5100427B2 (ja) 半導体電子デバイス
JP5495069B2 (ja) 半導体素子及びその製造方法
JP2010232293A (ja) 半導体装置
JP2012109492A (ja) 化合物半導体装置
CN107004579B (zh) 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法
JP2014053611A (ja) 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法
JP5660373B2 (ja) 半導体ウエーハ及び半導体素子
JP2013062494A (ja) 窒化物半導体装置
JP5824814B2 (ja) 半導体ウエーハ及び半導体素子及びその製造方法
JPWO2017145199A1 (ja) 半導体基体及び半導体装置
JP5546133B2 (ja) 半導体電子デバイス
JP2008186952A (ja) 半導体基板及び半導体装置
JP6029538B2 (ja) 半導体装置
JP6142893B2 (ja) 化合物半導体装置及びその製造方法
WO2014136250A1 (ja) 窒化物半導体ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5708187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250