JP2012217223A - 可変利得反転増幅回路 - Google Patents
可変利得反転増幅回路 Download PDFInfo
- Publication number
- JP2012217223A JP2012217223A JP2012180836A JP2012180836A JP2012217223A JP 2012217223 A JP2012217223 A JP 2012217223A JP 2012180836 A JP2012180836 A JP 2012180836A JP 2012180836 A JP2012180836 A JP 2012180836A JP 2012217223 A JP2012217223 A JP 2012217223A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- gain
- variable gain
- inverting amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
【解決手段】演算増幅器20の反転入力端子への入力信号Vinの供給を第1のスイッチ31のオン・オフ動作によって断続し、該断続におけるオン期間の比率によって可変利得反転増幅回路としての利得を制御する。演算増幅器20の入力抵抗13の一端側と第1のスイッチの一方の極側との接続点であるA点を、第1のスイッチ31のオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される第2のスイッチ32およびボルテージフォロア回路34を介して、低インピーダンスの直流電圧源としての接地点に接続するようにして寄生容量による影響を抑制する。
【選択図】 図1
Description
特許文献1の提案では、パルス幅変調回路によって規定されるデューティ比よって利得が調節され、能動フィルタ回路によって出力の平滑化がはかられる。
図7の可変利得反転増幅回路70は、アナログ信号入力端子11とアナログ信号出力端子12との間に演算増幅器20を有し、アナログ信号入力端子11に供給されたアナログ入力信号Vinを利得制御信号CS1に応じた利得で増幅しアナログ信号出力端子12からアナログ出力信号Voutとして出力するように構成されている。
また、アナログ信号入力端子11と演算増幅器20の反転入力端子との間に入力抵抗13と直列に第1のスイッチ31が介挿されている。図7の構成例では、入力抵抗13の一端側が第1のスイッチ31の一方の極と接続され、入力抵抗13の他端側が入力端子11に接続されて、入力端子11→入力抵抗13→第1のスイッチ31の順に直列接続されている。
作が制御される。
オン・オフ制御信号CS2はオン・オフ制御信号生成回路40から供給される。このオン・オフ制御信号生成回路40は、利得制御信号CS1に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号を生成する。
以上にその構成を説明した図7の可変利得反転増幅回路70は、入力抵抗13と第1のスイッチ31との直列接続における接続順序を逆転させて図8の可変利得反転増幅回路80の如く構成することもできる。
即ち、図8の可変利得反転増幅回路80では、入力端子11→第1のスイッチ31→入力抵抗13の順に直列接続されている。
図9は、図7および図8の可変利得反転増幅回路の動作を表すタイミングチャートである。この図9を参照しつつ図7および図8の可変利得反転増幅回路の動作について説明する。
このような比率の選択は、当該パルス信号として、パルス幅を可変にしたパルス幅変調信号を適用し、または、時間軸上での一定のパルス幅のパルス波の出現密度を可変にしたパルス密度変調を適用し、これらの変調の程度を調節することによって適切に行われ得る。
この場合、アナログ信号入力端子11には、図示の期間においてレベルが定常である(所謂アナロググランドレベルVgndに対して正側にVinのレベルを有する直流の)アナログ入力信号Vinが供給されていると仮定している。
図示の通り、出力信号Poutはオン・オフ制御信号CS2(従って、第1のスイッチ31のオン・オフ)とは位相が反転した波形を呈している。
即ち、“H”レベル(Vgnd)の期間と“L”レベルの期間とが時間軸上で3:1となる波形を呈している。
実際には、平滑コンデンサ22が接続されているために、出力信号Poutは平滑されて、アナログ出力信号Voutとして、アナロググランドレベルVgndから(信号Poutの波高値を1場合のそれとの相対において)4分の1低下したレベルの直流信号が出力される。
このため、自動利得制御に適用する場合などでは、全可変域に亘って精度を確保しつつ安定した利得制御を行うことが難しい。
一方、図7ないし図9を参照して説明した従来技術においても、以下に述べるように入力抵抗に関する寄生容量の作用によって、利得制御信号とこれによって制御される利得との関係が非直線性を呈し、特に、利得が低い領域での制御の精度確保が難しいといった問題がある。
この問題に関し、図面を伴なって更に詳述する。この説明では、図7の回路上で入力抵抗13(その一つの端部)と第1のスイッチ31(その一つの極側)との接続点(導体部)をA点と称呼し、A点の電圧をVaと表記する。また、演算増幅器20の反転入力端子と同電位の導体部をB点と称呼する。
図9に示すように、A点の電圧Vaは、アナログ入力信号Vinが定常地である場合には、第1のスイッチ31がオフのとき“H”レベル(Vin)、オンのときB点と“L”レベル(Vgnd)となるような二状態間で遷移する。
一方、特に、半導体基板上では、基板上に配された抵抗と基板との間に寄生容量を生じる。入力抵抗13の両端間の電圧と寄生容量との関係は図11に示すような特性を呈する。
第1のスイッチ31のオン・オフに伴なって、上述の二状態間で電圧が遷移することにより、入力抵抗13と寄生容量とによって、スイッチトキャパシタ回路の特性と同様の擬似的抵抗素子が存在するような特性が出現する。
図11の下段に表された特性のように、入力抵抗13内の電圧は、一端側から他端側に向けて離れる距離に比例した値となる。
入力抵抗13の全寄生容量をCresとし、図11の抵抗の中点で電圧を平均化して考えると、上述の二状態間で電圧が遷移する場合に移動する電荷ΔQは次の式(1)のように表すことができる。
Q1=Vin*Cres
Q2={(Vin―Vgnd)/2+Vgnd}*Cres
ΔQ=Q1―Q2=(Vin―Vgnd)*Cres/2………(1)
図12は、スイッチトキャパシタ回路に相当する部分を等価回路によって表した従来の可変利得反転増幅回路の回路図である。図12において、破線で囲まれた部分がスイッチトキャパシタ回路に相当する等価回路部であり、この部分を等価スイッチトキャパシタ回路110と称呼する。また、既述の図7との対応部には同一の参照符号を附してある。
等価スイッチトキャパシタ回路110は、既述のA点からコンデンサ111およびコンデンサ112の並列接続回路を経て接地され、これらコンデンサ111およびコンデンサ112の正極側とアナログ入力端子11との間に仮想スイッチ113が介挿された形をなしている。
このような等価スイッチトキャパシタ回路110の抵抗値Rscは、スイッチング周波数をfとし、入力抵抗13の全寄生容量をCres、仮想スイッチ113のA点側や第1のスイッチ31と入力抵抗13の間の配線につく寄生容量をCswとすると:
Rsc=1/{f*(Cres/2+Csw)}………(2)
のように表される。
これは、帰還抵抗22が50kΩである場合には−38dB以下の利得は実現不可能であることを意味している。
帰還抵抗22および入力抵抗13を共に50kΩとした場合の、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得との関係を図13に示す。
図示のように、−38dB以上の利得においても可変利得反転増幅回路の利得は寄生容量による影響を受ける。
本発明は上述のような状況に鑑みてなされたものであり、入力抵抗周りの寄生容量による影響を抑制し、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得の線形性を維持して、利得が低い領域においても適切な利得制御を行うことが可能な可変利得反転増幅回路を提供することを目的とする。
本発明の請求項1の可変利得反転増幅回路は:
アナログ信号入力端子とアナログ信号出力端子との間に演算増幅器を有し、前記アナログ入力端子に供給された入力信号を利得制御信号に応じた利得で増幅し前記アナログ信号出力端子から出力するように構成された可変利得反転増幅回路であって、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に接続された入力抵抗と、
前記演算増幅器の出力端子と反転入力端子との間に接続された帰還抵抗と、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に前記入力抵抗と直列に接続されて介挿され所定のオン・オフ制御信号に応じてオン・オフ動作が制御される第1のスイッチと、
前記入力抵抗の一端側と前記第1のスイッチの一方の極側との接続点に直流電圧を供給する直流電圧供給回路と、
前記直流電圧供給回路と前記接続点との間の経路中に介挿され所定のオン・オフ制御信号に応じて前記第1のスイッチにおけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される第2のスイッチと、
を備え、
前記直流電圧供給回路は、ボルテージフォロア回路を含んで構成されていることを特徴とする可変利得反転増幅回路を備えていることを特徴とする。
また、上記請求項1の可変利得反転増幅回路では、前記直流電圧供給回路は、ボルテージフォロア回路を含んで構成されている。このため、可変利得反転増幅回路では、ボルテージフォロア回路によって、前記入力抵抗の一端側と前記第1のスイッチの一方の極側との接続点が、より高い安定性をもって、所定の低インピーダンスの直流電圧源からの直流電圧に維持される。
上記請求項1の可変利得反転増幅回路において特に、前記利得制御信号に応じてパルス幅変調信号またはパルス密度変調信号である前記オン・オフ制御信号を生成するオン・オフ制御信号生成回路を更に備えていることを特徴とする。
上記請求項2の可変利得反転増幅回路では、上述のようなオン・オフ制御信号生成回路の出力であるオン・オフ制御信号によって第1のスイッチにおけるオン・オフ動作を制御することにより、可変利得反転増幅回路における適切な利得調整が行われ得る。
上記請求項1の可変利得反転増幅回路において特に、前記第1のスイッチおよび前記第2のスイッチの少なくとも何れかは、外部のシステムコントローラから供給されるオン・オフ制御信号に応じてオン・オフ動作が制御されることを特徴とする。
上記請求項3の可変利得反転増幅回路では、システムコントローラ配下の各回路や操作部等との動作の連係が適切にはかられた形で良好な利得調整が行われ得る。
上記請求項1の可変利得反転増幅回路において特に、前記帰還抵抗と並列に前記演算増幅器の出力を平滑する平滑コンデンサが接続されていることを特徴とする。
上記請求項4の可変利得反転増幅回路では、この平滑コンデンサによって、前記演算増幅器がローパスフィルタとしても機能し、その出力側に、利得調整され且つ平滑された適正な出力信号を得ることができる。
上記請求項1の可変利得反転増幅回路において特に、前記帰還抵抗と並列に平滑コンデンサを有さず、前記演算増幅器の出力端子と前記アナログ出力端子との間に平滑回路が設けられていることを特徴とする。
上記請求項5の可変利得反転増幅回路では、可変利得反転増幅回路のアナログ出力端子に、利得調整され且つ平滑された適正な出力信号を得ることができる。
[第1実施形態]
図1は、本発明の可変利得反転増幅回路の第1実施形態の構成を示す回路図である。
この実施形態の可変利得反転増幅回路100は、アナログ信号入力端子11とアナログ信号出力端子12との間に演算増幅器20を有し、アナログ信号入力端子11に供給されたアナログ入力信号Vinを利得制御信号CS1に応じた利得で増幅しアナログ信号出力端子12からアナログ出力信号Voutとして出力するように構成されている。
また、アナログ信号入力端子11と演算増幅器20の反転入力端子との間に入力抵抗13と直列に第1のスイッチ31が介挿されている。図1の構成例では、入力抵抗13の一端側が第1のスイッチ31の一方の極と接続され、入力抵抗13の他端側が入力端子11に接続されて、入力端子11→入力抵抗13→第1のスイッチ31の順に直列接続されている。
この第1のスイッチ31はオン・オフ制御信号CS2aに応じてオン・オフの切り換え動作が制御される。
この実施形態では、このA点に所定の低インピーダンスの直流電圧源からの直流電圧を供給する直流電圧供給回路30が設けられている。
図1の直流電圧供給回路30は、A点を第2のスイッチ32を介して所謂アナロググランド33に接地する回路として構成され、第2のスイッチ32とアナロググランド33間に演算増幅器を含んで構成されたボルテージフォロア回路34が介挿されている。
上述のオン・オフ制御信号CS2aとオン・オフ制御信号CS2bとは相互に位相が反転した関係にある形態のものであり、これにより、第2のスイッチ32は第1のスイッチ31におけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される。
上述のオン・オフ制御信号CS2aおよびCS2bはオン・オフ制御信号生成回路41から供給される。このオン・オフ制御信号生成回路41は、利得制御信号CS1に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号CS2aおよびCS2bを生成する。
一方、第1のスイッチ31のオン・オフ動作が行われ、第1のスイッチ31がオフである期間には、第2のスイッチ32はオン状態にあり、A点の電圧はオン状態である第2のスイッチ32を通して上述の低インピーダンスの直流電圧源からの直流電圧に維持される。
A点の電圧が定常値を維持できるようになる現象について更に説明する。図2は、図1の可変利得反転増幅回路100における入力抵抗13の両端間の電圧と寄生容量との関係をモデル化して表す図である。
図2の下段におけるVgnd1の表記は演算増幅器20におけるオフセット電圧、Vgnd2の表記はボルテージフォロア回路34のオフセット電圧を表している。ここに表された特性のように、入力抵抗13内の電圧は、一端側から他端側に向けて離れる距離に比例した値となるが、第1のスイッチ31と第2のスイッチ32との逆位相でのスイッチング動作に伴なって、厳密には、アナロググランドを基準に電圧Vgnd1と電圧Vgnd2との間で切り替るような電圧がA点に生起している。
ここで入力抵抗13の全寄生容量をCresとし、図2の抵抗の中点で電圧を平均化して考えると、入力アナログ信号Vinに対して移動する電荷ΔQは変化しない。
即ち、第1のスイッチ31がオンになって電圧Vinが入力抵抗13に印加されたときの全寄生容量の蓄積電荷をQ1とし、第1のスイッチ31がオフになって電圧Vinの印加が断たれたときの全寄生容量の蓄積電荷をQ2とすると:
Q1={(Vin―Vgnd1)/2+Vgnd1}*Cres
Q2={(Vin―Vgnd2)/2+Vgnd2}*Cres
ΔQ=Q1―Q2=(Vgnd1―Vgnd2)*Cres/2………(3)
式(3)から、移動する電荷ΔQは入力アナログ信号Vinとは相関がなく、上述のスイッチング毎に定量の電荷が移動することが判読される。
このことは、スイッチングに伴って一定の利得誤差を生じるが、利得の設定値と可変利得反転増幅回路の利得との線形性が維持されることを意味している。
図3は、本発明の第2実施形態としての可変利得反転増幅回路300の構成を示す回路図である。図3において既述の図1との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、寄生容量の影響を勘案した回路を付加している。
即ち、この可変利得反転増幅回路300では、特に、A点と接地間にコンデンサ35とコンデンサ36との並列回路が設けられている。
上述のコンデンサ35とコンデンサ36との並列回路、第1のスイッチ31、および、第2のスイッチ32を含んで、寄生容量の影響をキャンセルする等価スイッチトキャパシタ回路30が構成されている。
この等価スイッチトキャパシタ回路30の抵抗値はMΩオーダーになるため、ボルテージフォロア回路(その演算増幅器)34のオフセットはアナログ信号出力端子12までの伝達関数で十分に減衰させることができる。
図4は、本発明の第3実施形態としての可変利得反転増幅回路400の構成を示す回路図である。図4において既述の図1との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、A点と接地間には第2のスイッチ32以外にはボルテージフォロア回路等を設けず単に導体により接地電位の導体23aに接続されて接地され得るように構成されている。
これは、アナロググランドが0Vで外部から供給される場合のように、A点に供給される直流電圧が低インピーダンスの電圧源から供給されるときには、A点が単に導体により接地されるように構成することによって、回路の構成を簡素化することができる。
図5は、本発明の第4実施形態としての可変利得反転増幅回路500の構成を示す回路図である。図5において既述の図1との対応部は同一の参照符号を附して示し、それら各部の説明は省略するが、特に、この実施形態では、演算増幅器20の帰還抵抗21には並列に平滑コンデンサを設けず、且つ、この演算増幅器20の出力が第2のスイッチ32を介して直流電圧として接続導体によりA点に供給されるように構成されている。
A点への直流電圧の供給を上述のようにして行うため、図1の実施形態におけるボルテージフォロア回路は不要となる。
また、演算増幅器20の帰還抵抗21には並列に平滑コンデンサが設けられないため演算増幅器20自体が平滑回路としても機能することはないが、演算増幅器20の出力端子と本可変利得反転増幅回路500のアナログ信号出力端子12との間にローパスフィルタ等の平滑回路24が介挿されている。
この平滑回路24を経て、可変利得反転増幅回路500のアナログ出力端子12に、利得調整され且つ平滑された適正な出力信号を得ることができる。
以上、図1、図3、図4、および、図5を参照して説明した各実施形態では、シングルエンドの反転増幅器を適用して可変利得反転増幅回路が構成されているが、これに替えて差動増幅器を適用することも可能である。
一方、図1、図3、図4、および、図5を参照して説明した各実施形態では、可変利得反転増幅回路における第1のスイッチ31および第2のスイッチ32は、オン・オフ制御信号生成回路41から供給されるオン・オフ制御信号CS2aおよびCS2bによってそのオン・オフ動作が制御されるように構成されている。
既述のオン・オフ制御信号生成回路41は、利得制御信号CS1に応じてパルス幅変調信号またはパルス密度変調信号であるオン・オフ制御信号CS2aおよびCS2bを生成する。
即ち、上述のようなオン・オフ制御信号生成回路41に替えて、本発明の実施形態としての可変利得反転増幅回路を自己の可変利得増幅部に適用した自動利得制御回路の系全体を統括的に制御するシステムコントローラによってオン・オフ制御信号CS2aおよびCS2bが各対応する第1のスイッチ31および第2のスイッチ32に供給されるように構成することも可能である。
図6において、既述の図1との対応部は同一の参照符号を附してある。図6の変形例では図1におけるオン・オフ制御信号生成回路41に替えて、本発明の実施形態としての可変利得反転増幅回路600を自己の可変利得増幅部に適用した自動利得制御回路(不図示)の系全体を統括的に制御するシステムコントローラによってオン・オフ制御信号CS2aおよびCS2bを生成し、各対応する第1のスイッチ31および第2のスイッチ32に供給する。尚、図6では図1の実施形態に関する変形例を代表的に表しているが、その他、図3、図4、および、図5の各実施形態についても同様であることは言うまでもない。
また、図1、図3、および、図4を参照して説明した各実施形態では、A点に供給する直流電圧として接地電位(アナロググランド電圧)を供給するようにしているが、直流電圧としてはこれに限らず任意の直流電圧を適用することが可能である。
12…アナログ信号出力端子
13…入力抵抗
20…演算増幅器
21…帰還抵抗
23…アナロググランド
30…直流電圧供給回路
31…第1のスイッチ
32…第2のスイッチ
33…アナロググランド
34…ボルテージフォロア回路
35,36…コンデンサ
41…オン・オフ制御信号生成回路
60…システムコントローラ
70,80…可変利得反転増幅回路(従来例)
100,300,400,500,600…可変利得反転増幅回路
Claims (5)
- アナログ信号入力端子とアナログ信号出力端子との間に演算増幅器を有し、前記アナログ入力端子に供給された入力信号を利得制御信号に応じた利得で増幅し前記アナログ信号出力端子から出力するように構成された可変利得反転増幅回路であって、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に接続された入力抵抗と、
前記演算増幅器の出力端子と反転入力端子との間に接続された帰還抵抗と、
前記アナログ信号入力端子と前記演算増幅器の反転入力端子との間に前記入力抵抗と直列に接続されて介挿され所定のオン・オフ制御信号に応じてオン・オフ動作が制御される第1のスイッチと、
前記入力抵抗の一端側と前記第1のスイッチの一方の極側との接続点に直流電圧を供給する直流電圧供給回路と、
前記直流電圧供給回路と前記接続点との間の経路中に介挿され所定のオン・オフ制御信号に応じて前記第1のスイッチにおけるオン・オフ動作とは逆位相の関係でオン・オフ動作が制御される第2のスイッチと、
を備え、
前記直流電圧供給回路は、ボルテージフォロア回路を含んで構成されていることを特徴とする可変利得反転増幅回路。 - 前記利得制御信号に応じてパルス幅変調信号またはパルス密度変調信号である前記オン・オフ制御信号を生成するオン・オフ制御信号生成回路を更に備えていることを特徴とする請求項1に記載の可変利得反転増幅回路。
- 前記第1のスイッチおよび前記第2のスイッチの少なくとも何れかは、外部のシステムコントローラから供給されるオン・オフ制御信号に応じてオン・オフ動作が制御されることを特徴とする請求項1に記載の可変利得反転増幅回路。
- 前記帰還抵抗と並列に前記演算増幅器の出力を平滑する平滑コンデンサが接続されていることを特徴とする請求項1に記載の可変利得反転増幅回路。
- 前記帰還抵抗と並列に平滑コンデンサを有さず、前記演算増幅器の出力端子と前記アナログ出力端子との間に平滑回路が設けられていることを特徴とする請求項1に記載の可変利得反転増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180836A JP5372227B2 (ja) | 2012-08-17 | 2012-08-17 | 可変利得反転増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180836A JP5372227B2 (ja) | 2012-08-17 | 2012-08-17 | 可変利得反転増幅回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008233750A Division JP5189939B2 (ja) | 2008-09-11 | 2008-09-11 | 可変利得反転増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012217223A true JP2012217223A (ja) | 2012-11-08 |
JP5372227B2 JP5372227B2 (ja) | 2013-12-18 |
Family
ID=47269501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012180836A Expired - Fee Related JP5372227B2 (ja) | 2012-08-17 | 2012-08-17 | 可変利得反転増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5372227B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110207840A (zh) * | 2019-06-19 | 2019-09-06 | 深圳市麦格米特驱动技术有限公司 | 一种检测电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101818U (ja) * | 1983-12-16 | 1985-07-11 | ヤマハ株式会社 | 利得制御回路 |
JPS6132608A (ja) * | 1984-07-25 | 1986-02-15 | Matsushita Electric Ind Co Ltd | ステレオ増幅器 |
JPS6247220U (ja) * | 1985-09-10 | 1987-03-23 | ||
JPS63110805A (ja) * | 1986-10-28 | 1988-05-16 | Yamatake Honeywell Co Ltd | プログラマブル・ゲイン・アンプ |
JPH06188842A (ja) * | 1992-12-18 | 1994-07-08 | Jeol Ltd | アクティブグラウンド回路 |
JPH08138319A (ja) * | 1994-11-11 | 1996-05-31 | Sharp Corp | デジタル記録装置の録音レベル制御装置 |
JPH08204478A (ja) * | 1995-01-30 | 1996-08-09 | Ricoh Co Ltd | レベル調整装置、加算装置およびそれらを用いたファクシミリ装置 |
JP2008124192A (ja) * | 2006-11-10 | 2008-05-29 | Seiko Epson Corp | 基準電圧供給回路、アナログ回路及び電子機器 |
-
2012
- 2012-08-17 JP JP2012180836A patent/JP5372227B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101818U (ja) * | 1983-12-16 | 1985-07-11 | ヤマハ株式会社 | 利得制御回路 |
JPS6132608A (ja) * | 1984-07-25 | 1986-02-15 | Matsushita Electric Ind Co Ltd | ステレオ増幅器 |
JPS6247220U (ja) * | 1985-09-10 | 1987-03-23 | ||
JPS63110805A (ja) * | 1986-10-28 | 1988-05-16 | Yamatake Honeywell Co Ltd | プログラマブル・ゲイン・アンプ |
JPH06188842A (ja) * | 1992-12-18 | 1994-07-08 | Jeol Ltd | アクティブグラウンド回路 |
JPH08138319A (ja) * | 1994-11-11 | 1996-05-31 | Sharp Corp | デジタル記録装置の録音レベル制御装置 |
JPH08204478A (ja) * | 1995-01-30 | 1996-08-09 | Ricoh Co Ltd | レベル調整装置、加算装置およびそれらを用いたファクシミリ装置 |
JP2008124192A (ja) * | 2006-11-10 | 2008-05-29 | Seiko Epson Corp | 基準電圧供給回路、アナログ回路及び電子機器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110207840A (zh) * | 2019-06-19 | 2019-09-06 | 深圳市麦格米特驱动技术有限公司 | 一种检测电路 |
Also Published As
Publication number | Publication date |
---|---|
JP5372227B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100433548C (zh) | 功率放大装置 | |
KR102629644B1 (ko) | 복수의 독립된 출력 스테이지들을 가진 클래스-d 증폭기 | |
US7615978B2 (en) | Current mode control with feed-forward for power devices | |
KR101278951B1 (ko) | 혼합형 주파수 보상회로, 제어회로, dc-dc 컨버터 및 이들의 제어 방법 | |
CN101247087A (zh) | 电流检测电路以及电流方式型开关调节器 | |
JP2008507031A (ja) | 適応処理による周波数補償を行なう定電圧電源 | |
US20150091535A1 (en) | Directly amplified ripple tracking control scheme for multiphase dc-dc converter | |
JP2004078332A (ja) | スイッチングレギュレータ及びスロープ補正回路 | |
WO2020081220A1 (en) | Chopped triangular wave pwm quantizer and pwm modulator having quantizer with controllable analog gain and calibratable for multi-non-ideal gain-affecting characteristics | |
JP5189939B2 (ja) | 可変利得反転増幅回路 | |
JP5372227B2 (ja) | 可変利得反転増幅回路 | |
CN109166540B (zh) | 一种交流公共电压产生电路和液晶显示装置 | |
US7262650B2 (en) | Amplitude adjusting circuit | |
TW201243533A (en) | Power source equipment | |
JP5131274B2 (ja) | バッファ装置 | |
TWI463768B (zh) | 直流對直流降壓轉換器 | |
CN204376837U (zh) | 斩波器稳定放大器以及滤波器 | |
Maghami et al. | Fully-integrated, large-time-constant, low-pass, Gm-C filter based on current conveyors | |
CN102884723A (zh) | 具有电流反射器的电流电压转换器、放大器的输入级及相应放大器 | |
JP6046536B2 (ja) | Fm復調装置 | |
JP4851502B2 (ja) | 可変利得増幅回路 | |
JP7037931B2 (ja) | スイッチング電源 | |
WO2018146949A1 (ja) | 電気回路、及び電子機器 | |
TWI627823B (zh) | 電源轉換裝置 | |
TWI650937B (zh) | 驅動電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5372227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |