JP2012204884A - 送信装置およびこの送信装置に該当する回路を備えるｉｃチップ - Google Patents

Abstract

【課題】ゲインや周波数の設定値が変化しても、発振器への変調信号の高調波歪み成分による干渉を低減することができる送信装置および、この送信装置に該当する回路を備えるＩＣチップを提供する。
【解決手段】発振器１１０から供給されるローカル信号を用いてベースバンド信号に対する周波数変換を行いＲＦ変調出力信号を得る送信機１１に、ローカル信号に対する位相調整を行って位相調整位ローカル信号を得る相調整回路１３０を設けると共に、この位相調整位ローカル信号の位相がＲＦ信号による発振器１１０への干渉が低減された位相となるように相調整回路１３０に対しその位相調整動作を制御するための制御信号を供給する制御信号生成部１６０を含むデジタル制御回路１２、を備えた送信装置。
【選択図】 図１

Description

本発明は、ローカル信号を用いてベースバンド信号に対する周波数変換を行いＲＦ変調出力信号を得る送信装置およびこの送信装置に該当する回路を備えるＩＣチップに関する。

ダイレクトアップコンバージョン方式で送信する送信機（例えば非特許文献１参照）では、その一態様として、発振器が発振した信号を直接、ローカル信号として周波数変換器に入力する。この場合、発振器の発振周波数を中心周波数とした変調信号が送信機から出力される。
また、他の態様として、発振器が発振した信号を分周回路で周波数を分周して、ローカル信号として周波数変換器に入力する。この場合も、発振器の発振周波数を中心周波数とした変調信号が、高調波歪み成分として送信機から出力される。

後者の態様では、発振器の周波数を分周したローカル信号を周波数変換器に入力する場合、送信機から出力される高調波歪みの次数は分周回路の分周数と等しい。そして、発振器の発振周波数を中心周波数にした変調信号が、当該送信機の回路を備えたＩＣ内や外部のボード基盤上の経路を伝わってこのＩＣ内の発振器に到達すると、発振器が発振する信号と干渉を引き起こす。この干渉によって重ね合わされた信号が、直接または分周回路で分周されて、ローカル信号として周波数変換器に入力されると、送信機から出力される変調信号のＥＶＭ（Error Vector Magnitude）、Phase Error、或いは、隣接チャネル漏洩電力などの特性劣化を引き起こす。
上述における干渉の強弱は、発振器の発振信号と干渉波のそれぞれの振幅の大小関係と、位相関係に依存する。次式は、発振器が差動出力の場合における、干渉の強さを表す式である。

数式１において、α1は発振器の発振信号と干渉波の位相差、A1は発振器が発振する信号振幅、a2は干渉波の振幅をそれぞれ表す。数式１から容易に理解される通り、発振器が発振する信号振幅に対し干渉波の振幅が相対的に小さいほど干渉は弱くなる。従って、発振器の発振信号の振幅を大きく且つ干渉波を相対的に小さくすることによって干渉を低減させることができる。
また、数式１から判読されるとおり、発振器の発振信号と干渉波の位相差α1がπ/2になると干渉は最大になり、0に近づけると、理想的には干渉は極めて小さくなる。即ち、干渉波の位相を発振器の位相に近づけることによって干渉を低減させることができる。

"An EDGE Transmitter with Mitigation of Oscillator Pulling" Imran Bashir et al. 2010 IEEE Radio Frequency Integrated Circuits Symposium

しかし、発振器の発振信号の振幅を上記干渉波との相対において十分に大きくするためには発振器での電力消費が多大なものとならざるを得ないという問題がある。また、発振器の振幅を大きくするにも電源電圧の仕様等の制約があるため十分に干渉を低減させる程の大振幅は得にくいといった場合がある。
反対に、干渉波を小さくすることは、その発信源である送信機の出力パワーに対する要求仕様上の制約を受けて、効果的な解決手段にならない場合が多い。

また、予め、発振信号と干渉波との各位相が重なるように送信機を設計するためには、発振器から発振された信号が、干渉波として再び発振器に到達するまでの経路を特定した上で、その到達するまでの時間を高精度に計算する必要があり、それを正確に見積もることは困難を極める。
また仮に、上記の計算が可能であるとしても、後述する様々な要因によって発振器に到達する時点における干渉波の位相が定常とはならず、送信機の使用状況に応じて動的に変化するという問題がある。

さらに、周波数変換器のゲインが可変である場合、または、周波数変換器の後段にゲインが可変のドライバーアンプがある場合、その少なくともいずれか一方のゲインが変化すると、干渉波が発振器に到達するまでの遅延量が変化し、発振器に到達する時点における位相が変化する。この位相の変化量Δα2は次の数式２で表される。

ここで、F1は発振器の発振周波数すなわち、干渉波の周波数を示しているので、干渉波の周期は1/F1となる。また、t1はゲインの変化による干渉波の群遅延量を示しているので、干渉波の周期は1/F1に対するt1の比が位相の変化量となる。このように、送信機で設定されているゲインが変わると、発振器への干渉の強弱が変化する。
また、ＰＬＬ周波数シンセサイザの設定周波数が変わる場合、発振器が発振する信号の周波数、すなわち干渉波の周波数が変化することにより、発振器に到達する時点における干渉波の位相が変化する。この位相の変化量Δα３は次の数式３で表される。

ここで、f2は発振器の発振周波数の変化量すなわち、干渉波の周波数を示しているので、干渉波の周期は1/(F1+f2)から1/f2だけ変化する。従って、T2は干渉波が発振器に到達するまで時間を示すとすると、位相の変化量は数式３に従う。ここで、周波数の変動によるT2の変化は無視している。このように、送信機が出力する周波数、すなわち発振器の発振周波数が変わると、発振器への干渉の強弱が変化する。
さらに、送信機の回路を備えたＩＣが搭載されるボード基盤上の信号または電源経路からＩＣ内の発振器へ到達する干渉波が大きい場合、そのボード基盤上の環境による影響が大きくなる。

例えば、送信機とその出力信号が入力される外付け部品との距離や、外付け部品の入力整合が変化すると、干渉波が発振器へ到達する経路や外付け部品からの反射波の位相が変化し、発振器に到達する時点での干渉波の位相が変化する。また、数式３において、干渉波が発振器に到達するまで時間T2が変化すると、発振器に到達する時点における干渉波の位相の変化量Δα３と干渉波の周波数f2の関係が変化することからわかるように、干渉波が発振器へ到達する経路が変化すると、一定の周波数変化に対する干渉の強弱の変動量が変化する。
本発明は、上述のような問題点に鑑みてなされたものであり、ゲインや周波数の設定値が変化しても、発振器への変調信号の高調波歪み成分による干渉を低減することができる送信装置および、この送信装置に該当する回路を備えるＩＣチップを提供することを目的とする。

上記課題を解決するために、ここに次に列挙する技術を提案する。
（１） ローカル信号を用いてベースバンド信号に対する周波数変換を行いＲＦ変調出力信号を得る送信装置であって、
前記ローカル信号を生成するための信号を発振する発振器と、前記発振器の発振出力による前記ローカル信号に対する位相調整を行って位相調整ローカル信号を得る位相調整回路と、前記位相調整回路からの位相調整ローカル信号を用いてベースバンド信号に対する周波数変換を行ってＲＦ信号を得る周波数変換器と、を含む送信機と、
前記位相調整ローカル信号の位相が前記ＲＦ信号による前記発振器への干渉が低減された位相となるように前記位相調整回路に対しその位相調整動作を制御するための制御信号を供給する制御信号生成部を含む制御回路と、
を備えたことを特徴とする送信装置。

（２）前記制御信号生成部は、前記発振器からのローカル信号に対する位相シフトの態様を制御する位相設定コードを前記制御信号として発生する位相設定コード発生回路であることを特徴とする（１）の送信装置。
（３）前記位相調整回路は、差動増幅器を含み、前記制御信号生成部から供給される前記位相設定コードに応じて、前記差動増幅器の差動対のテイル電流を変更することによって前記発振器からのローカル信号の位相を０°〜１８０°の間でシフトさせることを特徴とする（２）の送信装置。

（４）前記送信機は、前記周波数変換器からのＲＦ信号に所定のゲインを与えるドライバーアンプを更に有し、
前記ドライバーアンプのゲインおよび前記周波数変換器のゲインのうち少なくとも一方のゲイン調整をもって前記発振器からのローカル信号の位相制御に寄与させることを特徴とする（２）の送信装置。
（５）前記ドライバーアンプのゲインおよび前記周波数変換器のゲインのうち少なくとも一方のゲインを設定するゲイン設定コードを発生するゲイン設定コード発生回路を更に備えることを特徴とする（４）の送信装置。

（６）前記位相設定コード発生回路は、前記ゲイン設定コード発生回路による前記ゲイン設定コードの変化に応じて前記位相設定コードを変更することを特徴とする（５）の送信装置。
（７）前記発振器は、発振する周波数を変化させるＰＬＬ周波数シンセサイザであり、前記制御回路は、前記ＰＬＬ周波数シンセサイザの周波数の変化に応じて前記ローカル信号の位相を制御する態様の前記位相設定コードを前記制御信号として発生することを特徴とする（６）の送信装置。

（８）前記制御回路は、前記ＰＬＬ周波数シンセサイザにその出力周波数を設定する周波数設定コードを供給する周波数設定コード発生回路を更に備えることを特徴とする（７）の送信装置。
（９）前記位相設定コード発生回路は、前記周波数設定コード発生回路が発する前記周波数設定コードの変化に応じて、前記位相設定コードを変更することを特徴とする（８）の送信装置。

（１０）前記位相設定コード発生回路は、前記周波数設定コード発生回路が発する前記周波数設定コードの変化に応じて前記位相設定コードを変更するときに、前記周波数設定コードによって表される周波数の変動に対する前記位相設定コードの変動幅を制御可能であることを特徴とする（９）の送信装置。
（１１）上記（１）から（１０）のいずれかに記載の送信装置に該当する回路を備えることを特徴とするＩＣチップ。

以上の、（１）〜（１０）の送信装置、および、（１１）のＩＣチップでは、前記制御回路が発する制御信号によって、前記位相調整位ローカル信号の位相が前記ＲＦ信号による前記発振器への干渉が低減された位相となるように前記相調整回路に対しその位相調整動作が制御される。

本発明によれば、送信機のゲインや設定周波数が変化しても、発振器への干渉を低減することができる。また、送信機を備えたＩＣチップの環境が変わっても、周波数の変化に対して、発振器への干渉を低減することができる。

本発明の一つの実施の形態としての送信装置を表す機能ブロック図である。 図１の送信装置における位相設定コード発生回路を表す機能ブロック図である。 図１の送信装置における送信機のゲイン設定と干渉の強弱の関係を示す図である。 図１の送信装置における送信機の周波数設定と干渉の強弱の関係を示す図である。 図１の送信装置における送信機の周波数設定と干渉の強弱の関係について図４とは異なる場合を示す図である。 図１の送信装置における位相調整回路の構成例を示すブロック図である。 図６におけるステージ１を差動回路を用いて実現した構成例を示す回路図である。 図６におけるステージ２を差動回路を用いて実現した構成例を示す回路図である。

以下に図面を参照して本発明の実施の形態につき詳述するこれにより本発明を明らかにする。
（第１の実施の形態）
図１は、本発明の一つの実施の形態としての送信装置を表す機能ブロック図である。
図１の送信装置１０は、送信機１１とそれを制御するデジタル制御回路１２から構成される。ここに、送信機１１とデジタル制御回路１２とは機能上区分して観念し各別の称呼にて表現しているが、実装上二分される態様を採ることを必須とする意ではない。

先ず、送信機１１について説明する。この送信機１１は、ローカル信号を用いてベースバンド信号に対する周波数変換を行いＲＦ変調出力信号を得るべく、ＰＬＬ周波数シンセサイザ１１０と、次段の分周回路１２０と、更に次段の位相調整回路１３０と、その次段の周波数変換器１４０と、その出力を増幅して出力するドライバーアンプ１５０から構成されている。

そして、発振器としてのＰＬＬ周波数シンセサイザ１１０が出力したローカル信号を分周回路１２０によって分周すると共に位相に係る処理を施して、互いに位相がπ/2だけずれたＩＱ直交ローカル信号を得る。このＩＱ直交ローカル信号に対して後段の位相調整回路１３０によって互いにπ/2の位相差を保ったまま一定量の位相をシフトさせることによって位相調整を行った位相調整ローカル信号を得て、該得た位相調整ローカル信号を周波数変換器１４０に入力する。

周波数変換器１４０ではＩＱ直交変調ベースバンド信号に対して上述の如く入力される位相をシフトさせたＩＱ直交ローカル信号（位相調整ローカル信号）を掛け合わせて周波数変換を行い、ＲＦ信号を生成する。
そして、この周波数変換器１４０から出力されたＲＦ信号にドライバーアンプ１５０によって一定のゲインを加えて出力する。

尚、発振器としてのＰＬＬ周波数シンセサイザ１１０が出力した信号の周波数が送信機１１の出力するキャリア周波数に等しい場合は分周回路１２０を用いることなく互いに位相がπ/2だけずれたＩＱ直交ローカル信号を得て、該得た信号を位相調整回路１３０に入力する。また、送信機１１での設定周波数が変動しない場合は、ＰＬＬ周波数シンセサイザ１１０として固定の周波数を出力するＰＬＬを適用しても良い。

次に、デジタル制御回路１２について説明する。このデジタル制御回路１２は、位相設定コード発生回路１６０と、位相設定コード発生回路１６０に周波数設定コードを供給する周波数設定コード発生回路１７０と、位相設定コード発生回路１６０にゲイン設定コードを供給するゲイン設定コード発生回路１８０から構成される。
ゲイン設定コード発生回路１８０は、既述のドライバーアンプ１５０のゲインを制御するゲイン設定コードを生成し、該生成したゲイン設定コードをドライバーアンプ１５０および位相設定コード発生回路１６０に供給する。

尚、既述の周波数変換器１４０がそのゲインが可変である態様のものである場合は、ゲイン設定コード発生回路１８０で生成したゲイン設定コードによってこの周波数変換器１４０のゲインをも制御する。
上述のようにゲイン設定コードによってこの周波数変換器１４０のゲインをも制御する態様を採る場合には、ドライバーアンプ１５０のゲインおよび周波数変換器１４０のゲインのうち少なくとも一方のゲイン調整（上述の場合は双方のゲイン調整）をもって発振器としてのＰＬＬ周波数シンセサイザ１１０からのローカル信号の位相制御に寄与させる構成となる。

周波数設定コード発生回路１７０は、既述のＰＬＬ周波数シンセサイザ１１０が出力する信号の周波数を制御する周波数設定コードを生成し、該生成した周波数設定コードをＰＬＬ周波数シンセサイザ１１０および位相設定コード発生回路１６０に供給する。
位相設定コード発生回路１６０は、発振器としてのＰＬＬ周波数シンセサイザ１１０
からのローカル信号に対する位相シフトの態様を制御する位相設定コードを制御信号として発生する制御信号生成部を成している。

位相設定コード発生回路１６０には、上述の如くゲイン設定コード発生回路１８０から供給されるゲイン設定コードと、周波数設定コード発生回路１７０から供給される周波数設定コードと、更に外部から供給される位相設定初期コードがそれぞれ入力される。そして、それら各入力されたコードの値に応じて、既述の位相調整回路１３０が変換する位相を制御する位相設定コードを生成する。

即ち、位相設定コード発生回路１６０は、周波数設定コード発生回路が発する周波数設定コードの変化に応じて位相設定コードを変更するときに、前記周波数設定コードによって表される周波数の変動に対する位相設定コードの変動幅を制御可能である。
本実施の形態では、デジタル制御回路１２に、周波数設定コード発生回路１７０とゲイン設定コード発生回路１８０とを含んだ例を示したが、周波数設定コード発生回路１７０と、ゲイン設定コード発生回路１８０をデジタル制御回路１２の外部に備えてもよく、その場合は、周波数設定コードとゲイン設定コードとを、それら外部に備えた回路によって書き換えが可能とする。

図２は、図１の送信装置における位相設定コード発生回路１６０を表す機能ブロック図である。位相設定コード発生回路１６０は、加算器１６１と、ゲイン変動加算コード発生回路１６２と、周波数変動加算コード発生回路１６３とを含んで構成される。
加算器１６１は、外部から供給される位相設定初期コードと、ゲイン変動加算コード発生回路１６２から供給されるゲイン変動加算コードと、周波数変動加算コード発生回路１６３から供給される周波数変動加算コードとを加算して、図１の送信機１１における位相調整回路１３０に供給する位相設定コードを生成する。

ゲイン変動加算コード発生回路１６１は、外部から供給されるゲイン設定コード、周波数設定コード、および、ゲイン位相変動幅設定コードの各コードに基づいてゲイン変動加算コードを生成する。
また、周波数変動加算コード発生回路１６２は、外部から供給される周波数位相変動幅設定コード、周波数設定コード、および、ゲイン設定コードの各コードに基づいて周波数変動加算コードを生成する。

上述の位相設定初期コード、周波数位相変動幅設定コード、および、ゲイン位相変動幅設定コードは、外部設定からその設定値を書き換え可能である。また、位相設定初期コードは固定値でも良いが、外部からその設定値を書き換え可能であることがより望ましい。更にまた、周波数位相変動幅設定コードは固定値でも良いが、外部からその設定値を書き換え可能である方がより望ましい。また、ゲイン位相変動幅設定コードは固定値でも良いが、これについても、外部からその設定値を書き換え可能であることがより望ましい。

ゲイン設定コードと周波数設定コードとが初期設定値であるとき、ゲイン変動加算コードと周波数変動加算コードはそれぞれ０となる。即ち、位相設定初期コードが図１の送信機１１における位相調整回路１３０に供給される位相設定コードとなる。位相設定初期コードは外部からその設定値を書き換え可能であるため、初期設定のときに発振器（ＰＬＬ周波数シンセサイザ１１０）の発振信号と干渉波の位相差を十分に小さくして、干渉を低減させることができる。
ゲイン変動加算コード発生回路１６２は、ゲイン設定コードによって設定されるゲインが変動する場合に、周波数設定コードによって設定される周波数に応じて当該ゲイン変動によって生じる位相の変化を抑制したゲイン変動加算コードを生成する。

上述のようにしてゲイン変動によって生じる位相の変化が抑制されたゲイン変動加算コードが加算器１６１において位相設定初期コードと加算されることによってゲインが変動しても、発振器（ＰＬＬ周波数シンセサイザ１１０）の発振信号と干渉波の位相差が十分小さいままに保たれるような位相設定コードが生成され、該生成された位相設定コードが図１の送信機１１における位相調整回路１３０に供給される。
このときのゲイン変動加算コードの決定の方法を説明する。ゲイン設定コードによって設定されるゲインが変動する場合の、発振器（ＰＬＬ周波数シンセサイザ１１０）の発振信号と干渉波の位相α1を次の数式４で表す。

ここで、α0は初期設定時の発振器（ＰＬＬ周波数シンセサイザ１１０）の発振信号と干渉波の位相、Δα2はゲイン設定によって生ずる位相の変動量を示す。Δα2は上掲の数式２で表される通りであり、上記発振器の発振周波F1と、ゲインの変化による群遅延量の変化量t1で与えられる。この変化量t1は次の数式５で表される。

ここで、Ng1はゲイン設定コードの初期値からの差分を示す。数式５から了解されるとおり、係数k1はゲイン設定コードの変化に対する群遅延量の変化の割合を示しており、ゲインが制御される図１の送信機１１におけるドライバーアンプ１５０または、周波数変換器１４０に固有の値となる。
以上より、ゲインの変化による位相の変化量を打ち消すためのゲイン変動加算コード発生回路１６２の出力であるゲイン変動加算コードNgaは、次の数式６で与えられる。

ここで、θは位相調整回路１３０の分解能であり、2πθが位相設定コードの1コード当たりの位相変化量に相当する。また、係数K2は係数k1とθの比であり、ゲイン位相変動幅設定コードに応じて簡単なデコーダで制御可能な構成を採ることによって、ゲイン設定コードと、周波数設定コードと、ゲイン位相変動幅設定コードから、適切なゲイン変動加算コードを決めることができる。

図３は、図１の送信装置における送信機のゲイン設定と干渉の強弱の関係を示す図である。
図３において、Ng2は、ゲイン変動加算コードを1コード変化させるゲイン設定コードの変動値に相当し、上掲の数式６の符号を用いると1/(K2*F1)になる。即ち、ゲイン設定コードがNg2だけ変動する毎に、位相設定コードが1コードずれて干渉が弱い状態を保っている。仮に、ゲイン設定の変動に対応して、位相設定コードを変動させなければ、干渉強度は図３の点線の軌跡をたどり、ゲイン設定が変動する程に強くなっていく。

周波数設定コードによって設定される周波数が変化する場合は、周波数変動加算コード発生回路１６３を用いて、設定されるゲインに応じて周波数変動によって生じる位相の変化量を打ち消すように、周波数変動加算コードが生成される。
上述のようなゲイン変動加算コードおよび周波数変動加算コードが加算器１６１によって位相設定初期コードと加算されることによって、周波数が変動しても、発振器（ＰＬＬ周波数シンセサイザ１１０）の発振信号と干渉波の位相差が十分小さいままに保たれるような位相設定コードが図１の送信機１１における位相調整回路１３０に供給される。
上述における周波数変動加算コードの算定方法について説明する。周波数設定コードによって設定される周波数が変化する場合の、上記発振器の発振信号と干渉波の位相α1を次の数式７で表す。

ここで、α0は初期設定時の発振器（ＰＬＬ周波数シンセサイザ１１０）の発振信号と干渉波の位相、Δα3は周波数設定によって生ずる位相の変動量を示す。Δα3は数式３と同じ式で表されており、上記発振器の発振周波数の初期設定からの変化量f2と、干渉波が上記発振器に到達するまで時間T2で与えられる。このT2は次の数式８で表される。

ここで、T0はゲイン設定が初期設定のときにおける、干渉波が上記発振器に到達するまで時間を示し、t1は数式５で表されるゲインの変化による群遅延量の変化量である。
以上より、周波数の変化による位相の変化量を打ち消すための周波数変動加算コードNfaは、次の数式９で与えられる。

ここで、θは位相調整回路の分解能であって、2πθが位相設定コードの1コード当たりの位相変化量に相当し、Nf1は周波数変化量f2に相当する周波数設定コードの変化量を示す。係数K４を周波数位相変動幅設定コードに応じて簡単なデコーダで制御可能なようにすれば、ゲイン設定コードと、周波数設定コードと、周波数位相変動幅設定コードから、適切な周波数変動加算コードを決めることができる。

図４は、図１の送信装置における送信機の周波数設定と干渉の強弱の関係を示す図である。
図４において、Nf2は、周波数変動加算コードを1コード変化させる周波数設定コードの変動値に相当し、数式９の符号を用いると1/(K4*Ng1)になる。つまり、即ち、周波数設定コードがNf2だけ変動する毎に、位相設定コードが1コードずれて干渉が弱い状態を保っている。仮に、周波数設定の変動に対応して、位相設定コードを変動させなければ、干渉強度は図４の点線の軌跡をたどり、周波数設定が変動する程に強くなっていく。

また、当該送信装置１０を搭載したＩＣの外部環境の変化によって、干渉波が発振器（ＰＬＬ周波数シンセサイザ１１０）へ到達する時点での位相が変化する場合は、位相設定初期コードの外部入力設定値を変えて、ゲイン設定コードと周波数設定コードが初期設定であるときの、干渉を低減させることができる。また同時に、干渉波が上記発振器へ到達する時間、即ち、数式８におけるT0が変化して、一定の周波数変化に対する位相の変動量が変化する場合は、周波数位相変動幅設定コードの外部入力設定値を変えることで、周波数設定が変化しても干渉が低減されたままにすることができる。

図５は、図１の送信装置における送信機の周波数設定と干渉の強弱の関係について図４とは異なる場合を示す図である。図５では、図４の場合と外部環境が変わり、周波数変動加算コードを1コード変化させる周波数設定コードの変動値がNf2からNf2/2に変化した場合を例にして示している。数式９の符号を用いると、周波数位相変動幅設定コードを変えて、K4を２倍に変化させれば良い。仮に、外部環境の変化によって、干渉波が上記上記発振器へ到達する経路が変化しても、周波数位相変動幅設定コードを変えなければ、周波数設定の変動に対して、位相設定コードは適切に切り替わらず、干渉強度は図４の点線の軌跡をたどり、低減された状態が保てなくなる。

図６は、本発明の実施形態に係わる位相調整回路を実現した構成例を示す図である。
図６において、位相調整回路１３０に入力されるローカル信号Ｉとローカル信号Ｑは、位相調整回路１３０に前置された分周回路１２０の出力信号であって、互いにπ/2の位相差を持つ。位相調整回路１３０はローカル信号Ｉ２とローカル信号Ｑ２が出力されるステージ１（１３１）と、ローカル信号Ｉ３とローカル信号Ｑ３が出力されるステージ２（１３２）と、位相設定コードに基づいてそれらステージ１および２を制御するデジタルコードを発生するデコーダ１３３から構成される。

次に、位相調整回路１３０について更に詳述する。
先ず、ローカル信号Ｉおよびローカル信号Ｑが入力されてローカル信号Ｉ２およびローカル信号Ｑ２を出力するステージ１（１３１）について説明する。
ステージ１（１３１）の増幅器１３１−１と、反転増幅器１３１−２と、増幅器１３１−３と、増幅器１３１−４はそれぞれゲインが可変のアンプで、増幅器１３１−１と増幅器１３１−４はデコーダ１３３からのゲイン制御コードGC１に応じてゲインが決まり、それぞれのゲインは常に等しく、反転増幅器１３１−２と増幅器１３１−３はゲイン制御コードGC２に応じてゲインが決まり、それぞれゲインの絶対値は常に等しい。従って、ローカル信号Ｉ２とローカル信号Ｑ２はそれぞれ次の数式１０で表される。

ここで、g1は増幅器１３１−１のゲインを示し、g2は増幅器１３１−３のゲインを示し、ローカル信号Ｉとローカル信号Ｑをそれぞれcosωtとsinωtで表している。ここで、g1とg2について、次の数式１１に置き換える。

数式１１を挿入すると、ローカル信号Ｉ２とローカル信号Ｑ２は次の数式１２で表される。

数式１２からわかるように、ローカル信号Ｉ２とローカル信号Ｑ２は互いにπ/2の位相差を保ったまま、ローカル信号Iとローカル信号Qから位相がβだけシフトすることがわかる。また、数式１１からわかるように、増幅器１３１−１のゲインg1と増幅器１３１−３のゲインg2を変動させることでβを変化させることができる。尚、g1とg2はともに０または正の値をとるので、βは0〜π/2の間になる。

次に、ステージ１（１３１）からローカル信号Ｉ２およびローカル信号Ｑ２が入力されてローカル信号Ｉ３とローカル信号Ｑ３を出力するステージ２（１３２）の動作について説明する。増幅器１３２−１と増幅器１３２−４のそれぞれのゲインは等しく、反転増幅器１３２−２と増幅器１３２−３のそれぞれゲインの絶対値は等しい。
また、それらのオンとオフの切換えはデコーダ１３３からのON/OFF切換え制御信号SCで制御され、増幅器１３２−１と増幅器１３２−４のペアに入力される信号と反転増幅器１３２−２と増幅器１３２−３のペアに入力される制御信号は極性が互いに反対になる。

即ち、増幅器１３２−１と増幅器１３２−４が動作するときは、反転増幅器１３２−２と増幅器１３２−３はオフしており、逆に反転増幅器１３２−２と増幅器１３２−３が動作するときは、増幅器１３２−１と増幅器１３２−４はオフしている。
従って、ローカル信号Ｉ３はローカル信号Ｉ２または、ローカル信号Ｑ２のどちらかになり、ローカル信号Ｑ３はローカル信号Ｉ２の反転または、ローカル信号Ｑ２のどちらかになる。ローカル信号Ｉ３がローカル信号Ｉ２を出力するときは、ローカル信号Ｑ３はローカル信号Ｑ２を出力し、ローカル信号Ｉ３がローカル信号Ｑ２を出力するときは、ローカル信号Ｑ３はローカル信号Ｉ２の反転を出力する。以上より、ローカル信号Ｉ３とローカル信号Ｑ３は次の数式１３または、数式１４で表される。

数式１３および数式１４から容易に理解される通り、ローカル信号Ｉ３とローカル信号Ｑ３は互いにπ/2の位相差を保ったまま、ローカル信号Iとローカル信号Ｑから位相がβまたはβ+π/2だけシフトすることがわかる。
以上を要するに、ステージ１（１３１）では0〜π/2の間に入る位相βをシフトさせて、ステージ２（１３２）では、位相をシフトしないかまたは、π/2シフトさせることで、全体としては、ローカル信号Ｉ３とローカル信号Ｑ３は互いにπ/2の位相差を保ったまま、ローカル信号Ｉとローカル信号Ｑから0〜πの間までシフトさせることができる。
ステージ１（１３１）のβの制御はゲイン制御コードGC１とゲイン制御コードGC２によって行うことができ、ステージ２（１３２）の位相をシフトしないかまたは、π/2シフトさせる選択はON/OFF切換え制御信号SCで制御することができる。従って、デコーダ１３３を用いることで、位相設定コードに応じて、位相シフトを0〜πの間で設定することができる。

次に、図７および図８を参照して、位相調整回路の具体例について説明する。
図７は、差動回路を用いて、図６におけるステージ１（１３１）を実現した構成例を示す回路図である。差動対７１０と電流源７１１は図６における増幅器１３１−１に相当する。
図７において、電流源７１１は、例えば一般的なカレントミラー回路から構成され、ゲイン制御コードGC１に応じて、電流を流すカレントミラー回路の数が変化して、差動対のテイル電流を変えることによってゲイン調整を行う回路構成を採ることができる。
同様に、差動対７２０と電流源７１２は反転増幅器１３１−２に相当し、差動対７３０と電流源７１３は増幅器１３１−３に相当し、差動対７４０と電流源７１４は増幅器１３１−４に相当する。

図８は、差動回路を用いて、図６におけるステージ２（１３２）を実現した構成例を示す回路図である。
図８において、図７と同様に、差動対８１０と電流源８１１は図６における増幅器１３２−１に相当し、差動対８２０と電流源８１２は反転増幅器１３２−２に相当し、差動対８３０と電流源８１３は増幅器１３２−３に相当し、差動対８４０と電流源８１４は増幅器１３１−４に相当し、抵抗８０１と抵抗８０２は加算器１３２ａに相当し、抵抗８０３と抵抗８０４は加算器１３２ｂに相当する。

電流源８１１および電流源８１４は入力されるON/OFF切換え制御信号SCの極性によって、電流を流すか全く流さないかが選択される。電流源８１２および電流源８１３も同様の動作を行うが、ON/OFF切換え制御信号SCの反対の極性によって制御される。従って、差動対８１０および差動対８４０が動作するときは、差動対８２０および差動対８３０は動作しない。
反対に、差動対８１０および差動対８４０が動作しないときは、差動対８２０および差動対８３０が動作する。

以上を要するに、ON/OFF切換え制御信号SCの極性によってシフトされる位相を0からπ/2の範囲で選択することができる。
以上説明したように、本発明の実施の形態によれば、位相調整回路１３０や位相設定コード発生回路１６０を用いることで、送信機が出力する信号の位相を制御することができるため、例えばＰＬＬ周波数シンセサイザ内部の発振器に到達する干渉波の位相を制御することができる。そのため、発振器が発振する信号振幅を高くするための余分な電力を消費させることなく、発振器への干渉を低減することができる。

位相調整回路１３０がシフトする位相は、差動対のテイル電流の切換えにより、0〜πの間で非連続的に変化させることができ、外部入力により、位相設定コード発生回路１６０が発生する位相設定コードを設定できるため、予め、干渉波が発振器へ到達する経路を特定しなくとも、発振器への干渉の低減することができる。
ドライバーアンプ１５０または周波数変換器１４０においてそれらに対して設定されるゲインが変わる場合は、位相設定コード発生回路１６０において、ゲイン設定コードの変化に応じて、位相設定コードを切り換えることによって、ゲインが変動しても、常に発振器への干渉を低減することができる。

同様に、ＰＬＬ周波数シンセサイザ１１０における設定周波数が変わる場合は、位相設定コード発生回路１６０において、周波数設定コードの変化に応じて、位相設定コードを切り換えることで、発振周波数が変動しても、常に発振器への干渉を低減することができる。
本発明の他の一つの態様は、図１乃至図８を参照して説明した送信装置１０に該当する回路を備えるＩＣチップである。

このようなＩＣチップが搭載されるボード基板上の環境が変化して、干渉波が発振器へ到達する経路が変化する場合は、位相設定コード発生回路１６０において、外部入力設定により位相設定初期コードを変えて、初期状態における発振器への干渉を低減することができる。
また、周波数設定コードの変化に応じて、位相設定コードを切り換える際に、外部入力により、位相設定の変動幅を変えることにより、干渉波の位相の周波数依存性が変化しても、発振周波数の変動に応じて適応的に発振器への干渉を低減することが可能である。

１０………………………………送信装置
１１………………………………送信機
１２………………………………デジタル制御回路
１１０……………………………ＰＬＬ周波数シンセサイザ
１２０……………………………分周回路
１３０……………………………位相調整回路
１３１……………………………ステージ１
１３２……………………………ステージ２
１３３……………………………デコーダ
１４０……………………………周波数変換器
１５０……………………………ドライバーアンプ
１６０……………………………位相設定コード発生回路
１６１……………………………加算器
１６２……………………………ゲイン変動加算コード発生回路
１６３……………………………周波数変動加算コード発生回路
１７０……………………………周波数設定コード発生回路
１８０……………………………ゲイン設定コード発生回路

Claims (11)

1. ローカル信号を用いてベースバンド信号に対する周波数変換を行いＲＦ変調出力信号を得る送信装置であって、
   前記ローカル信号を生成するための信号を発振する発振器と、前記発振器の発振出力による前記ローカル信号に対する位相調整を行って位相調整ローカル信号を得る位相調整回路と、前記位相調整回路からの位相調整ローカル信号を用いてベースバンド信号に対する周波数変換を行ってＲＦ信号を得る周波数変換器と、を含む送信機と、
   前記位相調整ローカル信号の位相が前記ＲＦ信号による前記発振器への干渉が低減された位相となるように前記相位調整回路に対しその位相調整動作を制御するための制御信号を供給する制御信号生成部を含む制御回路と、
   を備えたことを特徴とする送信装置。
2. 前記制御信号生成部は、前記発振器からのローカル信号に対する位相シフトの態様を制御する位相設定コードを前記制御信号として発生する位相設定コード発生回路であることを特徴とする請求項１に記載の送信装置。
3. 前記位相調整回路は、差動増幅器を含み、前記制御信号生成部から供給される前記位相設定コードに応じて、前記差動増幅器の差動対のテイル電流を変更することによって前記発振器からのローカル信号の位相を０°〜１８０°の間でシフトさせることを特徴とする請求項２に記載の送信装置。
4. 前記送信機は、前記周波数変換器からのＲＦ信号に所定のゲインを与えるドライバーアンプを更に有し、
   前記ドライバーアンプのゲインおよび前記周波数変換器のゲインのうち少なくとも一方のゲイン調整をもって前記発振器からのローカル信号の位相制御に寄与させることを特徴とする請求項２に記載の送信装置。
5. 前記ドライバーアンプのゲインおよび前記周波数変換器のゲインのうち少なくとも一方のゲインを設定するゲイン設定コードを発生するゲイン設定コード発生回路を更に備えることを特徴とする請求項４に記載の送信装置。
6. 前記位相設定コード発生回路は、前記ゲイン設定コード発生回路による前記ゲイン設定コードの変化に応じて前記位相設定コードを変更することを特徴とする請求項５に記載の送信装置。
7. 前記発振器は、発振する周波数を変化させるＰＬＬ周波数シンセサイザであり、前記制御回路は、前記ＰＬＬ周波数シンセサイザの周波数の変化に応じて前記ローカル信号の位相を制御する態様の前記位相設定コードを前記制御信号として発生することを特徴とする請求項６に記載の送信装置。
8. 前記制御回路は、前記ＰＬＬ周波数シンセサイザにその出力周波数を設定する周波数設定コードを供給する周波数設定コード発生回路を更に備えることを特徴とする請求項７に記載の送信装置。
9. 前記位相設定コード発生回路は、前記周波数設定コード発生回路が発する前記周波数設定コードの変化に応じて、前記位相設定コードを変更することを特徴とする請求項８に記載の送信装置。
10. 前記位相設定コード発生回路は、前記周波数設定コード発生回路が発する前記周波数設定コードの変化に応じて前記位相設定コードを変更するときに、前記周波数設定コードによって表される周波数の変動に対する前記位相設定コードの変動幅を制御可能であることを特徴とする請求項９に記載の送信装置。
11. 請求項１から１０のいずれかに記載の送信装置に該当する回路を備えることを特徴とするＩＣチップ。

Images