JP2012204426A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012204426A JP2012204426A JP2011065277A JP2011065277A JP2012204426A JP 2012204426 A JP2012204426 A JP 2012204426A JP 2011065277 A JP2011065277 A JP 2011065277A JP 2011065277 A JP2011065277 A JP 2011065277A JP 2012204426 A JP2012204426 A JP 2012204426A
- Authority
- JP
- Japan
- Prior art keywords
- underfill resin
- semiconductor
- semiconductor device
- substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】 フリップチップ実装により多段積層された半導体装置の複数のギャップに、ボイドを発生させることなく均一にアンダーフィル樹脂を充填することができる半導体装置及びその製造方法を提供する。
【解決手段】 実施形態に係る半導体装置の製造方法では、フリップチップ実装により基板上に複数の半導体チップを形成する。前記基板上にアンダーフィル樹脂を、常温で少なくとも前記複数の半導体チップのうち最上段の半導体チップにおける底面の高さまで塗布する。前記アンダーフィル樹脂を加熱することにより、前記基板と前記半導体チップの間および前記複数の半導体チップ間のギャップにアンダーフィル樹脂を充填する。前記アンダーフィル樹脂を硬化する。
【選択図】 図1
【解決手段】 実施形態に係る半導体装置の製造方法では、フリップチップ実装により基板上に複数の半導体チップを形成する。前記基板上にアンダーフィル樹脂を、常温で少なくとも前記複数の半導体チップのうち最上段の半導体チップにおける底面の高さまで塗布する。前記アンダーフィル樹脂を加熱することにより、前記基板と前記半導体チップの間および前記複数の半導体チップ間のギャップにアンダーフィル樹脂を充填する。前記アンダーフィル樹脂を硬化する。
【選択図】 図1
Description
本発明の実施形態は、半導体装置及びその製造方法に関する。
近年、半導体パッケージにおいて、実装密度の向上や回路動作速度の向上のため、半導体チップがフリップチップ実装で多段積層された半導体装置についての開発が種々行われている。このフリップチップ実装において、積層された半導体チップとバンプとの接続部における機械的強度の補強および外部環境からの保護のために、積層された半導体チップ間のギャップ(以下、単にギャップと称する)にアンダーフィル樹脂を充填して封止をする。このとき、ギャップ中に、アンダーフィル樹脂の未充填部分や、ボイドが存在すると、半導体装置としての信頼性が著しく低下する。
通常、フリップチップ実装に対するアンダーフィル樹脂の塗布は、充填の際に空気の巻き込みによるボイドの発生を防止するため、半導体装置を加熱し、アンダーフィル樹脂の流動性を向上させた状態で行う。しかし、多段積層された半導体装置においては、半導体チップが高く積層されているため、加熱によって粘度が低下したアンダーフィル樹脂が塗布される場合に上層まで届きにくい。そのため、かかる部分はアンダーフィル樹脂の未充填領域が形成しやすいという問題があった。
本発明が解決しようとする課題は、フリップチップ実装により多段積層された半導体装置の複数のギャップに、ボイドを発生させることなく均一にアンダーフィル樹脂を充填することができる半導体装置及びその製造方法を提供することである。
上記課題を解決するために実施形態に係る半導体装置の製造方法では、フリップチップ実装により基板上に複数の半導体チップを積層する。前記基板上にアンダーフィル樹脂を、常温で少なくとも前記複数の半導体チップのうち最上段の半導体チップにおける底面の高さまで塗布する。前記アンダーフィル樹脂を加熱することにより、前記基板と前記半導体チップの間および前記複数の半導体チップ間のギャップにアンダーフィル樹脂を充填する。前記アンダーフィル樹脂を硬化する。
以下、本発明の実施形態について図面を参照しながら説明する。
(第1の実施形態)
図1は 第1の実施形態に係る半導体装置における第1の例を示す断面図を示す。図2は、第1の実施形態に係る半導体装置を示す平面図である。第1の実施形態に係る半導体装置1には、図1のように、基板2上にはんだバンプ3を介して半導体チップ4(4a〜4d)が繰り返し積層され、それぞれのギャップにアンダーフィル樹脂5が充填されている。最も上層に積層された半導体チップ4d上には、アンダーフィル樹脂5が半導体チップ4d上に流入するのを防止するための流入防止ダム6が設けられている。
図1は 第1の実施形態に係る半導体装置における第1の例を示す断面図を示す。図2は、第1の実施形態に係る半導体装置を示す平面図である。第1の実施形態に係る半導体装置1には、図1のように、基板2上にはんだバンプ3を介して半導体チップ4(4a〜4d)が繰り返し積層され、それぞれのギャップにアンダーフィル樹脂5が充填されている。最も上層に積層された半導体チップ4d上には、アンダーフィル樹脂5が半導体チップ4d上に流入するのを防止するための流入防止ダム6が設けられている。
基板2は、回路基板であり、多層配線が設けられている。基板2の裏面である底面には、2次元状に配列されたボールパッド(図示なし)があり、このボールパッドには、第1の実施形態に係る半導体装置の外部と接続するはんだバンプ(図示なし)が設けられている。
はんだバンプ3は、基板2のおもて面である上面に2次元的に配列されており、以下はんだバンプ3の配列は同様のものとする。
基板2上には、はんだバンプ3を介して半導体チップ4(4a〜4d)が繰り返し積層される。半導体チップ4は、半導体素子であり、例えばNAND型フラッシュメモリである。半導体チップ4の平面形状は、例えば矩形状である。なお、半導体チップ4のおもて面に半導体素子が形成されるものとする。
第1の実施形態においては、はんだバンプ3を介して半導体チップ4が4層に積層された構造として説明するが、半導体チップ4の積層数は3層以下でもよいし、5層以上でもよい。
最上段の半導体チップ4d上には、流入防止ダム6が設けられる。流入防止ダム6には、例えば熱硬化性を有した比較的粘度が高い樹脂が用いられる。流入防止ダム6により、アンダーフィル樹脂5を半導体チップ4同士の間のギャップおよび基板2と半導体チップ4aの間のギャップに塗布および充填する際に、半導体チップ4d上にアンダーフィル樹脂5の流入を防止することができる。流入防止ダム6は、アンダーフィル樹脂5に対して接触角の大きな材料を用いることが望ましい。流入防止ダム6の断面形状は、例えば、盛り上がった凸型である。流入防止ダム6の形状は、図2に示す平面図において、半導体チップ4の形状と同様な矩形のリング状であり、例えば最上段の半導体チップ4dと相似形のものとして正方形又は長方形であるが、それ以外の形状でもよい。なお、流入防止ダム6の外側端は、最上段の半導体チップ4dの周縁部であってもよい。流入防止ダム6の高さは、例えば20μm程度である。また、流入防止ダム6の底面のサイズは、例えば流入防止ダム6底面の形状が円形状である場合には、直径が40μm程度である。なお、流入防止ダム6の断面形状は、半導体チップ4d上面に溝を設け、凹型としてもよい。
本発明の実施形態において、流入防止ダム6の内側端で囲まれた面積が、最上段の半導体チップ4dの面積の3/4以上であることが好ましい。流入防止ダム6の内側端で囲まれた面積が、最上段の半導体チップ4dの面積の3/4未満であると半導体チップ4の放熱性を妨げるため好ましくない。
また、第1の実施形態の第2の例として、図3のように、基板2上に、流入防止ダム6と併用して、アンダーフィル樹脂5の基板2からの流出を防止する流出防止ダム7を設けてもよい。流出防止ダム7は、後述する例えば図4(c)に示すノズル8から基板2上に塗布したアンダーフィル樹脂5が基板2から流出するのを防止することができる。なお、流出防止ダム7の断面形状は、流入防止ダム6と同様に基板2に溝を設け、凹型としてもよい。
基板2と半導体チップ4aとの間のギャップおよび半導体チップ4同士の間のギャップには、硬化したアンダーフィル樹脂5が充填されている。アンダーフィル樹脂5には、例えば酸無水物系硬化剤又はアミン系硬化剤、および無機物充填剤(フィラー)が添加されたエポキシ系樹脂が用いられる。アンダーフィル樹脂5がボイドや未充填部分がなく半導体装置1のギャップに埋め込まれることによって、基板2と半導体チップ4aとの間のギャップおよび半導体チップ4同士の間に設けられたはんだバンプ3に加わる応力を緩和し、機械的強度を補強することができる。
なお、アンダーフィル樹脂5は、最上段の半導体チップ4dの周縁部上、すなわち図2に示す平面図における最上段の半導体チップ4dにおいて、流入防止ダム6の外側部上に設けられてもよい。この場合、アンダーフィル樹脂5は、最上段の半導体チップ4dの上面の高さまで十分に塗布されており、半導体装置1における最上のギャップに十分なアンダーフィル樹脂5が充填される。さらに、アンダーフィル樹脂5は、流入防止ダム6に接するように設けられてもよい。
以上により、第1の実施形態に係る半導体装置が構成される。
次に、第1の実施形態に係る半導体装置の製造方法について図面を参照して以下説明する。
図4(a)〜(d)は、第1の実施形態に係る半導体装置の製造方法を示す断面図である。
まず、図4(a)に示すように、基板2上にはんだバンプ3を介して半導体チップ4(4a〜4d)をフリップチップ実装で積層する。
次に、図4(b)に示すように、最上段の半導体チップ4d上に流入防止ダム6を形成する。流入防止ダム6は、例えば流入防止ダム用のノズル(図示なし)を用いて、比較的粘度の高い樹脂が盛り上がるように塗布し、その後、加熱することにより形成される。これにより、半導体チップ4d上にアンダーフィル樹脂5の流入を防止することができる。
次いで、図4(c)のように、ノズル8を用いて液体状のアンダーフィル樹脂5を常温において基板2上に塗布する。常温において基板2上にアンダーフィル樹脂5を塗布することにより、粘度が高いアンダーフィル樹脂5が、基板2上に盛り上がるように形成される。アンダーフィル樹脂5の粘度は、例えば常温で5〜20Pa・s程度である。なお、常温とは、室温で非加熱状態における温度をいい、10℃〜30℃程度のことをいう。
その後、図4(d)のように、基板2上に盛り上がったアンダーフィル樹脂5の高さが、例えば流入防止ダム6の頂上の高さになったところで塗布を終了する。アンダーフィル樹脂5は、常温で塗布されるため、粘度が低下せず、例えば流入防止ダム6の頂上の高さまで形成されている。このため、半導体装置1における最上のギャップにも、十分にアンダーフィル樹脂5を充填することができる。このとき、流入防止ダム6があるため、半導体チップ4d上の流入防止ダム6の内側にアンダーフィル樹脂5の流入を防止することができる。なお、半導体装置1における最上のギャップに、アンダーフィル樹脂5を充填するとき、アンダーフィル樹脂5は流入防止ダム6の頂上の高さまで形成する必要はなく、少なくとも最上段の半導体チップ4dの底面の高さまで形成されていればよい。
次に、アンダーフィル樹脂5を加熱し、粘度を低下させることにより、アンダーフィル樹脂5を基板2と半導体チップ4aとの間のギャップおよび半導体チップ4同士の間のギャップに充填する。アンダーフィル樹脂5は、例えば50〜100℃において20秒間程度加熱され、このときアンダーフィル樹脂5の粘度は、0.1Pa・s程度となる。なお、このときアンダーフィル樹脂5は、最上段の半導体チップ4dの周縁部上に形成されてもよい。この場合、半導体チップ4d上に流入防止ダム6が形成されているため、半導体チップ4d上へのアンダーフィル樹脂5の流入を防止することができる。
次いで、さらにアンダーフィル樹脂5を加熱し、充填したアンダーフィル樹脂5を硬化する。この加熱は、例えばアンダーフィル樹脂5を30分から2時間程度の間、例えば150℃において保持することにより行う。
以上により、図1に示す第1の実施形態に係る半導体装置が形成される。
以上のように、本発明の第1の実施形態によれば、常温においてアンダーフィル樹脂5を所望の高さまで基板2上に塗布し、その後アンダーフィル樹脂5を加熱して、フリップチップ実装により多段積層された半導体装置1における複数のギャップに充填している。これにより、半導体チップ上段に未充填部分やボイドを発生させることなく均一にアンダーフィル樹脂5を充填することができる。
さらに、本発明の第1の実施形態によれば、半導体チップ4d上に流入防止ダム6を設けている。これにより、アンダーフィル樹脂5を塗布する際に、半導体チップ4d上へのアンダーフィル樹脂5の流入を防止しつつ、半導体装置1において最上のギャップへの充填に十分なアンダーフィル樹脂5を塗布することができる。
(第2の実施形態)
本発明の第2の実施形態による半導体装置の製造方法について図5を用いて説明する。この第2の実施形態の構成について図1の第1の実施形態の半導体装置の構成と同一部分は同一符号で示し、その詳細な説明を省略する。第1の実施形態においては、アンダーフィル樹脂5は基板2上に塗布され、その後加熱することによりアンダーフィル樹脂5を半導体装置1に充填している。一方、第2の実施形態においては、アンダーフィル樹脂5を最上段の半導体チップ4d上に塗布し、半導体装置1の側面を覆い、その後加熱することによりアンダーフィル樹脂5を半導体装置1に充填する。
本発明の第2の実施形態による半導体装置の製造方法について図5を用いて説明する。この第2の実施形態の構成について図1の第1の実施形態の半導体装置の構成と同一部分は同一符号で示し、その詳細な説明を省略する。第1の実施形態においては、アンダーフィル樹脂5は基板2上に塗布され、その後加熱することによりアンダーフィル樹脂5を半導体装置1に充填している。一方、第2の実施形態においては、アンダーフィル樹脂5を最上段の半導体チップ4d上に塗布し、半導体装置1の側面を覆い、その後加熱することによりアンダーフィル樹脂5を半導体装置1に充填する。
本発明の第2の実施形態による半導体装置の製造方法について図を用いて説明する。図5に、第2の実施形態に係る半導体装置の製造方法を示す。
第1の実施形態と同様にして図4(a)に示すように、基板2上にはんだバンプ3を介して半導体チップ4(4a〜4d)をフリップチップ実装で積層する。半導体装置1を形成する。その後、半導体チップ4d上に流入防止ダム6を形成する。なお、その後、基板2上に流出防止ダム7を形成してもよい。
次に、図5(a)のように、ノズル8を用いて、アンダーフィル樹脂5を半導体チップ4dの周縁部上に常温で塗布する。これにより、少なくとも最上段の半導体チップ4dの底面の高さまでアンダーフィル樹脂5が形成され、半導体チップ4の側面は覆われる。このとき、アンダーフィル樹脂5は、半導体チップ4dの周縁部上において、流入防止ダム6の外側の部分に塗布される。その後、図5(b)に示すように、アンダーフィル樹脂5は、自重により半導体装置1の側面を覆う。このとき、流入防止ダム6があるため、半導体チップ4d上の流入防止ダム6より内側にアンダーフィル樹脂5の流入を防止することができる。また、アンダーフィル樹脂5は、最上段の半導体チップ4dの周縁部上に常温で塗布されるため、粘度が低下せず、半導体装置1の最上のギャップに届く高さまで覆うことができる。
このとき、アンダーフィル樹脂5が半導体装置1の側面から基板2上にアンダーフィル樹脂5が盛り上がるように塗布されることにより、アンダーフィル樹脂5が、少なくとも最上段の半導体チップ4dの底面の高さまで形成されてもよい。
次に、アンダーフィル樹脂5を加熱し、粘度を低下させることにより、アンダーフィル樹脂5を基板2と半導体チップ4aとの間のギャップおよび半導体チップ4同士の間のギャップに充填する。その後、さらに充填したアンダーフィル樹脂5を加熱し、硬化させる。
以上により、図1に示すように、半導体装置1が形成される。
以上のように、本発明の第2の実施形態によれば、常温においてアンダーフィル樹脂5を所望の高さまで最上段の半導体チップ4d周縁部上に塗布することによりその側面を覆い、その後アンダーフィル樹脂5を加熱して、フリップチップ実装により多段積層された半導体装置1における複数のギャップに充填している。これにより、半導体チップ上段に未充填部分やボイドを発生させることなく均一にアンダーフィル樹脂5を充填することができる。
さらに、本発明の第2の実施形態によれば、最上段の半導体チップ4d上に流入防止ダム6を設けている。これにより、アンダーフィル樹脂5を塗布する際に、半導体チップ4d上へのアンダーフィル樹脂5の流入を防止しつつ、半導体装置1において最上のギャップへの充填に十分なアンダーフィル樹脂5を塗布することができる。
さらに、本発明の第2の実施形態に係る半導体装置の製造方法によれば、アンダーフィル樹脂5を最上段の半導体チップ4dに常温で塗布し、自重により半導体装置1の側面を覆わせている。これにより、半導体装置1の最上のギャップに届く高さまで半導体装置1の側面をさらに容易に覆うことができる。
なお、上述した第1の実施形態および第2の実施形態において、膜厚の値を記載したが、この範囲外の膜厚でも良い。
なお、上述した第1の実施形態および第2の実施形態において、半導体装置については、半導体チップが4層から構成されることを前提に説明したが、当然この積層数に限られるものではなく、半導体チップの積層数は3層以下であっても、5層以上であってもよい。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…半導体装置
2…基板
3…はんだバンプ
4…半導体チップ
5…アンダーフィル樹脂
6…流入防止ダム
7…流出防止ダム
8…ノズル
2…基板
3…はんだバンプ
4…半導体チップ
5…アンダーフィル樹脂
6…流入防止ダム
7…流出防止ダム
8…ノズル
Claims (6)
- フリップチップ実装により基板上に複数の半導体チップを積層する工程と、
前記基板上にアンダーフィル樹脂を、常温で少なくとも前記複数の半導体チップのうち最上段の半導体チップにおける底面の高さまで塗布する工程と、
前記アンダーフィル樹脂を加熱することにより、前記基板と前記半導体チップとの間のギャップおよび前記複数の半導体チップ間のギャップにアンダーフィル樹脂を充填する工程と、
前記アンダーフィル樹脂を硬化する工程と、
を備えた半導体装置の製造方法。 - フリップチップ実装により基板上に複数の半導体チップを積層する工程と、
前記複数の半導体チップのうち最上段の半導体チップ上にアンダーフィル樹脂を常温で塗布し、前記基板上に前記アンダーフィル樹脂を少なくとも前記最上段の半導体チップの底面の高さまで形成し、前記アンダーフィル樹脂を前記複数の半導体チップの側面を覆う工程と、
前記アンダーフィル樹脂を加熱することにより、前記基板と前記半導体チップとの間のギャップおよび前記複数の半導体チップ間のギャップにアンダーフィル樹脂を充填さする工程と、
前記アンダーフィル樹脂を硬化する工程と、
を備えた半導体装置の製造方法。 - 前記半導体チップを積層する工程の直後に、前記複数の半導体チップのうち最上の半導体チップ上に第1のダムを形成する工程をさらに有することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 基板と、
前記基板上にフリップチップ実装で積層された複数の半導体チップと、
前記基板と前記半導体チップの間および前記複数の半導体チップ間に充填されたアンダーフィル樹脂と、
前記複数の半導体チップのうち最上段の半導体チップ上に設けられた前記アンダーフィル樹脂の第1のダムと、
を備えた半導体装置。 - 前記最上段の半導体チップの周縁部上に前記アンダーフィル樹脂が設けられていることを特徴とする請求項4に記載の半導体装置。
- 前記基板上に第2のダムが設けられていることを特徴とする請求項4又は請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011065277A JP2012204426A (ja) | 2011-03-24 | 2011-03-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011065277A JP2012204426A (ja) | 2011-03-24 | 2011-03-24 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012204426A true JP2012204426A (ja) | 2012-10-22 |
Family
ID=47185133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011065277A Withdrawn JP2012204426A (ja) | 2011-03-24 | 2011-03-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012204426A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150114A (ja) * | 2013-01-31 | 2014-08-21 | Panasonic Corp | 電子部品実装方法 |
JP2015133367A (ja) * | 2014-01-10 | 2015-07-23 | 富士通株式会社 | 電子装置の製造方法及び電子装置 |
-
2011
- 2011-03-24 JP JP2011065277A patent/JP2012204426A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150114A (ja) * | 2013-01-31 | 2014-08-21 | Panasonic Corp | 電子部品実装方法 |
JP2015133367A (ja) * | 2014-01-10 | 2015-07-23 | 富士通株式会社 | 電子装置の製造方法及び電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI576969B (zh) | 翹曲控制結構、翹曲控制圖案及半導體封裝 | |
JP5928222B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9698072B2 (en) | Low-stress dual underfill packaging | |
JP2010263192A (ja) | 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 | |
JP2010251408A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US9633978B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2015177007A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2012069903A (ja) | 半導体装置及びその製造方法 | |
JP2011216818A (ja) | 半導体装置の製造方法 | |
JP2016062995A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012142536A (ja) | 半導体装置及びその製造方法 | |
JPWO2014112167A1 (ja) | モジュールおよびその製造方法 | |
JP2013021216A (ja) | 積層型半導体パッケージ | |
JP2015177061A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6726309B2 (ja) | 高信頼性電子パッケージ構造、回路基板及びデバイス | |
JP6495692B2 (ja) | 半導体装置及びその製造方法 | |
JP2012199342A (ja) | 樹脂モールド基板の製造方法および樹脂モールド基板 | |
JP2016115711A (ja) | 半導体パッケージ及びその製造方法 | |
TWI771901B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2012204426A (ja) | 半導体装置及びその製造方法 | |
US9793237B2 (en) | Hollow-cavity flip-chip package with reinforced interconnects and process for making the same | |
US20140099755A1 (en) | Fabrication method of stacked package structure | |
JP2010062292A (ja) | 半導体装置の製造方法 | |
TWI720851B (zh) | 晶片封裝結構及其製造方法 | |
JP2013106031A (ja) | 半導体パッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |