JP2012190885A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】配線の断線を防止する。
【解決手段】半導体装置１が、半導体基板１１と、半導体基板１１の上に形成された配線２１と、半導体基板１１の上に形成され、配線２１に接続された接続導体２２と、半導体基板１１の上に形成され、接続導体２２に接続されたランド２３と、ランド２３の上に形成され、ランド２３の外縁からはみ出るように形成された端子２９と、を備る。接続導体２２が端子２９の外周からはみ出て、接続導体２２の幅Ｗ２が配線２１の幅Ｗ１よりも広い。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関する。

半導体チップのパッケージ方法として、いわゆるＷＬＰ（Wafer Level Package）法がある。ＷＬＰ法は、個片化する前の半導体ウエハに配線形成と樹脂封止を行った後に、チップサイズに切り出す方法である（例えば、特許文献１の図１〜図２参照）。具体的には、以下のような工程を経て、半導体チップをパッケージする。即ち、まず、シード層（９）を半導体ウエハの表面に成長させる。その後、そのシード層（９）をレジスト（１６）によってマスキングした状態で、そのシード層（９）の上に配線（１０）を電解メッキ法により形成する。そのレジスト（１６）の除去後、ドライフィルム（１９）を貼り付けて、そのドライフィルム（１９）に開口（１２）を形成する。次に、ドライフィルム（１９）の開口（１２）内に柱状電極（１１）を電解メッキ法によって成長させる。そのドライフィルム（１９）の除去後、エポキシ樹脂を塗布して、エポキシ樹脂で配線（１０）及び柱状電極（１１）を覆い、そのエポキシ樹脂を硬化させる。エポキシ樹脂が硬化することで封止層（１４）になる。その後、封止層（１４）の表面を研削し、柱状電極（１１）を露出させる。次に、その柱状電極（１１）の表面にバンプ（１５）を形成し、最後に半導体ウエハを封止層（１４）と一緒に個片化する。

特開２００８−２１８７３１号公報

ところで、特許文献１には、配線（１０）の平面的な形状について何ら記載されていない。配線（１０）の幅が柱状電極（１１）の直径よりも狭いと、配線（１０）のうち柱状電極（１１）の外周を横切る箇所に電力集中が生じる。そのため、配線（１０）は、柱状電極（１１）の外周を横切る箇所で断線してしまうことがある。
また、電気めっきにより柱状電極（１１）を形成する際、ドライフィルム（１９）を用いている。そして、シード層（９）の上面には配線（１０）が形成されているので、配線（１０）およびシード層（９）の上面にドライフィルム（１９）をラミネートすることになる。ところで、最近では、狭ピッチ化の進行に伴い、配線（１０）のランドと配線（１０）の引き回し線部との間隔が狭くなってきている。配線（１０）のランドの直径は柱状電極（１１）の直径よりも例えば数μｍ〜１０μｍ大きくなっている。また、配線（１０）の厚さは例えば６μｍ程度と比較的厚くなっている。
この結果、ラミネートローラを用いた熱圧着方法では、ローラ圧力が配線（１０）のランドと配線（１０）の引き回し線部との間に十分に伝わらず、配線（１０）のランドの周辺部上面へのドライフィルムの密着性が低下し、メッキ液が配線（１０）のランドと配線（１０）の引き回し線部との間に染み出し、シード層（９）のエッチング工程においてシード層（９）のエッチング不良が発生し、配線（１０）間でショートが発生してしまうことがある。
そこで、本発明が解決しようとする課題は、ドライフィルム（１９）の密着性の低下によるメッキ液の染み出しが起こりにくいようにすると共に、配線の断線を防止することである。

以上の課題を解決するための本発明に係る半導体装置が、半導体基板と、前記半導体基板の上方に設けられた配線と、一端部が、前記配線の一端部に接続された接続導体と、前記接続導体の他端部に接続され、平面視して前記配線の幅より広い幅のランドと、前記ランド上及び前記ランドの周側面の少なくとも一部を覆うように設けられた端子と、を備えている。

本発明に係る半導体装置の製造方法は、配線と、前記配線の一端部に、一端部が接続された接続導体と、前記接続導体の他端部に接続され、平面視して前記配線の幅より広い幅のランドと、を半導体ウエハの上方に形成し、前記ランド上及び前記ランドの周側面を覆うように端子を形成する方法である。

本発明によれば、配線の断線を防止することができる。

本発明の実施形態に係る半導体装置の斜視図。 同実施形態に係る導体構造の平面図。 図２に示されたIII−IIIに沿った面の断面図。 図２に示されたIV−IVに沿った面の断面図。 同実施形態に係る半導体装置の製造に用いるウエハの斜視図。 同実施形態に係る半導体装置を製造する方法の一工程における平面図及び断面図。 図６に続く工程における平面図及び断面図。 図７に続く工程における平面図及び断面図。 図８に続く工程における平面図及び断面図。 図９に続く工程における平面図及び断面図。 図１０に続く工程における平面図及び断面図。 図１１に続く工程における平面図及び断面図。 図１２に続く工程における平面図及び断面図。 図１３に続く工程における平面図及び断面図。 図１４に続く工程における平面図及び断面図。 図１５に続く工程における平面図及び断面図。

以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。

図１は、半導体装置１の一部を破断した状態で示した斜視図である。図２（Ａ）は、この半導体装置１に設けられた導体構造２０の平面図である。図２（Ｂ）は、図２（Ａ）の導体構造２０のうち、アウター端子２９を形成する前の配線２１、接続導体２２、ランド２３の平面図である。図３は、III−III断面図である。図４は、IV−IV断面図である。

図１に示すように、半導体装置１は、チップサイズにパッケージしたものであって、いわゆるＣＳＰ（Chip Size Package）である。特に、この半導体装置１は、個片化する前の半導体ウエハの表面を樹脂によって封止した後に、それをチップサイズに個片化したものである。つまり、半導体装置１は、ＣＳＰの中でも特にＷＬＰ（Wafer Level Package）である。

半導体装置１は、半導体基板１１、パッシベーション膜１５、絶縁膜１６、導体構造２０、封止層４０及び半田バンプ５０を有する。

半導体基板１１は、半導体ウエハを個片化したものである。半導体基板１１は、一方の面１２と、その面１２の反対側となる他方の面１３と、これら面１２，１３の間の厚みと、を有する。半導体基板１１は、シリコンといった半導体材料等からなる。半導体基板１１の表側の表層には、集積回路が形成されている。

半導体基板１１の一方の面１２がパッシベーション膜１５によって被覆されている。半導体基板１１の表層に形成された集積回路がパッシベーション膜１５によって保護されている。パッシベーション膜１５は、酸化シリコン又は窒化シリコンを含有する。パッシベーション膜１５が、絶縁膜１６によって被覆されている。絶縁膜１６は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂を含有する。例えば、絶縁膜１６には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、エポキシ系、フェノール系、シリコン系等のプラスチック材料又はこれらの複合材料等を用いることができる。なお、絶縁膜１６が形成されていなくてもよい。

半導体基板１１の一方の面１２には、複数のインナー端子１４が形成されている。インナー端子１４は、半導体基板１１の表層に形成された集積回路の配線の一部であったり、その集積回路の各種電気素子（例えば、ダイオード、トランジスタ、抵抗、コンデンサ等）の電極であったりする。パッシベーション膜１５及び絶縁膜１６のうちインナー端子１４に重なる位置には、コンタクトホール１７（図２、図４等に図示）が形成されており、インナー端子１４の全体又は一部はパッシベーション膜１５及び絶縁膜１６によって覆われていない。

本実施の形態では、半導体基板１１、パッシベーション膜１５及び絶縁膜１６の積層体が基材である。

絶縁膜１６上（絶縁膜１６が無い場合には、パッシベーション膜１５上）には、複数の導体構造２０が設けられている。導体構造２０は、半田バンプ５０とインナー端子１４を電気的に導通させる。１体の導体構造２０に接続されるインナー端子１４の数は１又は複数である。１体の導体構造２０に接続される半田バンプ５０の数は１又は複数である。

図２〜図４に示すように、導体構造２０は、配線２１、接続導体２２、ランド２３、インナーランド２４、配線下地２５、接続導体下地２６、ランド下地２７、インナーランド下地２８及びアウター端子２９を有する。

配線下地２５、接続導体下地２６、ランド下地２７及びインナーランド下地２８は、絶縁膜１６の開口内以外は絶縁膜１６上（絶縁膜１６が無い場合には、パッシベーション膜１５上）に敷設されている。配線下地２５は線状に設けられ、平面視した配線下地２５の幅Ｗ１（配線下地２５の長さ方向に対して直行する方向の長さ）がほぼ一様である。配線下地２５は、直線状又は曲線状である。

接続導体下地２６が配線下地２５の端部に接続され、インナーランド下地２８が配線下地２５の別の端部に接続されている。ランド下地２７が、接続導体下地２６と配線下地２５との接続部の反対側で、接続導体下地２６に接続されている。配線下地２５、接続導体下地２６、ランド下地２７及びインナーランド下地２８は、一体形成されている。配線下地２５、接続導体下地２６、ランド下地２７及びインナーランド下地２８は導体である。配線下地２５、接続導体下地２６、ランド下地２７及びインナーランド下地２８は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。

インナーランド下地２８の一部がコンタクトホール１７に埋まり、インナーランド下地２８の一部がインナー端子１４上に形成され、インナーランド下地２８とインナー端子１４が電気的に導通している。インナーランド下地２８の面積がコンタクトホール１７の開口面積よりも大きく、インナーランド下地２８の縁寄り部分がコンタクトホール１７の周囲で絶縁膜１６上（絶縁膜１６が無い場合には、パッシベーション膜１５上）に形成されている。インナーランド下地２８の直径（インナーランド下地２８が円形でない場合には、インナーランド下地２８の外接円の直径）は、配線下地２５の幅Ｗ１よりも長い。

接続導体下地２６が三角形状に形作られ、三角形の何れかの頂部が配線下地２５の端部に接続されている。接続導体下地２６は、配線下地２５の延長線２５ａから両側に膨出するように設けられ、平面視した接続導体下地２６の幅Ｗ２は配線下地２５の幅Ｗ１よりも広い。接続導体下地２６の幅Ｗ２は、一様ではない。具体的には、接続導体下地２６の幅Ｗ２は、ランド下地２７側から配線下地２５側にかけて漸減する。接続導体下地２６の幅Ｗ２とは、配線下地２５の延長線２５ａに直交する方向の長さをいう。

ランド下地２７は、島状に形成されており、より具体的には円形状に形成されている。ランド下地２７の周縁部の一部が、接続導体下地２６の三角形状の頂部（配線下地２５との接続部分）に対する底部に接続されている。ランド下地２７と接続導体下地２６を組み合わせた形状は、いわゆるティアドロップ型（しずく型）である。なお、ランド下地２７が三角形状、四角形状その他の凸多角形状に形成されていてもよい。また、ランド下地２７が楕円形状に形成されていてもよい。

ランド下地２７の直径（インナーランド下地２８が円形でない場合には、インナーランド下地２８の外接円の直径）は、配線下地２５の幅Ｗ１よりも長く、更に、接続導体下地２６の幅Ｗ２（最も広い部分）以上である。

配線２１が配線下地２５上に形成されている。接続導体２２が接続導体下地２６上に形成されている。ランド２３がランド下地２７上に形成されている。インナーランド２４がインナーランド下地２８上に形成されている。

配線２１は線状に設けられ、配線２１の幅Ｗ１がほぼ一様である。配線２１の平面形状と配線下地２５の平面形状が同じであり、平面視して配線２１と配線下地２５が合致している。配線２１の幅Ｗ１と配線下地２５の幅Ｗ１が等しい。

接続導体２２が配線２１の端部に接続され、インナーランド２４が配線２１の別の端部に接続されている。ランド２３が、接続導体２２と配線２１との接続部の反対側で接続導体２２に接続されている。配線２１、接続導体２２、ランド２３及びインナーランド２４は、一体形成されている。配線２１、接続導体２２、ランド２３及びインナーランド２４は、導体である。配線２１、接続導体２２、ランド２３及びインナーランド２４は、銅メッキその他の金属メッキからなる。配線２１、接続導体２２、ランド２３及びインナーランド２４は、配線下地２５、接続導体下地２６、ランド下地２７及びインナーランド下地２８よりも厚い。

インナーランド２４がインナーランド下地２８を介してインナー端子１４に電気的導通している。インナーランド２４の面積がコンタクトホール１７の開口面積よりも大きく、インナーランド２４の縁寄り部分がインナーランド下地２８を介して絶縁膜１６上（絶縁膜１６が無い場合には、パッシベーション膜１５上）に形成されている。インナーランド２４の直径（インナーランド２４が円形でない場合には、インナーランド２４の外接円の直径）は、配線２１及び配線下地２５の幅Ｗ１よりも長い。インナーランド２４の平面形状がインナーランド下地２８の平面形状と同じであり、インナーランド２４の周縁とインナーランド下地２８の周縁が重なっている。

接続導体２２が三角形状に形作られ、三角形の何れかの頂部が配線２１の端部に接続されている。接続導体２２は、配線２１の延長線２５ａから両側に膨出するように設けられ、接続導体２２の幅Ｗ２は配線２１の幅Ｗ１よりも広い。接続導体２２の幅Ｗ２は、一様ではない。具体的には、接続導体２２の幅Ｗ２は、ランド２３側から配線２１側に向かって漸減する。接続導体２２の幅Ｗ２とは、配線２１の延長線２５ａに直交する方向の長さをいう。

接続導体２２の平面形状が接続導体下地２６の平面形状と同じであり、接続導体２２の周縁と接続導体下地２６の周縁が重なっている。

ランド２３は、島状に形成されており、より具体的には矩形状に形成されている。ランド２３の周縁部の一部が、接続導体２２の三角形状の頂部（配線２１との接続部分）に対する底部に接続されている。なお、ランド２３が三角形状、四角形状その他の凸多角形状に形成されていてもよい。また、ランド２３が円形又は楕円形に形成されていてもよい。

ランド２３の面積がランド下地２７の面積よりも狭い。平面視して、ランド２３全体がランド下地２７の外縁の内側に配置され、ランド下地２７の外縁寄り部分がランド２３の外縁からはみ出ている。ランド２３の外縁のうち接続導体２２との接続部分以外は、ランド下地２７の外縁から内側に離れている。ランド２３の幅Ｗ３（ランド２３の延長線２５ａに直交する方向の長さをいう。）は、配線２１の幅Ｗ１よりも広い。また、ランド２３が円形の場合は、ランド２３の内接円の直径をＷ３とする。ランド２３の幅Ｗ３は、配線２１側からランド２３側にかけて漸増していく際の最も広い部分の接続導体２２の幅Ｗ２と同じである。

アウター端子２９は、柱状電極である。アウター端子２９は、ランド２３及びランド下地２７の上に立設されている。つまり、アウター端子２９の中央部分がランド２３の上に形成され、アウター端子２９の外周寄り部分がランド２３の外縁から外にはみ出てランド下地２７の外縁寄り部分の上に形成されている。アウター端子２９の平面形状とランド下地２７の平面形状が同じであり、アウター端子２９の外周がランド下地２７の外縁に重なっている。アウター端子２９の高さ（厚さ）は、配線２１、接続導体２２、ランド２３及びインナーランド２４の厚さよりも高い。アウター端子２９は、銅その他の金属からなる。平面視した際、ランド２３全体がアウター端子２９と重なっており、ランド２３はアウター端子２９下に位置する。

また、平面視して、接続導体２２及び接続導体下地２６が、アウター端子２９の外周から外にはみ出ている。平面視して、接続導体２２及び接続導体下地２６が、アウター端子２９と重なる領域は存在しない。

絶縁膜１６上には、封止層４０が積層されている。封止層４０が、配線２１、接続導体２２及びインナーランド２４を覆っている。配線２１、接続導体２２、配線下地２５、接続導体下地２６、ランド下地２７及びインナーランド下地２８が、絶縁膜１６と封止層４０の間に介在する。封止層４０は、配線２１、接続導体２２及びインナーランド２４をそれらの上から保護する。アウター端子２９が封止層４０を貫通するように封止層４０に埋設されている。アウター端子２９の頭頂面は封止層４０によって覆われていないが、アウター端子２９の周側面は封止層４０によって覆われ、封止層４０がアウター端子２９の周面を保護する。封止層４０の表面は、アウター端子２９の頭頂面と面一に設けられ、又は、アウター端子２９の頭頂面よりも僅かに高い位置にある。封止層４０は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含有し、好ましくは、絶縁性樹脂（例えば、エポキシ系樹脂又はポリイミド系樹脂）にフィラー（例えば、ガラスフィラー又はシリカフィラー）又は繊維（例えば、ガラス繊維又は炭素繊維）を配合した強化樹脂からなる。また、封止層４０は遮光性を有する。

半田バンプ５０がアウター端子２９の頭頂面に形成されている。半田バンプ５０がアウター端子２９の頭頂面に結合することによって、半田バンプ５０とアウター端子２９が相互に電気的に接続している。なお、半田バンプ５０が無くてもよい。

１体の導体構造２０に接続されるインナー端子１４の数が複数である場合、１体の導体構造２０が有するインナーランド２４及びインナーランド下地２８の数が複数である。その場合、配線２１及び配線下地２５が分岐しており、分かれたそれぞれの端部ごとにインナーランド２４及びインナーランド下地２８が接続される。
また、１体の導体構造２０に接続される半田バンプ５０の数が複数である場合、１体の導体構造２０が有する接続導体２２、ランド２３、接続導体下地２６及びランド下地２７の数が複数である。その場合、配線２１及び配線下地２５が分岐しており、分かれたそれぞれの端部ごとに接続導体２２及び接続導体下地２６が接続される。

半導体装置１及び導体構造２０の製造方法について図５〜図１６を参照して説明する。図５〜図１６は半導体装置１の製造工程を示すものであり、図５は、半導体装置１の製造に用いる半導体ウエハ７０の斜視図であり、図６〜図１６の（Ａ）は半導体ウエハ７０の要部の平面図であり、（Ｂ）はその半導体ウエハ７０の要部の断面図である。

半導体装置１を製造するに際しては、個片化する前の半導体ウエハ７０（図５に図示）を用いる。図５に示すように、半導体ウエハ７０は、分割予定線としての格子状の境界線（ダイシングストリート）７２によって複数のチップ領域７１に区分けされている。これらチップ領域７１がマトリクス状に配列されている。半導体ウエハ７０の表層には、チップ領域７１ごとに集積回路が形成されている。パッシベーション膜１５が半導体ウエハ７０の表側の面上に成膜され、集積回路がパッシベーション膜１５によって覆われている。パッシベーション膜１５はパターニングされており、複数のコンタクトホール１７が各チップ領域７１内の外周付近のパッシベーション膜１５に形成されている。

まず、パッシベーション膜１５の上に絶縁膜１６をパターニングすることで、チップ領域７１ごとに絶縁膜１６を分断するとともに、絶縁膜１６に複数のコンタクトホール１７を形成する。なお、絶縁膜１６のパターニングを省略してもよい。
次に、図６に示すように、無電解メッキ法若しくは気相成長法（例えば、スパッタ法）又はこれらの組合せによって、絶縁膜１６（絶縁膜１６が無い場合には、パッシベーション膜１５）の上及びコンタクトホール１７の中にシード層７３を成長させる。シード層７３は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。

次に、図７に示すように、シード層７３の上にレジスト７４の塗布又は貼着をして、そのレジスト７４の露光・現像をすることで、そのレジスト７４をパターニングする。レジスト７４をパターニングすることによって、レジスト７４に複数の溝７５を形成する。溝７５の平面形状は、配線２１、接続導体２２、ランド２３及びインナーランド２４を組み合わせた平面形状と同じである。つまり、溝７５は、線状部分７５ａと、線状部分７５ａの端部に繋がる幅広部７５ｂと、幅広部７５ｂに繋がる大開口部７５ｃと、線状部分７５ａの別の端部に繋がる小開口部７５ｄとからなる。線状部分７５ａが配線２１に対応し、幅広部７５ｂが接続導体２２に対応し、大開口部７５ｃがランド２３に対応し、小開口部７５ｄがインナーランド２４に対応する。溝７５の形成に際しては、小開口部７５ｄ内にはコンタクトホール１７を位置させる。

次に、図８に示すように、残留したレジスト７４をマスクとしてそのレジスト７４によってシード層７３の一部を被覆した状態で、シード層７３を電極として電解メッキを行う。これにより、シード層７３の上であってレジスト７４の溝７５内に配線２１、接続導体２２、ランド２３及びインナーランド２４を成長させる。この際、配線２１、接続導体２２、ランド２３及びインナーランド２４をシード層７３よりも厚く成長させる。配線２１は線状部分７５ａ内で成長し、接続導体２２は幅広部７５ｂ内で成長し、ランド２３は大開口部７５ｃ内で成長し、インナーランド２４が小開口部７５ｄ内で成長する。
配線２１、接続導体２２、ランド２３及びインナーランド２４の形成後、レジスト７４を除去する。

次に、図９に示すように、配線２１、接続導体２２、ランド２３及びインナーランド２４よりも厚いネガ型のドライフィルムレジスト７６をシード層７３、配線２１、接続導体２２、ランド２３及びインナーランド２４の上の一面に貼り付ける。なお、ドライフィルムレジスト７６を用いる代わりに、液状のネガ型レジストを厚くコーティングしてもよい。また、ドライフィルムレジスト７６及び液状レジストがポジ型であってもよい。

次に、図１０に示すように、レクチル７７及び露光装置を用いて、ドライフィルムレジスト７６を露光する。ドライフィルムレジスト７６がネガ型である場合、レクチル７７によって遮光する領域７８はランド２３及びその周辺の上である。ここで、平面視して、遮光領域７８の面積をランド２３の面積よりも大きくし、ランド２３全体を遮光領域７８の内側に配置し、ランド２３の外縁（但し、ランド２３と接続導体２２の境界を除く。）を遮光領域７８の縁から離す。また、遮光領域７８を接続導体２２の外側に位置させ、接続導体２２を遮光領域７８からはみ出させる。遮光領域７８の縁がランド２３の外縁（但し、ランド２３と接続導体２２の境界を除く。）から離れているので、ドライフィルムレジスト７６に投射された光がランド２３の外縁（但し、ランド２３と接続導体２２の境界を除く。）に入射しない。そのため、光がランド２３の表面で乱反射することがない。従って、レクチル７７のパターンが、解像不良とならずに、ドライフィルムレジスト７６に投影される。シード層７３は無電解メッキ又は気相成長法により形成されたものであるから、シード層７３の表面に光が入射しても乱反射しにくい。なお、ポジ型のレジストを用いた場合、遮光領域７８と露光領域７９を反転させる。また、図１０では、露光装置の光源や投影光学系の図示を省略する。

次に、図１１に示すように、ドライフィルムレジスト７６を現像して、ドライフィルムレジスト７６に開口８０を形成する。開口８０は遮光領域７８に形成される。平面視して、開口８０の面積がランド２３の面積よりも大きく、ランド２３全体が開口８０の内側に配置され、ランド２３の外縁（但し、ランド２３と接続導体２２の境界を除く。）が開口８０の縁から離れる。そのため、開口８０のうちランド２３の周辺部ではシード層７３の一部が露出する。形成された開口８０の縁がランド２３の上でなく、シード層７３の上にあり、ランド２３が開口８０内に配置されている。そのため、ランド２３からその近傍の別の配線までの間の領域では、シード層７３とドライフィルムレジスト７６との間に隙間が発生しにくく、その領域ではドライフィルムレジスト７６とシード層７３が密着している。また、形成された開口８０の縁の一部がランド２３と接続導体２２の境界に重なる。

次に、図１２に示すように、残留したドライフィルムレジスト７６をマスクとしてそのドライフィルムレジスト７６でシード層７３、配線２１、接続導体２２及びインナーランド２４を被覆した状態で、シード層７３及びランド２３等を電極として電解メッキを行う。これにより、ドライフィルムレジスト７６の開口８０内において、アウター端子２９をランド２３及びシード層７３の上に成長させる。ここで、アウター端子２９を配線２１、接続導体２２、ランド２３及びインナーランド２４よりも厚く成長させる。

電解メッキの際、ランド２３とその近傍の別の配線との間の領域では、ドライフィルムレジスト７６の追従性が向上して、ドライフィルムレジスト７６とシード層７３が密着しているから、メッキ液がドライフィルムレジスト７６とシード層７３との間に浸透しない。そのため、アウター端子２９がその近傍の別の配線に短絡することを防止することができる。
アウター端子２９の形成後、ドライフィルムレジスト７６を除去する。

次に、図１３に示すように、シード層７３のうち配線２１、接続導体２２、ランド２３、インナーランド２４及びアウター端子２９に重なっていない部分をエッチングにより除去する。そうすることで、シード層７３をパターニングして、シード層７３から配線下地２５、接続導体下地２６、ランド下地２７、インナーランド下地２８及びアウター端子２９を形成する。このとき、配線２１、接続導体２２、インナーランド２４及びアウター端子２９の表面が一部エッチングされるが、配線２１、接続導体２２、インナーランド２４及びアウター端子２９がシード層７３と比較して充分に厚いため、配線２１、接続導体２２、インナーランド２４及びアウター端子２９は残留する。

次に、図１４に示すように、印刷法、液滴吐出法（インクジェット法）、スピンコート法、滴下法その他の塗布法によって封止樹脂を絶縁膜１６（絶縁膜１６が無い場合には、パッシベーション膜１５）上に塗布し、その封止樹脂によって配線２１、接続導体２２、インナーランド２４及びアウター端子２９を覆って、その封止樹脂を硬化させる。これにより、絶縁膜１６（絶縁膜１６が無い場合には、パッシベーション膜１５）上に封止層４０を形成する。封止層４０の形成に際しては、封止層４０の厚さをアウター端子２９の厚さ（高さ）よりも厚くして、アウター端子２９全体を封止層４０に埋め込む。封止層４０は、なお、プリプレグを絶縁膜１６（絶縁膜１６が無い場合には、パッシベーション膜１５）に貼り付けて、そのプリプレグを硬化させて、そのプリプレグから封止層４０を形成してもよい。

次に、図１５に示すように、封止層４０の表面を研削することにより、封止層４０の表面がアウター端子２９の頭頂面と略面一となるようにアウター端子２９の頭頂面を露出させる。この時、アウター端子２９の頭頂面も研削され、アウター端子２９の頭頂面が平坦になる。
次に、半導体ウエハ７０の裏面を研削し、半導体ウエハ７０を薄くする。なお、半導体ウエハ７０の裏面の研削は、後述の個片化処理時に行ってもよい。

次に、アウター端子２９の頭頂面を軽くエッチングする。この処理は省略してもよい。
次に、図１６に示すように、半田バンプ５０をアウター端子２９の頭頂面に形成する。半田バンプ５０の形成は後述の個片化処理の後に行ってもよいし、半田バンプ５０を形成しなくてもよい。
次に、封止層４０、パッシベーション膜１５及び半導体ウエハ７０を境界線７２（図５参照）に沿って分断することによって、半導体ウエハ７０から封止層４０までの積層体をチップサイズに細分割する。具体的には、１種類又は複数種類のダイシングブレードによって封止層４０、パッシベーション膜１５及び半導体ウエハ７０を境界線７２に沿って切断する。これにより、複数の半導体装置１を得られる。

先に半導体ウエハ７０の裏面を研削しなかった場合には、半導体ウエハ７０の裏面まで切り込むのではなく、ダイシングブレードによって半導体ウエハ７０の表側の面と裏面の間の途中まで半導体ウエハ７０を切り込む（いわゆる、ハーフダイシング処理）。その後、半導体ウエハ７０の裏面を切り込みまで研削すると、半導体ウエハ７０を複数の半導体基板１１に分断することができる。

この実施の形態によれば、以下のような効果が得られる。
(1) 平面視して、細い配線２１及び配線下地２５がアウター端子２９の外周を横切っていない。つまり、配線２１及び配線下地２５よりも幅広の接続導体２２及び接続導体下地２６がアウター端子２９の外周から外側へはみ出ている。そのため、配線２１及び配線下地２５の端部からアウター端子２９の外周までの部分で電力集中が起こりにくく、断線が生じない。
(2) 図１０に示すように、ドライフィルムレジスト７６の露光時における遮光領域７８がランド２３よりも広いから、形成される開口８０が解像不良となることがない。つまり、開口８０のうち底の部分が遮光領域７８よりも狭くならず、ドライフィルムレジスト７６がランド２３の上に残留しない。一方、従来の技術（特許文献１：特開２００８−２１８７３１号公報の図２参照）では、ドライフィルム（１９）に開口（１２）を形成する際には、ドライフィルム（１９）を露光・現像し、ドライフイルム（１９）の露光に際しては、開口（１２）の縁が、露光領域と遮光領域の明暗境界線となる。ところが、配線（１０）やその保護金属膜（１８）が電解メッキによって形成されているから、配線（１０）や保護金属膜（１８）の表面が粗いので、露光時の光が配線（１０）や保護金属膜（１８）の表面で乱反射してしまう。そのため、露光領域と遮光領域の明暗境界線がはっきりせず、ドライフィルム（１９）を現像しても、ドライフィルム（１９）の一部が開口（１２）内に残留してしまう。従って、本発明の実施の形態によれば、従来技術では得ることができない効果を得られる。
(3) 図１１に示すように、ランド２３の外縁がドライフィルムレジスト７６の開口８０の縁から内側に離れていることで、アウター端子２９をその近傍の他の配線に短絡させずに、アウター端子２９を成長させることができる。そのため、アウター端子２９を周の他の配線に近づけて形成することができ、単位面積当たりに形成することができるアウター端子２９の数を増やすことができる。
(4) 平面視して、ランド２３の面積をアウター端子２９の面積よりも小さくし、単位面積当たりに形成することができるアウター端子２９の数を増やすことができるから、アウター端子２９を形成することができる範囲を拡げることができる。
(5) ランド２３がアウター端子２９の外周からはみ出ていないから、アウター端子２９とその近くの配線との距離を長くすることができる。そのため、アウター端子２９とその近くの配線との間でイオンマイグレーションが発生することを抑えることができるとともに、アウター端子２９とその近くの配線との短絡を防止することができる。

以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。

〔付記〕
＜請求項１＞
半導体基板と、
前記半導体基板の上方に設けられた配線と、
一端部が、前記配線の一端部に接続された接続導体と、
前記接続導体の他端部に接続され、平面視して前記配線の幅より広い幅のランドと、
前記ランド上及び前記ランドの周側面の少なくとも一部を覆うように設けられた端子と、
を備えていることを特徴とする半導体装置。
＜請求項２＞
前記接続導体と前記ランドとは、前記半導体基板の上方に設けられており、
平面視して前記接続導体の前記ランド側の端部の幅は、前記接続導体の前記配線側の端部の幅より広いことを特徴とする請求項１に記載の半導体装置。
＜請求項３＞
前記半導体基板の上方であって前記配線の下に形成された配線下地と、
前記半導体基板の上方であって前記接続導体の下に形成され、前記配線下地に接続された接続導体下地と、
前記半導体基板の上方であって前記ランドの下に形成され、前記接続導体下地に接続されたランド下地と、を更に備え、
前記ランド下地が前記ランドよりも広く形成され、
前記端子のうち前記ランドの外縁からはみ出た部分が前記ランド下地上に設けられ、
前記端子の外周が前記ランド下地の外縁に重なり、
前記接続導体下地が前記端子の外周からはみ出て、
前記配線の幅と前記配線下地の幅が等しく、
前記接続導体下地の幅が前記配線及び前記配線下地の幅よりも広いことを特徴とする請求項１又は２に記載の半導体装置。
＜請求項４＞
前記接続導体の幅が前記ランド側から前記配線側に向かって漸減し、
前記接続導体下地の幅が前記ランド下地側から前記配線下地側に向かって漸減することを特徴とする請求項３に記載の半導体装置。
＜請求項５＞
前記端子の周囲において前記半導体基板の上に形成されているとともに前記配線及び前記接続導体を覆う封止層を更に備えることを特徴とする請求項１から４の何れか一項に記載の半導体装置。
＜請求項６＞
前記端子が前記ランド上に設けられた柱状電極であることを特徴とする請求項１から５の何れか一項に記載の半導体装置。
＜請求項７＞
配線と、前記配線の一端部に、一端部が接続された接続導体と、前記接続導体の他端部に接続され、平面視して前記配線の幅より広い幅のランドと、を半導体ウエハの上方に形成し、
前記ランド上及び前記ランドの周側面を覆うように端子を形成することを特徴とする半導体装置の製造方法。
＜請求項８＞
平面視して前記接続導体の前記ランド側の端部の幅は、前記接続導体の前記配線側の端部の幅より広く、
前記接続導体の形成に際しては、前記接続導体の幅を前記ランド側から前記配線側に向かって漸減させることを特徴とする請求項７に記載の半導体装置の製造方法。
＜請求項９＞
前記配線、前記接続導体及び前記ランドの形成の前に前記半導体ウエハの上にシード層を成膜した後、前記配線、前記接続導体及び前記ランドを前記シード層上に形成し、
前記配線、前記接続導体及び前記ランドの形成の後に前記配線、前記接続導体、前記ランド及び前記シード層をネガ型のレジストで被覆し、前記ランド及びその周辺の上を遮光してその遮光領域から前記接続導体をはみ出させるように前記レジストを露光し、前記レジストを現像することによって前記遮光領域に開口を形成し、
前記端子の形成に際しては、前記ランド及び前記シード層を電極として電解メッキを行って、前記開口内に端子を成長させ、
前記端子の形成後に前記レジストを除去し、
前記シード層のうち前記配線、前記接続導体及び前記端子の重なっていない部分を除去することを特徴とする請求項８に記載の半導体装置の製造方法。
＜請求項１０＞
前記シード層の成膜後に前記シード層の上にレジストをパターニングして、前記シード層を電極として電解メッキを行うことによって前記配線、前記接続導体及び前記ランドを前記シード層上に成長させることを特徴とする請求項９に記載の半導体装置の製造方法。
＜請求項１１＞
前記シード層の部分的な除去後に前記半導体基板の上に封止層を形成して、前記配線、前記接続導体及び前記端子を前記封止層によって覆い、
前記封止層の表面を研削して前記端子を露出させ、
前記封止層及び前記半導体ウエハをチップサイズに分断することを特徴とする請求項８９又は１０に記載の半導体装置の製造方法。

１ 半導体装置
１１ 半導体基板
２０ 導体構造
２１ 配線
２２ 接続導体
２３ ランド
２４ インナーランド
２５ 配線下地
２６ 接続導体下地
２７ ランド下地
２８ インナーランド下地
２９ アウター端子
４０ 封止層
７０ 半導体ウエハ
７３ シード層
７４ レジスト
７５ 溝
７５ａ 線状部分
７５ｂ 幅広部
７５ｃ 大開口部
７５ｄ 小開口部
７６ ドライフィルムレジスト
７７ レクチル
７８ 遮光領域
７９ 露光領域
８０ 開口

Claims (11)

1. 半導体基板と、
   前記半導体基板の上方に設けられた配線と、
   一端部が、前記配線の一端部に接続された接続導体と、
   前記接続導体の他端部に接続され、平面視して前記配線の幅より広い幅のランドと、
   前記ランド上及び前記ランドの周側面の少なくとも一部を覆うように設けられた端子と、
   を備えていることを特徴とする半導体装置。
2. 前記接続導体と前記ランドとは、前記半導体基板の上方に設けられており、
   平面視して前記接続導体の前記ランド側の端部の幅は、前記接続導体の前記配線側の端部の幅より広いことを特徴とする請求項１に記載の半導体装置。
3. 前記半導体基板の上方であって前記配線の下に形成された配線下地と、
   前記半導体基板の上方であって前記接続導体の下に形成され、前記配線下地に接続された接続導体下地と、
   前記半導体基板の上方であって前記ランドの下に形成され、前記接続導体下地に接続されたランド下地と、を更に備え、
   前記ランド下地が前記ランドよりも広く形成され、
   前記端子のうち前記ランドの外縁からはみ出た部分が前記ランド下地上に設けられ、
   前記端子の外周が前記ランド下地の外縁に重なり、
   前記接続導体下地が前記端子の外周からはみ出て、
   前記配線の幅と前記配線下地の幅が等しく、
   前記接続導体下地の幅が前記配線及び前記配線下地の幅よりも広いことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記接続導体の幅が前記ランド側から前記配線側に向かって漸減し、
   前記接続導体下地の幅が前記ランド下地側から前記配線下地側に向かって漸減することを特徴とする請求項３に記載の半導体装置。
5. 前記端子の周囲において前記半導体基板の上に形成されているとともに前記配線及び前記接続導体を覆う封止層を更に備えることを特徴とする請求項１から４の何れか一項に記載の半導体装置。
6. 前記端子が前記ランド上に設けられた柱状電極であることを特徴とする請求項１から５の何れか一項に記載の半導体装置。
7. 配線と、前記配線の一端部に、一端部が接続された接続導体と、前記接続導体の他端部に接続され、平面視して前記配線の幅より広い幅のランドと、を半導体ウエハの上方に形成し、
   前記ランド上及び前記ランドの周側面を覆うように端子を形成することを特徴とする半導体装置の製造方法。
8. 平面視して前記接続導体の前記ランド側の端部の幅は、前記接続導体の前記配線側の端部の幅より広く、
   前記接続導体の形成に際しては、前記接続導体の幅を前記ランド側から前記配線側に向かって漸減させることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記配線、前記接続導体及び前記ランドの形成の前に前記半導体ウエハの上にシード層を成膜した後、前記配線、前記接続導体及び前記ランドを前記シード層上に形成し、
   前記配線、前記接続導体及び前記ランドの形成の後に前記配線、前記接続導体、前記ランド及び前記シード層をネガ型のレジストで被覆し、前記ランド及びその周辺の上を遮光してその遮光領域から前記接続導体をはみ出させるように前記レジストを露光し、前記レジストを現像することによって前記遮光領域に開口を形成し、
   前記端子の形成に際しては、前記ランド及び前記シード層を電極として電解メッキを行って、前記開口内に端子を成長させ、
   前記端子の形成後に前記レジストを除去し、
   前記シード層のうち前記配線、前記接続導体及び前記端子の重なっていない部分を除去することを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記シード層の成膜後に前記シード層の上にレジストをパターニングして、前記シード層を電極として電解メッキを行うことによって前記配線、前記接続導体及び前記ランドを前記シード層上に成長させることを特徴とする請求項９に記載の半導体装置の製造方法。
11. 前記シード層の部分的な除去後に前記半導体基板の上に封止層を形成して、前記配線、前記接続導体及び前記端子を前記封止層によって覆い、
    前記封止層の表面を研削して前記端子を露出させ、
    前記封止層及び前記半導体ウエハをチップサイズに分断することを特徴とする請求項８、９又は１０に記載の半導体装置の製造方法。

Images