JP2012182242A - 固体メモリ - Google Patents

固体メモリ Download PDF

Info

Publication number
JP2012182242A
JP2012182242A JP2011042995A JP2011042995A JP2012182242A JP 2012182242 A JP2012182242 A JP 2012182242A JP 2011042995 A JP2011042995 A JP 2011042995A JP 2011042995 A JP2011042995 A JP 2011042995A JP 2012182242 A JP2012182242 A JP 2012182242A
Authority
JP
Japan
Prior art keywords
solid
state memory
thin film
recording layer
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011042995A
Other languages
English (en)
Inventor
Junji Tominaga
淳二 富永
Alexander Kolobov
アレキサンダー コロボフ
Paul Fons
ポール フォンス
Toshimichi Shintani
俊通 新谷
Takahiro Odaka
貴浩 小高
Takahiro Morikawa
貴博 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2011042995A priority Critical patent/JP2012182242A/ja
Priority to PCT/JP2012/051570 priority patent/WO2012117773A1/ja
Priority to TW101103598A priority patent/TW201238035A/zh
Publication of JP2012182242A publication Critical patent/JP2012182242A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)

Abstract

【課題】固体メモリの記録層として、これまで広く用いられているGe−Sb−Te系合金に代わって、希少金属であるSbフリーでありながら、Ge−Sb−Te系合金を用いた固体メモリと遜色のない性能を有する固体メモリを提供する。
【解決手段】固体メモリ10は、物質の相変化に起因して電気特性が変化する記録層11を備えた固体メモリであって、記録層11が、ゲルマニウムとテルル4とから形成されている薄膜、および、銅とテルルとから形成されている薄膜5が積層されてなる超格子によって構成されている。
【選択図】図2

Description

本発明は、テルル(Te)を主成分とするカルコゲン化合物を記録層に利用して、上記記録層における相変化に伴う物性の相違を、データの記録、消去、および再生に利用する固体メモリに関する。
固体メモリの一様式である相変化ランダムアクセスメモリ(相変化RAM)は、その記録層を構成する物質として、Teを含むカルコゲン化合物を利用している。上記固体メモリでは、記録層を構成する物質の結晶状態とアモルファス状態の一次相変態(本明細書では、単に相変化とする)と呼ばれる結晶構造の相変化を利用する。なお、記録層に用いるカルコゲン化合物としては、GeSbTe合金が一般的である。
上記固体メモリにおけるデータの記録、および消去の2状態は、例えば結晶状態を記録状態に、アモルファス状態を消去状態に割り当てることで実現され、この基本原理に基づいて固体メモリが設計されている(例えば、特許文献1)。
なお、結晶構造の相変化を利用した固体メモリにおいて、相変化を誘起するためには、相変化を誘起するのに十分なエネルギーを記録層に印加する必要がある。エネルギーを印加する方法としては、記録層に電流を流すことによる電気エネルギー手段を用いるのが一般的である。
固体メモリの記録層を構成する材料は、スパッタリング法等の真空成膜法を利用して上下の各電極間に形成する。通常は、記録層として用いる化合物組成からなるターゲットを使用してスパッタリングを行い、単層の合金薄膜を成膜して記録層として用いる。
スパッタリング法を利用して、記録層に適した20nm〜50nm程度の膜厚を有するカルコゲン化合物の単層膜を成膜した場合、単結晶からなる記録層を得ることは困難である。よって、固体メモリの記録層はカルコゲン化合物の多結晶から構成されている。
多結晶からなる薄膜において、個々の微結晶粒の軸方位はランダムであり、各微結晶粒同士の界面には界面抵抗が存在する。上記界面抵抗は、それぞれの微結晶粒の界面状態に依存してランダムであり、その結果、固体メモリの記録層における結晶状態の抵抗値は、平均値から一定の分布を持つことになる(非特許文献1)。
また、カルコゲン化合物の多結晶薄膜からなる記録層において、結晶−アモルファス間の相変化の際に発生する10%程度の体積変化によって、それぞれの微結晶粒には、異なる方向、および、異なる大きさの応力が加えられる。データの記録、および消去に伴い、上記結晶−アモルファス間の相変化が繰り返され、記録層には上記応力が繰り返し加えられることになる。その結果、物質流動と膜全体の変形の繰り返しによって固体メモリが破壊され、繰り返し記録消去回数は制限されると考えられている(非特許文献2)。
これらの問題を解決する手段の一つとして、本発明者らは、記録層をGeSbTe合金単層膜ではなく、ゲルマニウム(Ge)原子とTe原子からなるGeTe薄膜と、Sb原子とTe原子からなるSbTe薄膜とに分割し、かつ、積層することによって超格子構造とすることが提案されている(特許文献2)。
上記GeTe薄膜とGeTe薄膜とからなる超格子を記録層に用いた固体メモリでは、GeTe層内にあるGe原子をSbTe層との界面に拡散させることにより結晶状態と同様の構造を、「異方性をもった結晶」として形成することが可能であり、上記「異方性をもった結晶」状態を、例えば記録状態(一般的にSet状態とも呼ばれる)に割り当てる。
また、逆に界面に拡散されたGe原子を元々のGeTe層内に戻すことによって、上記超格子からなる記録層は、従来のGeSbTe合金においてアモルファス状態と呼ばれてきた構造と同等の電気抵抗値をもつ「アモルファスに類似した構造」に戻る。この「アモルファスに類似した構造」状態を、例えば消去状態(一般的にReset状態とも呼ばれる)に割り当てる。
上記のように、本発明者らは、GeTe薄膜とSbTe薄膜とからなる超格子構造の記録層を用いることにより、これまでの固体メモリの特性を大幅に改善できる新しい固体メモリを提供している(特許文献2)。
一方で、希少金属であるアンチモン(Sb)フリーである固体メモリを実現したいとの要望がある。Sbフリーな固体メモリを実現するために、Ge−Sb−Te系合金に代わって注目を集めているのがGe−Cu−Te系合金である(例えば、非特許文献3)。上記Ge−Cu−Te系合金のなかでは、GeTeとCuTeとの共晶組成であること、結晶相転移温度が200℃以上と高くデータの高温保存性に優れている、などの理由からGeCuTe合金が特に期待されている。
特開2002−203392号公報(2002年7月19日公開) 特開2009−59902号公報(2009年3月19日公開)
奥田昌宏監修、「次世代光記録技術と材料」、シーエムシー出版、2004年1月31日発行、p114 角田義人監修、「光ディスクストレージの基礎と応用」、電子情報通信学会編、平成13年6月1日初版第3刷発行、p209 T.Kamada et.al., Phase Change Behaviour of Ge1Cu2Te3 Thin Films, Proceedings of the 22nd Symposium on PhaseChange Optical Information Strage PCOS2010,Atami,Shizuoka,2010 Nov.25−26,pp.21−23
しかし、GeCuTe合金はアモルファス状態の抵抗値が従来のGeSbTe合金と比較して一桁小さく、結晶状態との抵抗値との差が二桁程度と小さい欠点をもつ。
上記抵抗値の比が小さい場合、固体メモリの再生時に得られる電圧信号の差が小さくなり、実用に足る信号/ノイズ比を得るためには、再生時の駆動電流を大きくする必要がある。上記駆動電流の増大は、消費電力の増大、ジュール熱の増大に伴う温度上昇、記録層を構成する物質の溶融あるいは融解、および、それに伴う組成比の異なる化合物の偏析など、固体メモリにさまざまな悪影響を与える。
また、記録層にGe−Cu−Te系合金を用いた固体メモリにおいて、繰り返し記録消去の回数においても、GeSbTe合金、もしくはGeTeとSbTeとからなる超格子を記録層に用いた固体メモリにはおよばないのが現状である。
上記のことをふまえて、本発明は、相変化に伴う抵抗値の変化が十分にあり、繰り返し記録消去の回数もGe−Sb−Te系の固体メモリと遜色のないSbフリーな固体メモリを提供することを目的とする。
本発明に係る固体メモリは、上記課題を解決するために、物質の相変化に起因して電気特性が変化する記録層を備えた固体メモリであって、前記記録層が、ゲルマニウムとテルルとから形成されている薄膜、および、銅とテルルとから形成されている薄膜が積層されてなる超格子によって構成されていることを特徴としている。
このように、本発明に係る固体メモリでは、Ge−Sb−Te系の固体メモリと遜色のない性能を有するSbフリーな固体メモリを提供するために、固体メモリの記録層として、ゲルマニウム(Ge)とテルル(Te)とからなる薄膜(以下、Ge−Te系薄膜とする)、および、銅(Cu)とTeとから形成される薄膜(以下、Cu−Te系薄膜)の超格子構造を用いる。これにより、後述する実施例に示すように、Sbフリーでありながら、非特許文献3に記載の技術とは異なり、相変化に伴う電気抵抗値の変化を十分な大きさにすることができるとともに、単純なGe−Cu−Te系の合金薄膜を記録層に用いた固体メモリと比較して、著しい性能の向上を実現することができる。たとえば、Ge−Te系薄膜とCu−Te系薄膜とからなる超格子構造の相変化に伴う体積変化は、後述する実施例に示すように、極めて小さい。上記相変化に伴う体積変化は、データの記録、および消去の繰り返し時に、記録層を取り巻く上下に配置された電極などの構造体に力学的な応力を与える。上記応力が繰り返し固体メモリに加えられることにより、固体メモリには各層界面での剪断や剥離が生じ破壊される。したがって、相変化に伴う体積変化が極めて小さいことは、データ記録消去の繰り返し寿命を延ばすことに寄与する。
以上のように、本発明によれば、Ge−Sb−Te系の固体メモリと遜色のない性能を有するSbフリーな固体メモリを提供することができる。
本発明に係る固体メモリでは、前記ゲルマニウムとテルルとから形成されている薄膜は、GeTe薄膜であり、前記銅とテルルとから形成される薄膜は、CuTe薄膜であることが好ましい。
上記の構成によれば、上記記録層に、GeTe薄膜とおよびCuTe薄膜とからなる積層構造を用いることによって、下部電極上における格子欠陥や格子ひずみがより少ない、整った周期構造を有した超格子構造を好適に実現することができる。
本発明に係る固体メモリでは、前記薄膜の各々の膜厚は、0.5nm以上8nm以下であることが好ましい。
上記の構成によれば、積層構造の途中において周期構造が乱れることをより好適に防ぐことができる。これにより、積層数の如何に関わらず、超格子構造を有した記録層を首尾よく実現することができる。
本発明に係る固体メモリでは、前記ゲルマニウムとテルルとから形成されている薄膜は、前記ゲルマニウムの結合原子価が4価または6価の状態をとることによって電気抵抗値を変化させるようになっており、前記電気抵抗値によって、データの記録状態または消去状態を表現するようになっていることが好ましい。
上記の構成によれば、Ge−Te系薄膜とCu−Te系薄膜とからなる超格子構造は双安定性を有しており、2種類の結晶構造をとることができる。上記2種類の結晶構造の差異は、主にGe−Te系薄膜層におけるGeTe層同士の距離の違いであり、このことは、GeTe層とCu−Te層との層間距離にも影響を与える。
上記Ge−Te系薄膜層において、GeTe層同士が近い結晶構造の場合(図1(a)参照)は、Ge原子の結合原子価は4価である。一方、上記Ge−Te系薄膜層において、GeTe層同士が離れた結晶構造の場合(図1(b)参照)は、Ge原子の結合原子価は6価となる。
以上のように、上記2種類の結晶構造における相変化は、基板面に対して垂直な方向におけるGe原子の結合状態に影響を及ぼす。上記Ge−Te系薄膜層のGe原子が4価から6価に相変化することによって、上記超格子の基板に対して垂直方向の結合が強くなり、記録層の電気抵抗値は大きく減少する。
すなわち、上記Ge原子価が4価の場合は記録層の抵抗値が大きい状態、6価の場合は記録層の抵抗値が小さい状態に対応する。これにより、前記電気抵抗値によって、データの記録状態または消去状態を表現することができる。例えば、異なる抵抗値を示す2つの結晶構造のうち、一方をデータの記録状態に、もう一方をデータの消去状態に割り当てることによって、本発明に係る固体メモリを首尾よくメモリとして機能させることができる。
また、4価および6価の結合変異によって、垂直方向に約0.2%程度の膜厚変化を生じるが、一般的に用いられているGe−Sb−Teからなる相変化材料合金の10%程度の変化に比較して遥かに小さい。
本発明に係る固体メモリでは、前記電気抵抗値を検出することによって、データが再生されるようになっているものであってもよい。
上記の構成によれば、記録層の抵抗値を測定することによって、その抵抗値の大小より記録層が上記記録状態、または消去状態のいずれかの状態にあることを検出することができる。このことを利用して、本発明に係る固体メモリからデータの再生を行うことができる。
本発明における固体メモリでは、後述する実施例に示すように、上記相変化に伴う抵抗値の変化として十分に大きい値を実現している。上記相変化に伴う抵抗値の変化が大きい、ということは、再生の際に固体メモリに流す電流値を小さく設定したとしても、出力電圧値の変化が大きいことを意味する。すなわち、より小さい電流値で固体メモリを駆動することを可能とする。
駆動電流により生じるジュール熱が、記録層、および記録層を取り巻く構造体に熱履歴を与え、この熱履歴も上記体積変化と同様に、固体メモリを破壊する原因となる。よって、固体メモリの駆動電流が小さいということは、データ記録消去の繰り返し寿命を延ばすことに寄与する。
本発明に係る固体メモリでは、前記ゲルマニウムとテルルとから形成されている薄膜において、全原子数に対するゲルマニウム原子数の比が0.5以下であることが好ましい。また、前記銅とテルルとから形成されている薄膜において、全原子数に対する銅原子数の比が0.5以下であることが好ましい。
上記の構成によれば、双安定性を有した超格子構造を好適に形成することができる。
本発明に係る固体メモリでは、電気エネルギー手段により記録、または消去されることが好ましい。
上記の構成によれば、上記固体メモリは、電気エネルギー手段により記録層の結晶構造を相変化させ、情報の記録、または、消去を行う。また、上記固体メモリは、上記相変化の結果、記録層の電気特性が変化することを利用し、情報の再生を行うことができる。
本発明によれば、Sbフリーでありながら、相変化を伴う固体メモリとして十分な大きさの電気抵抗値の変化を確保し、データの繰り返し記録消去の回数も1011回に達する固体メモリを提供することができる。これらは、Ge−Sb−Te系合金を記録層に用いた固体メモリと比較して、遜色のない性能を有する。
本発明に係る固体メモリの記録層を構成する、GeTe薄膜とCuTe薄膜とからなる超格子の結晶構造を示す図である。図1(a)は結晶相Aの結晶構造を示し、図1(b)は結晶相Bの結晶構造を示す。 図2(a)は本発明に係る超格子からなる記録層を用いた固体メモリの概略を示す断面図である。図2(b)は記録層を構成するGeTe薄膜とCuTe薄膜とからなる超格子の概略を示す断面図である。 GeCuTe合金からなる記録層を用いた固体メモリの概略を示す断面図である。
以下、本発明に係る固体メモリの実施形態について、図1〜図3を参照して説明する。なお、以下に記述する実施の形態は、本発明の一例に過ぎず、本発明はこれらによって何ら限定されるものではない。
〔1.記録層について〕
希少金属であるアンチモン(Sb)フリーな固体メモリを実現するために、本発明に係る固体メモリの記録層には、Ge−Te系合金膜と、Cu−Te系合金膜とによって構成される超格子構造を用いる。図1は、Ge−Te系合金膜の一例としてGeTe層4を、Cu−Te系合金膜の一例としてCuTe層5を、それぞれ用いた場合の超格子構造を示す図である。図1に示す超格子構造は、第一原理計算を用いて決定された構造であり、GeTe層4、およびCuTe層5の膜厚は、それぞれ0.77nm、および0.54nmである。
本明細書において、超格子とは、複数の種類の結晶薄膜を規則正しく積層することによって、人工的に作られた長周期構造を有する結晶格子である。また、超格子構造とは、このような結晶格子の構造を意味する。
なお、超格子を作製する上で、Teに対するGeの原子数の比は、小さい方がより好ましく、Ge−Te系合金膜中における全原子数に対するGe原子数の比は、0より大きく0.5以下であることがより好ましい。また、超格子を作製する上で、Cu−Te系合金膜中における全原子数に対するCu原子数の比は、0より大きく0.5以下であることがより好ましく、0.2以上0.4以下であることがさらに好ましく、Cu−Te系合金膜としてCuTe膜を用いることが特に好ましい。
Ge原子1とTe原子2とからなるGeTe層4、および、Te原子2とCu原子3とからなるCuTe層5の積層構造によって構成される超格子は、2つの安定した構造である構造A(図1(a))と構造B(図1(b))とを持つ双安定性を有している。
本発明に係る固体メモリは、上記記録層における構造A−構造B間の相変化を利用することによって固体メモリとして機能する。構造Aと構造Bとでは、GeTe層4内のGe層とTe層との位置が入れ替わっている。また、GeTe層同士の間隔がわずかに異なっており、構造Bは構造Aより上記間隔が広い。
本発明に係る固体メモリにおいては、構造Aから構造Bへ、または、構造Bから構造Aへの相変化、すなわちGeTe層の移動を、電気エネルギー手段によって起こすことができる。図1(a)、および(b)から分かるように、相変化に伴うGeTe層の動きは一方向(基板表面に対して垂直方向)であり、コヒーレント性を持つといえる。そのため、入力したエネルギーを効率良く相変化に利用することが可能であり、その結果、相変化を起こすために必要なエネルギーが少なくてすむという利点を持つ。
また、後述するように、本発明に係る固体メモリでは、相変化に伴う体積変化を非常に小さくすることができるともに、記録層の相変化に伴う抵抗値の変化を3桁と十分に大きなものとすることができる。
また、第一原理計算の結果より、GeTe層4とCuTe層5とからなる超格子構造では、Geの結合原子価が構造Aでは4価をとる(図1(a))に対し、構造Bでは6価をとる(図1(b))ことがわかった。Geの結合価数が4価から6価へ変化するのは、相変化にともない互いにGe層とTe層とが入れ替わることにより、CuTe層5との距離が近づきGe−Te間に結合が生じるためである。なお、図1は、GeTe薄膜4とCuTe薄膜5とからなる超格子の基本セルの構造を示す図である。Ge原子1が6価となることによって、基板表面に対して垂直方向の電気特性が金属的になり、抵抗値が著しく減少する。これにより、固体メモリとしてさらに好適に、相変化時の抵抗値の変化を大きくすることができる。
よって、記録層の抵抗値の大小に対して、データの記録、および消去状態のどちらか一方を割り当てることが可能である。また、記録層の抵抗値を測定することによって、記録層がデータの記録、および消去状態のどちらにあるか判別すること、すなわち記録したデータの再生が可能である。
また、構造Aと構造Bとでは、電気的な特性だけでなく光学的な特性においても大きく異なるので、記録したデータの再生手段として、光学的な手法を用いることも可能である。
なお、相変化を誘起するための電気エネルギー手段としては、例えば、パルス状の電流を流すことが利用できる。この際に流すパルス電流の電流値、および電流を流す時間(以下ではパルス時間とする)を調整することにより、構造A、および構造B間の相変化を任意に繰り返すことが可能である。このことを利用して、本発明に係る固体メモリでは、データの記憶、および消去を行う。
〔2.固体メモリの構成〕
本発明に係る固体メモリの構成の一例について、以下に説明する。なお、本発明に係る固体メモリの構成は以下のものに限定されるものではない。
図2(a)は、GeTe薄膜4とCuTe薄膜5とからなる超格子薄膜を記録層11として用いた固体メモリ10の概略を示す断面図である。また、記録層11の概略の拡大図を図2(b)に示す。
上記固体メモリ10において、記録層11は上部電極14、およびジュール熱発生用ヒーター15に狭持されている。さらに、上部電極14は読み出し線13と、ジュール熱発生用ヒーター15は書き込み線16と、それぞれ電気的に接触している。すなわち、ジュール熱発生用ヒーター15はヒーターとしての役割とともに、下部電極の役割を兼ねている。
また、上記構造A、および構造Bの間において相変化を起こすために、電気エネルギー手段として電流を用いることを上述したが、その経路を電流経路20とする。前記電流経路20に電流を流すことによって、ジュール熱発生用ヒーター15においてジュール熱が発生し記録層11は加熱されその温度は上昇する。
記録層11に印加する電流値、およびパルス時間を制御することによって、記録層11の温度を制御し上記構造A、および構造Bの間における相変化の繰り返しを可能とする。
〔3.固体メモリの作製方法〕
本発明に係る固体メモリの作製方法の一例を、図2を参照しながら以下に説明する。図2は、GeTe薄膜4とCuTe薄膜5とからなる超格子薄膜を記録層11として用いた固体メモリの概略を示す断面図である。
本発明に係る固体メモリは、例えば、一般的な自己抵抗加熱型の構成を有している相変化RAMとして形成することができる(例えば、特許文献1)。上記一般的な構成に従って、基板/書き込み線/ジュール熱発生用ヒーター/記録層/上部電極/読み出し線という構成によって相変化RAMを作製する場合、基板上に書き込み線16、ジュール熱発生用ヒーター15、記録層11、上部電極14、および読み出し線13を順次成膜すればよい。この際の成膜方法としては、例えばスパッタリング法などの一般的な成膜方法が使用可能である。以下に、固体メモリの作製方法の一例を示す。
基板にはシリコン(Si)ウェハを用い、スパッタリング法により書き込み線16、およびジュール熱発生用ヒーター15を成膜する。ジュール熱発生用ヒーターには例えば、タングステンを用いることができる。
次に、記録層に用いるGe−Te系合金膜と、Cu−Te系合金膜との超格子をスパッタリング法にて成膜する。その場合、所望の化合物(たとえば、GeTeおよびCuTe)を成膜可能なターゲットを用意する。
超格子構造を作製するためには、あらかじめ各化合物について、単位時間あたりの成膜される膜厚を測定し、成膜レートを確定しておく必要がある。各化合物の成膜レートが確定していれば、それぞれの化合物の成膜時間を制御することによって、任意の周期構造を有する超格子構造を実現することが可能である。
上記方法によって、任意の周期構造、および任意の積層数を有する記録層を成膜した後、例えば、タングステンからなる上部電極14および読み出し線13を成膜することによって、相変化RAMが完成する。
なお、超格子構造を構成するGe−Te系薄膜、およびCu−Te系薄膜の膜厚は、0.5nm以上、8nm以下であることが望ましい。この範囲の膜厚にすることによって、上記各薄膜の結晶構造が乱れることなく、超格子構造を好適に実現することが出来る。
また、電極、および記録層などのパターニングには一般的なフォトリソグラフィープロセスを用いることが出来る。
なお、本発明は、以下のように表現することも可能である。
(構成1)CuとGeおよびTeを主成分とする固体メモリであって、物質の相変態に起因して電気特性が変化するものであり、データを記録及び再生する材料が、該相変態を生じる母相からなる薄膜の人工的な超格子構造の積層構造によって構成されることを特徴とする固体メモリ。
(構成2)構成1の固体メモリにおいて、前記積層構造は、Ge原子を含むTe合金薄膜と、Cu原子を含むTe合金薄膜とが互いに積層された多層膜から構成されることを特徴とする固体メモリ。
(構成3)構成1又は構成2の固体メモリにおいて、前記薄膜のそれぞれの膜厚は、0.5nm以上8nm以下であることを特徴とする固体メモリ。
(構成4)構成2の固体メモリにおいて、前記Ge原子を含む合金薄膜においてGe原子の結合原子価が4価または6価の状態をとることで電気抵抗を変化させ、結合原子価の相違によって得られる二つの抵抗値をデータの記録および消去状態のどちらか一方に用いることを特徴とする固体メモリ。
(構成5)構成2の固体メモリにおいて、前記Ge原子を含むTe合金薄膜の全原子数に対するGe原子数の比が0.5以下であることを特徴とする固体メモリ。
(構成6)構成2の固体メモリにおいて、前記Cu原子を含むTe合金薄膜の全原子数に対するCu原子数の比が0.5以下であることを特徴とする固体メモリ。
以上、本発明を実施形態に基づいて具体的に説明したが、本発明は、上述した実施形態に限定されるものではなく、請求項に示した範囲において種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、以下の実施例によってさらに詳細に説明されるが、これに限定されるべきではない。
〔実施例1〕
記録層に用いる超格子の結晶構造や諸特性は、固体メモリの性能(相変化に伴う抵抗値の変化、必要とされる駆動電流値、および繰り返し記録消去を行える回数など)に大きな影響を及ぼすので非常に重要である。上述した構造Aおよび構造Bの超格子を作製し、以下に示す特性を有することを確認した。
GeTe層4とCuTe層5とからなる超格子は、電気的なエネルギーを加えることによって、構造A−構造B間で相変化を起こす(図1参照)。すなわち上記超格子は、与えられるエネルギーに応じて、双安定である構造A、または構造Bのうち一方を選択する。そして、加えるエネルギーは電気的なものに限られず、熱エネルギーを用いて超格子構造を選択することも可能である。
ここでは、加える熱エネルギーの違いを利用して構造Aおよび構造Bの超格子薄膜を成膜した。異なる基板温度のSiウェハ上に、スパッタリング法を用いてGeTe層4とCuTe層5とからなる膜厚が約40nmの超格子薄膜を成膜し、結晶構造、電気特性、および光学特性を比較した。成膜時の基板温度は、それぞれ150℃、および250℃であり、以下ではそれぞれをサンプルaおよびサンプルbと呼ぶ。
それぞれの超格子薄膜についてX線構造解析を行った結果、サンプルaの面間隔は、第一原理計算から求められた構造A(図1(a))の面間隔とよく一致し、サンプルbの面間隔は上記計算から求められた構造B(図1(b))の面間隔とよく一致することを確認した。
また両サンプルの抵抗値を、四端子プローブを用いて測定したところ、サンプルaは約5MΩであり、サンプルbは30kΩであった。このことから、構造A−構造B間における相変化を相変化RAMに利用した場合、読み出し時の信号は約170倍の変化を示すことが確認できた。上記のように、GeTe層4とCuTe層5とからなる超格子は、相変化にともなう抵抗値の変化が3桁となるので、固体メモリの記録層として好適である。
光学特性を、波長633nmのレーザーを用いてエリプソメーターにて測定したところ、サンプルa(構造A)は3.81+3.39j、またサンプルb(構造B)は3.38+4.37jとの結果を得た。この結果より、構造Bは構造Aと比べて複屈折率が0.98大きく、より金属的な特性を有することがわかった。このことは、上記抵抗値測定の結果と矛盾しない。
また、第1原理計算を用いて求めた超格子構造から、次の2点も確認した。
・構造AにおいてはGeTe層4中のGe原子1の結合価数が4価(図1(a))であるのに対して、構造BのGe原子1の結合価数が6価(図1(b))である。
・構造A、および構造Bの密度は、それぞれ7.103g/cm、および7.104g/cmであり、構造A−構造B間の相変化に伴う密度変化(体積変化)は0.02%以下と非常に小さい。
上記のように、GeTe層4とCuTe層5とからなる超格子は、相変化に伴う体積変化が非常に小さいので、記録、および消去の繰り返し回数の向上が期待できる。
〔実施例2〕
上記の一般的な自己抵抗加熱型の基本構成を用いて、本発明に係る固体メモリを作製した(図2)。基板にはSiウェハを使用し、ジュール熱発生用ヒーター15、および上部電極14にはタングステンを使用した。記録層11としてはGeTe層4とCuTe層5とからなる単位格子を20層積層した超格子薄膜を使用した。記録層11の膜厚は26nmであった。また、記録層のセルの大きさは、100×100nmとした。
この固体メモリの電流経路20に、あらかじめプログラムにより決定した波形の電流を流して、情報の記録、および消去に必要な電流値、および電流を流すパルス時間を検討した。
その結果、構造Aから構造Bへ相変化させる際に必要な電流値は0.1mAであり、パルス時間は100nsであった。一方、構造Bから構造Aへ相変化させる際に必要な電流値は0.5mAであり、パルス時間50nsであった。上記波形の電流を連続的に固体メモリに流すことによって、繰り返し記録消去回数を測定した。その結果、本実施例で用いた固体メモリでは、1011回の繰り返し記録消去が可能であった。
〔比較例〕
記録層に超格子薄膜を用いた固体メモリと比較するために、実施例2と同様の構成を持ち、記録層12としてGeCuTe合金の単層膜(膜厚 26nm)を用いた固体メモリ100を作製した(図3)。セルの大きさは、100×100nmとした。
この固体メモリの電流経路20に、あらかじめプログラムにより決定した波形の電流を流して、情報の記録、および消去に必要な電流値を検討した。なお、比較のため電流を流すパルス時間は、実施例2に記載したパルス時間と同じとした。
その結果、結晶相Aから結晶相Bへ相変化させる際に必要な電流値は0.3mAであった。一方、結晶相Bから結晶相Aへの電流値は1.9mAであった。
ここで得られた電流値と、実施例2で用いたパルス時間を用いて連続波形をプログラミングし、その波形に基づいて相変化RAMに電流を流し、繰り返し記録消去回数を測定した。その結果、記録層12としてGeCuTe合金の単層膜を用いた固体メモリの繰り返し記録消去回数は10回であった。
このように、記録層にGeTe層とCuTe層とからなる超格子薄膜を用いることにより、SbフリーでありながらGe−Sb−Te系の固体メモリと遜色のない固体メモリを作成可能なことを確認した。
また、固体メモリの記録層をGeCuTeの単層膜からGeTe薄膜とCuTe薄膜とからなる超格子にすることによって、以下に示すように性能が向上することを確認した。
・相変化に伴う抵抗値の変化は1桁大きくなった。
・相変化を誘起するために必要な電流値は、構造Aから構造Bへの相変化の場合で1/3に、構造Bから構造Aへの相変化の場合で1/4に低減された。
・繰り返し記録消去回数は10倍になった。
本発明は、電子部品の製造分野において利用可能である。
1 ゲルマニウム(Ge)原子
2 テルル(Te)原子
3 銅(Cu)原子
4 TeGe
5 CuTe
10、100 固体メモリ
11、12 記録層

Claims (8)

  1. 物質の相変化に起因して電気特性が変化する記録層を備えた固体メモリであって、
    前記記録層が、ゲルマニウムとテルルとから形成されている薄膜、および、銅とテルルとから形成されている薄膜が積層されてなる超格子によって構成されていることを特徴とする固体メモリ。
  2. 前記ゲルマニウムとテルルとから形成されている薄膜は、GeTe薄膜であり、
    前記銅とテルルとから形成される薄膜は、CuTe薄膜であることを特徴とする請求項1に記載の固体メモリ。
  3. 前記薄膜の各々の膜厚は、0.5nm以上8nm以下であることを特徴とする請求項1または2に記載の固体メモリ。
  4. 前記ゲルマニウムとテルルとから形成されている薄膜は、前記ゲルマニウムの結合原子価が4価または6価の状態をとることによって電気抵抗値を変化させるようになっており、
    前記電気抵抗値によって、データの記録状態または消去状態を表現するようになっていることを特徴とする請求項1〜3の何れか1項に記載の固体メモリ。
  5. 前記電気抵抗値を検出することによって、データが再生されるようになっていることを特徴とする請求項4に記載の固体メモリ。
  6. 前記ゲルマニウムとテルルとから形成されている薄膜において、全原子数に対するゲルマニウム原子数の比が0.5以下であることを特徴とする請求項1〜5の何れか1項に記載の固体メモリ。
  7. 前記銅とテルルとから形成されている薄膜において、全原子数に対する銅原子数の比が0.5以下であることを特徴とする請求項1〜6の何れか1項に記載の固体メモリ。
  8. 電気エネルギー手段により記録、または消去されることを特徴とする請求項1〜7の何れか1項に記載の固体メモリ。
JP2011042995A 2011-02-28 2011-02-28 固体メモリ Withdrawn JP2012182242A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011042995A JP2012182242A (ja) 2011-02-28 2011-02-28 固体メモリ
PCT/JP2012/051570 WO2012117773A1 (ja) 2011-02-28 2012-01-25 固体メモリ
TW101103598A TW201238035A (en) 2011-02-28 2012-02-03 Solid-state memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011042995A JP2012182242A (ja) 2011-02-28 2011-02-28 固体メモリ

Publications (1)

Publication Number Publication Date
JP2012182242A true JP2012182242A (ja) 2012-09-20

Family

ID=46757715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011042995A Withdrawn JP2012182242A (ja) 2011-02-28 2011-02-28 固体メモリ

Country Status (3)

Country Link
JP (1) JP2012182242A (ja)
TW (1) TW201238035A (ja)
WO (1) WO2012117773A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004924A (ja) * 2014-06-17 2016-01-12 国立大学法人東北大学 多段相変化材料および多値記録相変化メモリ素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601689B2 (en) 2014-09-11 2017-03-21 Kabushiki Kaisha Toshiba Memory device
CN104934533B (zh) * 2015-04-27 2018-04-13 江苏理工学院 用于高速低功耗相变存储器的Ge/Sb类超晶格相变薄膜材料及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03136895A (ja) * 1989-10-23 1991-06-11 Fuji Electric Co Ltd 光情報記録媒体の製造方法
JP2004022092A (ja) * 2002-06-18 2004-01-22 Ricoh Co Ltd 光情報記録媒体およびその製造方法
JP2010287744A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 固体メモリ、データ処理システム及びデータ処理装置
JP5403565B2 (ja) * 2009-09-11 2014-01-29 国立大学法人東北大学 相変化材料および相変化型メモリ素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004924A (ja) * 2014-06-17 2016-01-12 国立大学法人東北大学 多段相変化材料および多値記録相変化メモリ素子

Also Published As

Publication number Publication date
TW201238035A (en) 2012-09-16
WO2012117773A1 (ja) 2012-09-07

Similar Documents

Publication Publication Date Title
JP4621897B2 (ja) 固体メモリ
JP4635236B2 (ja) 固体メモリの製造方法
JP4599598B2 (ja) 固体メモリ
Raoux et al. Crystallization times of Ge–Te phase change materials as a function of composition
Redaelli et al. Threshold switching and phase transition numerical models for phase change memory simulations
JP4595125B2 (ja) 固体メモリ
CN102082227B (zh) 相变化材料降低重新结晶时间的方法
Lee et al. Switching behavior of indium selenide-based phase-change memory cell
JP2010171196A (ja) 固体メモリ及び半導体装置
JP2015005600A (ja) 相変化デバイス
JP2010183017A (ja) 固体メモリ
WO2012117773A1 (ja) 固体メモリ
JP4635235B2 (ja) 固体メモリ
Hu et al. Simultaneously high thermal stability and low power based on Ti-doped Ge2Sb2Te5 thin films
JP6598166B2 (ja) 相変化材料および相変化型メモリ素子
Wu et al. Sb-rich Si–Sb–Te phase-change material for phase-change random access memory applications
KR100703946B1 (ko) 복합 상변화 메모리 재료
Yang et al. Thermal conductivity measurements and modeling of phase-change Ge2Sb2Te5 materials
Shi et al. Investigation of nano-phase change for phase change random access memory
JP5466838B2 (ja) 相変化固体メモリの記録材料及び相変化固体メモリ
Yang et al. Thermal Conductivity Measurements and Modeling of Phase-Change GST Materials
Lee et al. Electrical Switching Characteristics of Ge 1 Se 1 Te 2 Chalcogenide Thin Film for Phase Change Memory
Pan Ultra-high density rewritability function achieved using phase-change electrical probe memory
JP2021019090A (ja) 不揮発性メモリ素子およびその製造方法
KR20090068816A (ko) 상변화 물질층 및 이를 포함하는 상변화 메모리 소자

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513