JP2012178481A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2012178481A
JP2012178481A JP2011041047A JP2011041047A JP2012178481A JP 2012178481 A JP2012178481 A JP 2012178481A JP 2011041047 A JP2011041047 A JP 2011041047A JP 2011041047 A JP2011041047 A JP 2011041047A JP 2012178481 A JP2012178481 A JP 2012178481A
Authority
JP
Japan
Prior art keywords
conductor layer
conductor
thermal expansion
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011041047A
Other languages
English (en)
Inventor
Itsuro Shishido
逸朗 宍戸
Tadashi Tsukiyama
正 築山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2011041047A priority Critical patent/JP2012178481A/ja
Publication of JP2012178481A publication Critical patent/JP2012178481A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】配線基板の熱膨張係数を抑制し半導体素子の熱膨張係数との差を小さくすることで、半導体素子接続パッドと半導体素子の電極との接続部での位置ズレやクラック発生を低減し、半導体素子との電気的接続信頼性が高い配線基板およびその製造方法を提供する。
【解決手段】絶縁層1aと、絶縁層1a上に形成された配線導体2とを有する配線基板10であって、配線導体2は順次積層された第1導体層2aと第2導体層2bと第3導体層2cとを具備し、第1および第3導体層2a,2cは第1の熱膨張係数を有する第1の金属材料から成り、第2導体層2bは第1の熱膨張係数よりも小さな第2の熱膨張係数を有する第2の金属材料から成ることを特徴とする。
【選択図】図2

Description

本発明は、半導体素子を搭載するための配線基板およびその製造方法に関するものである。
従来、半導体集積回路素子等の半導体素子を搭載するための小型の多層配線基板として、例えば図6に示すように、厚みが0.2〜2.0mm程度のガラスクロス入りの樹脂から成る樹脂板31の両面に銅箔から成るコア用の配線導体32を形成するとともに、これらの両面のコア用の配線導体32同士を樹脂板31に設けたスルーホール導体34により接続して成るコア基板33の両面に、厚みが30〜50μm程度の樹脂から成る絶縁層35と厚みが15〜25μm程度の銅から成る配線導体36とをビルドアップ法により交互に多層に積層して成る配線基板30が知られている。この配線基板30は、上下のコア用の配線導体32がスルーホール導体34により接続されたコア基板33の両面に、厚みが30〜50μm程度の樹脂から成る絶縁層35と厚みが15〜25μm程度の銅から成る配線導体36とをビルドアップ法により交互に多層に積層することから、小型で高密度配線の多層配線基板を提供することができる。
しかしながら、この従来の配線基板30においては、厚みが0.2〜2.0mmのガラスクロス入りの樹脂から成る樹脂板31を備えるコア基板33の両面に、厚みが30〜50μm程度の樹脂から成る絶縁層35と厚みが15〜25μm程度の銅から成る配線導体36とを積層することから、コア基板33の厚みが妨げとなって配線基板30の更なる薄型化を図ることが困難であった。
そこで近年、薄型化を実現することが可能な高密度配線の配線基板として、上述したような厚みが0.2〜2.0mm程度のガラスクロス入りの樹脂から成る樹脂板を備えたコア基板を用いずに、図7に示すような、例えば厚みが30〜50μm程度の樹脂から成る絶縁層21と厚みが15〜25μm程度の銅から成る配線導体22とのみを多層に積層することで薄型で高密度配線を可能とした、いわゆるコアレスの配線基板20が登場してきた。このコアレスの配線基板20は、その上面に半導体素子Aの電極Bに半田を介して接続される半導体素子接続パッド23が配線導体22の一部により形成されているとともに下面には外部の電気回路基板の配線導体に半田を介して接続される外部接続パッド24が配線導体22の一部により形成されている。そして、半導体素子接続パッド23上に半田を介して半導体素子Aの電極Bを載置するとともに、半田をリフロー処理することにより半導体素子Aが配線基板20上に搭載される。なお、このようなコアレスの配線基板20は、例えばガラス板や樹脂板、金属板等の剛性を有する平坦な支持基板の片面または両面に、厚みが30〜50μm程度の樹脂から成る絶縁層21と厚みが15〜25μm程度の銅から成る配線導体22とをビルドアップ法により交互に多層に積層した後、その絶縁層21と配線導体22との積層体を支持基板から分離することにより製造される。
しかしながら、このようなコアレスの配線基板20は、薄型化に対しては有利であるものの、配線基板としての熱膨張係数が従来のコア基板33を用いた配線基板30と比較して大きくなる傾向にある。そのため、このコアレス配線基板20に搭載される半導体素子Aとの間で両者の熱膨張係数の相違に起因して両者の接続部に大きな位置ずれやクラックが生じやすく、半導体素子Aと配線基板20との接続信頼性が低いという問題点を有していた。これは、従来のコア基板33を用いた配線基板30においては、コア基板33上の絶縁層35の熱膨張係数が40〜50ppm/K程度であり、配線導体36の熱膨張係数が17ppm/K程度と大きいものの、コア基板33の熱膨張係数がガラスクロスの影響で8〜12ppm/K程度と小さいとともにコア基板33上に積層された絶縁層35と配線導体36とがコア基板33と比較してはるかに薄いことから、全体としての熱膨張係数はコア基板33の熱膨張係数に強く支配されて10〜15ppm/K程度となるのに対して、コアレスの配線基板20においては、熱膨張係数の小さいコア基板が無く、その影響を受けないことから熱膨張係数が大きな絶縁層21と配線導体22とのみが複合した熱膨張係数になるためである。この場合、銅の弾性率がおよそ130GPaであり、樹脂の弾性率が3〜20GPaであるので、弾性率の高い銅の熱膨張係数が支配的になり、全体としての熱膨張係数としては、20ppm/K程度となる。
特開2009−38134号公報
本発明は、例えばコアレス配線基板において熱膨張係数の増大を抑制し、半導体素子との熱膨張係数の差を小さくすることで、半導体素子接続パッドと半導体素子の電極との接続部での大きな位置ズレやクラックの発生を低減し、半導体素子との電気的接続信頼性が高い配線基板およびその製造方法を提供することを課題とする。
本発明の配線基板は、絶縁層と、絶縁層上に形成された配線導体とを有する配線基板であって、配線導体は、順次積層された第1導体層と第2導体層と第3導体層とを具備し、第1および第3導体層は、第1の熱膨張係数を有する第1の金属材料から成り、第2導体層は、第1の熱膨張係数よりも小さな第2の熱膨張係数を有する第2の金属材料から成ることを特徴とする。
本発明の配線基板の製造方法は、絶縁層を準備する工程と、絶縁層上に、第1の熱膨張係数を有する第1の金属材料から成る第1導体層を配線導体に対応するパターンに被着する工程と、第1導体層上に第1の熱膨張係数よりも小さな第2の熱膨張係数を有する第2の金属材料から成る第2導体層を被着する工程と、第2導体層上に第1の金属材料から成る第3導体層を被着する工程とを行なうことを特徴とする。
本発明の配線基板によれば、第1の熱膨張係数を有する第1の金属材料から成る第1導体層と第3導体層との間に第1の熱膨張係数よりも小さな第2の熱膨張係数を有する第2導体層を介在させることで、第1の金属材料のみから成る配線導体に比べて小さな熱膨張係数の配線導体を形成することができる。これによれば、例えば、コアレスの配線基板の熱膨張係数を強く支配する配線導体の熱膨張係数を低減することでコアレスの配線基板の熱膨張係数の増大を抑制し、コアレスの配線基板と半導体素子との熱膨張係数の差を小さくすることが可能となる。したがって、配線基板と半導体素子との熱膨張係数の相違による半導体素子接続パッドと半導体素子の電極との接続部での大きな位置ズレやクラック発生を低減し、半導体素子との電気的接続信頼性が高い配線基板を提供できる。
また、本発明の配線基板の製造方法によれば、絶縁層上に第1の熱膨張係数を有する第1の金属材料から成る第1導体層を形成した後、第1導体層上に第1の熱膨張係数よりも小さな熱膨張係数を有する第2の金属材料から成る第2導体層を形成し、さらに第2導体層上に第1の金属材料から成る第3導体層を形成することで、第1の金属材料のみから成る配線導体に比べて小さな熱膨張係数の配線導体を形成することができる。これによれば、例えば、コアレスの配線基板の熱膨張係数を強く支配する配線導体の熱膨張係数を低減することでコアレスの配線基板の熱膨張係数の増大を抑制し、コアレスの配線基板と半導体素子との熱膨張係数の差を小さくすることが可能となる。したがって、コアレスの配線基板と半導体素子との熱膨張係数の相違による半導体素子接続パッドと半導体素子の電極との接続部での大きな位置ズレやクラック発生を低減し、半導体素子との電気的接続信頼性が高い配線基板を提供できる。
図1は本発明の配線基板の実施の形態の一例を示す概略断面図である。 図2は図1に示す配線基板の要部拡大断面図である。 図3(a)、(b)、(c)、(d)、(e)は本発明の配線基板の製造方法の実施形態の一例を示す概略断面図である。 図4(f)、(g)、(h)、(i)、(j)は本発明の配線基板の製造方法の実施形態の一例を示す概略断面図である。 図5(k)、(l)、(m)は本発明の配線基板の製造方法の実施形態の一例を示す概略断面図である。 図6はコア基板を有する従来の配線基板の一例を示す概略断面図である。 図7は従来のコアレスの配線基板の一例を示す概略断面図である。
次に、本発明の配線基板およびその製造方法の実施形態の一例を図1、図2、図3、図4、図5を基にして詳細に説明する。
図1は、本発明の配線基板の実施形態の一例を示す概略断面図である。図1に示すように、本例の配線基板10は、例えば3層の絶縁層1aが積層された絶縁基板1の上下面および各絶縁層1aの間に配線導体2が配設されており、更に絶縁基板1の上下面にソルダーレジスト層3が被着されている。
絶縁層1aは、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂などの熱硬化性樹脂に酸化ケイ素粉末等の無機絶縁フィラーを分散させて熱硬化させた電気絶縁材料から形成されている。なお、絶縁層1aは、熱膨張係数が40〜50ppm/K程度であり、弾性率が3〜20GPa程度である。絶縁層1aの厚みは、それぞれ30〜50μm程度である。絶縁層1aには、直径が50〜100μm程度の複数のビアホール4がレーザ加工により形成されている。そして、これらのビアホール4内には、絶縁層1aを挟んで上下に位置する配線導体2同士を接続するビア導体5が被着されている。このように、絶縁層1aを挟んで上下に位置する配線導体2同士がビアホール4内のビア導体5を介して電気的に接続されることにより立体的な高密度配線が実現される。なお、ビア導体5は、配線導体2の一部から形成されており、これらの配線導体2は各絶縁層1aの表面およびビアホール4内に、後述する複合金属層を所定のパターンに被着することによって形成されている。
ソルダーレジスト層3はエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料からなる。絶縁基板1の上面側に設けられたソルダーレジスト層3には、絶縁基板1上面の配線導体2の一部を露出させる開口部3aが設けられており、下面側に設けられたソルダーレジスト層3には、絶縁基板1下面の配線導体2の一部を露出させる開口部3bが設けられている。
絶縁基板1の上面側に設けられたソルダーレジスト層3の開口部3aから露出する配線導体2の一部は半導体素子Aの電極Bと接続される半導体素子接続パッド6を形成している。他方、絶縁基板1の下面側に設けられたソルダーレジスト層3の開口部3bから露出する配線導体2の一部は、他の回路基板に接続するための外部接続パッド7を形成している。そして、半導体素子Aをこの配線基板10に搭載するときは、半導体素子接続パッド6上に半田バンプ(不図示)を溶着しておき、半導体素子Aの電極Bをこの半田バンプに載せてリフロー処理を行うことにより半導体素子Aの電極Bと半導体素子接続パッド6とを半田バンプを介して接続する方法が採用されている。また、半導体素子Aが搭載された配線基板10を他の回路基板に接続するときは、外部接続パッド7上に半田ボール(不図示)を溶着しておき、この半田ボールを回路基板上の接続パッド上に載せてリフロー処理する方法が採用される。なお、ソルダーレジスト層3は、配線基板10と半導体素子Aを接続するときや、配線基板10を回路基板に接続するときなどのリフロー処理時の熱から絶縁基板1と配線導体2とを保護するために被覆される。
そして、本例の配線基板10においては、図2に要部拡大断面図で示すように、配線導体2は、それぞれ絶縁層1a上に順次積層された第1導体層2a、第2導体層2b、第3導体層2cの3層の導体層が積層された複合金属層から形成されている。第1導体層2aは銅から成り、絶縁層1a上に被着された図示しない下地金属層上に電解銅めっき層を被着させることにより形成されている。第1導体層2aの厚みは、下地金属層を含んで5〜10μm程度である。なお、下地金属層としては、厚みが0.1〜1μm程度の無電解銅めっき層が好適に採用される。第2導体層2bはモリブデンから成り、第1導体層2aの上に例えばスパッタによりモリブデン薄膜を析出させることにより形成されている。第2導体層2bの厚みは2〜3μm程度である。第3導体層2cは第1導体層2aと同様の銅から成り、第2導体層2cの上に電解銅めっき層を被着させることにより形成されている。第3導体層2cの厚みは5〜10μm程度であり、第1導体層2aの厚みと実質的に同じ厚みであることが好ましい。
ところで本発明においては、第1導体層2aおよび第3導体層2cを形成する銅の熱膨張係数が17ppm/K程度であるのに対して、第2導体層2bを形成するモリブデンの熱膨張係数は5ppm/K程度と小さい。また、第1導体層2aおよび第3導体層2cを形成する銅の弾性率がおよそ130GPa程度であるのに対して、第2導体層2bを形成するモリブデンの弾性率はおよそ320GPa程度と大きい。本発明においては、このように第1導体層2aおよび第3導体層2cの熱膨張係数よりも第2導体層2bの熱膨張係数が小さいことが重要であり、更には第2導体層2bの弾性率が第1導体層2aおよび第3導体層2cの弾性率よりも大きいことが好ましい。このように、第2導体層2bを形成するモリブデンの熱膨張係数が第1導体層2aおよび第3導体層2cを形成する銅よりも小さく、弾性率が大きいことから、各配線導体2の熱膨張係数としては、銅のみから成る場合よりも小さくなる。具体的には、例えば第1導体層2aおよび第3導体層2cの厚みがそれぞれ5〜10μmであり、第2導体層2bの厚みが2〜3μmである場合、配線導体2の熱膨張係数は14〜15ppm/K程度となる。
本例の場合、配線導体2を構成する銅およびモリブデンの弾性率がそれぞれおよそ130GPa、320GPaであり、絶縁層1aの弾性率の3〜20GPaに比べて高いので、銅およびモリブデンから成る配線導体2の熱膨張係数が支配的になり、例えば第1導体層2aおよび第3導体層2cの厚みがそれぞれ6μmであり、第2導体層2bの厚みが2μm、絶縁層1aの熱膨張係数が46ppm/Kで厚みが33μmである場合、配線基板10全体としての熱膨張係数はおよそ15ppm/K程度になる。
このように、本例の配線基板10によると、配線導体2が、銅から成る第1導体層2aとモリブデンから成る第2導体層2bと銅から成る第3導体層2cとが順次積層されて形成されており、第2導体層2bを形成するモリブデンの熱膨張係数が第1導体層2aおよび第3導体層2cを形成する銅の熱膨張係数よりも小さく、また、モリブデンの弾性率が銅の弾性率よりも大きいことから、銅のみから成る配線導体よりも熱膨張係数が小さくなる。このため配線基板10全体としての熱膨張係数はおよそ15ppm/K程度の小さい値に抑制することができる。これにより、配線基板10と半導体素子Aとの熱膨張係数の差を小さくして、半導体素子接続パッド6と半導体素子Aの電極Bとの接続部での大きな位置ズレやクラックの発生がなく、半導体素子Aとの電気的接続信頼性が高い配線基板10を提供することができる。
次に、本発明の配線基板の製造方法の一例について、図3、図4、図5を基にして詳細に説明する。
まず、図3(a)に示すように、プリプレグ14の上面に支持フィルム11と金属箔12aとが分離容易な支持フィルム付き金属箔12と、金属枠13とを配置して加熱加圧することにより形成した支持基板20を準備する。
プリプレグ14は支持基板20の上に後述する配線基板10用の積層体9を製造する際に、積層体9を必要な平坦度を維持して支持するための基礎部分となるものである。プリプレグ14は、例えばガラス繊維にエポキシ樹脂などの熱硬化性樹脂を含浸させて半硬化状態としたもので、厚みは0.2〜2.0mm程度である。
支持フィルム11は金属箔12aの破れや皺を防止するとともに、取扱いを容易とするためのものである。支持フィルム11は、例えばポリエチレンテレフタレートなどの耐熱性樹脂から成るのが好ましい。厚みは10〜100μm程度である。
金属箔12aは、配線基板10における配線導体の一部を形成するための下地金属となるものであり、良導電性金属から成るのが好ましく、本例においては銅箔を用いる。金属箔12aの厚みは1〜35μm程度である。なお、金属箔12aと支持フィルム11とは、例えば粘着層(不図示)を介して保持されている。
金属枠13は、後述する配線基板10用の積層体9を製造する際に、めっき用の電荷供給電極として使用するものであり、例えば銅などの良導電性金属から成るのが好ましい。厚みは12〜35μm程度である。
上記のような各材料を準備した後、プリプレグ14の主面中央部上に支持フィルム付き金属箔12を、支持フィルム11がプリプレグ14の主面と対向するように配置するとともに、プリプレグ14の主面外周部上に金属枠13を配置する。そして、これらを上下から0.5〜9MPaの圧力でプレスしながら130〜200℃の温度で30〜120分間程度加熱することで支持基板20が形成される。
次に図3(b)に示すように、金属箔12aの上面に後述する配線導体2の形状に対応する開口を有するめっきレジスト15を形成するとともに、第1導体層2aを形成する。めっきレジスト15は感光性の樹脂フィルムにフォトリソグラフィー技術を採用して露光、現像処理することにより開口部を有するように形成される。第1導体層2aは銅めっきから成り、例えば電解めっき法を用いることで金属箔12a上におよそ5〜10μmの厚みに被着させる。
次に図3(c)に示すように、めっきレジスト15の開口部から露出する第1導体層2aの表面に、第2導体層2b形成する。第2導体層2bは、モリブデンから成り、例えばスパッタリング法を用いることで第1導体層2aの表面およびめっきレジスト15上におよそ2〜3μmの厚みのモリブデン薄膜を被着させた後、めっきレジスト15上のモリブデン薄膜を例えばベルト研磨機やロール研磨機を用いて除去することにより形成される。このとき、モリブデン薄膜の厚みが2μmより小さいと配線導体2の熱膨張係数を小さくする効果が小さくなる。また3μmを超える厚みであると、モリブデン薄膜の形成に長時間を要し、配線基板の製造効率が著しく低下してしまう
次に、図3(d)に示すように、めっきレジスト15の開口部から露出する第2導体層2bの表面に、第3導体層2cを形成する。第3導体層2cは、銅めっきから成り、例えば電解めっき法を用いることで第2導体層2bの表面におよそ5〜10μmの厚みに被着させる。第3導体層2cを形成した後、めっきレジスト15を除去する。
次に図3(e)に示すように、支持フィルム付き銅箔12が積層されている側の支持基板20の上面に絶縁層1aを積層するとともに、先に形成した第3導体層2cの一部を露出させるビアホール4を、例えばレーザ加工により形成する。絶縁層1aは、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂などの熱硬化性樹脂にシリカなどの無機絶縁性フィラーを分散させた電気絶縁材料から成る。なお、ビアホール4を形成した後は、ビアホール4内に露出した第3導体層2cの一部の表面を、例えば過硫酸ソーダなどの酸性液で洗浄処理することが好ましい。これらの処理をすることにより、ビアホール4内の第3導体層2cおよびビアホール4内壁と、後述するビア導体5との密着を強固なものとすることができる。
次に、絶縁層1aの上面およびビアホール4内および表面に、無電解銅めっき膜(不図示)を0.1〜1.0μm程度の厚みに被着させた後、図4(f)に示すように、無電解銅めっき膜の表面に配線導体2に対応した開口部を有するめっきレジスト16を形成するとともに、開口部から露出した無電解銅めっき膜表面に、第1導体層2aを形成する。めっきレジスト16は感光性の樹脂フィルムにフォトリソグラフィー技術を採用して露光、現像処理することにより開口部を有するように形成される。第1導体層2aは銅めっきから成り、例えば電解めっき法を用いることで無電解銅めっき膜上におよそ5〜10μmの厚みに被着させる。
次に、図4(g)に示すように、めっきレジスト16の開口部から露出する第1導体層2aの表面に、第2導体層2bを形成する。第2導体層2bは、モリブデンから成り、例えばスパッタリング法を用いることで第1導体層2aの表面およびめっきレジスト16上におよそ2〜3μmの厚みのモリブデン薄膜を被着させた後、めっきレジスト16上のモリブデン薄膜を例えばベルト研磨機やロール研磨機を用いて除去することにより形成される。このとき、モリブデン薄膜の厚みが2μmより小さいと配線導体2の熱膨張係数を小さくする効果が小さくなる。また3μmを超える厚みであると、モリブデン薄膜の形成に長時間を要し、配線基板の製造効率が著しく低下してしまう。
次に、図4(h)に示すように、めっきレジスト16の開口部から露出する第2導体層2bの表面に、第3導体層2cを形成する。第3導体層2cは、銅めっきから成り、例えば電解めっき法を用いることで第2導体層2bの表面におよそ5〜10μmの厚みに被着させる。
このようにして第3導体層2cを形成した後、図4(i)に示すようにめっきレジスト16を剥離した後、絶縁層1aの表面に露出する無電解銅めっき膜をエッチングにより除去することで、配線導体2を形成する。
以降は、図4(j)に示すように、次層の絶縁層1aおよび配線導体2を順次積層し、さらにその上面にソルダーレジスト層3を形成することで、積層体9が形成される。ソルダーレジスト層3はエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成る。
次に、図5(k)に示す鎖線に沿う位置で、金属枠13の内側領域に位置する積層体9および支持基板20を切断する。このとき、支持基板20に積層された支持フィルム付き金属箔12の周端部も切断することで、支持フィルム11と金属箔12aとの界面から積層体9と支持基板20とを分離することが容易になる。このような切断は、例えばダイシングやルーター装置を用いて行う。
次に、図5(l)に示すように、切り出した積層体9を支持フィルム11から分離する。この分離の際には、支持フィルム11上に、金属箔12aが、例えば粘着層(不図示)を介して保持されているだけなので支持フィルム11と金属箔12aとの間を引き剥がすだけで積層体9を破損することなく簡単に分離できる。
次に、図5(m)に示すように、金属箔12aをエッチングなどにより除去することで、先に形成した配線導体2を積層体9の下面に露出させる。そして、最後に配線導体2の一部を露出させる開口部を有するソルダーレジスト層3を被着させることで、配線基板10が形成される。
このように、本例の製造方法により形成された配線基板10によると、配線導体2が、銅から成る第1導体層2aとモリブデンから成る第2導体層2bと銅から成る第3導体層2cとが順次積層されて形成されており、第2導体層2bを形成するモリブデンの熱膨張係数が第1導体層2aおよび第3導体層2cを形成する銅めっきの熱膨張係数よりも小さく、またモリブデンの弾性率が銅の弾性率よりも大きいことから、銅のみから成る配線導体よりも熱膨張係数が小さくなる。このため配線基板10全体としての熱膨張係数はおよそ15ppm/K程度に抑制することができる。これにより、配線基板10と半導体素子Aとの熱膨張係数の差を小さくして、半導体素子接続パッド6と半導体素子Aの電極Bとの接続部での大きな位置ズレやクラックの発生がなく、半導体素子Aとの電気的接続信頼性が高い配線基板10を提供することができる。
なお、本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の一例では、第2導体層2bとしてモリブデンから成る金属材料を採用したが、第2の導体層2bを形成する金属材料として、モリブデンに代えてタングステンを用いることができ、更にはモリブデンやタングステンを含む合金を用いることもできる。さらに上述の一例では、絶縁層1aとしてエポキシ樹脂やビスマレイミドトリアジン樹脂などの熱硬化性樹脂にシリカなどの無機絶縁性フィラーを分散させた電気絶縁材料を用いたが、絶縁層1aとしては、ガラスクロスやアラミドクロスなど繊維シートにエポキシ樹脂やビスマレイミドトリアジン樹脂など熱硬化性樹脂を含浸させた電気絶縁材料を用いても良い。
1a 絶縁層
2 配線導体
2a 第1導体層
2b 弟2導体層
2c 第3導体層
10 配線基板

Claims (8)

  1. 絶縁層と、該絶縁層上に形成された配線導体とを有する配線基板であって、前記配線導体は、順次積層された第1導体層と第2導体層と第3導体層とを具備し、前記第1および第3導体層は、第1の熱膨張係数を有する第1の金属材料から成り、前記第2導体層は、前記第1の熱膨張係数よりも小さな第2の熱膨張係数を有する第2の金属材料から成ることを特徴とする配線基板。
  2. 前記第2の金属材料の弾性率が前記第1の金属材料の弾性率よりも大きいことを特徴とする請求項1記載の配線基板。
  3. 前記第1の金属材料が銅から成り、前記第2の金属材料がモリブデンまたはタングステンから成ることを特徴とする請求項2記載の配線基板。
  4. 前記第1導体層および第3導体層の厚みがそれぞれ5〜10μmであり、前記第2導体層の厚みが2〜3μmであることを特徴とする請求項3に記載の配線基板。
  5. 絶縁層を準備する工程と、前記絶縁層上に、第1の熱膨張係数を有する第1の金属材料から成る第1導体層を配線導体に対応するパターンに被着する工程と、前記第1導体層上に前記第1の熱膨張係数よりも小さな第2の熱膨張係数を有する第2の金属材料から成る第2導体層を被着する工程と、前記第2導体層上に前記第1の金属材料から成る第3導体層を被着する工程とを行なうことを特徴とする配線基板の製造方法。
  6. 前記第2の金属材料の弾性率が前記第1の金属材料の弾性率より大きいことを特徴とする請求項5記載の配線基板の製造方法。
  7. 前記第1の金属材料が銅から成り、前記第2の金属材料がモリブデンまたはタングステンから成ることを特徴とする請求項6記載の配線基板の製造方法。
  8. 前記第1導体層および第3導体層をそれぞれ5〜10μmの厚みで被着するとともに、前記第2導体層を2〜3μmの厚みで被着することを特徴とする請求項7記載の配線基板の製造方法。
JP2011041047A 2011-02-28 2011-02-28 配線基板およびその製造方法 Withdrawn JP2012178481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011041047A JP2012178481A (ja) 2011-02-28 2011-02-28 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011041047A JP2012178481A (ja) 2011-02-28 2011-02-28 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012178481A true JP2012178481A (ja) 2012-09-13

Family

ID=46980136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011041047A Withdrawn JP2012178481A (ja) 2011-02-28 2011-02-28 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2012178481A (ja)

Similar Documents

Publication Publication Date Title
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US9253897B2 (en) Wiring substrate and method for manufacturing the same
US20070044303A1 (en) Method of manufacturing wiring board
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US20150014027A1 (en) Wiring board and method for manufacturing the same
JP4332162B2 (ja) 配線基板の製造方法
US20140102768A1 (en) Wiring board and method for manufacturing the same
JP5527585B2 (ja) 多層配線基板及びその製造方法
JP2012191204A (ja) プリント配線板の製造方法
US9380707B2 (en) Method of manufacturing wiring substrate
JP2011119722A (ja) 多層配線基板及びその製造方法
JP2013030603A (ja) 配線基板の製造方法
TW201349957A (zh) 多層電路板及其製作方法
JP6151724B2 (ja) 実装構造体の製造方法
JP2012169591A (ja) 多層配線基板
JP2017220543A (ja) 配線基板及び半導体装置、並びにそれらの製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2004119729A (ja) 回路装置の製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP2016096196A (ja) 電子部品内蔵プリント配線板
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP2013080823A (ja) プリント配線板及びその製造方法
JP2012178481A (ja) 配線基板およびその製造方法
JP2017011215A (ja) インターポーザ及びそれを用いた電子装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513