JP2012165214A

JP2012165214A - 成膜システム及び成膜方法

Info

Publication number: JP2012165214A
Application number: JP2011024459A
Authority: JP
Inventors: Hitoshi Seki; 仁士關; Shigeki Fukunaga; 茂樹福永; Shinya Yamamoto; 信也山本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2011-02-07
Filing date: 2011-02-07
Publication date: 2012-08-30
Anticipated expiration: 2031-02-07
Also published as: JP5652654B2

Abstract

【課題】基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚を形成することができる成膜システム及び成膜方法を提供する。
【解決手段】基板１８上に形成された複数箇所のレジスト１９を測定する測定室１０２と、基板１８を１枚ずつ成膜して基板１８上に電極２１を形成する枚葉式成膜室１０４と、を有する成膜システム１００であって、基板１８上にて隣接するレジスト１９のレジスト間距離またはレジスト線幅を測定する測定手段１１６を測定室１０２に有し、測定手段１１６によって測定したレジスト間距離またはレジスト線幅に基づいて、基板１８から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段１１４を有し、枚葉式成膜室１０４は、基板１８の電極膜厚が制御手段１１４で算出された最適な電極膜厚となるように、基板１８に電極を形成する成膜手段１０を有することを特徴とする。
【選択図】図１

Description

本発明は、基板を成膜するための成膜システム及び成膜方法に関する。

従来の半導体ウエハを処理する装置として、ウエハ上の構造の寸法を測定するための測定手段と、第１の組の処理パラメータ値を用いてウエハ上で第１の処理を行なうための第１の処理手段と、測定手段と第１の処理手段との間でウエハを移送するための移送メカニズムと、移送機構を含み、きれいな環境にある移送機構、測定手段及び第１の処理手段の間に連通可能なチャンバと、寸法の測定に基づいて第１の組の処理パラメータ値を選択するように構成されたプロセッサと、を有する装置が知られている（特許文献１参照）。

ここで、プロセッサは、更にウエハの寸法の測定に基づいて第２の組の処理パラメータ値を選択し、且つ第２の組の処理パラメータ値を前に行った処理手段へ与えるように構成されている。

また、チャンバは、第１の処理手段を含む複数の処理手段を取り付けるための本体と、測定手段を収容し、ウエハカセットを取り付けるためのファクトリーインタフェースと、本体とファクトリーインタフェース間に、及び本体とファクトリーインタフェースと連通する移送チャンバと、を有している。移送機構は、測定手段、移送チャンバ及びウエハカッセト間でウエハを移送するための第１のロボット、及び移送チャンバ及び第１の処理手段との間でウエハを移送するための第２のロボットを有している。

特許文献１の装置によれば、測定されたパラメータは、例えば、異なるオーバエッチング及び／又はエッチング化学のためのエッチングレシピのようなプロセスの調整可能なパラメータにもリンクされる。従って、測定されたパラメータが所望の値からずれているならば、誤差を修正するようにリンクされたエッチングレシピがそのエッチャーにフィードフォワードされ、検査されたロットにおけるウエハを処理するように、レシピが自動的に又はユーザの判断で実現される。従って、本発明のフィードバック及びフィードフォワードは、検査の次のホトレジストの現像及び最終検査において、ロットからロットへのＣＤ（臨界寸法）制御を改善する旨が記載されている（段落(００１７)参照）。

また、特許文献１の装置によれば、ステップ１０４０で、ウエハに対するエッチングレシピがウエハのＣＤ測定に基づいて選択される。たとえば、上述した図３及び図４（Ａ）、図４（Ｂ）の本発明の実施例によるウエハのＣＤ測定データに対して、“署名解析（シグネチャーアナリシス）”が実行される。ＣＤ測定からのデータは、変化を調べるためにライブラリーからの参照データと比較され、その後変化はパラメータ化される（すなわち、エッチングプロセスのパラメータへ変換される）。代わりに、ルート結合された波形解析(root
coupled wave analysis: RCWA)が行なわれる。

ここで、与えられた波形に相当するＣＤは、計算によって、例えば、光学検査手段におけるプロセッサによって得られる。ＲＣＷＡは、Chateau,
"Algorithm for the rigorous couple-wave analysis of grating
diffraction" Journal of the Optical Society of America, Vol. 11, No. 4
(April 1994) 及びMoharam, "Stable implementation of the rigorous coupled-wave
analysis for surface-relief grating: enhanced transmittance matrix
approach", Journal of the Optical Society of America, Vol. 12, No. 3 (May
1995)、で議論されている。

また、図３、図４（Ａ）及び図４（Ｂ）の実施例において説明されているように、この解析の結果は、改定されたステッパーの設定を選択するために、ホトセル３６０にフィードフォワードすることもできる旨が記載されている（段落(００４９)参照）。

また、特許文献２には、弾性表面波素子の製造方法において、圧電性基板上にインターデジタルトランスデューサ（ＩＤＴ）電極を形成することが示されている。

特表２００５−５２１２３５号公表特許公報特開２００２−２１７６６５号公報

ところで、特許文献１では、半導体デバイスにおいて、フォトリソグラフィー工程の後でフォトレジストをＳＥＭ観察し、エッチングレシピやステッパーの設定などの予め定められた選択情報をフォトリソグラフィー工程が実施される後続のロットにフィードバックしたり、次の工程（エッチング工程）へフィードフォワードすることにより、ロット間のＣＤ（臨界寸法）偏差の低減を図っている。従って、ウエハ毎に対して最適化されているとは言えない。

また後続のロットにフィードバックすれば後続ロットのＣＤ精度は向上するが、現ロットの補正はできない。現ロットについては次の工程（エッチング）にフィードフォワードして補正することになるが、エッチング時間の調整によってレジスト間距離を調整するには限界がある。エッチング時間が短すぎると、電極（またはレジスト）膜を除去しきれない可能性があるし、長すぎるとウエハなどの下地へのダメージが大きくなる。

上記の理由から、周波数特性を製品特性とする電子デバイスにおいては、フォトリソグラフィー工程の後工程は、素子にダメージを与えにくい成膜工程が必要であり、かつ半導体デバイスでは影響の少ない電極膜厚を制御する必要がある。

そこで、本発明は、上記問題点に鑑み、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚を基板に形成することができる成膜システム及び成膜方法を提供することを目的とする。

本発明は、基板上に形成された複数箇所のレジストを測定する測定室と、前記基板を１枚ずつ成膜して前記基板上に電極を形成する枚葉式成膜室と、を有する成膜システムであって、前記基板上にて隣接する前記レジストのレジスト間距離またはレジスト線幅を測定する測定手段を前記測定室に有し、前記測定手段によって測定した前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段を有し、前記枚葉式成膜室は、前記基板の電極膜厚が前記制御手段で算出された最適な電極膜厚となるように、前記基板に電極を形成する成膜手段を有することを特徴とする。

この構成によれば、測定室では、測定手段によって基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する。そして、測定手段によって測定したレジスト間距離またはレジスト線幅に基づいて、基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を制御手段で算出する。枚葉式成膜室では、基板の電極膜厚が制御手段で算出された最適膜厚となるように、基板に電極を成膜する。これにより、基板の電極膜厚分布制御が可能になり、電極線幅に応じた最適な電極膜厚を形成して、成膜後の基板の周波数特性を高めることができる。

前記測定室では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、前記枚葉式成膜室では、真空環境において前記基板への成膜が行われ、前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることが好ましい。

この構成によれば、測定室では、真空環境において基板上のレジスト間距離またはレジスト線幅の測定が行われる。枚葉式成膜室では、真空環境において基板への成膜が行われる。さらに、測定室から枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送される。これにより、大気開放・真空排気による時間を削除することができるため、基板の処理効率を高めることができる。また、成膜システムを測定処理室と枚葉式成膜室とを一体にした構成にすることで、レジストのレジスト間距離の測定データの取り扱いが容易になる。

この場合、前記成膜手段は、前記基板を回転させる基板回転手段を有し、さらに、前記基板の電極膜厚を補正する膜厚補正手段を有することが好ましい。

この構成によれば、膜厚補正手段によって基板の電極膜厚が補正され、容易に最適な電極膜厚にすることができる。

また、本発明は、測定室において、基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する測定工程と、前記測定工程において測定された前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する算出工程と、枚葉式成膜室において、前記基板の電極膜厚が前記算出工程で算出された最適膜厚となるように、前記基板に電極が成膜される成膜工程と、を有することを特徴とする。

この場合、前記測定工程では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、前記成膜工程では、前記枚葉式成膜室の真空環境において前記基板への成膜が行われ、前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることが好ましい。

この場合、前記成膜工程では、前記基板の電極膜厚を補正する膜厚補正工程が行われることが好ましい。

本発明によれば、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚を基板に成膜することができる。

本発明の実施形態に係る成膜システムの構成図である。基板上に形成されたレジストを示した説明図である。基板上のレジスト間に形成された電極とレジストとの位置関係を示した説明図である。本発明の実施形態に係る成膜システムの各工程図である。本発明の実施形態に係る成膜システムの枚葉式成膜装置の概念図である。本発明の実施形態に係る成膜システムの枚葉式成膜装置に用いる膜厚補正部材の開口部の形状を示した平面図である。本発明の実施形態に係る成膜システムの枚葉式成膜装置に用いる膜厚補正部材の開口部の形状を示した平面図である。図６の曲線をもとに作製した膜厚補正部材の形状例である。図６の曲線をもとに作製した膜厚補正部材の形状例である。基板の膜厚が断面視にて平坦状となる場合の成膜工程の説明図である。図１０の成膜工程で使用する膜厚補正部材の形状を示した概念図である。基板の膜厚が断面視にて凸状となる場合の成膜工程の説明図である。図１２の成膜工程で使用する膜厚補正部材の形状を示した概念図である。

本発明の実施形態に係る成膜システム及び成膜方法について、図面を参照して説明する。本発明は、ウエハ（以下、「基板」と称する）に対して１枚ずつ成膜する枚葉式成膜室を有している。以下の実施形態では、枚葉式成膜室を前提として説明する。なお、本実施形態の「枚葉式成膜室」では、蒸着処理、あるいはスパッタリング処理などいわゆる物理蒸着処理も行われる。

図１に示すように、成膜システム１００は、測定室１０２と、枚葉式成膜室１０４と、ロードロック室１０６と、前処理室１０８と、搬送室１１０と、排気系１１２と、これらを統制する制御部１１４と、を有している。図２は、基板１８上に形成されたレジスト１９を示し、図３は基板１８上のレジスト１９間に形成された電極２１とレジスト１９との位置関係を示している。

図１、図２及び図３に示すように、測定室１０２は、真空環境において、電極２１を形成するための複数のレジスト１９のレジスト間距離Ｄまたはレジスト線幅Ｗを測定する部屋である。なお、電極２１とは、例えば、圧電性の基板１８上に形成されるインターデジタルトランスデューサ（ＩＤＴ）電極である。測定室１０２は、基板１８上に隣接するレジスト１９のレジスト間距離Ｄを測定する走査電子顕微鏡（ＳＥＭ）１１６が収容されている。走査電子顕微鏡１１６によって測定した基板１８上のレジスト間距離Ｄは、データとして後述する制御部１１４に出力される。測定室１０２では、基板１枚ごとに、レジスト間距離Ｄを測定する。上記ではレジスト間距離Ｄを直接測定する例を示したが、レジスト線幅Ｗを測定した後、計算によりレジスト間距離Ｄを算出してもよい。

枚葉式成膜室１０４は、真空環境において、圧電性の基板１８を１枚ずつ成膜する部屋である。枚葉式成膜室１０４の内部構造の詳細については後述する。

前処理室１０８は、真空環境において、基板１８に加熱、Ａｒボンバードなどのクリーニング処理を前処理として行う部屋である。

ロードロック室１０６は、搬送室１１０を大気に開放しないことを目的に設けられた真空部屋である。ロードロック室１０６と搬送室１１０とはゲートバルブ（図示省略）で仕切られている。ロードロック室１０６には、基板搬送機構（図示省略）が設けられており、処理前、処理後の基板１８の出し入れを行う。

搬送室１１０は、基板１８を各部屋間に搬送するための部屋である。搬送室１１０には、基板搬送機構１１８が収容されており、基板搬送機構１１８によって基板１８の搬送が実行される。

排気系１１２とは、枚葉式成膜室１０４の内部の環境を調整するものである。すなわち、枚葉式成膜室１０４の内部を真空状態にしたり、あるいは大気に開放にすることができる。

制御部１１４は、成膜システム１００全体を統制するものであり、特に、測定室１０２で測定されたレジスト１９のレジスト間距離Ｄまたはレジスト線幅Ｗに基づいて、基板１８から作製される電気素子が所定の周波数特性を得るための最適な電極膜厚（適宜、「最適膜厚」と称する）を算出する。制御部１１４は、基板１枚ごとの最適な電極膜厚を算出する。詳細には、測定室１０２で測定されたレジスト１９のレジスト間距離Ｄまたはレジスト線幅Ｗに基づいて、成膜後の電極２１の線幅を推定し、推定した線幅により電気素子の目標周波数に合わせるための電極膜厚を算出する。なお、制御部１１４は、算出した電極２１の最適膜厚に基づいた制御信号を生成して枚葉式成膜室１０４の各構成部材に出力し、各構成部材の駆動を制御する。

また、制御部１１４には、膜厚検出部２５（図５参照）から出力された膜厚に関するデータ信号が出力される。制御部１１４は、このデータ信号に基づいて、枚葉式成膜室１０４の各構成部材の駆動を制御する。これにより、枚葉式成膜室１０４で成膜されている基板１８の膜厚を推定でき、成膜されている基板１８の膜厚が最適膜厚となるように制御することができる。

次に、枚葉式成膜室１０４について詳細に説明する。

図５に示すように、枚葉式成膜室１０４は、枚葉式成膜装置１０を備えている。枚葉式成膜装置１０は、成膜物質Ｇを収容した射出源１２の上方に出没するシャッタ部材１４を備えている。射出源１２は、成膜物質Ｇを入れる、るつぼ状の収容部材からなり例えば、ハースライナーが用いられる。シャッタ部材１４は、水平方向（図５中矢印Ｘ方向）に移動可能に設けられており、射出源１２と基板保持部材１６との間で成膜物質Ｇを遮断して基板１８に対する付着を阻止しあるいは成膜物質Ｇの基板１８に対する付着を許容する。

枚葉式成膜装置１０は、基板１８を水平に保持するための基板保持部材１６を備えている。基板保持部材１６は、基板保持部材１６を回転軸３０の軸回りに回転可能に駆動する駆動装置３２が機械的に接続されている。これにより、基板保持部材１６によって水平に保持された基板１８を回転（自転）させることができる。

枚葉式成膜装置１０は、成膜される基板１８の膜の膜厚を測定するための膜厚検出部２５が設けられている。膜厚検出部２５は、水晶振動子２７を備えており、水晶振動子２７に付着した成膜物質Ｇを計測することにより、基板１８の膜厚を推定する。具体的には、膜厚検出部２５は、水晶振動子２７に付着した成膜物質Ｇの重さによって、発振周波数が低くなることを利用し、逆に発振周波数を正確に測定することによって、成膜物質Ｇの重さ、すなわち膜厚を計算する。なお、膜厚検出部２５による膜厚の検出結果は、データ信号として制御部１１４に出力される。

図５乃至図７に示すように、枚葉式成膜装置１０は、基板１８に形成される膜１８Ａの膜厚を制御するための膜厚補正部材２０を備えている。膜厚補正部材２０は、射出源１２と基板保持部材１６との間に出没可能に設けられている。図６における膜厚補正部材２０の座標中心Ｏが射出源１２と基板１８の中心とを結んだ軸線と一致するように、膜厚補正部材２０が配置される。膜厚補正部材２０は、成膜物質Ｇが通過する開口部２０Ａと、成膜物質Ｇの通過を阻止する遮蔽部２０Ｂと、を有している。膜厚補正部材２０の座標中心Ｏからの任意の半径位置における周長に対し、その周長のうち開口部２０Ａの占める円弧長の割合を開口率と定義する。この開口率は、膜厚補正部材２０の形状によって変化する。なお、膜厚補正部材２０の詳細な形状については、後述する。

なお、図６は、膜厚補正部材であって、次数ｎ＝２、基板外周部での開口率ｋ（Ｒ）＝０．５として、射出源と基板との間の距離Ｔ、膜厚補正部材の設置位置、を実用的な値で与え、分割数ｍを１、２、４とした場合の膜厚補正部材の開口部の形状を示した平面図である。

図７は、膜厚補正部材であって、膜厚補正部材が無い場合の基板の膜厚がＣＯＳ^ｎθ則の次数ｎ＝３であったとし、これをより凸部状な次数ｎ＝９の膜厚分布にするときの膜厚補正部材の形状であって、分割数ｍを１、２、４とした場合の膜厚補正部材の開口部の形状を示した平面図である。

膜厚補正部材２０は、ハンド部２２により保持されている。ハンド部２２は、回転アーム２４により回転軸２６の軸回りに回転するように構成されている。回転アーム２４は、駆動部２８と機械的に接続されており、駆動部２８からの駆動力により回転軸２６の軸回りに回転する。これにより、膜厚補正部材２０は、射出源１２と基板保持部材１６との間に出没可能となる。

ここで、膜厚補正部材２０の形状について詳細に説明する。

先ず、膜厚補正部材２０がない状態で基板１８に成膜を行い、基板１８に形成される膜１８Ａの膜厚分布を基板保持部材１６の外縁空間に設置された膜厚検出部２５にて測定しながら、基板１８に形成される膜１８Ａの膜厚分布を把握する。このとき、基板１８の中心からの距離ｒの関数として、膜厚分布ｆ（ｒ）と測定されたとする。ここで、基板１８の中心ｒ＝０において、ｆ（ｒ）＝１と規格化しておく。

基板１８の目標膜厚分布を断面視にて平坦状の分布とする場合には、膜厚補正部材２０の開口率をｋ（ｒ）とすると、

で与えられる（式（１）とする）。ここで、Ｒは、基板の外周部の径であり、外周部での開口率ｋ（Ｒ）は、適当に決定する。

基板１８の目標膜厚分布を、膜厚補正部材２０がないときよりもさらに凸部状の分布とする場合には、目標膜厚分布をＧ×ｇ（ｒ）とする。ここで、ｇ（０）＝１であり、Ｇは基板の中心ｒ＝０における目標膜厚である。このとき、膜厚補正部材２０の開口率をｋ（ｒ）とすると、

で与えられる（式（２）とする）。

基板１８の目標膜厚分布を凹部状の分布とする場合は、基板１８の目標膜厚分布をＧ×ｇ（ｒ）とする。ここで、ｇ（Ｒ）＝１であり、Ｇは基板の外周部ｒ＝Ｒにおける目標膜厚である。このとき、膜厚補正部材２０の開口率をｋ（ｒ）とすると、

で与えられる（式（３）とする）。ここで、基板１８の外周部での開口率ｋ（Ｒ）は適当に決める必要がある。

次に、基板１８の断面視にて平坦な膜厚分布を得る場合の具体的な膜厚補正部材２０の形状例を示す。

蒸発源（射出源）が点源であり、蒸発分布がいわゆるＣＯＳ^ｎθ則に従うものとすると、

となる。ここでＴは、射出源１２と基板１８との間の距離である。

これを平坦状の分布をねらう場合の開口率の式（１）に用いると、基板設置位置での開口率ｋ（ｒ）が求まる。実際の膜厚補正部材２０は、射出源１２と基板１８との間に設置されるので、基板上ｒの位置での開口率は、射出源中心へ収れんする直線で膜厚補正部材２０上に射影された位置における半径での開口率を与えることになる。膜厚補正部材の設置位置での半径と開口率を改めてｒおよびｋ（ｒ）とすることにする。

膜厚補正部材２０の開口部２０Ａの分割数をｍ（ｍは自然数）とすると、一開口部の開口率はｋ（ｒ）／ｍとなるので、開口部形状が軸対称であるようにすると、開口部エッジの座標を（ｘ，ｙ）とすると、

となる。

これを次数ｎ＝２、基板外周部での開口率ｋ（Ｒ）＝０．５として、射出源１２と基板１８との間の距離Ｔ、膜厚補正部材２０の設置位置、を実用的な値で与え分割数ｍをｍ＝１、２、４とした場合の膜厚補正部材２０の開口部形状を図６に例示する。

次に、膜厚補正部材２０が無いときより、さらに凸部状となる膜厚分布をねらう場合の膜厚補正部材２０の形状例を示す。

膜厚補正部材２０が無い場合の基板１８の膜厚がＣＯＳ^ｎθ則の次数ｎ＝３であったとし、これをより凸部状な次数ｎ＝９の膜厚分布にするときの膜厚補正部材２０の形状であって、分割数ｍをｍ＝１、２、４とした場合の膜厚補正部材２０の開口部形状を図７に例示する。

次に、膜厚補正部材２０の実際の形状例について説明する。図８及び図９は、図６の曲線をもとに作製した、実際の膜厚補正部材２０の形状例である。図８は、ｍ＝１の場合であり、図９は、ｍ＝２の場合である。膜厚補正部材２０には外周部があり、その外周部は図５のハンド部２２により把持される。なお、基板１８の成膜領域は、膜厚補正部材２０の外周部より内側にある。膜厚補正部材２０の開口部（抜き）の開口率は、中心から径方向外側に進むにつれ大きくなっている。蒸発源と回転する基板１８との間に膜厚補正部材２０を挿入し、成膜を部分的に遮蔽することにより、基板１８の径方向の膜厚分布を補正する。

枚葉式成膜室１０４における枚葉式成膜方法は、以下の５つの工程を有している。
１．基板保持部材１６に基板１８がセットされた後、基板１８の回転が開始する。
２．シャッタ部材１４を射出源１２と基板１８の中心とを結んだ軸線上に位置させて通路を閉じ、膜厚補正部材２０を射出源１２と基板１８の中心とを結んだ軸線上から退避させる。
３．射出源１２中の成膜物質Ｇを電子ビームで加熱することで成膜物質の蒸発を開始する。
４．シャッタ部材１４を射出源１２と基板１８の中心とを結んだ軸線上から退避させて通路を開くことで基板１８上に成膜物質Ｇの蒸着を開始する。
５．膜厚部材部材２０を退避させた状態の成膜工程において基板１８上に成膜された特定部分の膜厚が所定の値に達した時点で（換言すれば、平坦状な膜厚を作成する場合であれば、基板中心部が所定膜厚に到達した時点で）、膜厚補正部材２０を射出源１２と基板１８の中心とを結んだ軸線上に挿入する。なお、膜厚部材部材２０の形状は、目標とする膜厚分布が得られる形状のものを適宜選択する。本実施形態では、膜厚分布が断面視にて平坦状とする場合、凸部状とする場合、凹部状とする場合の３パターンの膜厚補正部材２０の形状が上記各式により特定される。
６．基板１８に形成された膜１８Ａの膜厚が目標とした膜厚分布に到達した時点で、シャッタ部材１４を射出源１２と基板１８の中心とを結んだ軸線上に位置させて通路を閉じ、成膜作業を終了する。

（基板の膜厚分布を断面視にて平坦状とする場合）
具体的には、図１０（Ａ）、（Ｂ）に示すように、基板１８に形成される膜１８Ａの膜厚が断面視にて平坦状となる膜厚分布を得る場合には、式（１）で特定される開口率の膜厚補正部材２０（図１１参照）を用いる。すなわち、図１１に示すように、膜厚補正部材２０は、射出源１２と基板１８の中心とを結んだ軸線からの半径距離に応じて、開口部２０Ａの開口率が次第に大きくなるものである。先ずは、膜厚補正部材２０が無い状態で成膜した後、基板１８の中心部の膜１８Ａの膜厚が所定膜厚に到達したときに、射出源１２と基板１８の中心とを結んだ軸線上に膜厚補正部材２０を挿入し、成膜工程を継続する。そして、基板１８に形成される膜１８Ａの膜厚が断面視にて平坦状となる目標の膜厚分布に到達したときに、シャッタ部材１４を射出源１２と基板１８の中心とを結んだ軸線上に挿入して、成膜物質Ｇを遮断し、成膜工程を終了する。成膜物質Ｇを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。

なお、図１０（Ｃ）に示すように、基板１８に形成される膜１８Ａの膜厚が断面視にて平坦状となる所定の膜厚分布に到達した後、膜厚補正部材２０をそのまま挿入した状態で、成膜作業を継続すると、基板１８の膜厚分布が断面視にて凹部状となるようにすることもできる。

（基板の膜厚分布を断面視にて凹部状とする場合）
基板１８に形成される膜１８Ａの膜厚が凹部状となる膜厚分布を得る場合には、式（３）で特定される開口率の膜厚補正部材２０を用いる。すなわち、膜厚補正部材２０は、射出源１２と基板１８の中心とを結んだ軸線からの半径距離に応じて、開口部２０Ａの開口率が次第に大きくなるものである。先ずは、膜厚補正部材２０が無い状態で成膜した後、基板１８の中心部の膜１８Ａの膜厚が所定膜厚に到達したときに、射出源１２と基板１８の中心とを結んだ軸線上に膜厚補正部材２０を挿入し、成膜工程を継続する。そして、基板１８に形成される膜１８Ａの膜厚が凹部状となる目標の膜厚分布に到達したときに、シャッタ部材１４を射出源１２と基板１８の中心とを結んだ軸線上に挿入して、成膜物質Ｇを遮断し、成膜工程を終了する。成膜物質Ｇを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。

（基板の膜厚分布を断面視にて凸部状とする場合）
図１２に示すように、基板１８に形成される膜１８Ａの膜厚が凸部状となる膜厚分布を得る場合には、式（２）で特定される開口率の膜厚補正部材２０（図１３参照）を用いる。すなわち、図１３に示すように、膜厚補正部材２０は、射出源１２と基板１８の中心とを結んだ軸線からの半径距離に応じて、開口部２０Ａの開口率が次第に小さくなるものである。先ずは、膜厚補正部材２０が無い状態で成膜した後、基板１８の外周部の膜１８Ａの膜厚が所定膜厚に到達したときに、射出源１２と基板１８の中心とを結んだ軸線上に膜厚補正部材２０を挿入し、成膜工程を継続する。そして、基板１８に形成される膜１８Ａの膜厚が凸部状となる目標の膜厚分布に到達したときに、シャッタ部材１４を射出源１２と基板１８の中心とを結んだ軸線上に挿入して、成膜物質Ｇを遮断し、成膜工程を終了する。成膜物質Ｇを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。

本実施形態の成膜システム及び成膜システムを用いた成膜方法について説明する。

（本発明の経緯）
特開２００２−２１７６６５号公報の図５のように弾性表面波素子の製造方法において、圧電性基板上にインターデジタルトランスデューサ（ＩＤＴ）電極等が形成されるが、上記電極の膜厚や線幅が基礎的な弾性表面波素子の特性に大きな影響を与えることがわかっている。また、同公報の図６のように弾性表面波素子の周波数特性には、電極の膜厚／線幅の比が大きな影響を与えることもわかっている。従って電極の膜厚の規格範囲は非常に狭いため、これらの範囲に制御することは非常に困難であった（同公報の段落（０００２）〜（０００５）参照）。

さらに、生産性を上げるために複数基板をバッチ処理する成膜が通常行われているが、リフトオフ蒸着を採用する商品では、現像工程後で基板内の電極の線幅を測定したところ、基板中心から離れるにしたがい電極の線幅が変化していることがわかった。

そこで、本発明では、上記に示したように弾性表面波素子の周波数特性を安定して得る手段として、最も好適である枚葉処理する成膜工程を前提に、基板面内の膜厚を制御する方法を説明する。

本実施形態の成膜システムを用いた成膜方法は、以下の工程から構成されている。

図４に示すように、成膜システムを用いた成膜方法は、前工程２００と、ローダ工程２０２と、測定工程２０４と、搬送工程２０６と、成膜工程２０８と、搬送工程２１０と、アンローダ工程２１２と、を有している。

前工程２００では、基板１８にリフトオフ法によってパターニングされたレジスト１９が形成される。次に、レジストの形成された基板１８がローダから真空状態の前処理室１０８に取り込まれ、必要に応じて、基板１８が加熱され、Ａｒボンバードなどの前処理が真空状態において行われる。前処理の終了後、基板１８がローダにより測定室１０２に搬送される。

測定工程２０４では、測定室１０２において、基板１８上に形成されたレジスト１９のレジスト間距離Ｄが走査電子顕微鏡１１６によって真空状態において測定される。測定方法としては、レジスト１９の画像データを取得し、市販の画像処理ボード（ソフトウエア）で画像処理を行い、レジスト１９上部のエッジを検出してレジスト間距離Ｄを測定することができる。なお、上記ではレジスト間距離Ｄを直接測定する例を示したが、レジスト線幅Ｗを測定した後、計算によりレジスト間距離Ｄを算出してもよい。

好ましくは、測定工程２０４では、基板１８上に形成された複数のレジスト１９のうち、基板１８の各素子のレジスト間距離Ｄが測定される。レジスト間距離Ｄは、１枚の基板１８上において複数箇所測定される。複数箇所測定する理由は、レジスト１９のコーティング方法やベーキング時の温度分布により、基板１８内の領域においてもレジスト間距離Ｄに違いが生じるためである。この違いは、基板１８の半径方向に沿って生じる傾向にある。そこで、測定工程２０４において基板１８の中央と外側にある素子のレジスト間距離Ｄを測定し、その距離に応じて蒸着膜厚を変えることが実行される。

このように、基板１８の１枚ごと、もしくは基板１８の場所ごとにレジスト間距離Ｄが測定され、測定結果はマッピングデータとして制御部１１４に出力される。制御部１１４において基板１８の１枚ごと、または基板１８の場所ごとにねらい膜厚分布を決め、成膜工程２０８にて最適な電極膜厚を形成する。

測定工程２０４と成膜工程２０８との間には、制御部１１４によって基板１８の最適膜厚を算出する算出工程２０５が介在する。算出工程２０５では、測定工程２０４において測定されたレジスト間距離Ｄに基づいて基板１８上に形成される電極２１の線幅を推定する。推定した線幅によって、基板１８から後工程で作製される電気素子の目標周波数に合わせるための電極２１の最適膜厚が算出される。これにより、基板１８の膜厚分布が決定される。

測定工程２０４が終了すると、搬送室１１０の基板搬送機構１１８により基板１８が保持されて搬送室１１０から取り出され、反転されて枚葉式成膜室１０４に搬入される。

成膜工程２０８では、基板１８の成膜処理が実行される。ここで、枚葉式成膜室１０４では、基板１８が１枚ずつ成膜される。成膜工程２０８では、算出工程において算出された最適膜厚となるように、基板１８の膜厚を膜厚検出部２５からのデータ信号に基づいて調整しながら、基板１８の成膜が実行される。さらに、成膜工程２０８では、基板１８を自転させながら成膜することで同心円状の膜厚分布補正が可能になる。これにより、基板１８から作製する電気素子に求められる目標周波数を得るために最適な電極膜厚を形成することができる。この結果、電気素子の周波数特性を向上することができる。

なお、成膜工程２０８の実行中は、次の基板１８が測定室１０２に搬入されて測定工程２０４が開始される。測定工程２０４では、同様にして、レジスト間距離Ｄが測定され、この測定結果に基づいて、制御部１１４によって基板１８の最適膜厚が算出される。このようにして、基板１８は、連続的に成膜システム１００に投入され、各工程にて真空状態を保ちながら搬送され、連続して実行されていく。

成膜工程２０８が終了した基板１８は、搬送室１１０の基板搬送機構１１８により保持されて枚葉式成膜室１０４から取り出され、アンローダ工程２１２に移行される。そして、次の基板１８が次の基板１８が枚葉式成膜室１０４に搬入されて成膜工程２０８が開始され、基板１８が最適膜厚となるように成膜される。

以上の各工程が基板１８の数だけ繰り返される。

本実施形態によれば、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚となるような成膜を実行することができる。これにより、基板１８の周波数特性を高めることができる。

また、レジスト間距離Ｄまたはレジスト線幅Ｗを最適膜厚にフィードフォワードするため、エッチングなどによる幅ばらつき補正のための工程を追加する必要がない。

エッチングによるレジスト間距離Ｄまたはレジスト線幅Ｗの補正が不要であるため、エッチングによる基板１８へのダメージがない。

枚葉式成膜方法であるため、基板１８ごとに最適膜厚で成膜することができる。また、同心円状の基板面内のレジスト間距離Ｄまたはレジスト線幅Ｗのばらつきによって生じる周波数ばらつきも低減することができる。

また、成膜システム１００を測定室１０２と枚葉式成膜室１０４とを一体にした構成にすることで、レジスト１９のレジスト間距離Ｄまたはレジスト線幅Ｗの測定データの取り扱いが容易になる。

１０枚葉式成膜装置（成膜手段）
１２射出源
１４シャッタ部材
１６基板保持部材（基板回転手段）
１８ウエハ（基板）
１９レジスト
２０膜厚補正部材（膜厚補正手段）
２０Ａ開口部
２０Ｂ遮蔽部
２１電極
２５膜厚検出部
１００成膜システム
１０２測定室
１０４枚葉式成膜室
１１４制御部（制御手段）
１１６走査電子顕微鏡（測定手段）
Ｇ成膜物質

Claims

基板上に形成された複数箇所のレジストを測定する測定室と、前記基板を１枚ずつ成膜して前記基板上に電極を形成する枚葉式成膜室と、を有する成膜システムであって、
前記基板上にて隣接する前記レジストのレジスト間距離またはレジスト線幅を測定する測定手段を前記測定室に有し、
前記測定手段によって測定した前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段を有し、
前記枚葉式成膜室は、前記基板の電極膜厚が前記制御手段で算出された最適な電極膜厚となるように、前記基板に電極を形成する成膜手段を有することを特徴とする成膜システム。
前記測定室では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、
前記枚葉式成膜室では、真空環境において前記基板への成膜が行われ、
前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることを特徴とする請求項１に記載の成膜システム。
前記成膜手段は、前記基板を回転させる基板回転手段を有し、
さらに、前記基板の電極膜厚を補正する膜厚補正手段を有することを特徴とする請求項１又は２に記載の成膜システム。
測定室において、基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する測定工程と、
前記測定工程において測定された前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する算出工程と、
枚葉式成膜室において、前記基板の電極膜厚が前記算出工程で算出された最適膜厚となるように、前記基板に電極が成膜される成膜工程と、
を有することを特徴とする成膜方法。
前記測定工程では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、
前記成膜工程では、前記枚葉式成膜室の真空環境において前記基板への成膜が行われ、
前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることを特徴とする請求項４に記載の成膜方法。
前記成膜工程では、前記基板の電極膜厚を補正する膜厚補正工程が行われることを特徴とする請求項４又は５に記載の成膜方法。