JP2012152001A - 突入電流防止回路および突入電流防止方法 - Google Patents

Abstract

【課題】
直流電源回路の突入電流制限抵抗にＭＯＳＦＥＴを始めとするリニア動作のできる能動素子を用いた場合であっても、障害を検出すること。
【解決手段】
本発明による突入電流防止回路は、制限を行う電流の経路に直列に挿入され、印加される制御電圧に応じて抵抗値が変化する電流制限抵抗と、前記電流制限抵抗の両端間電圧を監視した結果を第１の監視信号として出力する両端間電圧監視部と、前記電流制限抵抗のゲート電圧を監視した結果を第２の監視信号として出力するゲート電圧監視部と、前記第１の監視信号および前記第２の監視信号に基づいて、前記電流制限抵抗の障害発生を検出する障害検出部と、前記障害検出部が、前記電流制限抵抗の障害発生を検出した場合、前記障害検出部からの信号に応じて、前記電流制限抵抗への電流を遮断する遮断素子と、を備えることを特徴とする。
【選択図】 図１

Description

本発明は、直流電源回路に使用する突入電流防止回路、および突入電流防止方法に関する。

近年、回路の低電圧化、大電流化の傾向が強まっている。スイッチング電源の大容量化を例にとると、電源の入力部に大容量のコンデンサが搭載される。また、スイッチング電源の負荷には、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのバイパスコンデンサも大量に搭載される。このため、スイッチング電源にかかる負荷の静電容量は大きくなっている。

上述のように、負荷の静電容量は増大傾向にあるが、負荷の異常により突入電流が大きくなった場合には、突入電流を抑制する回路そのものの焼損を防ぐことが必要である。

突入電流を抑制する回路または抵抗に関する技術としては、例えば、特許文献１や特許文献２に開示されている方法が挙げられる。

特許文献１には、ヒータへの通電開始時に流れる突入電流を制限する突入電流制限抵抗の両端に生じる制限抵抗電圧を検出し、検出した制限抵抗電圧に基づいて、ヒータの異常を判別する、という技術が記載されている。

特許文献２には、突入電流制限抵抗の両端で電圧を検出する技術が記載されている。また、温度計を設置し、抵抗の異常な温度上昇を検知すると、入力断を行うという技術も記載されている。

また、突入電流制限抵抗としては、広く知られているＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いることが多い。抵抗としてＭＯＳＦＥＴを用いる場合、突入電流の抑制を行うためには、例えば特許文献３に記載の方法が挙げられる。特許文献３においては、電源投入時に、ＭＯＳＦＥＴを徐々にＯＮしていき、突入電流を抑制するという技術が記載されている。

特開２００６−０８４８３２号公報 特開昭６０−１９４７２５号公報 特開昭６３−０６４５２４号公報

しかしながら、上記の特許文献１から３では、抵抗にＭＯＳＦＥＴを用いた場合、電圧異常による障害検出ができないという課題があった。

特許文献１において、抵抗としてＭＯＳＦＥＴを用いた場合、ＭＯＳＦＥＴの両端に生じる制限抵抗電圧（以下、両端間電圧）、つまりＭＯＳＦＥＴのドレイン・ソース間電圧を検出することになる。

ここで、ＭＯＳＦＥＴは、ゲート電圧によりＯＮとＯＦＦの中間領域で抵抗値を制御できる素子である。従って、ＭＯＳＦＥＴの両端間電圧のみを監視するだけでは、抵抗値が正しく制御されたものなのか、あるいは発生した障害の影響を受けた値なのかを判断することができない。

また、特許文献２においては、抵抗の温度を監視している。ここで、入力の異常電圧による抵抗の短絡や、中途な低抵抗を持つような異常状態の場合には、抵抗の温度の変化には大きな影響は及ぼさないために、異常を検出することができない。

さらに、特許文献３においては、ＭＯＳＦＥＴにより突入電流を抑制しているが、ＭＯＳＦＥＴの障害検出に関連する記載はされていない。

本発明の目的は、上述した課題を解決することが可能な、突入電流防止回路、突入電流防止方法を提供することにある。

本発明による突入電流防止回路は、制限を行う電流の経路に直列に挿入され、印加される制御電圧に応じて抵抗値が変化する電流制限抵抗と、前記電流制限抵抗の両端間電圧を監視した結果を第１の監視信号として出力する両端間電圧監視部と、前記電流制限抵抗のゲート電圧を監視した結果を第２の監視信号として出力するゲート電圧監視部と、前記第１の監視信号および前記第２の監視信号に基づいて、前記電流制限抵抗の障害発生を検知する障害検出部と、前記障害検出部が、前記電流制限抵抗の障害発生を検知した場合、前記障害検出部からの信号に応じて、前記電流制限抵抗への電流を遮断する遮断素子と、を備えることを特徴とする。

本発明による突入電流防止方法は、制限を行う電流の経路に直列に挿入され、印加される制御電圧に応じて抵抗値が変化する電流制限抵抗の両端間電圧を監視した結果を第１の監視信号として出力するステップと、前記電流制限抵抗のゲート電圧を監視した結果を第２の監視信号として出力するステップと、前記第１の監視信号および前記第２の監視信号に基づいて、前記電流制限抵抗の障害発生を検出するステップと、前記電流制限抵抗の障害発生を検出した場合、前記電流制限抵抗への電流を遮断するステップと、を含むことを特徴とする。

直流電源回路の突入電流制限抵抗にＭＯＳＦＥＴを始めとするリニア動作のできる能動素子を用いた場合であっても、障害を検出することが可能となる。

第１の実施形態による突入電流制限回路の構成を示した図である。 第１の実施形態による動作を示したフローチャートである。 第２の実施形態による突入電流制限回路の構成を示した図である。 第２の実施形態による動作を示したフローチャートである。 第２の実施形態による障害検出部の論理回路を示した図である。 第２の実施形態による障害検出時の動作例を示したタイムチャートである。 第２の実施形態による障害検出時の動作例を示したタイムチャートである。 第２の実施形態による障害検出時の動作例を示したタイムチャートである。 その他の実施形態による突入電流制限回路の構成を示した図である。

以下、本発明の実施形態について、図面を参照して詳細に説明する。

＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して詳細に説明する。

（構成）
図１は、第１の実施形態による突入電流制限回路の構成を示すブロック図である。図１によれば、突入電流制限回路は、電源１０１、遮断素子１０２を備えている。さらに、突入電流制限回路は、障害検出部１０４、両端間電圧監視部１０５、電流制限抵抗１０６、ゲート電圧監視部１０７を備えている。

電源１０１は、突入電流制限回路に電流を供給する。

電流制限抵抗１０６は、制限を行う電流の経路に直列に挿入され、印加される制御電圧に応じて、抵抗値が変化する抵抗である。

両端間電圧監視部１０５は、電流制限抵抗１０６の両端間電圧を監視する。また、両端間電圧監視部１０５は、両端間電圧の監視結果を第１の監視信号として、障害検出部１０４に送信する。

ゲート電圧監視部１０７は、電流制限抵抗１０６のゲート電圧を監視する。また、ゲート電圧監視部１０７は、ゲート電圧の監視結果を第２の監視信号として、障害検出部１０４に送信する。

障害検出部１０４は、第１の監視信号および第２の監視信号に基づいて、電流制限抵抗１０６に障害が発生したかどうかを検出する。

遮断素子１０２は、障害検出部１０４が、電流制限抵抗１０６の障害発生を検出した場合に、障害検出部１０４からの信号に応じて、電流制限抵抗１０６への電流を遮断する。

（動作）
次に、第１の実施形態による動作について、図２を用いて説明する。図２は、第１の実施形態による動作を示すフローチャートである。

まず、電流制限抵抗１０６の両端間電圧と、ゲート電圧とを監視する（ステップＳ１）。

次に、両端間電圧とゲート電圧との監視結果に基づき、電流制限抵抗１０６に障害が発生しているかどうかを検出する（ステップＳ２）。障害を検出しない場合には、ステップＳ１に戻って再度処理を行う。障害発生を検出した場合には、ステップＳ３に進む。

ステップＳ２で、電流制限抵抗１０６での障害発生を検出した場合、遮断素子１０２により、電流制限抵抗１０６への電流を遮断する（ステップＳ３）。

（効果）
第１の実施形態によれば、電流制限抵抗１０６の両端間電圧とゲート電圧の双方の監視状況に基づいて、電流制限抵抗１０６の障害発生を検出している。また、障害を検出した場合には、遮断素子１０２により電流制限抵抗１０６への電流を遮断する。

上記の動作により、直流電源回路の電流制限抵抗１０６の素子として、ＭＯＳＦＥＴ、あるいはリニア動作のできる他の能動素子を用いた場合であっても、障害発生を検出することが可能となる。

＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して詳細に説明する。

（構成）
図３は、第２の実施形態による突入電流制限回路の構成を示したブロック図である。図３によれば、突入電流制限回路は、電源１１、遮断素子１２、遮断素子駆動部１３、障害検出部１４、両端間電圧監視部１５を備えている。また、突入電流制限回路は、ＭＯＳＦＥＴ１６、ゲート電圧監視部１７、過熱検出部１８、容量性負荷１９を備えている。

電源１１は、突入電流制限回路に電流を供給する電源であり、一般的なものであるので、詳細な説明は省略する。

容量性負荷１９は、一般的な容量性負荷（コンデンサ）を示しているので、詳細な説明は省略する。

ＭＯＳＦＥＴ１６は、突入電流制限抵抗として用いられる。ただし、抵抗に用いる素子としては、必ずしもＭＯＳＦＥＴでなくても良く、リニア動作のできる他の能動素子でも良い。例えば、接合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、他のリニア動作のできるトランジスタを使用することも可能である。

両端間電圧監視部１５は、ＭＯＳＦＥＴ１６の両端間電圧（ドレイン・ソース間電圧）を監視し、両端間電圧の状態を示す信号ｂを障害検出部１４に送信する。両端間電圧監視部１５には、ＭＯＳＦＥＴ１６の両端間電圧が、閾値より高いか低いかにより、電圧レベルをハイかローで出力する２値出力の回路またはセンサを使用する。

ゲート電圧監視部１７は、ＭＯＳＦＥＴ１６のゲート電圧を監視し、ゲート電圧の状態を示す信号ｃを障害検出部１４に送信する。ゲート電圧監視部１７には、両端間電圧監視部１５と同様に、ＭＯＳＦＥＴ１６のゲート電圧が、閾値より高いか低いかにより、電圧レベルをハイかローで出力する２値出力の回路またはセンサを使用する。

過熱検出部１８は、ＭＯＳＦＥＴ１６の温度を監視し、温度の状態を示す信号ｄを障害検出部１４に送信する。過熱検出部１８には、ＭＯＳＦＥＴ１６の温度が、閾値より高いか低いかにより、電圧レベルをハイかローで出力する２値出力の回路またはセンサを使用する。例えば、ＰＴＣ（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）サーミスタや、ＮＴＣ（Ｎｅｇａｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）サーミスタを用いることが考えられる。また、測温抵抗体や、熱電対等を用いても良い。

障害検出部１４は、両端間電圧監視部１５とゲート電圧監視部１７と過熱検出部１８からの信号に基づいて、ＭＯＳＦＥＴ１６に障害が発生したかどうかを検出する。障害検出部１４がＭＯＳＦＥＴ１６に障害が発生したことを検出した場合には、遮断素子駆動部１３に対して、障害検出を通知する信号ａを送信する。より具体的には、障害検出部１４は、例えば図５に示すような論理回路を用いて実現することができる。また、図５の論理回路は、信号ｂと信号ｃとのＮＸＯＲ（否定排他的論理和）の出力と、信号ｄのＯＲ（論理和）によって実現することもできる。

遮断素子駆動部１３は、障害検出部１４からの信号ａを受信すると、遮断素子１２を駆動させて、ＭＯＳＦＥＴ１６への電流を遮断する。

遮断素子１２としては、例えばヒューズを用いる。ヒューズを用いる場合には、遮断素子駆動部１３で短絡して、ヒューズを切断することで、ＭＯＳＦＥＴ１６への電流を遮断する方法が挙げられる。

（動作）
次に、第２の実施形態の動作について、図４を参照して説明する。図４は、第２の実施形態の動作を示すフローチャートである。

まず、両端間電圧監視部１５、ゲート電圧監視部１７、過熱検出部１８が、それぞれＭＯＳＦＥＴ１６の両端間電圧、ゲート電圧、温度を監視する（ステップＳ１１）。

次に、障害検出部１４は、ステップＳ１１での監視結果に基づいて、ＭＯＳＦＥＴ１６に障害が発生しているかどうかを検出する（ステップＳ１２）。障害を検出しない場合には、ステップＳ１１に戻って再度処理を行う。障害発生を検出した場合には、ステップＳ１３に進む。

ステップＳ１２で、ＭＯＳＦＥＴ１６のドレイン・ソース間での障害発生を検出した場合、遮断素子１２を駆動し、ＭＯＳＦＥＴ１６への電流を遮断する（ステップＳ１３）。

（障害検出の詳細説明）
続いて、第２の実施形態の障害検出時の動作について、タイミングチャートを用いて説明する。

まず、ＭＯＳＦＥＴ１６で短絡が発生した場合の障害検出時の動作について、図６のタイミングチャートを参照して説明する。図６は、信号ａ、信号ｂ、信号ｃ、信号ｄの時間ｔ１〜ｔ４までのタイムチャートを示している。なお、「Ｈ」はハイ、「Ｌ」はローを示している。

時間ｔ１からｔ２で、ゲート電圧監視部１７の出力信号ｃが徐々にハイになった場合、ＭＯＳＦＥＴ１６がリニア動作領域で徐々にオンして、容量性負荷１９への一定量の電流を流し始める。

また、時間ｔ２でＭＯＳＦＥＴ１６が完全にオンすると、両端間電圧が低下しているので両端間電圧監視部１５の出力信号ｂがローになる。

ここで、ＭＯＳＦＥＴ１６のドレイン・ソース間に短絡が発生し、かつ、ＭＯＳＦＥＴ１６のドレイン・ソース間抵抗が高い場合を考える。この場合には、負荷電流が流れることにより、ＭＯＳＦＥＴ１６の両端間電圧が上昇し、時間ｔ２〜ｔ３で信号ｂがハイになる。

時間ｔ３の時点で、信号ｃがＭＯＳＦＥＴ１６をオンさせるように動いているにもかかわらず、ＭＯＳＦＥＴ１６の両端間電圧が高いままとなっている。よって、障害検出部１４にて障害発生と判断し、時間ｔ３〜ｔ４で、障害検出部１４から、遮断素子駆動部１３への信号ａがハイとなる。遮断素子駆動部１３は、信号ａがハイになったことを受けて、遮断素子１２を駆動し、回路を遮断する。

次に、ＭＯＳＦＥＴ１６が短絡したときのドレイン・ソース間抵抗が、ＭＯＳＦＥＴ１６のオン抵抗値と同等以下の場合の動作について、図７のタイミングチャートを参照して説明する。

時間ｔ５〜ｔ６でＭＯＳＦＥＴ１６がリニア動作領域から完全にオンするまでの間に短絡が発生したとする。短絡したＭＯＳＦＥＴ１６のドレイン・ソース間抵抗がオン抵抗値と同等以下であれば、給電は可能であるため、ｔ６の時点では、回路は遮断されない。

給電を停止するとき、時間ｔ７〜ｔ８で、信号ｃがローになった時点で、通常であれば、ＭＯＳＦＥＴ１６はオフしなければならない。しかし、ＭＯＳＦＥＴ１６の両端間電圧が低いままとなっているので、障害検出部１４にて障害発生と判断する。時間ｔ８〜ｔ９で、障害検出部１４から遮断素子駆動部１３への信号ａがハイとなって、遮断素子１２を駆動し、回路を遮断する。

さらに、上記の２つの検出パターンに該当しない場合について、図８のタイミングチャートで説明する。短絡したＭＯＳＦＥＴ１６の両端間電圧が、信号ｂがハイとなる閾値ほど高くなく、かつ、ＭＯＳＦＥＴ１６のドレイン・ソース間抵抗が、継続して給電可能な程度には低くない場合が該当する。

時間ｔ１０〜ｔ１１で、ＭＯＳＦＥＴ１６がリニア動作領域から完全にオンするまでの間に短絡した場合を考える。

ＭＯＳＦＥＴ１６は、ドレイン・ソース間抵抗が高いために、負荷電流によって徐々に発熱する。時間ｔ１２〜ｔ１３で過熱検出の閾値を超えて、過熱検出部１８の出力信号ｄがハイになったとする。

図５の論理回路を用いた場合、信号ｄは、他の検出回路の状態によらず、回路を遮断する。従って、時間ｔ１３〜ｔ１４で、障害検出部１４から遮断素子駆動部１３への出力信号ａがハイとなって遮断素子１２を駆動し、回路を遮断する。

（効果）
第２の実施形態によれば、ＭＯＳＦＥＴ１６の両端間電圧とゲート電圧の双方の監視状況に基づいて、ＭＯＳＦＥＴ１６の障害発生を検出している。上記の動作により、直流電源回路の電流制限抵抗の素子として、ＭＯＳＦＥＴ、あるいはリニア動作のできる他の能動素子を用いた場合であっても、障害発生を検出することが可能となる。

また、過熱検出部１８を設け、ＭＯＳＦＥＴの温度監視を行うことにより、両端間電圧とゲート電圧からは検出できない障害を検出することが可能となる。

さらに、ＭＯＳＦＥＴ１６の前段に回路を遮断できる遮断素子１２を設けることで、焼損に至る前に回路を遮断する。その結果、ＭＯＳＦＥＴの過熱による焼損を避けることができる。加えて、ＭＯＳＦＥＴが短絡した状態で入力電圧を印加した場合に発生する、突入電流を制限できないことによる回路損傷の恐れがなくなる。

第２の実施形態は、さらに、活線挿抜対応の回路において、電流制限用のＭＯＳＦＥＴの短絡が発生しても、安全に抜去が可能になるという効果を奏する。その理由は、ＭＯＳＦＥＴ１６の障害を検出し、遮断素子１２により電流を遮断することが出来るため、大電流が流れる回路でもコネクタ部のアーク放電の発生を防止できるからである。さらに、アーク放電によるコネクタの損傷を防止することも可能なためである。

さらに、第２の実施形態では、遮断素子１２により、障害が発生した回路のみを遮断して、交換することが可能である。その結果、共通の電源で複数の回路を運転する活線挿抜対応の装置において、障害が発生した回路の交換のために装置全体の運転を停止する必要がなくなるという効果を奏する。

＜他の実施形態＞
以下では、本発明の他の実施形態について説明する。

（遮断素子と遮断素子駆動回路）
遮断素子１２をサーキットブレーカ（Ｃｉｒｃｕｉｔ Ｂｒｅａｋｅｒ、以下Ｃ．Ｂ）とする構成を採用することも可能である。この場合、遮断素子駆動部１３を、Ｃ．Ｂのトリップコイルの駆動回路としても良い。または、遮断素子１２にＣ．Ｂを用い、遮断素子駆動部１３を短絡回路としても良い。さらに、遮断素子駆動部１３には、トリップコイルの駆動回路と短絡回路の両方を含めても良い。

遮断素子１２にＣ．Ｂを用いた場合、ヒューズを用いた場合と比較すると、障害が発生したＭＯＳＦＥＴ１６のみを交換することで修理が可能となる効果を奏する。

また、遮断素子１２は＋側、−側のいずれかを遮断する方式でも良く、＋側、−側の両方を遮断する方式でも良い。

さらに、入力電源の逆接続保護手段として、入力電源と回路を遮断する手段を備える回路では、これを遮断素子として用いても良い。

（障害検出を外部に通知する構成）
また、図９に示すように、障害検出部１４や過熱検出部１８、遮断素子駆動部１３、遮断素子１２と連動して、回路の外部に障害の発生を通知する障害通知部２０を含めても良い。その他の構成および動作については、第２の実施形態と同様であるので、詳細な説明は省略する。

以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

上記の実施形態の一部または全部は、以下の付記のようにも記載され得るが、以下には限られない。

（付記１）
制限を行う電流の経路に直列に挿入され、印加される制御電圧に応じて抵抗値が変化する電流制限抵抗と、
前記電流制限抵抗の両端間電圧を監視した結果を第１の監視信号として出力する両端間電圧監視部と、
前記電流制限抵抗のゲート電圧を監視した結果を第２の監視信号として出力するゲート電圧監視部と、
前記第１の監視信号および前記第２の監視信号に基づいて、前記電流制限抵抗の障害発生を検出する障害検出部と、
前記障害検出部が、前記電流制限抵抗の障害発生を検出した場合、前記障害検出部からの信号に応じて、前記電流制限抵抗への電流を遮断する遮断素子と、
を備えることを特徴とする突入電流防止回路。

（付記２）
前記突入電流防止回路は、さらに、
前記電流制限抵抗の温度に基づいて、前記電流制限抵抗の過熱を検出した結果を第３の監視信号として出力する過熱検出部を備え、
前記障害検出部は、前記第１の監視信号と、前記第２の監視信号と、前記第３の監視信号とに基づいて、前記電流制限抵抗の障害発生を検出することを特徴とする付記１に記載の突入電流防止回路。

（付記３）
前記電流制限抵抗は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする付記１または２に記載の突入電流防止回路。

（付記４）
前記電流制限抵抗は、リニア動作可能なトランジスタであることを特徴とする付記１または２に記載の突入電流防止回路。

（付記５）
前記電流制限抵抗は、接合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする付記１または２に記載の突入電流防止回路。

（付記６）
前記遮断素子は、サーキットブレーカであることを特徴とする付記１から５のいずれか１つに記載の突入電流防止回路。

（付記７）
前記突入電流防止回路は、さらに、
前記障害検出部が前記電流制限抵抗の障害を検出した場合に、前記突入電流防止回路の外部に対して、障害が発生したことを通知する障害通知部を備えることを特徴とする付記１から６のいずれか１つに記載の突入電流防止回路。

（付記８）
制限を行う電流の経路に直列に挿入され、印加される制御電圧に応じて抵抗値が変化する電流制限抵抗の両端間電圧を監視した結果を第１の監視信号として出力するステップと、
前記電流制限抵抗のゲート電圧を監視した結果を第２の監視信号として出力するステップと、
前記第１の監視信号および前記第２の監視信号に基づいて、前記電流制限抵抗の障害発生を検出するステップと、
前記電流制限抵抗の障害発生を検出した場合、前記電流制限抵抗への電流を遮断するステップと、
を含むことを特徴とする突入電流防止方法。

（付記９）
前記突入電流防止方法は、さらに、
前記電流制限抵抗の温度に基づいて、前記電流制限抵抗の過熱を検出した結果を第３の監視信号として出力するステップを含み、
前記第１の監視信号と、前記第２の監視信号と、前記第３の監視信号とに基づいて、前記電流制限抵抗の障害発生を検出することを特徴とする付記８に記載の突入電流防止方法。

（付記１０）
前記電流制限抵抗は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする付記８または９に記載の突入電流防止方法。

（付記１１）
前記電流制限抵抗は、リニア動作可能なトランジスタであることを特徴とする付記８または９に記載の突入電流防止方法。

（付記１２）
前記電流制限抵抗は、接合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする付記８または９に記載の突入電流防止方法。

（付記１３）
前記遮断素子は、サーキットブレーカであることを特徴とする付記８から１２のいずれか１つに記載の突入電流防止方法。

（付記１４）
前記突入電流防止方法は、さらに、
前記電流制限抵抗の障害を検出した場合に、障害が発生したことを通知するステップを含むことを特徴とする付記８から１３のいずれか１つに記載の突入電流防止方法。

１１、１０１ 電源
１２、１０２ 遮断素子
１３ 遮断素子駆動部
１４、１０４ 障害検出部
１５、１０５ 両端間電圧監視部
１６ ＭＯＳＦＥＴ
１７、１０７ ゲート電圧監視部
１８ 過熱検出部
１９ 容量性負荷
２０ 障害通知部
１０６ 電流制限抵抗

Claims (10)

1. 制限を行う電流の経路に直列に挿入され、印加される制御電圧に応じて抵抗値が変化する電流制限抵抗と、
   前記電流制限抵抗の両端間電圧を監視した結果を第１の監視信号として出力する両端間電圧監視部と、
   前記電流制限抵抗のゲート電圧を監視した結果を第２の監視信号として出力するゲート電圧監視部と、
   前記第１の監視信号および前記第２の監視信号に基づいて、前記電流制限抵抗の障害発生を検出する障害検出部と、
   前記障害検出部が、前記電流制限抵抗の障害発生を検出した場合、前記障害検出部からの信号に応じて、前記電流制限抵抗への電流を遮断する遮断素子と、
   を備えることを特徴とする突入電流防止回路。
2. 前記突入電流防止回路は、さらに、
   前記電流制限抵抗の温度に基づいて、前記電流制限抵抗の過熱を検出した結果を第３の監視信号として出力する過熱検出部を備え、
   前記障害検出部は、前記第１の監視信号と、前記第２の監視信号と、前記第３の監視信号とに基づいて、前記電流制限抵抗の障害発生を検出することを特徴とする付記１に記載の突入電流防止回路。
3. 前記電流制限抵抗は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする付記１または２に記載の突入電流防止回路。
4. 前記電流制限抵抗は、リニア動作可能なトランジスタであることを特徴とする付記１または２に記載の突入電流防止回路。
5. 前記電流制限抵抗は、接合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする付記１または２に記載の突入電流防止回路。
6. 前記遮断素子は、サーキットブレーカであることを特徴とする付記１から５のいずれか１つに記載の突入電流防止回路。
7. 前記突入電流防止回路は、さらに、
   前記障害検出部が前記電流制限抵抗の障害を検出した場合に、前記突入電流防止回路の外部に対して、障害が発生したことを通知する障害通知部を備えることを特徴とする付記１から６のいずれか１つに記載の突入電流防止回路。
8. 制限を行う電流の経路に直列に挿入され、印加される制御電圧に応じて抵抗値が変化する電流制限抵抗の両端間電圧を監視した結果を第１の監視信号として出力するステップと、
   前記電流制限抵抗のゲート電圧を監視した結果を第２の監視信号として出力するステップと、
   前記第１の監視信号および前記第２の監視信号に基づいて、前記電流制限抵抗の障害発生を検出するステップと、
   前記電流制限抵抗の障害発生を検出した場合、前記電流制限抵抗への電流を遮断するステップと、
   を含むことを特徴とする突入電流防止方法。
9. 前記突入電流防止方法は、さらに、
   前記電流制限抵抗の温度に基づいて、前記電流制限抵抗の過熱を検出した結果を第３の監視信号として出力するステップを含み、
   前記第１の監視信号と、前記第２の監視信号と、前記第３の監視信号とに基づいて、前記電流制限抵抗の障害発生を検出することを特徴とする付記８に記載の突入電流防止方法。
10. 前記電流制限抵抗は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする付記８または９に記載の突入電流防止方法。

Images