JP2012151447A - 基板処理方法、基板処理装置 - Google Patents

基板処理方法、基板処理装置 Download PDF

Info

Publication number
JP2012151447A
JP2012151447A JP2011269375A JP2011269375A JP2012151447A JP 2012151447 A JP2012151447 A JP 2012151447A JP 2011269375 A JP2011269375 A JP 2011269375A JP 2011269375 A JP2011269375 A JP 2011269375A JP 2012151447 A JP2012151447 A JP 2012151447A
Authority
JP
Japan
Prior art keywords
substrate
processing
chamber
substrates
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011269375A
Other languages
English (en)
Other versions
JP5947030B2 (ja
Inventor
Kiyoshi Ebara
清志 江原
Mitsuo Suzuki
光夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2011269375A priority Critical patent/JP5947030B2/ja
Priority to US13/329,985 priority patent/US20120160805A1/en
Publication of JP2012151447A publication Critical patent/JP2012151447A/ja
Priority to US15/171,652 priority patent/US10236199B2/en
Application granted granted Critical
Publication of JP5947030B2 publication Critical patent/JP5947030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735Closed carriers
    • H01L21/67389Closed carriers characterised by atmosphere control
    • H01L21/67393Closed carriers characterised by atmosphere control characterised by the presence of atmosphere modifying elements inside or attached to the closed carrierl

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 製品基板の処理において、戻り処理が必要となる場合であっても、無駄なダミー基板処理を低減すること。
【解決手段】 基板処理方法は、複数の基板のそれぞれに対して、第1処理を実行し、第1処理が実行された基板に、第2処理を実行する実行工程と、複数の基板のそれぞれに対して、第1および第2処理が実行された基板を退避室に回収する回収工程と、複数の基板のうち、最後の基板に対して第1処理が完了した後に、第1処理室にダミー基板を搬入し、ダミー基板に第3処理を実行し、さらにダミー基板を第1処理室から搬出する調整工程と、調整工程でダミー基板が第1処理室から搬出された後、回収工程において回収された基板を、第1処理室に搬入し、第3処理を実行する第2実行工程と、を有する。
【選択図】 図7

Description

本発明は、処理時間を短縮可能な基板処理方法および基板処理装置に関するものである。
基板処理装置において、製品基板を処理する前後にチャンバ内の雰囲気を整えるために、ダミー基板を用いた処理が行われている。例えば、製品基板をチャンバA→チャンバB→チャンバCの順に複数枚処理した場合、チャンバ毎に同じ処理を繰り返すため、ダミー基板を搬送して雰囲気を整える処理は、1枚目の製品基板の前と、最後の製品基板の後に各チャンバに対して行うことになる。なお、このようなダミー基板を用いて雰囲気を整える処理の例は、例えば、特許文献1に示されている。
特開2004−153185号公報
しかしながら、製品基板は、同じチャンバを異なる条件で複数回使用して処理(戻り処理)を行うことがある。
製品基板を4つの工程、例えば、チャンバA(1工程)→B(2工程)→C(3工程)→A(4工程)で処理する場合を想定する。1工程目のチャンバAの処理の後、再び4工程目のチャンバAで処理を行うような戻り処理を行う場合がある。このような戻り処理において、1工程目と4工程目とで異なる処理を行う場合、1工程目と4工程目のそれぞれの処理の前後にチャンバA内の雰囲気を整えるために、ダミー基板を用いた処理が必要となる。
このように戻り処理がある場合、製品基板を1枚毎に、チャンバAの雰囲気を整えるためのダミー基板処理を実行すると、ダミー基板の枚数が増大し、処理効率が落ちるという問題点がある。
本発明の目的は、製品基板の処理において、戻り処理が必要となる場合であっても、無駄なダミー基板処理を低減し、処理効率に優れた基板処理技術を提供する。
本発明の一つの側面に係る基板処理方法は、少なくとも第1処理室と、第2処理室と、退避室とを含む基板処理装置を用いて、複数の基板に対して、前記第1処理室で基板を処理する第1処理と、前記第1処理の後に前記第2処理室で前記基板を処理する第2処理と、前記第2処理の後に前記第1処理室で、前記基板に、前記第1処理とは異なる処理を施す第3処理と、を含む一連の処理を実行する基板処理方法であって、
前記複数の基板のそれぞれに対して、前記第1処理を実行し、前記第1処理が実行された基板に、前記第2処理を実行する実行工程と、
前記複数の基板のそれぞれに対して、前記第1および第2処理が実行された前記基板を退避室に回収する回収工程と、
前記複数の基板のうち、最後の基板に対して前記第1処理が完了した後に、前記第1処理室にダミー基板を搬入し、当該ダミー基板に前記第3処理を実行し、さらに当該ダミー基板を前記第1処理室から搬出する調整工程と、
前記調整工程で前記ダミー基板が前記第1処理室から搬出された後、前記回収工程において前記回収された前記基板を、前記第1処理室に搬入し、前記第3処理を実行する第2実行工程と、を有することを特徴とする。
本発明の他の側面に係る基板処理装置は、少なくとも第1処理室と、第2処理室と、退避室と、基板を搬送する搬送手段と、前記第1処理室、前記第2処理室および搬送手段を制御する制御手段とを備え、複数の基板に対して、前記第1処理室で基板を処理する第1処理と、前記第1処理の後に前記第2処理室で前記基板を処理する第2処理と、前記第2処理の後に前記第1処理室で、前記基板に前記第1処理とは異なる処理を施す第3処理とを含む一連の処理を実行する基板処理装置であって、
前記制御手段は、
前記複数の基板のそれぞれに対して、前記第1処理を第1処理室に実行させ、前記第1処理が実行された基板に、前記第2処理を前記第2処理室に実行させる処理チャンバ制御手段と、
前記複数の基板のそれぞれに対して、前記第2処理の実行の後に、前記第1および第2処理が実行された前記基板を退避室に回収する処理を前記搬送手段に実行させ、前記複数の基板のうち、最後の基板に対して前記第1処理が完了した後に、前記第1処理室にダミー基板を前記搬送手段に搬入させる搬送制御手段と、を備え、
前記処理チャンバ制御手段は、前記第1処理室に前記ダミー基板が搬入された後、当該ダミー基板に前記第3処理を前記第1処理室に実行させ、
前記搬送制御手段は、当該ダミー基板に対する前記第3処理が完了後に当該ダミー基板を前記第1処理室から搬出する処理を前記搬送手段に実行させ、前記ダミー基板が前記第1処理室から搬出された後、前記搬送手段に前記回収された前記基板を、前記第1処理室に搬入させ、
前記処理チャンバ制御手段は、前記回収された前記基板が、前記第1処理室に搬入された後、前記第3処理を前記第1処理室に実行させることを特徴とする。
本発明によれば、製品基板の処理において、戻り処理が必要となる場合であっても、無駄なダミー基板処理を低減し、処理効率に優れた基板処理技術の提供が可能になる。
本発明が適用可能な半導体製造装置を概略的に示す説明図。 工程経路情報生成装置及び半導体製造装置の制御系の構成図。 工程区切り判定処理のフローチャート。 製品基板x枚をチャンバA→B→C→Aで処理するときの、製品基板処理、ダミー基板処理、工程区切りの実施例1を示す図。 本発明による、チャンバA→B→C→Aで製品基板3枚を処理するときのフロー図。 比較例の方法による、チャンバA→B→C→Aで製品基板3枚を処理するときのフロー図。 製品基板をチャンバA→B→C→A→B→Aで処理するときの、製品基板処理、ダミー基板処理、工程区切りの実施例2を示す図。
図1は、本発明に適用可能な半導体製造装置の構成を説明する図である。本装置は、クラスターツール型の装置である。装置の搬送チャンバ51は搬送機構としての基板搬送ロボットアーム1a、1bを備える。搬送チャンバ51の周囲には、基板の表面に所定の膜を作成する処理チャンバ11、12、13、14、15、16と、大気側と処理チャンバ11、12、13、14、15、16との間で基板の搬送を行う際に基板が一時的に滞留するロードロックチャンバ21、22とが接続されている。なお、処理チャンバは、PVDやCVDなどにより、基板に成膜処理を施す成膜チャンバでもよいし、エッチングチャンバ、加熱チャンバ、冷却チャンバなどであってもよい。
搬送チャンバ51は、図1に示すような多角形の筒状であり、その各側面に、二つのロードロックチャンバ21、22と、処理チャンバ11、12、13、14、15、16とがゲートバルブを介して気密に接続されている。各処理チャンバ11、12、13、14、15、16、21、22、51は、排気系を備えた真空チャンバである。
ロードロックチャンバ21、22には、所定数の基板を収容可能なカセットが設けられている。そして、ロードロックチャンバ21、22の外側には、図1に示すように、大気側に配置され、製品基板を格納したロードポート41、42、43と、ダミー基板を格納したロードポート44と、ロードロックチャンバ21、22との間で基板を搬送するオートローダ2a、2bが設けられている。
搬送チャンバ51内に設けられた基板搬送ロボットアーム1a、1bは、ロードロックチャンバ21、22から未成膜の基板を一枚ずつ取り出して処理チャンバ11に搬送することが可能である。また、基板搬送ロボットアーム1a、1bは、成膜済みの基板を処理チャンバ11から回収してロードロックチャンバ21、22に戻すようになっている。基板搬送ロボットアーム1a、1bは、上面に基板を載置して保持するブレード(基板保持部)と、このブレードを先端に固定した多関節アームと、多関節アームを駆動する駆動系とを備える。駆動系には、搬送チャンバ51の中心軸の周りに回転させたり、多関節アームを全体に直線移動させたりする構成が採用されることがある。
図2A,Bは上述の半導体製造装置の制御系の一例の機能ブロックを示す。制御系は、装置全体の動作を制御する主制御部CONと、各処理チャンバに設けられ、各処理チャンバ11、12、13、14、15、16の構成要素(排気部、プラズマ生成部、ガス導入部など)を制御し所定の処理を実行する処理チャンバ制御部10と、基板搬送ロボットアーム1a、1b、2a、2bの動作を制御する搬送制御部Tと、を備えている。これらは相互に通信可能になっており、記憶機能及びプログラムを実行可能な演算機能を有するPCやPLCなどを備える。装置PCはユーザーから入力された搬送順序情報(本例では、A→B→C→A)及び処理条件情報の入力を受け付けると、搬送順序情報及び処理条件情報は、主制御部CONの記憶装置に記憶される。主制御部CONは、記憶装置に記憶された搬送順序情報及び処理条件情報に基づいて、搬送制御装置T、処理チャンバ制御部10等を制御して、基板処理を実行することができる。なお、主制御部CONは本発明における工程情報生成装置に相当し、ユーザI/Fとしての装置PCを介して入力される搬送順序情報及び処理条件情報に基づいて、工程経路情報を生成する。搬送順序情報は、例えば、図2Aに示すように複数の処理室(チャンバ)で基板を処理するために、複数の処理室に基板を搬送する順序を定めた情報である。また、処理条件情報は、図2Bに示すように、それぞれの処理室における基板の処理条件を定めた情報である。工程経路情報とは、搬送順序情報と処理条件情報とから、複数の処理室における一連の基板の処理において基板を退避室に退避させる回収工程を含めた基板の搬送経路を定める情報である。ここで、退避室としては、製品基板を格納したロードポート41、42、43や、ロードロックチャンバ21、22が、基板を複数枚格納できるときは、ロードロックチャンバ21、22を使用することが可能である。
次に、図3、図4を参照して、工程区切り判定処理を説明する。図3は、工程区切り判定処理のフローチャートである。図4は、チャンバA(第1処理室)→B(第2処理室)→C(第3処理室)→A(第1処理室)で製品基板x枚を処理するときの、製品基板処理、ダミー基板を用いた調整処理、工程区切りの実施例である。なお、図3に示すフロー処理は、図2Aに示す主制御部CONによって実行される。
まず、主制御部CONは、S1において、確認工程nとチャンバの使用回数を記憶する記憶装置の初期化を行う。S2において、主制御部CONは、あらかじめユーザーによって入力され、主制御部CONの記憶装置に記憶された搬送順序情報(本例では、チャンバA→B→C→A)を参照して、n工程目の使用チャンバを確認し、当該チャンバの使用回数を数える。S3において、主制御部CONは、該当チャンバの使用回数が1回より大きいかどうかを判定する。該当チャンバの使用回数が1回より大きくなったとき、即ち、Yesのとき、S4において、n−1工程目とn工程目の間は、工程区切り位置に設定する。工程区切り位置が1つ決まると、S5において、主制御部CONは、チャンバ使用回数を記憶する記憶装置の初期化を行い、S2に戻って、n工程目以降の工程区切り位置の判定を進めていく。
一方、S3において、該当チャンバの使用回数が1回のとき、S6においてnをn+1工程目として、次の工程に進む。S7においてn工程が全工程数以下(No)であれば、S2へ戻って工程区切り判定を引き続き行う。逆にn工程が全工程より大きい(Yes)とき、工程区切り判定処理は終了する。この処理により、区切られた工程範囲内では、図4に示すように同じチャンバが重複しないよう工程区切り位置が自動的に算出される。図4に示す例では、3工程目と4工程目との間で工程が区切られている。
[実施例1]
図1乃至5を参照して、実施例1を説明する。図5は、本発明による、チャンバA→B→C→Aで製品基板3枚を処理するときのフローを説明する図である。なお、本例では、製品基板の数が3枚のときについて説明するが、本発明の趣旨はこれに限定されず、製品基板が2枚以上のときであればよい。
主制御部CONは、製品基板の処理を開始するとき、図3の工程区切り判定処理を行い、工程区切り位置を算出する。この工程区切りの判定処理により、製品基板をチャンバA→B→C→Aのときは、図4に示すように、工程区切りは3工程目と4工程目の間となる。工程区切りを算出したあと、基板の処理を進めていく。
主制御部CONは、図1の基板搬送ロボットアーム2aまたは2bのいずれかを駆動して、図1のロードポート44からダミー基板1を搬出する。搬出されたダミー基板1は、図1のアライナ31を経由して図1のロードロックチャンバ21または22に搬入されたあと、主制御部CONは、搬入されたロードロックチャンバを減圧する。そのあとダミー基板1は、図1の基板搬送ロボットアーム1aまたは1bによって搬出され、図1の処理チャンバ11(チャンバA)へ搬入されたあと1番目の工程の処理(第1処理)が開始される。チャンバAの処理が完了したあと、ダミー基板1は図1の処理チャンバ11から搬出され、図1のロードポート44の元の位置に戻される。同様にダミー基板2に対して、図1の処理チャンバ12(チャンバB)で2番目の工程の処理(第2処理)が実行され、ダミー基板3に対して、図1の処理チャンバ13(チャンバC)で3番目の工程の処理(第3処理)が実行される。
主制御部CONは、基板搬送ロボットアーム2aまたは2bを駆動して、ロードポート41〜43から製品基板1を搬出し、アライナ31を経由して図1のロードロックチャンバ21または22に搬入したあとロードロックチャンバを減圧する。そのあと製品基板1は、図1の基板搬送ロボットアーム1aまたは1bによって搬出され、図1の処理チャンバ11へ搬入されたあとチャンバAの処理(1工程目)が開始される。チャンバAの処理(1工程目)が完了したあと、図1の基板搬送ロボットアーム1aまたは1bによって搬出され、処理チャンバ12へ搬入されたあと、チャンバBの処理(2工程目)が開始される。チャンバBの処理(2工程目)の完了後、図1の基板搬送ロボットアーム1aまたは1bによって搬出され、処理チャンバ13へ搬入されたあとチャンバCの処理(3工程目)が開始される。チャンバCの処理(3工程目)が完了したあと、製品基板1は図1の処理チャンバ13から搬出され、図1のロードポート41〜43の元の位置に戻される。製品基板2、3は、同様に3工程目まで処理された後、図1のロードポート41〜43(退避室)のうちの元のロードポートの位置に戻される。以上のように、本発明においては、まず3枚の製品基板に対して、A→B→Cの処理が実行される。
次に、チャンバAで、最初の処理(1工程目の処理)と異なる処理(4工程目の処理)を実行する。この最初と異なる処理とは、例えば、成膜やエッチング処理などであり、同じチャンバで最初の処理とは異なる条件で処理を行うため、チャンバ内の雰囲気を整える必要がある。この雰囲気を整える調整作業を行うに当たって、例えば、成膜の場合、基板ホルダーに膜が付着しないように、ダミー基板を基板ホルダーに載置する必要があり、また、エッチングの場合も、基板ホルダーがエッチングされないように、ダミー基板を基板ホルダーに載置する必要がある。
そのため、ここでは、最初と異なる処理(4工程目の処理)を実行するための準備工程(調整工程)として、ダミー基板処理が実行される。ダミー基板が搬入されるタイミングとしては、チャンバAで、3枚目の最後の製品基板の処理が完了した後であればよい。
具体的には、主制御部CONは、基板搬送ロボットアーム2aまたは2bを作動してロードポート44からダミー基板4を搬出し、アライナ31を経由してロードロックチャンバ21または22に搬入したあとロードロックチャンバを減圧する。そのあとダミー基板4は、図1の基板搬送ロボットアーム1aまたは1bによって搬出され、図1の処理チャンバ11へ搬入されたあとチャンバAの処理(4工程目の処理)が開始される。チャンバAの処理(4工程目の処理)が完了したあと、ダミー基板4は処理チャンバ11から搬出され、ロードポート44に戻される。同様にダミー基板5に対して、図1の処理チャンバ12でチャンバBの処理(5工程目の処理)が実行され、ダミー基板6に対して、図1の処理チャンバ13でチャンバCの処理(6工程目の処理)が実行される。
主制御部CONは、基板搬送ロボットアーム2aまたは2bを作動してロードポート44からダミー基板7を搬出し、アライナ31を経由してロードロックチャンバ21または22に搬入したあとロードロックチャンバを減圧する。そのあとダミー基板7は、基板搬送ロボットアーム1aまたは1bによって搬出され、処理チャンバ11へ搬入されたあとチャンバAの処理が開始される。チャンバAの処理が完了したあと、ダミー基板7は処理チャンバ11から搬出され、図1のロードポート44に戻される。
次に、チャンバAの1工程目の処理、チャンバBの2工程目の処理、およびチャンバCの3工程目の処理が実行され、一時退避していた3枚の製品基板1,2、3に対して、チャンバAで、1工程目の処理とは異なる4工程目の処理が実行される(第2実行工程)。即ち、主制御部CONは、基板搬送ロボットアーム2aまたは2bを作動してロードポート41〜43から製品基板1を搬出し、アライナ31を経由してロードロックチャンバ21または22に搬入したあとロードロックチャンバを減圧する。ロードロックチャンバに搬入された製品基板1は、図1の基板搬送ロボットアーム1aまたは1bによって搬出され、図1の処理チャンバ11へ搬入されたあとチャンバAの処理(4工程目)が開始される。チャンバAの処理(4工程目)が完了したあと、製品基板1は図1の処理チャンバ11から搬出され、図1のロードポート41〜43のうちの元のロードポートの位置に戻される。製品基板2、3についても同様に4工程目の処理をチャンバAで行ったあと、図1のロードポート41〜43のうちの元のロードポートの位置に戻される。
主制御部CONは、基板搬送ロボットアーム2aまたは2bを作動してロードポート44からダミー基板8を搬出し、アライナ31を経由してロードロックチャンバ21または22に搬入したあとロードロックチャンバを減圧する。そのあとダミー基板8は、基板搬送ロボットアーム1aまたは1bによって搬出され、処理チャンバ11へ搬入されたあとチャンバAの処理が開始される。チャンバAの処理が完了したあと、ダミー基板8は処理チャンバ11から搬出され、ロードポート44に戻される。
以上、本発明では、戻り処理があったときには、製品基板を戻り処理前の工程まで複数枚処理を行ない、この処理前後にダミー基板の処理を行うことで、ダミー基板の処理枚数を低減し、処理効率の向上が可能となる。
以下、比較のため、図6を参照して比較例の基板処理方法を説明する。図6は、比較例の方法による、チャンバA→B→C→Aで製品基板3枚を処理するときのフローを説明する図である。
この方法では、まず、主制御部CONは、基板搬送ロボットアーム2aまたは2bのいずれかを駆動して、ロードポート44からダミー基板1を搬出する。搬出されたダミー基板1は、アライナ31を経由してロードロックチャンバ21または22に搬入されたあと、主制御部CONは、搬入されたロードロックチャンバを減圧する。ダミー基板1は、基板搬送ロボットアーム1aまたは1bによって搬出され、処理チャンバ11(チャンバA)へ搬入されたあと1番目の工程の処理が開始される。チャンバAの処理が完了したあと、ダミー基板1は処理チャンバ11から搬出され、ロードポート44の元の位置に戻される。同様にダミー基板2に対して、処理チャンバ12(チャンバB)で2番目の工程の処理が実行され、ダミー基板3に対して、処理チャンバ13(チャンバC)で3番目の工程の処理が実行される。
主制御部CONは、チャンバA→B→Cの処理を製品基板1に対して行った後、チャンバAにおいて、ダミー基板4,7の処理を行なう。その後、主制御部CONは、基板搬送ロボットアーム2aまたは2bのいずれかを駆動してチャンバCからチャンバAに製品基板1を搬送し、チャンバAで、最初のチャンバAでの処理と異なる処理を製品基板1に対して行う。その後、主制御部CONは、チャンバAにおいて、ダミー基板8,1の処理を行なう。
次に、主制御部CONは、チャンバA→B→Cの処理を製品基板2に対して行った後、チャンバAにおいて、ダミー基板4,7の処理を行なう。その後、主制御部CONは、基板搬送ロボットアーム2aまたは2bのいずれかを駆動してチャンバCからチャンバAに製品基板2を搬送し、チャンバAで、製品基板2に対して、最初のチャンバAでの処理と異なる処理を行う。その後、主制御部CONは、チャンバAにおいて、ダミー基板8,1の処理を行なう。
次に、主制御部CONは、チャンバA→B→Cの処理を製品基板3に対して行った後、チャンバAにおいて、ダミー基板4,7の処理を行なう。その後、主制御部CONは、基板搬送ロボットアーム2aまたは2bのいずれかを駆動してチャンバCからチャンバAに製品基板3を搬送し、チャンバAで、製品基板3に対して、最初のチャンバAでの処理と異なる処理を行う。
その後、ダミー基板8は、基板搬送ロボットアーム1aまたは1bによって搬出され、処理チャンバ11(チャンバA)へ搬入されたあと1番目の工程の処理が開始される。チャンバAの処理が完了したあと、ダミー基板8は処理チャンバ11から搬出され、ロードポート44の元の位置に戻される。同様にダミー基板5に対して、処理チャンバ12(チャンバB)で2番目の工程の処理が実行され、ダミー基板6に対して、処理チャンバ13(チャンバC)で3番目の工程の処理が実行される。
このように、比較例の基板処理方法では、戻り処理がある場合、製品基板毎にダミー基板の処理が実行されるので、本発明の方法と比べ、ダミー基板の処理枚数が増大し、本発明の基板処理に比べて処理効率が悪い。
以上述べたように、本発明では、戻り処理があったときには、製品基板を戻り処理前の工程まで複数枚処理を行ない、この処理前後にダミー基板の処理を行うことで、従来の方法と比べて、ダミー基板の処理枚数を低減し、処理効率が大幅に向上する。
なお、ダミー基板を用いた処理をいつ行うかは必ずしも上述の内容に限定されず、例えば1工程目終了後にすぐダミー基板を用いた調整処理を行うような場合も本発明を適用可能である。図4に示すように、本発明を適用した場合、戻り処理のあるチャンバがほとんど空くことなく使用されることになり、処理効率の向上が可能である。
[実施例2]
図7は、製品基板をチャンバA→B→C→A→B→Aで処理するときの製品基板処理、ダミー基板処理、工程区切りの実施例である。この実施例は、戻り処理が複数回ある場合の一例である。
主制御部CONは、製品基板の処理を開始するとき、図3の工程区切り判定処理を行い、工程区切り位置を算出する。この実施例では、この工程区切り判定処理により、図7に示すように、工程区切りは、3工程目と4工程目の間と、5工程目と6工程目の間の2つとなる。工程区切りを算出したあと、基板の処理は上記と同様に処理を進めていくこととなる。このように、戻り処理が複数あった場合にも、複数の工程区切りを算出して処理を進めていくことが可能となる。
上記の実施例では、途中の工程まで処理した製品基板は、図1のロードポート41〜43の元の位置に戻すこととしたが、図1のロードロックチャンバ21、22が、基板を複数枚格納できるときは、製品基板は図1のロードポート41〜43の元の位置まで戻さず、図1のロードロックチャンバ21、22(本例においては、退避室に相当する。)まで戻す方法も可能である。このときダミー基板については、製品基板の格納されていない図1のロードロックチャンバ21、22を経由してチャンバに搬送することになる。このとき製品基板は、途中の工程で大気圧にさらされることなく処理することが可能となる。

Claims (4)

  1. 少なくとも第1処理室と、第2処理室と、退避室とを含む基板処理装置を用いて、複数の基板に対して、前記第1処理室で基板を処理する第1処理と、前記第1処理の後に前記第2処理室で前記基板を処理する第2処理と、前記第2処理の後に前記第1処理室で、前記基板に、前記第1処理とは異なる処理を施す第3処理と、を含む一連の処理を実行する基板処理方法であって、
    前記複数の基板のそれぞれに対して、前記第1処理を実行し、前記第1処理が実行された基板に、前記第2処理を実行する実行工程と、
    前記複数の基板のそれぞれに対して、前記第1および第2処理が実行された前記基板を退避室に回収する回収工程と、
    前記複数の基板のうち、最後の基板に対して前記第1処理が完了した後に、前記第1処理室にダミー基板を搬入し、当該ダミー基板に前記第3処理を実行し、さらに当該ダミー基板を前記第1処理室から搬出する調整工程と、
    前記調整工程で前記ダミー基板が前記第1処理室から搬出された後、前記回収工程において前記回収された前記基板を、前記第1処理室に搬入し、前記第3処理を実行する第2実行工程と、
    を有することを特徴とする基板処理方法。
  2. 複数の処理室で基板を処理するために前記複数の処理室に前記基板を搬送する順序を定めた搬送順序情報、および、それぞれの処理室における基板の処理条件を定めた処理条件情報の入力を受け付ける入力工程と、
    前記入力工程で受け付けられた前記搬送順序情報および前記処理条件情報から、前記一連の処理において前記基板を前記退避室に退避させる回収工程を含めた基板の搬送経路を定める工程経路情報を生成する生成工程と、
    を更に有し、
    前記回収工程では、前記生成工程で生成された前記工程経路情報に従って、前記基板を前記退避室に回収する処理を実行することを特徴とする請求項1に記載の基板処理方法。
  3. 少なくとも第1処理室と、第2処理室と、退避室と、基板を搬送する搬送手段と、前記第1処理室、前記第2処理室および搬送手段を制御する制御手段とを備え、複数の基板に対して、前記第1処理室で基板を処理する第1処理と、前記第1処理の後に前記第2処理室で前記基板を処理する第2処理と、前記第2処理の後に前記第1処理室で、前記基板に前記第1処理とは異なる処理を施す第3処理とを含む一連の処理を実行する基板処理装置であって、
    前記制御手段は、
    前記複数の基板のそれぞれに対して、前記第1処理を第1処理室に実行させ、前記第1処理が実行された基板に、前記第2処理を前記第2処理室に実行させる処理チャンバ制御手段と、
    前記複数の基板のそれぞれに対して、前記第2処理の実行の後に、前記第1および第2処理が実行された前記基板を退避室に回収する処理を前記搬送手段に実行させ、前記複数の基板のうち、最後の基板に対して前記第1処理が完了した後に、前記第1処理室にダミー基板を前記搬送手段に搬入させる搬送制御手段と、を備え、
    前記処理チャンバ制御手段は、前記第1処理室に前記ダミー基板が搬入された後、当該ダミー基板に前記第3処理を前記第1処理室に実行させ、
    前記搬送制御手段は、当該ダミー基板に対する前記第3処理が完了後に当該ダミー基板を前記第1処理室から搬出する処理を前記搬送手段に実行させ、前記ダミー基板が前記第1処理室から搬出された後、前記搬送手段に前記回収された前記基板を、前記第1処理室に搬入させ、
    前記処理チャンバ制御手段は、前記回収された前記基板が、前記第1処理室に搬入された後、前記第3処理を前記第1処理室に実行させる
    ことを特徴とする基板処理装置。
  4. 複数の処理室で基板を処理するために前記複数の処理室に前記基板を搬送する順序を定めた搬送順序情報、および、それぞれの処理室における基板の処理条件を定めた処理条件情報の入力を受け付ける入力手段と、
    前記入力手段で受け付けられた前記搬送順序情報および前記処理条件情報から、前記一連の処理において前記基板を前記退避室に退避させる回収工程を含めた基板の搬送経路を定める工程経路情報を生成する生成手段と、
    を更に有し、
    前記搬送制御手段は、前記基板を前記退避室に回収する処理を、前記生成手段で生成された前記工程経路情報に従って実行することを特徴とする請求項3に記載の基板処理装置。
JP2011269375A 2010-12-28 2011-12-08 基板処理方法、基板処理装置 Active JP5947030B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011269375A JP5947030B2 (ja) 2010-12-28 2011-12-08 基板処理方法、基板処理装置
US13/329,985 US20120160805A1 (en) 2010-12-28 2011-12-19 Substrate processing method and substrate processing apparatus
US15/171,652 US10236199B2 (en) 2010-12-28 2016-06-02 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010292112 2010-12-28
JP2010292112 2010-12-28
JP2011269375A JP5947030B2 (ja) 2010-12-28 2011-12-08 基板処理方法、基板処理装置

Publications (2)

Publication Number Publication Date
JP2012151447A true JP2012151447A (ja) 2012-08-09
JP5947030B2 JP5947030B2 (ja) 2016-07-06

Family

ID=46315418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269375A Active JP5947030B2 (ja) 2010-12-28 2011-12-08 基板処理方法、基板処理装置

Country Status (2)

Country Link
US (2) US20120160805A1 (ja)
JP (1) JP5947030B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954108B2 (ja) * 2012-10-23 2016-07-20 東京エレクトロン株式会社 基板処理装置
US20170243255A1 (en) * 2016-02-23 2017-08-24 On24, Inc. System and method for generating, delivering, measuring, and managing media apps to showcase videos, documents, blogs, and slides using a web-based portal
JP6948916B2 (ja) * 2017-11-06 2021-10-13 東京エレクトロン株式会社 基板処理装置及び通知方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050789A (ja) * 1996-07-30 1998-02-20 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2004153006A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 容量素子の製造方法
JP2008192866A (ja) * 2007-02-06 2008-08-21 Hitachi Kokusai Electric Inc 基板処理装置
JP2009135542A (ja) * 2004-05-17 2009-06-18 Hitachi Kokusai Electric Inc 基板処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784096B2 (en) * 2002-09-11 2004-08-31 Applied Materials, Inc. Methods and apparatus for forming barrier layers in high aspect ratio vias
JP2004153185A (ja) 2002-10-31 2004-05-27 Applied Materials Inc 基板処理方法
US20050233477A1 (en) * 2004-03-05 2005-10-20 Tokyo Electron Limited Substrate processing apparatus, substrate processing method, and program for implementing the method
TW200715448A (en) * 2005-07-25 2007-04-16 Canon Anelva Corp Vacuum processing apparatus, semiconductor device manufacturing method and semiconductor device manufacturing system
US7738987B2 (en) 2006-11-28 2010-06-15 Tokyo Electron Limited Device and method for controlling substrate processing apparatus
JP4816545B2 (ja) * 2007-03-30 2011-11-16 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5220447B2 (ja) 2008-03-17 2013-06-26 東京エレクトロン株式会社 基板処理システムの洗浄方法、記憶媒体及び基板処理システム
JP5294681B2 (ja) * 2008-04-28 2013-09-18 東京エレクトロン株式会社 基板処理装置及びその基板搬送方法
JP5336885B2 (ja) * 2009-03-03 2013-11-06 東京エレクトロン株式会社 基板搬送装置及び基板搬送方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050789A (ja) * 1996-07-30 1998-02-20 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2004153006A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 容量素子の製造方法
JP2009135542A (ja) * 2004-05-17 2009-06-18 Hitachi Kokusai Electric Inc 基板処理装置
JP2008192866A (ja) * 2007-02-06 2008-08-21 Hitachi Kokusai Electric Inc 基板処理装置

Also Published As

Publication number Publication date
JP5947030B2 (ja) 2016-07-06
US20160276193A1 (en) 2016-09-22
US10236199B2 (en) 2019-03-19
US20120160805A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
US9805962B2 (en) Substrate conveyance method, and substrate conveyance device
JP6002532B2 (ja) 真空処理装置及び真空処理方法
CN107871194B (zh) 一种生产线设备的调度方法和装置
JP5592863B2 (ja) 真空処理装置および被処理体の搬送方法
US8055378B2 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
US20090076648A1 (en) System, method and storage medium for controlling a processing system
KR101216836B1 (ko) 진공 처리 장치 및 기록 매체
JP5282021B2 (ja) 半導体処理システム及び半導体処理方法
JP6049394B2 (ja) 基板処理システム及び基板の搬送制御方法
JP5947030B2 (ja) 基板処理方法、基板処理装置
TWI716275B (zh) 真空處理裝置之運轉方法
JP2015209561A (ja) 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
US10162341B2 (en) Method for sequencing a plurality of tasks performed by a processing system and a processing system for implementing the same
JP2011091334A (ja) 基板処理装置
JP2009076495A (ja) 真空処理装置
KR101842039B1 (ko) 웨이퍼 처리 방법
JP6106370B2 (ja) 真空処理装置及び真空処理装置の運転方法
JP5997542B2 (ja) 真空処理装置及び真空処理方法
JP5551501B2 (ja) 基板処理装置、及び、基板移載方法
JP6430889B2 (ja) 真空処理装置およびその運転方法
JPWO2009028595A1 (ja) 基板処理装置
JP7242890B2 (ja) 真空処理装置の運転方法
JP2024010382A (ja) 真空処理装置の運転方法
JP2024090250A (ja) 真空処理装置の運転方法
JP2009123793A (ja) クラスタ型真空処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160602

R150 Certificate of patent or registration of utility model

Ref document number: 5947030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250