JP2012139961A - 画像形成装置および画像形成システム - Google Patents

Abstract

【課題】メモリに対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる画像形成装置および画像形成システムを提供する。
【解決手段】画像形成装置４００は、メモリコントローラ統合型プロセッサ２１と、メモリコントローラ統合型プロセッサ２１の作業領域として使用されるメインメモリ２２と、ＤＦＥ装置２００から転送されたラスターイメージデータが格納されるフレームメモリ３１と、フレームメモリ３１に対するラスターイメージデータの書き込みおよび読み出しを制御するメモリコントローラ３２と、ラスターイメージデータに基づいて画像を形成するプリンタエンジン２６と、フレームメモリ３１からメモリコントローラ３２を介してラスターイメージデータを読み出してプリンタエンジン２６に供給するプロッタＡＳＩＣ２５ａ，２５ｂと、を備える。
【選択図】図１０

Description

本発明は、画像形成装置および画像形成システムに関する。

ＰＤＬ（Ｐａｇｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）形式の画像データから印刷を行う場合、ＰＤＬ形式の画像データがラスター形式の画像データ（以下、ラスターイメージデータという。）に展開されて、ラスターイメージデータに基づいて印刷が行われる。大量印刷業種向けの高速処理を行う画像形成システムでは、印刷ジョブに含まれるＰＤＬ形式の画像データからラスターイメージデータを生成するＲＩＰ（Ｒａｓｔｅｒ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉｎｇ）処理を行うＤＦＥ（Ｄｉｇｉｔａｌ Ｆｒｏｎｔ Ｅｎｄ）装置と、ラスターイメージデータに基づいて記録媒体である紙に画像を印刷する画像形成装置とを分離した構成が採用されることが多い。この場合、ＤＦＥ装置と画像形成装置は、ネットワークや高速シリアルバスで接続され、ＲＩＰ処理後のラスターイメージデータがＤＦＥ装置から画像形成装置へと転送される。

このような画像形成システムの一例として、例えば特許文献１に記載されたものが知られている。この特許文献１に記載の画像形成システムは、一般的なＰＣ用マザーボードをＤＦＥ装置として用い、画像形成装置もまた印刷制御用にＣＰＵ（プロセッサ）とローカルメモリを搭載したコントローラ構成を採用している。そして、ＤＦＥ装置で生成したラスターイメージデータを画像形成装置側に転送してローカルメモリに格納した後、プリンタエンジンに供給する構成となっている。

上記のような画像形成システムにおける従来の画像形成装置では、印刷制御用にプロセッサが作業領域としてアクセスするメモリと、ＤＦＥ装置から転送されたラスターイメージデータを格納するメモリが同一のバス上で共用されている。このため、プロセッサ上で動作するソフトウェアの挙動によっては、プロセッサがメモリアクセスを優先的に処理し続ける場合があり、その結果、メモリに対するラスターイメージデータの書き込みや読み出しが滞って印刷性能が低下するという問題があった。

本発明は、上記に鑑みてなされたものであって、メモリに対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる画像形成装置および画像形成システムを提供することを目的としている。

上述した課題を解決し、目的を達成するために、本発明に係る画像形成装置は、外部機器から転送されるラスターイメージデータを受信して、受信したラスターイメージデータに基づいて画像を形成する画像形成装置であって、前記外部機器からの前記ラスターイメージデータの転送を制御するプロセッサと、第１のバスを介して前記プロセッサと接続され、前記プロセッサの作業領域として使用される第１のメモリと、前記ラスターイメージデータが格納される第２のメモリと、第２のバスを介して前記第２のメモリと接続され、前記第２のメモリに対する前記ラスターイメージデータの書き込みおよび読み出しを制御するメモリ制御部と、前記ラスターイメージデータに基づいて画像を形成するプリンタエンジンと、前記第２のメモリから前記メモリ制御部を介して前記ラスターイメージデータを読み出して前記プリンタエンジンに供給するエンジン制御部と、を備えることを特徴とする。

また、本発明に係る画像形成システムは、ラスターイメージデータを生成する第１の機器と、前記第１の機器から転送された前記ラスターイメージデータに基づいて画像を形成する第２の機器と、を備える画像形成システムであって、前記第１の機器は、印刷ジョブに基づいて前記ラスターイメージデータを生成する生成部と、前記生成部が生成した前記ラスターイメージデータに対して画像編集のための画像処理を行う画像処理部と、前記画像処理が行われた後の前記ラスターイメージデータを前記第２の機器に転送する転送部と、を備え、前記第２の機器は、前記第１の機器からの前記ラスターイメージデータの転送を制御するプロセッサと、第１のバスを介して前記プロセッサと接続され、前記プロセッサの作業領域として使用される第１のメモリと、前記ラスターイメージデータが格納される第２のメモリと、第２のバスを介して前記第２のメモリと接続され、前記第２のメモリに対する前記ラスターイメージデータの書き込みおよび読み出しを制御するメモリ制御部と、前記ラスターイメージデータに基づいて画像を形成するプリンタエンジンと、前記第２のメモリから前記メモリ制御部を介して前記ラスターイメージデータを読み出して前記プリンタエンジンに供給するエンジン制御部と、を備えることを特徴とする。

本発明によれば、メモリに対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができるという効果を奏する。

図１は、実施の形態の画像形成システムの概略構成図である。 図２は、ＤＦＥ装置と画像形成装置との間の伝送路を説明する図である。 図３は、カードアダプタの概要を示す模式図である。 図４は、比較例の画像形成システムの概略構成を示す図である。 図５は、比較例の画像形成システムにおけるデータフローを示す図である。 図６は、ラスターイメージデータの構成を説明する図である。 図７は、画像形成装置のデータ転送におけるトランザクションについての説明図である。 図８は、画像形成装置の１ライン周期に同期したデータ転送の一例を示すタイミングチャートである。 図９は、比較例の画像形成装置において、リード要求に対するメインメモリからの応答遅延時間と、１ライン分のデータ転送に要した時間とを計測した結果を示す図である。 図１０は、第１実施例の画像形成システムの概略構成を示す図である。 図１１は、第１実施例の画像形成システムにおけるデータフローを示す図である。 図１２は、第１実施例の画像形成装置において、リード要求に対するメインメモリからの応答遅延時間と、１ライン分のデータ転送に要した時間とを計測した結果を示す図である。 図１３は、第２実施例の画像形成システムの概略構成を示す図である。 図１４は、第３実施例の画像形成システムの概略構成を示す図である。 図１５は、第４実施例の画像形成システムの概略構成を示す図である。

以下に添付図面を参照して、この発明に係る画像形成装置および画像形成システムの最良な実施の形態を詳細に説明する。以下では、第１の機器としてのＤＦＥ装置および第２の機器としての画像形成装置を備える画像形成システムを例に説明する。なお、適用可能な装置（システム）はこれらに限られるものではない。

図１は、本実施の形態の画像形成システム１００の概略構成図である。この画像形成システム１００は、ＤＦＥ装置２００と、通信ケーブル３００によってＤＦＥ装置２００と接続された画像形成装置４００とを備える。ＤＦＥ装置２００は、いわゆるプリントサーバとして機能するものであり、ネットワーク５００を介して、ユーザが使用するＰＣなどの複数の端末（クライアント端末）６００にも接続されている。

ＤＦＥ装置２００は、図２に示すように、そのマザーボード２１０にＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠したスロット（以下、ＰＣＩ Ｅｘｐｒｅｓｓスロットという。）２２０が搭載されている。そして、このＰＣＩ Ｅｘｐｒｅｓｓスロット２２０には、カードアダプタ７００が装着されている。

画像形成装置４００は、図２に示すように、そのマザーボード４１０にＰＣＩ Ｅｘｐｒｅｓｓスロット４２０が搭載されている。そして、このＰＣＩ Ｅｘｐｒｅｓｓスロット４２０には、カードアダプタ７００が装着されている。

ＤＦＥ装置２００側のカードアダプタ７００と画像形成装置４００側のカードアダプタ７００とは、通信ケーブル３００によって相互に接続されている。これにより、ＤＦＥ装置２００と画像形成装置４００とが、お互いのカードアダプタ７００および通信ケーブル３００を介して通信可能に接続され、ＤＦＥ装置２００と画像形成装置４００との間で高速の情報通信が行われる。

本実施の形態の画像形成システム１００では、画像情報（ブラックの画像情報、シアンの画像情報、マゼンタの画像情報、およびイエローの画像情報）が、ラスターイメージデータの形で、ＤＦＥ装置２００から画像形成装置４００に転送される。そして、画像形成装置４００は、ＤＦＥ装置２００から転送されたラスターイメージデータに基づいて、カラーの画像を形成する。

なお、通信ケーブル３００としては、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠した銅線ケーブルや光アクティブケーブル、その他の高速差動信号を伝送可能なケーブルなど、様々な通信ケーブルを用いることができる。

図３は、カードアダプタ７００の概要を示す模式図である。カードアダプタ７００は、ＤＦＥ装置２００側と画像形成装置４００側とで共通の構成であり、図３に示すように、ケーブルコネクタ７１０と、カードエッジコネクタ７２０と、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０とを備えている。

ケーブルコネクタ７１０は、通信ケーブル３００が装着されるコネクタである。また、カードエッジコネクタ７２０は、カードアダプタ７００がＰＣＩ Ｅｘｐｒｅｓｓスロット２２０またはＰＣＩ Ｅｘｐｒｅｓｓスロット４２０に装着されたときに、ＰＣＩ Ｅｘｐｒｅｓｓスロット２２０またはＰＣＩ Ｅｘｐｒｅｓｓスロット４２０の端子に接続されるコネクタである。これらケーブルコネクタ７１０およびカードエッジコネクタ７２０としては、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠したものが用いられる。

ＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０は、ケーブルコネクタ７１０とカードエッジコネクタ７２０との間でデータを中継する、ＰＣＩ Ｅｘｐｒｅｓｓ規格に準拠したブリッジである。このＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０としては、ノントランスペアレントタイプのブリッジが用いられる。ノントランスペアレントタイプのＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０を用いてＤＦＥ装置２００と画像形成装置４００とを接続することにより、ＤＦＥ装置２００と画像形成装置４００が、互いに邪魔されることなく個別に初期化などを行うことが可能となり、また、各装置のプロセッサは、別々に動作しながら互いのリソースにアクセス可能となる。

また、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０としては、クロックアイソレーション機能を持つスイッチを用いることが望ましい。クロックアイソレーション機能とは、ブリッジを境界としてクロックドメインを分割する機能である。このクロックアイソレーション機能により、ＤＦＥ装置２００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０と画像形成装置４００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０との間（通信ケーブル３００を用いてラスターイメージデータを転送する領域）を、それ以外の領域から独立したクロックドメインとすることができる。そして、ＤＦＥ装置２００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０と画像形成装置４００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０との間のクロックドメインでは、クロックとして非スペクトラム拡散クロックを用い、それ以外のクロックドメインでは、クロックとしてスペクトラム拡散クロックを用いることにより、不要輻射（ＥＭＩ）の低減を図りつつ、ＤＦＥ装置２００と画像形成装置４００との間で同期を取りながら適切な通信を行うことが可能となる。

すなわち、ＥＭＩの低減を図るためには、ＤＦＥ装置２００や画像形成装置４００の動作の基準となるクロックとしてスペクトラム拡散クロックを用いることが有効であるが、画像形成システム１００全体のクロックとしてスペクトラム拡散クロックを用いると、ＤＦＥ装置２００と画像形成装置４００との間で同期が取れず、通信ケーブル３００を用いた通信を適切に行うことができない。これに対して、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０のクロックアイソレーション機能を用いて、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０間のクロックドメインを分離し、この部分のみクロックとして非スペクトラム拡散クロックを用いるようにすれば、画像形成システム１００全体としてのＥＭＩの低減を図りつつ、ＤＦＥ装置２００と画像形成装置４００との間での通信ケーブル３００を用いた通信を適切に行うことができる。

次に、本実施の形態の画像形成システム１００におけるＤＦＥ装置２００と画像形成装置４００のより具体的な構成例（実施例）について、本発明が適用されない構成例（比較例）と対比しながら詳しく説明する。

［比較例］
まず、比較例について、図４〜図９を参照して説明する。なお、以下では、比較例と実施例との対応関係を明確にするため、比較例の画像形成システムを構成する各構成要素について、実施例の構成要素に対応するもの（一部の機能が異なるものも含む）に対して、実施例と共通の符号を付して説明する。

図４は、比較例の画像形成システム（以下、画像形成システム１１０と表記する。）の概略構成を示す図であり、図５は、比較例の画像形成システム１１０におけるデータフローを示す図である。比較例の画像形成システム１１０において、ＤＦＥ装置２００と画像形成装置４００は、ＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠した通信ケーブル３００により接続されている。また、ＤＦＥ装置２００には、ＬＡＮなどのネットワーク５００を介して、ユーザが使用するＰＣなどのクライアント端末６００が接続されている。

ＤＦＥ装置２００は、ＤＦＥ処理部１０を備える。このＤＦＥ処理部１０は、図示しないプロセッサやメモリを用いて実現されるＤＦＥ装置２００側のデータ処理部であり、主な機能構成として、ＲＩＰ処理部１１と、データ転送処理部１２とを有する。

ＲＩＰ処理部１１は、クライアント端末６００からネットワーク５００経由で送られた印刷ジョブを受信し、印刷ジョブに含まれるＰＤＬ形式のデータを、印刷用のラスターイメージデータに展開する。ＲＩＰ処理部１１により生成されたラスターイメージデータは、図示しないメモリに格納される。

データ転送処理部１２は、ＲＩＰ処理部１１により生成されたラスターイメージデータをページ単位で上記メモリから取り出し、ライト要求（後述する画像形成装置４００のメインメモリ２２へのデータ書き込み要求）に応じてデータを転送する処理であるメモリライト転送により、上記メモリから取り出したラスターイメージデータを、通信ケーブル３００を介して画像形成装置４００に転送する。

通信ケーブル３００との接続には、図示しないカードアダプタ（上述したカードアダプタ７００に相当）が用いられる。カードアダプタには、通信ケーブル３００を介して画像形成装置４００に転送するラスターイメージデータが入力されるＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３（上述したＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０に相当）が実装されており、ラスターイメージデータは、このＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３を経由し、ＰＣＩ Ｅｘｐｒｅｓｓのプロトコルに則って通信ケーブル３００を介して画像形成装置４００に転送される。

なお、ラスターイメージデータの転送に用いるＰＣＩ Ｅｘｐｒｅｓｓのレーン数は、転送するラスターイメージデータのサイズと要求される印刷処理速度に応じて十分な転送帯域が得られるレーン数とする。ここでは、一例として、４レーン（ｘ４）でラスターイメージを転送するものとする。

画像形成装置４００は、メモリコントローラ統合型プロセッサ２１と、メインメモリ２２と、ＰＣＨ（Ｐｌａｔｆｏｒｍ Ｃｏｎｔｒｏｌｌｅｒ Ｈｕｂ）２３と、ＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠したスイッチ（以下、ＰＣＩ Ｅｘｐｒｅｓｓスイッチという。）２４と、２つのプロッタＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２５ａ，２５ｂと、プリンタエンジン２６とを備える。

また、画像形成装置４００には、ＤＦＥ装置２００と同様、通信ケーブル３００との接続用に図示しないカードアダプタ（上述したカードアダプタ７００に相当）が設けられている。そして、このカードアダプタに実装されたＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７（上述したＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０に相当）を経由して、ＤＦＥ装置２００からＰＣＩ Ｅｘｐｒｅｓｓのプロトコルに則って通信ケーブル３００を介して転送されたラスターイメージデータが入力される。

メモリコントローラ統合型プロセッサ２１は、ＤＦＥ装置２００からのラスターイメージデータの転送を制御するための転送制御処理や、圧縮データとして転送されたラスターイメージデータを復元する伸張処理、ラスターイメージデータに対する画像編集（回転、拡大、縮小など）のための画像処理などを実行する。メモリコントローラ統合型プロセッサ２１は、これら転送制御処理、伸張処理および画像処理を含む各種の処理（ソフトウェア）を実行するための作業領域として、メインメモリ２２を用いる。

メモリコントローラ統合型プロセッサ２１は、ＰＣＨ２３およびこれに接続されたＧｉｇａ Ｅｔｈｅｒｎｅｔ（Ｅｔｈｅｒｎｅｔは登録商標）ケーブルなどの制御信号伝送用ケーブル２８を介して、ＤＦＥ装置２００のＤＦＥ処理部１０と接続されている。ＤＦＥ装置２００から画像形成装置４００へのラスターイメージデータの転送は、メモリコントローラ統合型プロセッサ２１から制御信号伝送用ケーブル２８経由でＤＦＥ処理部１０へと伝送される制御信号に従って実行され、ページ単位でのラスターイメージデータの転送開始タイミングなどが制御される。

メインメモリ２２は、第１のメモリバス２９を介してメモリコントローラ統合型プロセッサ２１と接続されている。このメインメモリ２２は、メモリコントローラ統合型プロセッサ２１の作業領域として用いられるだけでなく、ＤＦＥ装置２００から転送されたラスターイメージデータを格納するメモリとしても用いられる。

ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７と、メモリコントローラ統合型プロセッサ２１と、プロッタＡＳＩＣ２５ａと、プロッタＡＳＩＣ２５ｂとに接続され、これらの間のパケットルーティングを行う。

プロッタＡＳＩＣ２５ａ，２５ｂは、メインメモリ２２に格納されたラスターイメージデータを、プリンタエンジン２６の印刷速度（紙送り速度）に同期して、主走査方向１ライン分ずつメインメモリ２２から読み出し、リード要求（メインメモリ２２からのデータ読み出し要求）に応じてデータを転送する処理であるメモリリード転送により、メインメモリ２２から取り出したラインごとのラスターイメージデータを、プリンタエンジン２６に転送する。なお、プロッタＡＳＩＣ２５ａ，２５ｂは、それぞれ４色分のメモリリード転送処理が可能な構成であり、プロッタＡＳＩＣ２５ａがＣＭＹＫの４色に対応し、プロッタＡＳＩＣ２５ｂがクリアトナーや特色２色に対応している。

プリンタエンジン２６は、プロッタＡＳＩＣ２５ａ，２５ｂによりライン周期で転送されるラスターイメージデータに基づいて、記録媒体である紙に画像を形成する。

次に、以上のような比較例の画像形成システム１１０におけるラスターイメージデータのデータフローについて説明する。

ＤＦＥ装置２００のＲＩＰ処理部１１により生成されたラスターイメージデータは、データ転送処理部１２によるメモリライト転送によって、ページ単位で画像形成装置４００へと転送され、画像形成装置４００のメインメモリ２２に格納される（図５の破線矢印（１）で示す経路）。このとき、画像形成装置４００のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７とメモリコントローラ統合型プロセッサ２１との間でのラスターイメージデータの転送を中継する。メモリコントローラ統合型プロセッサ２１は、通信ケーブル３００、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７およびＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してＤＦＥ装置２００から転送されたラスターイメージデータを、第１のメモリバス２９を介してメインメモリ２２に格納する。

なお、ＤＦＥ装置２００から画像形成装置４００へのラスターイメージデータの転送は、通常、ラスターイメージデータを可逆圧縮データに圧縮した状態で行われる。この場合、圧縮されたラスターイメージデータは、メモリコントローラ統合型プロセッサ２１が実行する伸張処理によって元のラスターイメージデータに復元されて、メインメモリ２２に格納される。

ラスターイメージデータが１ページ分メインメモリ２２に格納された後、画像形成装置４００のプロッタＡＳＩＣ２５ａ，２５ｂが、メモリリード転送によって、プリンタエンジン２６の印刷速度（紙送り速度）に同期してラスターイメージデータを１ライン分ずつメインメモリ２２から読み出し、プリンタエンジン２６に転送する（図５の破線矢印（２）および破線矢印（３）で示す経路）。このとき、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、メモリコントローラ統合型プロセッサ２１とプロッタＡＳＩＣ２５ａ，２５ｂとの間でのラスターイメージデータの転送を中継する。プロッタＡＳＩＣ２５ａ，２５ｂは、メモリコントローラ統合型プロセッサ２１を介してメインメモリ２２から読み出したラスターイメージデータを、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４経由で取得し、プリンタエンジン２６に供給する。

比較例の画像形成システム１１０では、以上のように、ラスターイメージデータをページ単位でメインメモリ２２に書き込む処理と、メインメモリ２２からラスターイメージデータをライン単位で読み出してプリンタエンジン２６に供給する処理とを同時並行で処理することで、印刷処理が実行される。

図６は、ラスターイメージデータの構成を説明する図である。ラスターイメージデータは、図６に示すように、主走査方向および副走査方向の２次元配列によって構成されている。上述した比較例の画像形成システム１１０では、ＤＦＥ装置２００のＲＩＰ処理部１１によって図６のようなラスターイメージデータが生成され、画像形成装置４００のメインメモリ２２に転送されることになる。

プロッタＡＳＩＣ２５ａ，２５ｂによるメインメモリ２２からプリンタエンジン２６へのデータ転送は、主走査方向の画素データを決められた時間周期に転送する処理を副走査方向に繰り返す、同期転送によって実行される。

図７は、画像形成装置４００のデータ転送におけるトランザクションについての説明図である。画像形成装置４００のデータ転送は、図７に示すように、主走査方向の１ラインごとに、複数の画素データを１つのパケットデータとして、１ラインずつ複数（図７の例ではｎ個）のパケット群から構成されるトランザクションとして、副走査方向に画像が走査される速度に同期させて転送する必要がある。１トランザクションあたりの許容時間を、１ライン周期と呼ぶ。１ライン周期は、下記のように、プリンタエンジン２６の紙送り速度と印刷画像解像度によって決まる。
１ライン周期（ｓ）＝１／｛［紙送り速度（ｍｍ／ｓ）］×［１ｍｍあたりの画素数］｝

なお、画像形成装置４００がスキャナエンジンを備える場合には、スキャナエンジンで読み取った画素データを同様の同期転送によりメインメモリ２２に転送する必要があり、この場合の１ライン周期は、下記のように、スキャナエンジンが備えるヘッドの移動速度と読み取り解像度によって決まる。
１ライン周期（ｓ）＝１／｛［ヘッド移動速度（ｍｍ／ｓ）］×［１ｍｍあたりの画素数］｝

図８は、画像形成装置４００の１ライン周期に同期したデータ転送の一例を示すタイミングチャートである。以下では、説明を簡単にするために、１ライン分のデータ量を４つのパケットで転送できるものとして説明する。

プロッタＡＳＩＣ２５ａ，２５ｂによるメインメモリ２２からプリンタエンジン２６へのデータ転送は、上記のように１ライン周期に同期させた同期転送となる。このデータ転送は、プロッタＡＳＩＣ２５ａ，２５ｂからメインメモリ２２へのリード要求（パケット読み出し転送要求）に応じて実行される。

ラスターイメージデータの１ライン分の全てのパケットデータ（図中Ｄ１〜Ｄ４）が、１ライン周期内でメインメモリ２２からプリンタエンジン２６へ転送されれば、ライン同期制約が守られていることになる。図８の例では、パケットデータＤ１〜Ｄ４の転送が１ライン周期内で完了しており、ライン同期制約が満たされている。パケットデータＤ１〜Ｄ４の転送が完了してから次のライン周期が始まるまでの間は、余裕時間となる。

図８の例では、プロッタＡＳＩＣ２５ａ，２５ｂからのリード要求に対するメインメモリ２２からの応答遅延時間（レイテンシ）が短いため、ライン同期制約を満たしたデータ転送が可能となっている。しかしながら、応答遅延時間が長くなると、ラスターイメージデータの１ライン分の全てのパケットデータ（図中Ｄ１〜Ｄ４）の転送を１ライン周期内で完了させることができなくなり、プリンタエンジン２６でエラーが発生するとともに、紙には異常画像が印刷されてしまうことになる。

以上のようなライン同期制約は、高速で移動する紙にプリンタエンジン２６で画像を形成する画像形成装置４００でのデータ転送に固有のものであり、例えば、図５の破線矢印（１）で示したように、ＤＦＥ装置２００から画像形成装置４００に対してラスターイメージデータをページ単位で転送する場合には、このような制約は存在しない。つまり、ページ単位でのデータ転送が遅れると、時間あたりの印刷枚数が減ることがあるが、印刷する紙のページ間では、プリンタエンジン２６を一時停止して、ページ単位でのデータ転送完了を待つことができ、エラー発生や異常画像の印刷にはつながらないためである。これに対して、高速な紙の移動は、ライン単位でのデータ転送が遅れた場合に急停止することはできないため、ライン同期制約は必ず守られていなければならない。

特に、大量印刷業種向けなど、高速かつ高解像度の印刷処理が求められる画像形成システムでは、１ライン周期が数十μｓレベルと非常に短く、この短い期間内に数十ｋｂｙｔｅにもなる１ライン分のデータ量を転送しなければならなくなってきており、このような状況であってもライン同期制約を確実に守れるようにする対策が求められている。

ライン同期制約を守るためには、上述したように、リード要求に対するメインメモリ２２からの応答遅延時間をできるだけ短くすることが重要となる。しかしながら、比較例の画像形成システム１１０では、ＤＦＥ装置２００から画像形成装置４００へと転送されたラスターイメージデータが、メモリコントローラ統合型プロセッサ２１の作業領域として使用されるメインメモリ２２に格納する構成となっていたため、リード要求に対するメインメモリ２２からの応答遅延時間が長くなる傾向にあった。

すなわち、メモリコントローラ統合型プロセッサ２１は、メインメモリ２２を作業領域として使用して、上述した転送制御処理や伸張処理、画像処理などを実行するため、第１のメモリバス２９を介してメインメモリ２２に頻繁にアクセスする。また、メモリコントローラ統合型プロセッサ２１は、ＢＩＯＳやＯＳ、印刷制御アプリケーション、表示制御用アプリケーションなど、画像形成装置４００全体の動作を制御するためのソフトウェアを、メインメモリ２２を使用して実行する。このため、これらメモリコントローラ統合型プロセッサ２１上で動作するソフトウェアの挙動によっては、メモリコントローラ統合型プロセッサ２１がメインメモリ２２に対するメモリアクセスを優先的に処理し続け、その影響により、リード要求に対するメインメモリ２２からの応答遅延時間が長くなる場合があった。

図９は、図４に示した構成の画像形成装置４００において、リード要求に対するメインメモリ２２からの応答遅延時間と、１ライン分のデータ転送に要した時間とを計測した結果を示す図である。

図９（ａ）のグラフは、リード要求に対するメインメモリ２２からの応答遅延時間の分布であり、プロットの塊が１ライン分のデータを転送するパケット群を示している。初めの４ライン程度は、一定の応答遅延時間で推移しており、メモリコントローラ統合型プロセッサ２１によるメモリアクセスの影響が出ていないラインに相当する。これに対して、５〜８ライン目のプロットの塊は、メモリコントローラ統合型プロセッサ２１によるメモリアクセスの影響により、メモリ応答遅延時間が増大していることが分かる。このようなメモリ応答遅延時間の増大は、アプリケーションソフトウェアの影響のみならず、メモリコントローラ統合型プロセッサ２１が実行するキャッシュメモリ操作や省エネモード遷移処理など、多様な要因に依存しており、データ転送中に発生を抑制することが非常に困難であり、またいつ発生するかを予測することも不可能である。

図９（ｂ）のグラフは、メインメモリ２２からプリンタエンジン２６に対して１ページ分のラスターイメージデータを転送した際の、１ライン分のデータ転送時間の最小値、平均値、最大値を対比して示したものである。応答遅延時間が増大したラインではデータ転送時間が増大する。図９（ｂ）の例では、１ライン分のデータ転送時間の平均値が最小値に近い値となっており、応答遅延時間が増大する頻度は低いことが分かる。しかしながら、応答遅延時間の増大が稀に発生するとしても、１ライン分のデータ転送時間の最大値が１ライン周期よりも長くなると、プリンタエンジン２６でエラーが発生することになる。言い換えると、プリンタエンジン２６でエラーを発生させないためには、１ライン周期が１ライン分のデータ転送時間の最大値よりも短くなるような速度には高速化できないことになる。

また、ソフトウェアの変更やチップセットの変更によって応答遅延時間の挙動が一変する可能性もあるため、実測された最大値よりもライン周期を長く設計したとしても、完全にライン同期制約を満たすことが保証できない。このため、性能に十分な余裕を持たせるために、非常に高い性能のチップセットを使ったり、ＰＣＩ Ｅｘｐｒｅｓｓの接続帯域を必要以上に広げたりする必要があり、高速化と低コスト化の妨げになる問題がある。

なお、本例の計測では平均的な応答遅延時間に対して３０％程度余裕を持たせて１ライン周期を設定してデータ転送を行ったが、数千ラインを転送した後に応答遅延時間が増大し、ライン同期転送エラーが発生した。図９（ａ）のグラフは、そのエラー発生時のラインを数ライン分抜粋したものである。

［第１実施例］
次に、第１実施例について、図１０〜図１２を参照して説明する。第１実施例の画像形成システム（以下、画像形成システム１０１と表記する。）は、ＤＦＥ装置２００で展開されたラスターイメージデータをプリンタエンジン２６に転送する際のラスターイメージデータ格納用のメモリおよびデータフローを、画像形成装置４００のメモリコントローラ統合型プロセッサ２１がアクセスするメインメモリ２２およびデータフローと分離し、相互のデータ転送の影響をなくすようにしている。

図１０は、第１実施例の画像形成システム１０１の概略構成を示す図であり、図１１は、第１実施例の画像形成システム１０１におけるデータフローを示す図である。第１実施例の画像形成システム１０１において、ＤＦＥ装置２００と画像形成装置４００は、比較例と同様に、ＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠した通信ケーブル３００により接続されている。また、ＤＦＥ装置２００には、ＬＡＮなどのネットワーク５００を介して、ユーザが使用するＰＣなどのクライアント端末６００が接続されている。

ＤＦＥ装置２００は、ＤＦＥ処理部１０を備える。このＤＦＥ処理部１０は、図示しないプロセッサやメモリを用いて実現されるＤＦＥ装置２００側のデータ処理部であり、主な機能構成として、比較例と同様のＲＩＰ処理部１１およびデータ転送処理部１２のほか、ＲＩＰ処理部１１が生成したラスターイメージデータに対して画像編集のための画像処理を行う画像処理部１４を有する。

ＲＩＰ処理部１１は、比較例と同様に、クライアント端末６００からネットワーク５００経由で送られた印刷ジョブを受信し、印刷ジョブに含まれるＰＤＬ形式のデータを、印刷用のラスターイメージデータに展開する。

画像処理部１４は、ＲＩＰ処理部１１により生成されたラスターイメージデータに対して、画像回転や拡大または縮小など、画像編集のための画像処理を行う。画像処理部１４により画像処理が行われた後のラスターイメージデータは、図示しないメモリに格納される。

データ転送処理部１２は、上述したメモリライト転送により、画像処理部１４により画像処理が行われた後のラスターイメージデータをページ単位で上記メモリから取り出して、通信ケーブル３００を介して画像形成装置４００に転送する。

通信ケーブル３００との接続には、比較例と同様に、図示しないカードアダプタ（上述したカードアダプタ７００に相当）が用いられる。カードアダプタには、通信ケーブル３００を介して画像形成装置４００に転送するラスターイメージデータが入力されるＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３（上述したＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０に相当）が実装されており、ラスターイメージデータは、このＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３を経由し、ＰＣＩ Ｅｘｐｒｅｓｓのプロトコルに則って通信ケーブル３００を介して画像形成装置４００に転送される。

なお、ラスターイメージデータの転送に用いるＰＣＩ Ｅｘｐｒｅｓｓのレーン数は、転送するラスターイメージデータのサイズと要求される印刷処理速度に応じて十分な転送帯域が得られるレーン数とする。ここでは、一例として、４レーン（ｘ４）でラスターイメージを転送するものとする。また、第１実施例の画像形成システム１０１では、ラスターイメージデータは、非圧縮の状態で、ＤＦＥ装置２００から画像形成装置４００へと転送される。

画像形成装置４００は、比較例と同様に、メモリコントローラ統合型プロセッサ２１、メインメモリ２２、ＰＣＨ２３、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４、２つのプロッタＡＳＩＣ２５ａ，２５ｂおよびプリンタエンジン２６を備える。また、第１実施例の画像形成装置４００は、上記の構成要素のほか、ＤＦＥ装置２００から転送されたラスターイメージデータが格納されるフレームメモリ３１と、フレームメモリ３１に対するラスターイメージデータの書き込みおよび読み出しを制御するメモリコントローラ３２とをさらに備える。

また、画像形成装置４００には、比較例と同様に、通信ケーブル３００との接続用に図示しないカードアダプタ（上述したカードアダプタ７００に相当）が設けられている。そして、このカードアダプタに実装されたＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７（上述したＰＣＩ Ｅｘｐｒｅｓｓブリッジ７３０に相当）を経由して、ＤＦＥ装置２００からＰＣＩ Ｅｘｐｒｅｓｓのプロトコルに則って通信ケーブル３００を介して転送されたラスターイメージデータが入力される。

第１実施例では、上述したＤＦＥ装置２００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３と、画像形成装置４００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７との双方に、それぞれノントランスペアレントタイプのブリッジが用いられている。つまり、第１実施例の画像形成システム１０１では、ノントランスペアレントタイプのブリッジ同士を通信ケーブル３００によって接続することで、ＤＦＥ装置２００と画像形成装置４００との間のホスト間通信が可能とされている。

この場合、ＤＦＥ装置２００側から見て画像形成装置４００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７が非透過の状態となるとともに、画像形成装置４００側から見てＤＦＥ装置２００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７が非透過の状態となるため、画像形成システム１０１の起動時に、ＤＦＥ装置２００側から立ち上げても画像形成装置４００側から立ち上げても画像形成システム１０１は正常に起動し、起動時の立ち上げ順に制約が加わらない。また、システム起動後の稼働時において通信ケーブル３００が抜けたとしても、システムがハングアップすることがない。さらに、ＤＦＥ装置２００と画像形成装置４００との間の通信の際に、ＤＦＥ装置２００と画像形成装置４００との間でアドレス変換を行う必要があるが、ＤＦＥ装置２００のアドレス空間と、画像形成装置４００のアドレス空間のほかに、ノントランスペアレントタイプのブリッジ（ＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３，２７）に共通のアドレス空間（ＮＴ空間）を設定することができ、しかもそのＮＴ空間を固定することが可能であるので、ＤＦＥ装置２００側と画像形成装置４００側の双方でＮＴ空間とのアドレス変換を行えばよく、アドレス変換が容易となる。

また、第１実施例では、上述したＤＦＥ装置２００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３と、画像形成装置４００側のＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７との双方に、それぞれクロックアイソレーション機能を有するブリッジが用いられ、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３とＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７との間のクロックドメインが、独立したクロックドメインとされている。そして、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３とＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７との間を除く他のクロックドメインでは、クロックとしてスペクトラム拡散クロックが用いられ、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３とＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７との間のクロックドメインでは、クロックとして非スペクトラム拡散クロックが用いられている。これにより、不要輻射（ＥＭＩ）の低減を図りつつ、ＤＦＥ装置２００と画像形成装置４００との間で同期を取りながら適切な通信を行えるようにしている。

メモリコントローラ統合型プロセッサ２１は、ＤＦＥ装置２００からのラスターイメージデータの転送を制御するための転送制御処理などを実行する。メモリコントローラ統合型プロセッサ２１は、この転送制御処理を含む各種の処理（ソフトウェア）を実行するための作業領域として、メインメモリ２２を用いる。なお、第１実施例では、ＤＦＥ装置２００から画像形成装置４００へ非圧縮の状態でラスターイメージデータが転送され、また、ラスターイメージデータに対する画像編集のための画像処理は、ＤＦＥ装置２００側で行われている。したがって、メモリコントローラ統合型プロセッサ２１は、ラスターイメージデータの伸張処理や画像編集のための画像処理を行わない。

メモリコントローラ統合型プロセッサ２１は、ＰＣＨ２３およびこれに接続された制御信号伝送用ケーブル２８を介して、ＤＦＥ装置２００のＤＦＥ処理部１０と接続されている。ＤＦＥ装置２００から画像形成装置４００へのラスターイメージデータの転送は、メモリコントローラ統合型プロセッサ２１から制御信号伝送用ケーブル２８経由でＤＦＥ処理部１０へと伝送される制御信号に従って実行され、ページ単位でのラスターイメージデータの転送開始タイミングなどが制御される。

メインメモリ２２は、比較例と同様に、第１のメモリバス２９を介してメモリコントローラ統合型プロセッサ２１と接続されている。このメインメモリ２２は、メモリコントローラ統合型プロセッサ２１の作業領域として用いられる。第１実施例では、ＤＦＥ装置２００から転送されたラスターイメージデータは、このメインメモリ２２に格納されず、メモリコントローラ３２に接続されたフレームメモリ３１に格納される。

ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７と、メモリコントローラ３２と、プロッタＡＳＩＣ２５ａと、プロッタＡＳＩＣ２５ｂと、メモリコントローラ統合型プロセッサ２１とに接続され、これらの間のパケットルーティングを行う。

なお、第１実施例では、メモリコントローラ統合型プロセッサ２１とＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４との間の接続レーン数は、最小の１レーン接続（×１）としている。これは、第１実施例の場合、メモリコントローラ統合型プロセッサ２１とＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４との間でラスターイメージデータの転送は行われず、これらの間では、メモリコントローラ統合型プロセッサ２１がプロッタＡＳＩＣ２５ａ，２５ｂに１ラインのサイズやディスクリプタのアドレスを設定するためのレジスタ設定用のパケット程度しか転送されないためである。

プロッタＡＳＩＣ２５ａ，２５ｂは、メモリリード転送により、フレームメモリ３１に格納されたラスターイメージデータを、プリンタエンジン２６の印刷速度（紙送り速度）に同期して、主走査方向１ライン分ずつメインメモリ２２から読み出してプリンタエンジン２６に転送する。なお、プロッタＡＳＩＣ２５ａ，２５ｂは、それぞれ４色分のメモリリード転送処理が可能な構成であり、プロッタＡＳＩＣ２５ａがＣＭＹＫの４色に対応し、プロッタＡＳＩＣ２５ｂがクリアトナーや特色２色に対応している。

プリンタエンジン２６は、プロッタＡＳＩＣ２５ａ，２５ｂによりライン周期で転送されるラスターイメージデータに基づいて、記録媒体である紙に画像を形成する。

フレームメモリ３１は、例えばＤＤＲＳＲＡＭ（Ｄｏｕｂｌｅ−Ｄａｔｅ−Ｒａｔｅ Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなり、ＤＦＥ装置２００から転送されたラスターイメージデータをページ単位で格納する。このフレームメモリ３１は、第２のメモリバス３３を介してメモリコントローラ３２に接続されている。

メモリコントローラ３２は、フレームメモリ３１に対するラスターイメージデータの書き込みおよび読み出しを制御するものであり、第２のバス３３を介してフレームメモリ３１と接続されているとともに、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４と接続されている。このメモリコントローラ３２としては、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ接続ポートとＤＤＲメモリバス（第２のバス３３）を有するＡＳＩＣや、ＰＣＩ ＥｘｐｒｅｓｓとＤＤＲメモリバスとに対応した高速ＩＯを搭載した汎用の高速ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などが用いられる。

メモリコントローラ３２とＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４との間の接続レーン数は、２つのプロッタＡＳＩＣ２５ａ，２５ｂで必要とされる帯域よりも広い帯域が確保できる接続レーン数とされる。第１実施例では、プロッタＡＳＩＣ２５ａ，２５ｂがそれぞれ４レーン接続（×４）とされているため、メモリコントローラ３２とＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４との間の接続レーン数を、８レーン接続（×８）としている。

次に、以上のような第１実施例の画像形成システム１０１におけるラスターイメージデータのデータフローについて説明する。

ＤＦＥ装置２００のＲＩＰ処理部１１により生成されたラスターイメージデータは、画像処理部１４による画像処理が行われた後、データ転送処理部１２によるメモリライト転送によって、非圧縮の状態でＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３および通信ケーブル３００を経由して、ページ単位で画像形成装置４００へと転送される。ＤＦＥ装置２００から画像形成装置４００へと転送されたラスターイメージデータは、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してメモリコントローラ３２に入力され、メモリコントローラ３２によってフレームメモリ３１に書き込まれる（図１１の破線矢印（１）で示す経路）。

このとき、画像形成装置４００のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７とメモリコントローラ３２との間でのラスターイメージデータの転送を中継する。メモリコントローラ３２は、通信ケーブル３００、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７およびＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してＤＦＥ装置２００から転送されたラスターイメージデータを、第２のメモリバス３３を介してフレームメモリ３１に格納する。

ラスターイメージデータが１ページ分フレームメモリ３１に格納された後、画像形成装置４００のプロッタＡＳＩＣ２５ａ，２５ｂが、メモリリード転送によって、プリンタエンジン２６の印刷速度（紙送り速度）に同期してラスターイメージデータを１ライン分ずつフレームメモリ３１から読み出し、プリンタエンジン２６に転送する（図１１の破線矢印（２）および破線矢印（３）で示す経路）。このとき、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、メモリコントローラ３２とプロッタＡＳＩＣ２５ａ，２５ｂとの間でのラスターイメージデータの転送を中継する。プロッタＡＳＩＣ２５ａ，２５ｂは、メモリコントローラ３２を介してフレームメモリ３１から読み出したラスターイメージデータを、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４経由で取得し、プリンタエンジン２６に供給する。

第１実施例の画像形成システム１０１では、以上のように、ラスターイメージデータをページ単位でフレームメモリ３１に書き込む処理と、フレームメモリ３１からラスターイメージデータをライン単位で読み出してプリンタエンジン２６に供給する処理とを同時並行で処理することで、印刷処理が実行される。

このとき、第１実施例の画像形成システム１０１では、メモリコントローラ統合型プロセッサ２１が各種のソフトウェアによる処理を実行する際に、ラスターイメージデータが転送される経路やメモリ（フレームメモリ３１）を使用しない。このため、メモリコントローラ統合型プロセッサ２１により実行されるソフトウェアの挙動によってプリンタエンジン２６のライン同期転送性能が影響を受けることがなく、プロッタＡＳＩＣ２５ａ，２５ｂやプリンタエンジン２６の設計限界性能を保証することが可能となる。したがって、第１実施例の画像形成システム１０１によれば、フレームメモリ３１に対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる。

図１２は、図１０に示した構成の第１実施例の画像形成装置４００において、リード要求に対するメインメモリ２２からの応答遅延時間と、１ライン分のデータ転送に要した時間とを計測した結果を示す図である。

図１２（ａ）のグラフは、リード要求に対するフレームメモリ３１からの応答遅延時間の分布であり、プロットパターンの１周期が１ライン分のデータを転送するパケット群を示している。図１２（ａ）のグラフでは２ライン分を拡大して表示している（図９（ａ）で示したグラフとは横軸の時間のスケールが異なっている）が、何ページ分のデータを転送しても全ラインで同一のプロットパターンとなることが確認されている。そして、各ラインごとの応答遅延時間を図９（ａ）に示した比較例の場合と比較すると、応答遅延時間の増大が有効に抑制されていることが分かる。なお、ラインの先頭部分で、プロットパターンが一時的に立ち上がっている部分があるが、これはリード要求パケットがメモリコントローラ３２内部バッファにキューイングされるためであり、応答遅延時間が見かけ上、増大しているように見えている。このようなライン先頭の応答遅延時間の増大は必然的に発生するものであり、ライン転送時間の増大には影響しない。

図１２（ｂ）のグラフは、フレームメモリ３１からプリンタエンジン２６に対して１ページ分のラスターイメージデータを転送した際の、１ライン分のデータ転送時間の最小値、平均値、最大値を対比して示したものである。なお、図１２（ｂ）では、比較対象として図９（ｂ）に示した比較例のグラフも合わせて示している。図１２（ｂ）のグラフから分かるように、比較例では、最小値、平均値に対して、最大値が大きくなっており、プリンタエンジン２６でエラーを発生させないために、１ライン周期が最大値よりも短くなる速度には高速化ができなかった。これに対して、第１実施例では、平均値、最大値ともに最小値とほぼ同一となっており、ハードウェアの限界性能でライン転送周期を設計することが可能となる。

ライン転送時間は、プリンタエンジン２６の１分あたりの印刷枚数に相当する。比較例のライン転送時間の最大値で１ライン周期を設計したプリンタの性能が１００ページ／分の性能であると仮定すると、図１２（ｂ）に示したグラフから、第１実施例では約１３５ページ／分の性能を実現することが可能であり、比較例と比較すると３５％程度速度を向上させることができる。

また、第１実施例の構成では、ソフトウェアの変更やチップセットの変更によって応答遅延時間の挙動が一変する可能性もないので、性能に余裕を持たせるために、高い性能のチップセットを使ったり、ＰＣＩ Ｅｘｐｒｅｓｓの接続帯域を必要以上に広げたりする必要がなく、高速化と低コスト化を両立できるという効果を有する。

なお、図１０に示した構成例では、転送制御処理などを実行するプロセッサとして高速なメモリコントローラ統合型プロセッサ２１を用いたチップセットを例示したが、転送制御処理を実行するプロセッサとしては、より安価な組み込み向けプロセッサ用いることも可能である。このように、転送制御処理用に安価な組み込み向けプロセッサを用いれば、メモリコントローラ３２をＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４に別途接続した構成であっても、システム全体として低コスト化が可能となる。

また、第１実施例の画像形成システム１０１では、ラスターイメージデータに対する画像編集（回転や拡大、縮小など）のための画像処理を行う画像処理部１４をＤＦＥ装置２００側に設け、画像編集のための画像処理が行われた後のラスターイメージデータをＤＦＥ装置２００から画像形成装置４００へと転送するようにしているので、画像形成装置４００側で画像編集のための画像処理を行うタイミングをプリンタエンジン２６に合わせて調整するといった、画像処理とエンジンとの対応付けが不要となり、また、このような対応付けを搭載するエンジンに合わせて画像形成装置４００ごとに行う必要もないため、開発工数の削減を図ることが可能となる。

また、第１実施例の画像形成システム１０１では、ノントランスペアレントタイプのブリッジ（ＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３，２７）同士を通信ケーブル３００によって接続し、ＤＦＥ装置２００と画像形成装置４００との間のホスト間通信を可能にする構成としているので、システム起動時の機器の立ち上げ順に制約が加わるといった問題や、通信ケーブル３００が抜けるとシステムがハングアップするといった問題を有効に回避することができ、また、ＤＦＥ装置２００と画像形成装置４００との間の通信の際のアドレス変換を容易に行うことができるといった効果が得られる。

また、第１実施例の画像形成システム１０１では、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３，２７のクロックアイソレーション機能により、これらＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３，２７の間のクロックドメインを分離し、これらＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３，２７の間のクロックドメインではクロックとして非スペクトラム拡散クロックを用い、他のクロックドメインではクロックとしてスペクトラム拡散クロックを用いるようにしているので、ＥＭＩの低減を図りつつ、ＤＦＥ装置２００と画像形成装置４００との間で適切な同期通信を行うことができる。

［第２実施例］
次に、第２実施例について、図１３を参照して説明する。第２実施例の画像形成システム（以下、画像形成システム１０２と表記する。）は、画像形成装置４００に、ＤＥＦ装置２００から転送されたラスターイメージデータを格納するためのフレームメモリ３１およびメモリコントローラ３２を、ラスターイメージデータの色成分を分類した組の数に対応して複数組設けるようにしたものである。なお、その他の構成は第１実施例と同様であるため、以下、第１実施例と同様の構成については共通の符号を付して、重複した説明を省略する。

図１３は、第２実施例の画像形成システム１０２の概略構成を示す図である。第２実施例の画像形成システム１０２では、画像形成装置４００に、２組のフレームメモリおよびメモリコントローラ（フレームメモリ３１ａ，３１ｂおよびメモリコントローラ３２ａ，３２ｂ）が設けられている。また、第２実施例の画像形成システム１０２では、プロッタＡＳＩＣ２５ｂが特色４色に対応しており、プロッタＡＳＩＣ２５ａのＣＭＹＫと合わせて、合計８色のカラー印刷が可能な構成となっている。

なお、ここでは、ラスターイメージデータの合計８色の色成分を４色ずつの２組に分類して、それぞれの色成分の組に対応する２組のフレームメモリ３１およびメモリコントローラ３２（フレームメモリ３１ａ，３１ｂおよびメモリコントローラ３２ａ，３２ｂ）を設けた場合を例に説明するが、ラスターイメージデータの色成分を３つ以上の組に分類し、それぞれに対応する３組以上のフレームメモリ３１およびメモリコントローラ３２を設けるようにしてもよい。

フレームメモリ３１ａは、ＤＦＥ装置２００から転送されたラスターイメージデータのうち、プロッタＡＳＩＣ２５ａが扱うＣＭＹＫの色成分に対応するデータをページ単位で格納する。また、フレームメモリ３１ｂは、ＤＦＥ装置２００から転送されたラスターイメージデータのうち、プロッタＡＳＩＣ２５ｂが扱う特色４色の色成分に対応するデータをページ単位で格納する。これらフレームメモリ３１ａ，３１ｂは、それぞれ第２のメモリバス３３ａ，３３ｂを介してメモリコントローラ３２ａ，３２ｂに接続されている。

メモリコントローラ３２ａは、フレームメモリ３１ａに対するラスターイメージデータの書き込みおよび読み出しを制御するものであり、第２のメモリバス３３ａを介してフレームメモリ３１ａと接続されているとともに、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４と接続されている。また、メモリコントローラ３２ｂは、フレームメモリ３１ｂに対するラスターイメージデータの書き込みおよび読み出しを制御するものであり、第２のメモリバス３３ｂを介してフレームメモリ３１ｂと接続されているとともに、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４と接続されている。

メモリコントローラ３２ａ，３２ｂとＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４との間の接続レーン数は、それぞれ１つのプロッタＡＳＩＣ２５ａ，２５ｂで必要とされる帯域と同じ帯域が確保できる接続レーン数とされる。第２実施例では、プロッタＡＳＩＣ２５ａ，２５ｂがそれぞれ４レーン接続（×４）とされているため、メモリコントローラ３２ａ，３２ｂとＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４との間の接続レーン数も、それぞれ４レーン接続（×４）としている。

次に、以上のような第２実施例の画像形成システム１０２におけるラスターイメージデータのデータフローについて説明する。

ＤＦＥ装置２００のＲＩＰ処理部１１により生成されたラスターイメージデータは、画像処理部１４による画像処理が行われた後、データ転送処理部１２によるメモリライト転送によって、非圧縮の状態でＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３および通信ケーブル３００を経由して、ページ単位で画像形成装置４００へと転送される。ＤＦＥ装置２００から画像形成装置４００へと転送されたラスターイメージデータのうち、ＣＭＹＫ４色分のデータは、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してメモリコントローラ３２ａに入力され、メモリコントローラ３２ａによってフレームメモリ３１ａに書き込まれる。また、ＤＦＥ装置２００から画像形成装置４００へと転送されたラスターイメージデータのうち、特色４色分のデータは、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してメモリコントローラ３２ｂに入力され、メモリコントローラ３２ｂによってフレームメモリ３１ｂに書き込まれる。

このとき、画像形成装置４００のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７とメモリコントローラ３２ａとの間でのＣＭＹＫ４色分のデータの転送を中継する。メモリコントローラ３２ａは、通信ケーブル３００、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７およびＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してＤＦＥ装置２００から転送されたＣＭＹＫ４色分のデータを、第２のメモリバス３３ａを介してフレームメモリ３１ａに格納する。

また、画像形成装置４００のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７とメモリコントローラ３２ｂとの間での特色４色分のデータの転送を中継する。メモリコントローラ３２ｂは、通信ケーブル３００、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７およびＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してＤＦＥ装置２００から転送された特色４色分のデータを、第２のメモリバス３３ｂを介してフレームメモリ３１ｂに格納する。

ＣＭＹＫ４色分のデータと特色４色分のデータとがそれぞれ１ページ分フレームメモリ３１ａ，３１ｂに格納された後、画像形成装置４００のプロッタＡＳＩＣ２５ａは、メモリリード転送によって、プリンタエンジン２６の印刷速度（紙送り速度）に同期してＣＭＹＫ４色分のデータを１ライン分ずつフレームメモリ３１ａから読み出し、プリンタエンジン２６に転送する。また、画像形成装置４００のプロッタＡＳＩＣ２５ｂは、メモリリード転送によって、プリンタエンジン２６の印刷速度（紙送り速度）に同期して特色４色分のデータを１ライン分ずつフレームメモリ３１ｂから読み出し、プリンタエンジン２６に転送する。

このとき、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、メモリコントローラ３２ａとプロッタＡＳＩＣ２５ａとの間でのＣＭＹＫ４色分のデータの転送を中継するとともに、メモリコントローラ３２ｂとプロッタＡＳＩＣ２５ｂとの間での特色４色分のデータの転送を中継する。プロッタＡＳＩＣ２５ａは、メモリコントローラ３２ａを介してフレームメモリ３１ａから読み出したＣＭＹＫ４色分のデータを、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４経由で取得し、プリンタエンジン２６に供給する。また、プロッタＡＳＩＣ２５ｂは、メモリコントローラ３２ｂを介してフレームメモリ３１ｂから読み出した特色４色分のデータを、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４経由で取得し、プリンタエンジン２６に供給する。

第２実施例の画像形成システム１０２では、以上のように、ラスターイメージデータのうちのＣＭＹＫ４色分のデータと特色４色分のデータとをページ単位でフレームメモリ３１ａ，３１ｂにそれぞれ書き込む処理と、フレームメモリ３１ａ，３１ｂからＣＭＹＫ４色分のデータと特色４色分のデータをライン単位で読み出してプリンタエンジン２６に供給する処理とを同時並行で処理することで、印刷処理が実行される。

第２実施例の画像形成システム１０２においても、第１実施例と同様に、メモリコントローラ統合型プロセッサ２１が各種のソフトウェアによる処理を実行する際に、ラスターイメージデータが転送される経路やメモリ（フレームメモリ３１ａ，３１ｂ）を使用しない。このため、メモリコントローラ統合型プロセッサ２１により実行されるソフトウェアの挙動によってプリンタエンジン２６のライン同期転送性能が影響を受けることがなく、プロッタＡＳＩＣ２５ａ，２５ｂやプリンタエンジン２６の設計限界性能を保証することが可能となる。したがって、第２実施例の画像形成システム１０２によれば、フレームメモリ３１ａ，３１ｂに対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる。

また、第２実施例の画像形成システム１０２では、ラスターイメージデータの色成分を分類した組の数に対応して、複数組のフレームメモリおよびメモリコントローラを画像形成装置４００に設ける構成としているので、プリンタエンジン２６の印刷色数を増加させる場合などにおいては、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４に接続するプロッタＡＳＩＣ、メモリコントローラ（およびフレームメモリ）を追加していけばよく、高い性能拡張性が得られるという効果も有する。

［第３実施例］
次に、第３実施例について、図１４を参照して説明する。第３実施例の画像形成システム（以下、画像形成システム１０３と表記する。）は、画像形成装置４００にスキャナ機能を持たせたものである。なお、その他の構成は第１実施例と同様であるため、以下、第１実施例と同様の構成については共通の符号を付して、重複した説明を省略する。

図１４は、第３実施例の画像形成システム１０３の概略構成を示す図である。第３実施例の画像形成システム１０３では、画像形成装置４００に、スキャナエンジン３４とスキャナＡＳＩＣ３５とが追加されている。

スキャナエンジン３４は、画像形成装置４００にセットされた原稿の画像を光学的に読み取って、原稿の画像に対応するＲＧＢデータを生成する。スキャナエンジン３４が生成したＲＧＢデータは、１ラインごとにスキャナＡＳＩＣ３５に供給される。

スキャナＡＳＩＣ３５は、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４に接続されている。スキャナＡＳＩＣ３５は、スキャナエンジン３４の読み取りライン周期に同期して、スキャナエンジン３４により生成されるＲＧＢデータを、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してメモリコントローラ３２に１ラインずつ転送する。メモリコントローラ３２に転送されたＲＧＢデータは、第２のメモリバス３３を介してフレームメモリ３１に随時書き込まれる。スキャナエンジン３４による１ページ分の読み取りが終了すると、フレームメモリ３１には、原稿の画像に対応するラスターイメージデータが形成される。

第３実施例の画像形成システム１０３では、第１実施例と同様に、ＤＦＥ装置２００で生成されたラスターイメージデータが画像形成装置４００に転送されてフレームメモリ３１に格納されるほか、画像形成装置４００のスキャナエンジン３４で読み取った画像のラスターイメージデータが、フレームメモリ３１に格納される。スキャナエンジン３４で読み取った画像のラスターイメージデータは、フレームメモリ３１から読み出されて、ＤＦＥ装置２００から画像形成装置４００へのラスターイメージデータの転送とは逆の経路でＤＦＥ装置２００へと転送される。

ここで、第３実施例の画像形成システム１０３において、画像形成装置４００のスキャナエンジン３４で読み取った画像のラスターイメージデータをＤＦＥ装置２００へ転送する際のデータフローについて説明する。なお、ＤＦＥ装置２００で生成されたラスターイメージデータを画像形成装置４００に転送する際のデータフローについては、上述した第１実施例と同様である。

スキャナエンジン３４により生成されたラインごとのＲＧＢデータは、スキャナＡＳＩＣ３５によりＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４を経由してメモリコントローラ３２に転送され、第２のメモリバス３３を介してフレームメモリ３１に随時書き込まれる。このとき、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、スキャナＡＳＩＣ３５とメモリコントローラ３２との間でのＲＧＢデータの転送を中継する。

スキャナエンジン３４による１ページ分の読み取りが終了し、１ページを構成する全ラインのＲＧＢデータがフレームメモリ３１に格納されると、フレームメモリ３１には、原稿の画像に対応するラスターイメージデータが形成される。

ＤＦＥ装置２００は、スキャナエンジン３４が読み取った原稿の画像に対応する１ページ分のラスターイメージデータがフレームメモリ３１に格納された後、メモリリード転送によって、フレームメモリ３１から原稿の画像に対応するラスターイメージデータを読み出す。フレームメモリ３１から読み出されたラスターイメージデータは、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７および通信ケーブル３００を経由して、ページ単位でＤＦＥ装置２００へと転送される。このとき、画像形成装置４００のＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、メモリコントローラ３２とＰＣＩ Ｅｘｐｒｅｓｓブリッジ２７との間でのラスターイメージデータの転送を中継する。

画像形成装置４００からＤＦＥ装置２００へと転送されたラスターイメージデータは、ＰＣＩ Ｅｘｐｒｅｓｓブリッジ１３経由でＤＦＥ処理部１０に入力され、必要に応じて画像処理部１４による画像処理が行われた後、ネットワーク５００経由でクライアント端末６００に配信される。

なお、ここでは、画像形成装置４００のスキャナエンジン３４で読み取った画像のデータをクライアント端末６００に配信する例について説明したが、コピー機能を実行するアプリケーションを搭載すれば、スキャナエンジン３４で読み取った画像をプリンタエンジン２６で印刷することもできる。この場合、画像形成装置４００からＤＦＥ装置２００に転送されたラスターイメージデータ（ＲＧＢデータ）を、ＤＦＥ処理部１０においてＣＭＹＫ形式に変換し、必要に応じて画像処理部１４による画像処理を行った後に、上述した経路で画像形成装置４００へと転送してフレームメモリ３１に書き戻し、ライン単位でプリンタエンジン２６へと供給すればよい。

第３実施例の画像形成システム１０３においても、第１実施例や第２実施例と同様に、メモリコントローラ統合型プロセッサ２１が各種のソフトウェアによる処理を実行する際に、ラスターイメージデータが転送される経路やメモリ（フレームメモリ３１）を使用しない。このため、メモリコントローラ統合型プロセッサ２１により実行されるソフトウェアの挙動によってプリンタエンジン２６のライン同期転送性能が影響を受けることがなく、プロッタＡＳＩＣ２５ａ，２５ｂやプリンタエンジン２６の設計限界性能を保証することが可能となる。したがって、第３実施例の画像形成システム１０３によれば、フレームメモリ３１に対するラスターイメージデータの書き込みや読み出しを高速に行って、高い印刷性能を得ることができる。

また、第３実施例の画像形成システム１０３では、以上のように、画像形成装置４００にスキャナ機能が追加されているので、利便性の向上が実現されるのは勿論のこと、スキャナエンジン３４で読み取った画像のデータ転送が、メモリコントローラ統合型プロセッサ２１の処理による影響を受けないため、高い性能でスキャナ処理とプリント処理とを並行して実行することができるといった効果を有する。

［第４実施例］
次に、第４実施例について、図１５を参照して説明する。第４実施例の画像形成システム（以下、画像形成システム１０４と表記する。）は、メモリコントローラ３２をＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４に内蔵したものである。なお、その他の構成は第１実施例と同様であるため、以下、第１実施例と同様の構成については共通の符号を付して、重複した説明を省略する。

図１５は、第４実施例の画像形成システム１０４の概略構成を示す図である。第４実施例の画像形成システム１０４では、フレームメモリ３１に対するラスターイメージデータの書き込みおよび読み出しを制御するメモリコントローラ３２が、ＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４の内部機能として搭載されている。このようなメモリコントローラ３２を一機能として内蔵するＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４は、例えば、複数のＰＣＩ Ｅｘｐｒｅｓｓ接続ポートとＤＤＲメモリバス（第２のメモリバス３３）を有するＡＳＩＣや、複数のＰＣＩ Ｅｘｐｒｅｓｓ接続ポートとＤＤＲメモリバスとに対応した高速ＩＯを搭載した汎用の高速ＦＰＧＡなどを用いて実現することができる。

第４実施例の画像形成システム１０４におけるデータフローは、基本的には上述した第１実施例と同様である。ただし、第４実施例の画像形成システム１０４では、メモリコントローラ３２がＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４に内蔵されている分、ラスターイメージデータのパケットが通過するＰＣＩ Ｅｘｐｒｅｓｓのリンクの数が、第１実施例よりも１段少なくなっている。

このため、第４実施例の画像形成システム１０４では、ラスターイメージデータのパケットをＰＣＩ Ｅｘｐｒｅｓｓのプロトコルで変換する回数が第１実施例よりも削減され、その分、上述した応答遅延時間をさらに短くして、プリンタエンジン２６のライン転送時間をさらに短縮することができる。したがって、第４実施例の画像形成システム１０４によれば、プリンタエンジン２６の印刷性能をさらに向上させることができる。

また、第４実施例の画像形成システム１０４では、プロッタＡＳＩＣの個数を増やす場合や、第３実施例のようにスキャナＡＳＩＣを追加する場合など、性能を向上させたい場合には、第２実施例のようにフレームメモリの個数を増して、それに対応するメモリコントローラをＰＣＩ Ｅｘｐｒｅｓｓスイッチ２４に内蔵させることも可能であり、高い性能拡張性が得られるという効果も有する。

以上、本発明の具体的な実施例として、第１実施例、第２実施例、第３実施例および第４実施例を説明したが、本発明は、上述した各実施例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。例えば、上記の各実施例では、ＰＣＩ Ｅｘｐｒｅｓｓ規格のプロトコルに則ってラスターイメージデータの転送を行う場合について説明したが、データ転送の方式はこれに限定されるものではない。

また、上述した各実施例に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施例に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施例にわたる構成要素を適宜組み合わせてもよい。

１０ ＤＦＥ処理部
１１ ＲＩＰ処理部
１２ データ転送処理部
１３ ＰＣＩ Ｅｘｐｒｅｓｓブリッジ
１４ 画像処理部
２１ メモリコントローラ統合型プロセッサ
２２ メインメモリ
２４ ＰＣＩ Ｅｘｐｒｅｓｓスイッチ
２５ａ，２５ｂ プロッタＡＳＩＣ
２６ プリンタエンジン
２７ ＰＣＩ Ｅｘｐｒｅｓｓブリッジ
２９ 第１のメモリバス
３１（３１ａ，３１ｂ） フレームメモリ
３２（３２ａ，３２ｂ） メモリコントローラ
３３（３３ａ，３３ｂ） 第２のメモリバス
３４ スキャナエンジン
３５ スキャナＡＳＩＣ
１００（１０１，１０２，１０３，１０４，１１０） 画像形成システム
２００ ＤＦＥ装置
３００ 通信ケーブル
４００ 画像形成装置
５００ ネットワーク
６００ クライアント端末
７３０ ＰＣＩ Ｅｘｐｒｅｓｓブリッジ

特開２０１０−９９９０７号公報

Claims (11)

1. 外部機器から転送されるラスターイメージデータを受信して、受信したラスターイメージデータに基づいて画像を形成する画像形成装置であって、
   前記外部機器からの前記ラスターイメージデータの転送を制御するプロセッサと、
   第１のバスを介して前記プロセッサと接続され、前記プロセッサの作業領域として使用される第１のメモリと、
   前記ラスターイメージデータが格納される第２のメモリと、
   第２のバスを介して前記第２のメモリと接続され、前記第２のメモリに対する前記ラスターイメージデータの書き込みおよび読み出しを制御するメモリ制御部と、
   前記ラスターイメージデータに基づいて画像を形成するプリンタエンジンと、
   前記第２のメモリから前記メモリ制御部を介して前記ラスターイメージデータを読み出して前記プリンタエンジンに供給するエンジン制御部と、を備えることを特徴とする画像形成装置。
2. 前記外部機器に対してケーブルを介して接続され、
   前記外部機器から前記ケーブルを介して転送された前記ラスターイメージデータが入力されるブリッジと、
   前記ブリッジと、前記メモリ制御部と、前記エンジン制御部とに接続され、前記ブリッジから前記メモリ制御部への前記ラスターイメージデータの転送、および、前記メモリ制御部から前記エンジン制御部への前記ラスターイメージデータの転送を中継するスイッチと、をさらに備えることを特徴とする請求項１に記載の画像形成装置。
3. 前記ケーブル、前記ブリッジおよび前記スイッチは、ＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠していることを特徴とする請求項２に記載の画像形成装置。
4. 前記メモリ制御部が前記スイッチに内蔵されていることを特徴とする請求項２または３に記載の画像形成装置。
5. 前記第２のメモリおよび前記メモリ制御部を、前記ラスターイメージデータの色成分を分類した組の数に対応して複数組備えることを特徴とする請求項１〜４のいずれか一項に記載の画像形成装置。
6. 画像を読み取るスキャナエンジンと、
   前記スキャナエンジンが読み取った画像のデータを前記メモリ制御部を介して前記第２のメモリに書き込むスキャナ制御部と、をさらに備えることを特徴とする請求項１〜５のいずれか一項に記載の画像形成装置。
7. ラスターイメージデータを生成する第１の機器と、前記第１の機器から転送された前記ラスターイメージデータに基づいて画像を形成する第２の機器と、を備える画像形成システムであって、
   前記第１の機器は、
   印刷ジョブに基づいて前記ラスターイメージデータを生成する生成部と、
   前記生成部が生成した前記ラスターイメージデータに対して画像編集のための画像処理を行う画像処理部と、
   前記画像処理が行われた後の前記ラスターイメージデータを前記第２の機器に転送する転送部と、を備え、
   前記第２の機器は、
   前記第１の機器からの前記ラスターイメージデータの転送を制御するプロセッサと、
   第１のバスを介して前記プロセッサと接続され、前記プロセッサの作業領域として使用される第１のメモリと、
   前記ラスターイメージデータが格納される第２のメモリと、
   第２のバスを介して前記第２のメモリと接続され、前記第２のメモリに対する前記ラスターイメージデータの書き込みおよび読み出しを制御するメモリ制御部と、
   前記ラスターイメージデータに基づいて画像を形成するプリンタエンジンと、
   前記第２のメモリから前記メモリ制御部を介して前記ラスターイメージデータを読み出して前記プリンタエンジンに供給するエンジン制御部と、を備えることを特徴とする画像形成システム。
8. 前記第１の機器と前記第２の機器とがケーブルを介して接続され、
   前記第１の機器は、
   前記ケーブルを介して前記第２の機器に転送する前記ラスターイメージデータが入力される第１のブリッジをさらに備え、
   前記第２の機器は、
   前記第１の機器から前記ケーブルを介して転送された前記ラスターイメージデータが入力される第２のブリッジと、
   前記第２のブリッジと、前記メモリ制御部と、前記エンジン制御部とに接続され、前記第２のブリッジから前記メモリ制御部への前記ラスターイメージデータの転送、および、前記メモリ制御部から前記エンジン制御部への前記ラスターイメージデータの転送を中継するスイッチと、をさらに備えることを特徴とする請求項７に記載の画像形成システム。
9. 前記ケーブル、前記第１のブリッジ、前記第２のブリッジおよびスイッチは、ＰＣＩ Ｅｘｐｒｅｓｓの規格に準拠していることを特徴とする請求項８に記載の画像形成システム。
10. 前記ラスターイメージデータは、非圧縮の状態で前記第１の機器から前記第２の機器に転送されることを特徴とする請求項７〜９のいずれか一項に記載の画像形成システム。
11. 前記第１の機器は、
    クライアント端末からネットワークを介して送信された印刷ジョブを受信する受信部をさらに備え、
    前記生成部は、前記受信部が受信した印刷ジョブに含まれる印刷データを解析して前記ラスターイメージデータを生成することを特徴とする請求項７〜１０のいずれか一項に記載の画像形成システム。

Images