JP2012138421A - 半導体レーザ駆動回路および光ファイバパルスレーザ装置 - Google Patents

Abstract

【課題】任意の光波形を出力するための半導体レーザをより高出力化できる半導体レーザ駆動回路およびこれを用いた光ファイバパルスレーザ装置を提供すること。
【解決手段】半導体レーザに直列接続し、互いに並列接続した複数のスイッチング素子と、前記半導体レーザと前記各スイッチング素子との間に直列接続し、前記半導体レーザに供給するための電流が流れる複数の電流制御器と、前記各スイッチング素子に接続し、前記各スイッチング素子にデジタルスイッチング信号を出力するデジタル制御部と、を備え、前記デジタル制御部が、前記複数の電流制御器の中から所望のパルス電流を生成するために選択された電流制御器に接続した前記各スイッチング素子を前記デジタルスイッチング信号により所定のタイミングでオン／オフ動作させることによって、前記所望のパルス電流を駆動電流として前記半導体レーザ素子に供給する。
【選択図】図２

Description

本発明は、半導体レーザ駆動回路および光ファイバパルスレーザ装置に関するものである。

半導体レーザを駆動する回路としては、たとえば特許文献１に記載されたものがある。この半導体レーザ駆動回路は、半導体レーザのアノードに正極性のパルス駆動電圧を出力する駆動回路を接続し、カソードに負極性のパルス駆動電圧を出力する駆動回路を接続して、半導体レーザからパルスレーザ光を出力するように構成したものである。このような駆動回路としては、オペアンプを用いた増幅回路を用いることができる。

また、半導体レーザ駆動回路としては、電界効果トランジスタ（ＦＥＴ）を用いた駆動回路を用いて半導体レーザからパルスレーザ光を出力させる構成がある（特許文献２参照）。

ここで、半導体レーザは、従来のＭＯＰＡ（Master Oscillator Power Amplifier）構造の光ファイバパルスレーザ装置において、種光源として利用されている。このような光ファイバパルスレーザ装置は、たとえば、特許文献１、２に記載したような駆動回路にて駆動される半導体レーザと、この半導体レーザが出力するパルスレーザ光を増幅する光ファイバ増幅器とによって構成されている。

特開２００５−３４０３１２号公報 実開平６−２９１６１号公報 米国特許出願公開第２００８／００８０５７０号明細書

ところで、近年光ファイバパルスレーザ装置のさらなる高出力化、高速性制御性が要求されている。光ファイバパルスレーザ装置を高出力化するためには、種光源である半導体レーザを高出力化することが好ましい。しかしながら、従来のオペアンプを用いた半導体レーザ駆動回路では、周波数帯域が１００ＭＨｚを超える高速のオペアンプを用いた場合には、半導体レーザに供給できる駆動電流がオペアンプの出力電流によって０．５Ａ程度に制限されるため、それ以上の大電流を供給して半導体レーザをさらに高出力化することが困難であるという問題がある。

また、近年光ファイバパルスレーザ装置には、出力するパルスレーザ光を、使用するアプリケーションに応じて様々な光波形に調整できることが要求されている。しかしながら、従来のＦＥＴにより構成された半導体レーザ駆動回路を用いた場合では、出力するパルスレーザ光の光波形を任意に整形することができないという問題がある。

本発明は、上記に鑑みてなされたものであって、任意の光波形を出力するための半導体レーザをより高出力化できる半導体レーザ駆動回路およびこれを用いた光ファイバパルスレーザ装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る半導体レーザ駆動回路は、半導体レーザに直列接続し、互いに並列接続した複数のスイッチング素子と、前記半導体レーザと前記各スイッチング素子との間に直列接続し、前記半導体レーザに供給するための電流が流れる複数の電流制御器と、前記各スイッチング素子に接続し、前記各スイッチング素子にデジタルスイッチング信号を出力するデジタル制御部と、を備え、前記デジタル制御部が、前記複数の電流制御器の中から所望のパルス電流を生成するために選択された電流制御器に接続した前記各スイッチング素子を前記デジタルスイッチング信号により所定のタイミングでオン／オフ動作させることによって、前記所望のパルス電流を駆動電流として前記半導体レーザ素子に供給することを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記複数の電流制御器は、公比１／２の等比数列的に設定された互いに異なる電流が流れることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記各スイッチング素子に接続した配線は、前記各スイッチング素子に流れる電流が多い配線ほど長さが短くなるように設定されていることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記複数の電流制御器は、互いに等しい電流が流れることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記複数の電流制御器は抵抗体であることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記複数の電流制御器は定電流回路であることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記各スイッチング素子と前記各電流制御器との間の電圧レベルが入力され、前記各電圧レベルに対応した電流モニタ信号を前記デジタル制御部に出力するモニタ回路を備えることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記各スイッチング素子の下流側に直列接続した複数の電流モニタ用抵抗と、前記各電流モニタ用抵抗の電圧レベルが入力され、前記各電圧レベルに対応した電流モニタ信号を前記デジタル制御部に出力するモニタ回路とを備えることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記デジタル制御部は、入力された前記各電流モニタ信号に基づいて、前記デジタルスイッチング信号を補正することを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記デジタル制御部は、入力された前記各電流モニタ信号に基づいて、前記各スイッチング素子が正しく動作しているかどうかを検知することを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記半導体レーザと電源との間に直列接続し、前記デジタル制御部が出力する停止信号によってオフ状態にされる電流遮断用スイッチング素子を備えることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記半導体レーザが出力するモニタ光を受光する受光素子と、前記受光素子の受光レベルに対応した電流が入力され、前記電流のレベルに対応した光出力モニタ信号を前記デジタル制御部に出力する光出力モニタ回路とを備えることを特徴とする。

また、本発明に係る半導体レーザ駆動回路は、上記発明において、前記デジタル制御部は、入力された前記光出力モニタ信号に基づいて、前記デジタルスイッチング信号を補正することを特徴とする。

また、本発明に係る光ファイバパルスレーザ装置は、上記発明のいずれか一つに記載の半導体レーザ駆動回路と、前記半導体レーザ駆動回路によって駆動される種光源である半導体レーザとを備えることを特徴とする。

本発明によれば、任意の波形を有する電流値の大きなパルス駆動電流を半導体レーザに供給できるので、半導体レーザをより高出力化できるという効果を奏する。

図１は、実施の形態１に係る半導体レーザ駆動回路を用いた光ファイバパルスレーザ装置の構成を示すブロック図である。 図２は、実施の形態１に係る半導体レーザ駆動回路の構成を示すブロック図である。 図３は、図２に示す半導体レーザ駆動回路において、選択された電流制御用抵抗と半導体レーザとに流れる各パルス電流の波形の一例を示す図である。 図４は、実施の形態２に係る半導体レーザ駆動回路の構成を示すブロック図である。 図５は、実施の形態３に係る半導体レーザ駆動回路の構成を示すブロック図である。 図６は、実施の形態４に係る半導体レーザ駆動回路の構成を示すブロック図である。 図７は、実施の形態５に係る半導体レーザ駆動回路の構成を示すブロック図である。 図８は、実施の形態６に係る半導体レーザ駆動回路の構成を示すブロック図である。 図９は、実施の形態７に係る半導体レーザ駆動回路の構成を示すブロック図である。

以下に、図面を参照して本発明に係る半導体レーザ駆動回路および光ファイバパルスレーザ装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。なお、図面において、同一または対応する要素には適宜同一の符号を付している。

（実施の形態１）
図１は、本発明の実施の形態１に係る半導体レーザ駆動回路を用いた光ファイバパルスレーザ装置の構成を示すブロック図である。図１に示すように、光ファイバパルスレーザ装置１０は、種光源部１０ａと、種光源部１０ａの後段に接続した光ファイバ増幅部１０ｂとを備えている。

種光源部１０ａは、パルスレーザ光を出力する分布帰還型の半導体レーザダイオードであるＬＤ１と、パルスレーザ光を出力するようにＬＤ１を駆動する半導体レーザ駆動回路を備えた制御部２と、ＬＤ１とシングルモード光ファイバによって接続した、狭い帯域の光を反射するファイバブラッググレーティング（Ｆｉｂｅｒ Ｂｒａｇｇ Ｇｒａｔｉｎｇ）であるＦＢＧ３と、ＦＢＧ３に接続した光アイソレータ４とを備えている。

ＦＢＧ３は、ＬＤ１が出力するパルスレーザ光の中心波長を含む狭い帯域の光を反射することで、ＬＤ１に対して外部光共振器として作用する。その結果、種光源部１０ａは、中心波長が安定したパルスレーザ光を出力する光源として動作する。種光源部１０ａから出力するパルスレーザ光の中心波長はたとえば約１０６４ｎｍである。なお、ＦＢＧ３を形成した部分の近傍にヒータやペルチェ素子などの温度調整手段を取り付け、温度を変化させることによってＦＢＧ３の反射波長を変化させて、パルスレーザ光の波長を制御してもよい。

光アイソレータ４は、外部からの光がＬＤ１に入力するのを阻止し、ＬＤ１の光出力を安定させる機能を有する。

制御部２は、本実施の形態１に係る半導体レーザ駆動回路を備えており、ＬＤ１にパルス駆動電流を供給してパルスレーザ光を出力させる。

光ファイバ増幅部１０ｂは、極めて高い光出力を実現できるダブルクラッド型の光ファイバ増幅器であって、種光源部１０ａの光アイソレータ４とシングルモード光ファイバによって接続した光合波器であるＴＦＢ（Ｔａｐｅｒｅｄ Ｆｉｂｅｒ Ｂｕｎｄｌｅ）６と、ＴＦＢ６とはマルチモード光ファイバによって接続したマルチモードの半導体レーザからなる励起光源群５と、ＴＦＢ６に接続した増幅用ダブルクラッド光ファイバ７と、を備える。なお、励起光源群５は、励起光源群５に直流の駆動電流を供給する不図示の制御部に接続している。なお、増幅用ダブルクラッド光ファイバ７は、希土類元素であるイッテルビウム（Ｙｂ）のイオンを添加したコア部と、コア部の外周に形成したコア部よりも屈折率が低い内部クラッド部と、内部クラッド部の外周に形成した内部クラッド部よりも屈折率が低い外部クラッド部と、を備えているものである。

この光ファイバパルスレーザ装置１０はつぎのように動作する。まず、種光源部１０ａは、制御部２がＬＤ１にパルス駆動電流を供給してパルスレーザ光を出力させる。つぎに、光ファイバ増幅部１０ｂにおいて、励起光源群５は波長９００〜９８０ｎｍの励起光を出力し、マルチモード光ファイバは出力した励起光をＴＦＢ６へ導波する。ＴＦＢ６は導波された励起光を増幅用ダブルクラッド光ファイバ７へ結合する。ここで、増幅用ダブルクラッド光ファイバ７へ結合した励起光は、コア部および内部クラッドをマルチモードで伝搬しながら、コア部に添加したＹｂイオンを光励起する。それと同時に、ＴＦＢ６は、種光源部１０ａから入力されたパルスレーザ光を、増幅用ダブルクラッド光ファイバ７へ結合する。ここで、増幅用ダブルクラッド光ファイバ７へ結合したパルスレーザ光は、コア部をシングルモードで伝搬しながら、励起状態にあるＹｂイオンと相互作用し、誘導放出作用によって光増幅され、高出力のパルスレーザ光として出力される。

つぎに、制御部２が備える本実施の形態１に係る半導体レーザ駆動回路について説明する。図２は、本実施の形態１に係る半導体レーザ駆動回路の構成を示すブロック図である。図２に示すように、この半導体レーザ駆動回路１００は、デジタル制御回路１１と、各々がデジタル制御回路１１に接続したＮ個のバッファ回路１２と、バッファ回路１２がゲート端子に接続し、ソース端子がケースグラウンドに接続したＮ個のスイッチング素子であるＦＥＴ１３と、ＦＥＴ１３のそれぞれのドレイン端子とＬＤ１のカソード側との間に直列接続した電流制御器としてのＮ個の電流制御用抵抗１４−１〜１４−Ｎと、を備えている。なお、Ｎは２以上の整数である。また、Ｎ個のＦＥＴ１３は互いに並列接続しており、Ｎ個の電流制御用抵抗１４−１〜１４−Ｎは互いに並列接続している。また、ＬＤ１のアノード側は電源に接続している。電源電圧Ｖccの値はたとえば１０〜１５Ｖである。

デジタル制御回路１１は、制御部２が備えるＣＰＵからの指令に基づきデジタルスイッチング信号を出力する。バッファ回路１２は、デジタル制御回路１１が出力したデジタルスイッチング信号の増幅、波形整形を行うものである。

ＦＥＴ１３は、エンハンスメント型のＮチャネルＭＯＳ−ＦＥＴであり、バッファ回路１２から入力されたデジタルスイッチング信号によってオン／オフ動作を行う。ＦＥＴ１３がオン状態の場合には電流制御用抵抗１４−１〜１４−Ｎに電流が流れ、オフ状態の場合には電流が遮断される。

電流制御用抵抗１４−１〜１４−Ｎは、それぞれ抵抗値がＲ、２Ｒ、４Ｒ、・・・、２^Ｎ−１Ｒであり、公比２の等比数列的に設定された互いに異なる抵抗値を有する。なお、電流制御用抵抗１４−１に流れる電流値をＩ（＝Ｖcc／Ｒ）とすると、電流制御用抵抗１４−１〜１４−Ｎには、それぞれ電流値がＩ、Ｉ／２、Ｉ／４、・・・、Ｉ／２^Ｎ−１である、公比１／２の等比数列的な電流が流れる。また、電流制御用抵抗１４−１〜１４−Ｎのすべてに電流が流れると、ＬＤ１にはＩtotal＝Ｉ×（２^Ｎ−１−１）／２^Ｎ−１の電流が流れる。これらの電流制御用抵抗１４−１〜１４−Ｎに流れる電流は、ＬＤ１に供給するためのものである。

この半導体レーザ駆動回路１００の動作を説明する。まず、デジタル制御回路１１は、ＣＰＵから指令が入力されて、電流制御用抵抗１４−１〜１４−Ｎのうち、所望の電流値および波形を有するパルス電流を生成するために選択された電流制御用抵抗に対応するバッファ回路１２のそれぞれにデジタルスイッチング信号を出力する。バッファ回路１２は、入力されたデジタルスイッチング信号の増幅、波形整形を行ってＦＥＴ１３に出力する。

つぎに、選択された電流制御用抵抗に接続されたＦＥＴ１３は、対応するバッファ回路１２からゲート端子に入力されたデジタルスイッチング信号によって、オン／オフ動作を行う。これによって、電源からＬＤ１、電流制御用抵抗１４−１〜１４−Ｎのうち選択された電流制御用抵抗、およびこれらに接続されたＦＥＴ１３のドレイン側からソース側にパルス電流が流れる。

ここで、この半導体レーザ駆動回路１００では、選択された電流制御用抵抗の組み合わせ、およびこれらに接続されたＦＥＴ１３に与えるデジタルスイッチング信号によるＦＥＴ１３のオン／オフ動作のタイミングの調整によって、ＬＤ１に供給される電流が所望の電流値および波形を有するパルス電流（パルス駆動電流）となる。

以下、選択された電流制御用抵抗と、半導体レーザとに流れるパルス電流の波形の一例について説明する。ここでは、電流制御用抵抗１４−１〜１４−３が選択されるものとする。図３は、半導体レーザ駆動回路１００において、選択された電流制御用抵抗と半導体レーザとに流れる各パルス駆動電流の波形の一例を示す図である。図３（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ電流制御用抵抗１４−１、１４−２、１４−３、ＬＤ１に流れるパルス電流の波形を示している。また、図３において横軸は時刻ｔ、縦軸は電流を示す。

図３に示す例では、時刻ｔ１のタイミングで、デジタルスイッチング信号によって電流制御用抵抗１４−１、１４−２に接続されたＦＥＴ１３がオン動作し、電流制御用抵抗１４−１、４−２にそれぞれ電流値がＩ、Ｉ／２の電流が流れる。時刻ｔ２のタイミングで、デジタルスイッチング信号によって電流制御用抵抗１４−３に接続されたＦＥＴ１３がオン動作し、電流制御用抵抗１４−３に電流値がＩ／４の電流が流れる。時刻ｔ３のタイミングで、デジタルスイッチング信号によって電流制御用抵抗１４−３に接続されたＦＥＴ１３がオフ動作し、電流制御用抵抗１４−３に流れる電流値が零になる。時刻ｔ４のタイミングで、デジタルスイッチング信号によって電流制御用抵抗１４−２に接続されたＦＥＴ１３がオフ動作し、電流制御用抵抗１４−２に流れる電流値が零になる。最後に、時刻ｔ５のタイミングで、デジタルスイッチング信号によって電流制御用抵抗１４−１に接続されたＦＥＴ１３がオフ動作し、電流制御用抵抗１４−１に流れる電流値が零になる。

その結果、ＬＤ１には、図３（ｄ）に示すような各電流制御用抵抗１４−１、１４−２、１４−３に流れるパルス電流を組み合わせた電流値および波形のパルス駆動電流を流すことができる。このように、選択する電流制御用抵抗の組み合わせ、およびＦＥＴ１３のオン／オフ動作のタイミングの調整によって、ＬＤ１に所望の任意の電流値および波形を有するパルス駆動電流を供給することができる。

また、このＬＤ１に供給するパルス駆動電流としては、電流制御用抵抗１４−１〜１４−Ｎから適宜選択することによって、Ｉtotalとして０からＩ×（２^Ｎ−１）／２^Ｎ−１までの電流を、Ｉ／２^Ｎ−１の分解能で流すように調整可能である。この半導体レーザ駆動回路１００では、電流制御用抵抗１４−１〜１４−Ｎの抵抗値を等比数列的に設定しているので、比較的少数の電流制御用抵抗によって、分解能がより高い電流調整が実現される。

また、この半導体レーザ駆動回路１００では、並列に接続したＦＥＴ１３のスイッチング動作を利用してＬＤ１にパルス駆動電流を供給することによって、大電流の高速制御が可能である。また、ＦＥＴ１３自体の消費電力は非常に小さいので、リニア制御を行っているオペアンプ回路を利用した駆動回路のように素子の放熱を考慮しなくてもよい。また、デジタル制御部１１からのデジタルスイッチング信号によってＦＥＴ１３を制御するので、オペアンプ回路を利用した駆動回路のような高速なＤＡ変換器を使用する必要がない。なお、この半導体レーザ駆動回路１００では、スイッチング素子としてエンハンスメント型のＮチャネルＭＯＳ−ＦＥＴであるＦＥＴ１３を用いているが、他の形式のＦＥＴや、バイポーラトランジスタ等の他のトランジスタを用いても同様の効果が得られる。

使用するトランジスタについては、立ち上がり／立ち下がり時間がそれぞれ１０ｎｓｅｃ以下で高速に動作し、５００ｍＡ以上の電流が流せるものが好ましく、たとえばＳｉ、ＳｉＣ、ＧａＡｓ系、ＧａＮ系などの半導体材料からなるものを用いることができる。

そして、このような大電流のパルス駆動電流をＬＤ１に供給できる半導体レーザ駆動回路１００を用いていることによって、ＬＤ１として、たとえば駆動電流を２Ａとした場合にパルスのピーク電力が１Ｗ以上の光出力である高出力なものを使用できる。その結果、光ファイバパルスレーザ装置１０を１００Ｗ以上に高出力化することができる。

以上説明したように、本実施の形態１に係る半導体レーザ駆動回路１００は、任意の光波形を出力するためのＬＤ１および光ファイバパルスレーザ装置１０をより高出力化できる。

（実施の形態２）
つぎに、本発明の実施の形態２に係る半導体レーザ駆動回路について説明する。本実施の形態２に係る半導体レーザ駆動回路は、図１に示す光ファイバパルスレーザ装置１０の制御部２において、半導体レーザ駆動回路１００に置き換えて使用できるものである。

図４は、本実施の形態２に係る半導体レーザ駆動回路の構成を示すブロック図である。図４に示すように、この半導体レーザ駆動回路２００は、図２に示す実施の形態１に係る半導体レーザ駆動回路１００において、Ｎ個の電流制御用抵抗１４−１〜１４−ＮをＮ個の電流制御用抵抗１５に置き換えた構成を有する。

電流制御用抵抗１５は、いずれも抵抗値がＲである。したがって、各電流制御用抵抗１５に流れる電流値はいずれもＩ（＝Ｖcc／Ｒ）である。Ｎ個の電流制御用抵抗１５のすべてに電流が流れると、ＬＤ１にはＩtotal＝Ｉ×Ｎの電流が流れる。

この半導体レーザ駆動回路２００も、半導体レーザ駆動回路１００と同様に、Ｎ個の電流制御用抵抗１５のうち、所望のパルス電流を生成するために選択された電流制御用抵抗に接続されたＦＥＴ１３に、対応するバッファ回路１２からゲート端子に入力されたデジタルスイッチング信号によって、オン／オフ動作を行う。これによって、電源からＬＤ１、選択された電流制御用抵抗、およびこれらに接続されたＦＥＴ１３のドレイン側からソース側にパルス電流が流れる。そして、選択された電流制御用抵抗の組み合わせ、およびこれらに接続されたＦＥＴ１３に与えるデジタルスイッチング信号によるＦＥＴ１３のオン／オフ動作のタイミングの調整によって、ＬＤ１に流れる電流が所望の電流値および波形を有するパルス電流（パルス駆動電流）となる。その結果、半導体レーザ駆動回路２００は、半導体レーザ駆動回路１００と同様に、任意の光波形を出力するためのＬＤ１および光ファイバパルスレーザ装置１０をより高出力化できる。

また、半導体レーザ駆動回路２００では、このＬＤ１に供給するパルス駆動電流としては、Ｎ個の電流制御用抵抗１５から適宜選択することによって、Ｉtotalとして０からＩ×Ｎまでの電流を、Ｉの分解能で流すように調整可能である。この半導体レーザ駆動回路２００では、抵抗値が等しい電流制御用抵抗１５を使用することによって、各電流制御用抵抗１５に流れる電流値が最大のＩtotalの１／Ｎになる。その結果、各電流制御用抵抗１５の熱的負荷を均等にすることができ、かつ定格電流が小さい抵抗を使用することができるので、半導体レーザ駆動回路２００がより低コストなものとなる。

（実施の形態３）
つぎに、本発明の実施の形態３に係る半導体レーザ駆動回路について説明する。本実施の形態３に係る半導体レーザ駆動回路は、図１に示す光ファイバパルスレーザ装置１０の制御部２において、半導体レーザ駆動回路１００に置き換えて使用できるものであり、各スイッチング素子に流れる電流をモニタするモニタ回路を備えるものである。

図５は、本実施の形態３に係る半導体レーザ駆動回路の構成を示すブロック図である。図５に示すように、この半導体レーザ駆動回路３００は、図２に示す実施の形態１に係る半導体レーザ駆動回路１００にモニタ回路１６を付加した構成を有する。

モニタ回路１６は、電流制御用抵抗１４−１〜１４−Ｎの各々とこれに接続されたＦＥＴ１３との間に接続しており、かつデジタル制御回路１１に接続している。

ここで、電流制御用抵抗１４−１〜１４−Ｎのうちの所定の電流制御用抵抗（たとえば電流制御用抵抗１４−１）に接続したＦＥＴ１３がオン状態の場合に、正常にＦＥＴ１３が動作していれば、モニタ回路１６には電流制御用抵抗１４−１とＦＥＴ１３との間の電圧レベルである、ＦＥＴ１３に流れる電流値とＦＥＴ１３のオン抵抗との積である電圧が入力される。ここで、ＦＥＴ１３のオン抵抗はたとえば数ｍΩ程度であるので、入力される電圧レベルはほとんど０Ｖに近い値である。一方、ＦＥＴ１３がオフ状態の場合、またはＦＥＴ１３が正常に動作していない等の不具合によってＦＥＴ１３に電流が流れない場合には、モニタ回路１６には電源電圧のレベルの電圧が入力される。

モニタ回路１６は、入力された電圧レベルに対応した電流モニタ信号である電圧信号をデジタル制御回路１１に入力する。デジタル制御回路１１は、入力された電圧信号に基づき、所定の電流制御用抵抗に電流が流れているかを検知することができる。

したがって、この半導体レーザ駆動回路３００では、デジタル制御回路１１は、入力された電圧信号に基づいて、ＦＥＴ１３が所望のタイミングでオン／オフ動作をしているかどうかを検知することもできる。よって、この半導体レーザ駆動回路３００では、デジタル制御回路１１がこの検知結果をフィードバックして、出力するデジタルスイッチング信号の波形や位相を補正することによって、より正確な波形のパルス駆動電流を生成することができる。また、この半導体レーザ駆動回路３００では、ＦＥＴ１３が正しく動作しているか、またはＦＥＴ１３の故障などによってＦＥＴ１３に電流が流れないなどの不具合があるかを検知することもできる。

なお、モニタ回路１６に入力される電圧信号は略０Ｖと電源電圧値の２値であるため、モニタ回路１６は高速で簡素にできるので、デジタル回路で構成した比較器等によって実現することができる。この場合、電源電圧がデジタル回路の電圧より高い場合には、別途抵抗分圧回路を設けることが好ましい。ただし、モニタ回路１６はデジタル回路に限らず、オペアンプを用いたアナログ回路を用いて構成してもよい。

（実施の形態４）
つぎに、本発明の実施の形態４に係る半導体レーザ駆動回路について説明する。本実施の形態４に係る半導体レーザ駆動回路は、実施の形態３と同様に、各スイッチング素子に流れる電流をモニタするモニタ回路を備えるものである。

図６は、本実施の形態４に係る半導体レーザ駆動回路の構成を示すブロック図である。図６に示すように、この半導体レーザ駆動回路４００は、図５に示す実施の形態３に係る半導体レーザ駆動回路３００にＮ個の電流モニタ用抵抗１７を付加した構成を有する。

電流モニタ用抵抗１７は、各ＦＥＴ１３の下流側であるソース端子とケースグラウンドとの間に直列接続している。また、モニタ回路１６は、半導体レーザ駆動回路３００の場合とは異なり、各ＦＥＴ１３のソース端子と各電流モニタ用抵抗１７との間に接続しており、かつデジタル制御回路１１に接続している。

ここで、電流制御用抵抗１４−１〜１４−Ｎのうちの所定の電流制御用抵抗に接続したＦＥＴ１３がオン状態の場合に、正常にＦＥＴ１３が動作していれば、モニタ回路１６には、このＦＥＴ１３に接続した電流モニタ用抵抗１７の電圧レベル（すなわち流れる電流値と抵抗との積）の電圧が入力される。一方、ＦＥＴ１３がオフ状態の場合、またはＦＥＴ１３が正常に動作していない等の不具合によってＦＥＴ１３に電流が流れない場合には、モニタ回路１６にはグラウンドレベル（＝０Ｖ）の電圧が入力される。

モニタ回路１６は、入力された電圧レベルに対応した電流モニタ信号である電圧信号をデジタル制御回路１１に入力する。デジタル制御回路１１は、入力された電圧信号に基づき、所定の電流制御用抵抗に電流が流れているかを検知することができる。

したがって、この半導体レーザ駆動回路４００では、デジタル制御回路１１は、入力された電圧信号に基づいて、ＦＥＴ１３が所望のタイミングでオン／オフ動作をしているかどうかを検知することもできる。したがって、半導体レーザ駆動回路３００と同様に、より正確な波形のパルス駆動電流を生成することができる。また、この半導体レーザ駆動回路４００では、ＦＥＴ１３が正しく動作しているか、またはＦＥＴ１３の故障などによってＦＥＴ１３に電流が流れないなどの不具合があるかを検知することもできる。

なお、モニタ回路１６に入力される電圧は略０Ｖと電流モニタ用抵抗１７の電圧レベルの２値であるため、モニタ回路１６は高速で簡素にできるので、デジタル回路で構成した比較器等によって実現することができる。ただし、モニタ回路１６はデジタル回路に限らず、オペアンプを用いたアナログ回路を用いて構成してもよい。また、半導体レーザ駆動回路３００とは異なり、電源電圧がモニタ回路１６に入力される構成ではないので、モニタ回路１６の許容入力電圧値に制限されず、また別途抵抗分圧回路を設けること無く、電源電圧を高電圧にすることができる。

（実施の形態５）
つぎに、本発明の実施の形態５に係る半導体レーザ駆動回路について説明する。本実施の形態５に係る半導体レーザ駆動回路は、図１に示す光ファイバパルスレーザ装置１０の制御部２において、半導体レーザ駆動回路１００に置き換えて使用できるものであり、半導体レーザに流れる電流を遮断するスイッチング素子を備えるものである。

図７は、本実施の形態５に係る半導体レーザ駆動回路の構成を示すブロック図である。図７に示すように、この半導体レーザ駆動回路５００は、図２に示す実施の形態１に係る半導体レーザ駆動回路１００に、ＬＤ１と電源との間に直列接続した電流遮断用スイッチング素子であるＦＥＴ１８を付加した構成を有する。

ＦＥＴ１８は、エンハンスメント型のＰチャネルＭＯＳ−ＦＥＴであり、ゲート端子がデジタル制御回路１１に接続し、ドレイン端子が電源に接続し、ソース端子がＬＤ１のアノード側に接続している。

この半導体レーザ駆動回路５００では、ＬＤ１を動作させる際にはＦＥＴ１８はオン状態にされているが、ＬＤ１の動作を何らかの理由、たとえば安全上の理由により停止させる必要がある場合には、デジタル制御回路１１はＦＥＴ１８に停止信号を出力してＦＥＴ１８をオフ状態にする。これによって、ＬＤ１に流れる電流が遮断されるので、ＬＤ１の動作を迅速に停止させることができる。なお、ＦＥＴ１８としては、他の形式のＦＥＴや、バイポーラトランジスタ等の他のトランジスタを用いてもよい。

（実施の形態６）
つぎに、本発明の実施の形態６に係る半導体レーザ駆動回路について説明する。本実施の形態６に係る半導体レーザ駆動回路は、図１に示す光ファイバパルスレーザ装置１０の制御部２において、半導体レーザ駆動回路１００に置き換えて使用できるものであり、半導体レーザの光出力をモニタするための受光素子を備える。

図８は、本実施の形態６に係る半導体レーザ駆動回路の構成を示すブロック図である。図８に示すように、この半導体レーザ駆動回路６００は、図２に示す実施の形態１に係る半導体レーザ駆動回路１００に、受光素子であるフォトダイオード（ＰＤ）１９と光出力モニタ回路２０とを付加した構成を有する。

ＰＤ１９は、電源および光出力モニタ回路２０に接続しており、光出力モニタ回路２０はデジタル制御回路１１に接続している。そして、この半導体レーザ駆動回路６００では、ＰＤ１９は、ＬＤ１が出力するモニタ光Ｌを受光してその受光レベルに対応した電流を光出力モニタ回路２０に出力する。光出力モニタ回路２０は、入力された電流のレベルに対応した光出力モニタ電圧信号をデジタル制御回路１１に出力する。デジタル制御回路１１は、入力された光出力モニタ電圧信号に基づき、ＬＤ１の光出力が所望の値になっているかどうかを検知することができる。よって、この半導体レーザ駆動回路６００では、デジタル制御回路１１がこの検知結果をフィードバックして、出力するデジタルスイッチング信号を補正する。このデジタルスイッチング信号の補正とは、たとえば、電流制御用抵抗１４−１〜１４−Ｎのうち選択する電流制御用抵抗を変更する補正や、デジタルスイッチング信号の波形や位相の補正などである。この半導体レーザ駆動回路６００では、このような補正によって、ＬＤ１の光出力を調整したり、ＬＤ１の経年劣化などによる光出力の低下の補正を行ったりすることができる。

ここで、モニタ光Ｌは、ＬＤ１の後端面から出力するレーザ光を利用したり、ＦＢＧ３の前段にレーザ光の一部を分岐する光カプラを設け、この光カプラによって分岐されたレーザ光の一部を利用したりすることができる。

（実施の形態７）
つぎに、本発明の実施の形態７に係る半導体レーザ駆動回路について説明する。本実施の形態７に係る半導体レーザ駆動回路は、図２に示す半導体レーザ駆動回路１００において、電流制御器としての電流制御用抵抗を定電流回路に置き換えた構成を有する。

図９は、本実施の形態７に係る半導体レーザ駆動回路の構成を示すブロック図である。図９に示すように、この半導体レーザ駆動回路７００は、図２に示す実施の形態１に係る半導体レーザ駆動回路１００において、Ｎ個の電流制御用抵抗１４−１〜１４−ＮをＮ個の定電流回路２１−１〜２１−Ｎに置き換えた構成を有する。

定電流回路２１−１〜２１−Ｎは、それぞれ電流値がＩ、Ｉ／２、Ｉ／４、・・・、Ｉ／２^Ｎ−１である、公比１／２の等比数列的に設定された電流が流れるように構成されている。したがって、定電流回路２１−１〜２１−Ｎのすべてに電流が流れると、ＬＤ１にはＩtotal＝Ｉ×（２^Ｎ−１−１）／２^Ｎ−１の電流が流れる。これらの定電流回路２１−１〜２１−Ｎに流れる電流は、ＬＤ１に供給するためのものである。

なお、定電流回路２１−１〜２１−Ｎは、たとえばトランジスタやオペアンプ等の部品を用いて構成されている。定電流回路２１−１〜２１−Ｎは、これらの構成部品の選定、または構成部品の定数の調整によって、所望の電流が流れるように容易に構成することができる。

この半導体レーザ駆動回路７００も、半導体レーザ駆動回路１００と同様に、任意の光波形を出力するためのＬＤ１および光ファイバパルスレーザ装置１０をより高出力化できる。

ここで、半導体レーザ駆動回路１００のように電流制御用抵抗１４−１〜１４−Ｎを使用する場合、これらの抵抗とＦＥＴ１３の容量成分(Ｃ成分)との組み合わせによって、場合によってはローパスフィルタとして動作するＲＣ回路が形成されるおそれがある。これに対して、この半導体レーザ駆動回路７００は、定電流回路２１−１〜２１−Ｎを使用しているので、このようなローパスフィルタが形成されるおそれがない。したがって、半導体レーザ駆動回路７００は、ＦＥＴ１３がデジタルスイッチング信号に対してより確実に高速応答するものとなるので、より急峻なパルス電流を生成するのに適するものとなる。

なお、本実施の形態７と同様に、実施の形態１〜６に係る各半導体レーザ駆動回路の電流制御用抵抗を定電流回路に置き換えてもよい。

また、上記実施の形態１、３〜６では、電流制御用抵抗の値が互いに異なるため、各電流制御用抵抗に接続したＦＥＴに流れる電流が異なる。同様に、実施の形態７でも、各定電流回路に接続したＦＥＴに流れる電流が異なる。この場合、電流が多く流れる配線ほど長さが短くなるように設定して配線を行えば、配線の抵抗による電力損失や、ＦＥＴのスイッチング時の回路のインダクタ成分による逆起電力の影響を小さくできるので好ましい。

また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。たとえば、図４に示した半導体レーザ駆動回路に、図５、６に示したモニタ回路、またはモニタ回路および電流モニタ用抵抗を付加してもよい。また、図５、６に示した半導体レーザ駆動回路に、図７に示した電流遮断用スイッチング素子を付加し、モニタ回路によって不具合を検知したときにＬＤに流れる電流を遮断するようにしてもよい。

１ ＬＤ
２ 制御部
３ ＦＢＧ
４ 光アイソレータ
５ 励起光源群
６ ＴＦＢ
７ 増幅用ダブルクラッド光ファイバ
１０ 光ファイバパルスレーザ装置
１０ａ 種光源部
１０ｂ 光ファイバ増幅部
１１ デジタル制御回路
１２ バッファ回路
１３、１８ ＦＥＴ
１４−１〜１４−Ｎ、１５ 電流制御用抵抗
１６ モニタ回路
１７ 電流モニタ用抵抗
１９ ＰＤ
２０ 光出力モニタ回路
２１−１〜２１−Ｎ 定電流回路
１００〜７００ 半導体レーザ駆動回路
Ｌ モニタ光

Claims (14)

1. 半導体レーザに直列接続し、互いに並列接続した複数のスイッチング素子と、
   前記半導体レーザと前記各スイッチング素子との間に直列接続し、前記半導体レーザに供給するための電流が流れる複数の電流制御器と、
   前記各スイッチング素子に接続し、前記各スイッチング素子にデジタルスイッチング信号を出力するデジタル制御部と、
   を備え、前記デジタル制御部が、前記複数の電流制御器の中から所望のパルス電流を生成するために選択された電流制御器に接続した前記各スイッチング素子を前記デジタルスイッチング信号により所定のタイミングでオン／オフ動作させることによって、前記所望のパルス電流を駆動電流として前記半導体レーザ素子に供給することを特徴とする半導体レーザ駆動回路。
2. 前記複数の電流制御器は、公比１／２の等比数列的に設定された互いに異なる電流が流れることを特徴とする請求項１に記載の半導体レーザ駆動回路。
3. 前記各スイッチング素子に接続した配線は、前記各スイッチング素子に流れる電流が多い配線ほど長さが短くなるように設定されていることを特徴とする請求項２に記載の半導体レーザ駆動回路。
4. 前記複数の電流制御器は、互いに等しい電流が流れることを特徴とする請求項１に記載の半導体レーザ駆動回路。
5. 前記複数の電流制御器は抵抗体であることを特徴とする請求項１〜４のいずれか一つに記載の半導体レーザ駆動回路。
6. 前記複数の電流制御器は定電流回路であることを特徴とする請求項１〜４のいずれか一つに記載の半導体レーザ駆動回路。
7. 前記各スイッチング素子と前記各電流制御器との間の電圧レベルが入力され、前記各電圧レベルに対応した電流モニタ信号を前記デジタル制御部に出力するモニタ回路を備えることを特徴とする請求項１〜６のいずれか一つに記載の半導体レーザ駆動回路。
8. 前記各スイッチング素子の下流側に直列接続した複数の電流モニタ用抵抗と、前記各電流モニタ用抵抗の電圧レベルが入力され、前記各電圧レベルに対応した電流モニタ信号を前記デジタル制御部に出力するモニタ回路とを備えることを特徴とする請求項１〜６のいずれか一つに記載の半導体レーザ駆動回路。
9. 前記デジタル制御部は、入力された前記各電流モニタ信号に基づいて、前記デジタルスイッチング信号を補正することを特徴とする請求項７または８に記載の半導体レーザ駆動回路。
10. 前記デジタル制御部は、入力された前記各電流モニタ信号に基づいて、前記各スイッチング素子が正しく動作しているかどうかを検知することを特徴とする請求項７または８に記載の半導体レーザ駆動回路。
11. 前記半導体レーザと電源との間に直列接続し、前記デジタル制御部が出力する停止信号によってオフ状態にされる電流遮断用スイッチング素子を備えることを特徴とする請求項１〜１０のいずれか一つに記載の半導体レーザ駆動回路。
12. 前記半導体レーザが出力するモニタ光を受光する受光素子と、前記受光素子の受光レベルに対応した電流が入力され、前記電流のレベルに対応した光出力モニタ信号を前記デジタル制御部に出力する光出力モニタ回路とを備えることを特徴とする請求項１〜１１のいずれか一つに記載の半導体レーザ駆動回路。
13. 前記デジタル制御部は、入力された前記光出力モニタ信号に基づいて、前記デジタルスイッチング信号を補正することを特徴とする請求項１２に記載の半導体レーザ駆動回路。
14. 請求項１〜１３のいずれか一つに記載の半導体レーザ駆動回路と、前記半導体レーザ駆動回路によって駆動される種光源である半導体レーザとを備えることを特徴とする光ファイバパルスレーザ装置。

Images