JP2012137771A - Methods for manufacturing multilayer thin film pattern and display device - Google Patents
Methods for manufacturing multilayer thin film pattern and display device Download PDFInfo
- Publication number
- JP2012137771A JP2012137771A JP2012030712A JP2012030712A JP2012137771A JP 2012137771 A JP2012137771 A JP 2012137771A JP 2012030712 A JP2012030712 A JP 2012030712A JP 2012030712 A JP2012030712 A JP 2012030712A JP 2012137771 A JP2012137771 A JP 2012137771A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- resist pattern
- transparent conductive
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 152
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 405
- 238000005530 etching Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000011229 interlayer Substances 0.000 claims abstract description 50
- 238000004380 ashing Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims description 123
- 239000002184 metal Substances 0.000 claims description 123
- 239000010410 layer Substances 0.000 claims description 48
- 239000004973 liquid crystal related substance Substances 0.000 description 38
- 239000003990 capacitor Substances 0.000 description 21
- 230000037303 wrinkles Effects 0.000 description 21
- 239000003960 organic solvent Substances 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 8
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007687 exposure technique Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Weting (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、多層薄膜パターン及び表示装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a multilayer thin film pattern and a display device.
液晶表示装置には、透過型、反射型、半透過型などの液晶表示装置がある(例えば、特許文献1)。透過型液晶表示装置は、バックライトをその背面に配置して画像表示を行う。反射型液晶表示装置は、基板に反射板を配置して周囲の光を反射板表面で反射させることにより画像表示を行う。そのため、反射型液晶表示装置は、光を反射する画素電極、すなわち反射画素電極を備えている。半透過型液晶表示装置は、光の一部を透過し、光の一部を反射する。半透過型液晶表示装置では、TFTアレイ基板は、透過画素電極(透過電極)と反射画素電極とを併せ持つ。 Liquid crystal display devices include transmissive, reflective, and transflective liquid crystal display devices (for example, Patent Document 1). The transmissive liquid crystal display device displays an image by arranging a backlight on the back surface thereof. The reflective liquid crystal display device displays an image by disposing a reflecting plate on a substrate and reflecting ambient light on the surface of the reflecting plate. Therefore, the reflective liquid crystal display device includes a pixel electrode that reflects light, that is, a reflective pixel electrode. The transflective liquid crystal display device transmits part of light and reflects part of light. In the transflective liquid crystal display device, the TFT array substrate has both a transmissive pixel electrode (transmissive electrode) and a reflective pixel electrode.
透過型液晶表示装置においては、通常TFTアレイ基板上の画素電極およびカラーフィルタ基板上の対向電極のいずれも透明であることが求められており、双方とも電極材料としてITO等の透明導電性膜が用いられている。このため、液晶の交流駆動に際して、上記画素電極と対向電極は、互いに正、負電圧をほぼ同一の条件で液晶に印加することができる。一方、半透過型液晶表示装置においては、反射画素電極(反射電極)としてAlなどの金属膜が用いられている。そのため、対向電極である透明導電性膜との仕事関数差により、駆動条件によって表示のちらつき(フリッカ)や液晶の焼き付きが発生する。 In a transmissive liquid crystal display device, both the pixel electrode on the TFT array substrate and the counter electrode on the color filter substrate are usually required to be transparent, and both are made of a transparent conductive film such as ITO as an electrode material. It is used. For this reason, when the liquid crystal is AC driven, the pixel electrode and the counter electrode can apply positive and negative voltages to the liquid crystal under substantially the same conditions. On the other hand, in a transflective liquid crystal display device, a metal film such as Al is used as a reflective pixel electrode (reflective electrode). For this reason, display flickering or liquid crystal burn-in occurs depending on driving conditions due to a work function difference from the transparent conductive film that is the counter electrode.
このようなフリッカおよび焼き付き対策として、反射電極の金属上に対向電極と同じ材料の透明導電性膜を形成する技術が特許文献2、3に開示されている。特許文献3では、反射電極の金属膜および反射電極上の透明導電性膜を、同じマスクパターンを用いて同じエッチング液により一括ウェットエッチング処理することにより、反射電極および反射電極と同一パターン形状を有する透明導電性膜を形成している。
As countermeasures against such flicker and image sticking, techniques for forming a transparent conductive film of the same material as the counter electrode on the metal of the reflective electrode are disclosed in
また、半透過型液晶表示装置においては、透過電極を形成する工程と反射電極を形成する工程とを両方備えている。そのため、半透過型液晶表示装置では、透過型液晶表示装置や反射型液晶表示装置に比べて写真製版工程が増大してしまう。写真製版工程数を削減するために、写真製版に工夫を行う技術が特許文献4に開示されている。特許文献4では、写真製版の際にグレートーンやハーフトーン露光技術を用いて、レジスト(感光性樹脂)パターンの膜厚を部位毎に変えている。この膜厚差を有するレジストパターンにより、透過画極と反射電極とを1回の写真製版工程で行っている。
In addition, the transflective liquid crystal display device includes both a step of forming a transmissive electrode and a step of forming a reflective electrode. Therefore, in the transflective liquid crystal display device, the photolithography process is increased as compared with the transmissive liquid crystal display device and the reflective liquid crystal display device.
しかしながら、特許文献3の方法により金属膜およびその上に形成された透明導電膜を一括ウェットエッチングする場合、透明導電性膜が金属膜端面から張り出し、庇状(オーバーハング状)に残ることがある。図8は、特許文献3に係る半透過型液晶表示装置において、TFTアレイ基板の製造工程の一部を模式的に示した断面図である。図8(a)では、TFT(不図示)、走査信号線(不図示)および表示信号線(不図示)の上部に形成された層間絶縁膜1の上に、第1の透明導電性膜2を成膜し、パターニングする。次に、図8(b)において、第1の透明導電性膜2を覆うように反射電極としての金属膜3、続いてフリッカおよび焼きつき対策としての第2の透明導電性膜4をそれぞれ成膜する。そして、図8(c)のように、第2の透明導電性膜4の上に所望の形状のレジストパターン5を形成し、金属膜3および第2の透明導電性膜4を一括してウェットエッチングする。その後、レジストパターン5を除去すると、図8(d)のような構造となる。
However, when the metal film and the transparent conductive film formed thereon are collectively wet-etched by the method of
上記のような方法により多層薄膜パターンを形成した場合、上層である第2の透明導電性膜4が下層の金属膜3のパターン端よりも突出した庇形状となる。特に、ウェットエッチングなどの等方性エッチングが用いられると、このような第2の透明導電性膜4の庇が発生しやすい。図9は、第2の透明導電性膜4および金属膜3の一括ウェットエッチング処理中の様子を示す部分拡大図である。等方性エッチングでは、縦横方向同時にエッチングが進行する。すなわち、第2の透明導電性膜4および金属膜3のエッチングが膜厚方向に進行するとともに、膜厚と垂直な方向にも進行する(サイドエッチ)。このサイドエッチにより、図9に示すように、エッチング中における金属膜3のエッチング表面7とレジストパターン5表面との間には隙間6が形成され、この隙間6からもエッチングが進行するため庇形状となりやすい。さらに、一般的に第2の透明導電性膜4よりも金属膜3のエッチングレートが早く、第2の透明導電性膜4よりも金属膜3のほうがサイドエッチされ易い。したがって、第2の透明導電性膜4が庇状に張り出す。
When the multilayer thin film pattern is formed by the method as described above, the second transparent
このように多層薄膜の端面に庇が形成されると、後のパネル工程におけるラビング処理等の基板を擦る工程において、庇部分が剥がれ、異物発生の原因となる。そして、剥がれた膜による欠片が、隣接する画素間のショートや、画素電極と対向電極とのショートを引き起こし、表示不良の原因となることがある。また、多層膜パターンの端面が被覆膜により被覆される場合には、庇部分で被覆膜に段切れが生じる。被覆膜が保護絶縁膜である場合には、段切れの箇所で絶縁不良となる。被覆膜が導電膜である場合には、段切れの箇所で電気的に接続不良となる。今後、表示装置の高精細化が進むと、画素サイズや隣接画素との間隔が小さくなり、より効果的に庇の発生を防止するプロセスが必要となる。 When wrinkles are formed on the end surfaces of the multilayer thin film in this way, the wrinkles are peeled off in the process of rubbing the substrate such as rubbing in a subsequent panel process, which causes generation of foreign matters. In addition, a piece due to the peeled film may cause a short circuit between adjacent pixels or a short circuit between the pixel electrode and the counter electrode, which may cause display defects. In addition, when the end face of the multilayer film pattern is covered with a coating film, the coating film is cut off at the ridges. In the case where the coating film is a protective insulating film, insulation failure occurs at a stepped portion. In the case where the coating film is a conductive film, an electrical connection failure occurs at the stepped portion. In the future, as display devices become higher in definition, the pixel size and the interval between adjacent pixels become smaller, and a process for more effectively preventing wrinkles is required.
また、特許文献4では、膜厚差を有するレジストパターンを用いて、透過電極及び反射電極の形成を行っている。膜厚差を有するレジストパターンの薄膜部は、アッシングにより除去される。このアッシングには、通常、酸素プラズマ処理を用いる。しかしながら、特許文献4の方法では、透明導電性膜が表面に露出した状態でアッシングを行うことになるため、異常放電が生じることがある。異常放電により、透明導電性膜だけでなく、その下に設けられた層間絶縁膜にまでもダメージを与えてしまう。また、さらに下層に設けられた配線が断線する等の不良を引き起こすこともある。
In
本発明は、上記のような問題点を解決するためになされたものであり、簡便に所望の形状のパターンを得ることのできる多層薄膜パターン及び表示装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multilayer thin film pattern and a method for manufacturing a display device that can easily obtain a pattern having a desired shape. .
本発明にかかる第1の多層薄膜パターンの製造方法は、
基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に導電性を有する第1の薄膜を形成する工程と、
前記第1の薄膜上に第2の薄膜を形成する工程と、
前記第2の薄膜上に、複数階調露光によって膜厚差を有するレジストパターンを形成する工程と、
前記膜厚差を有するレジストパターンを介して、前記第2の薄膜及び前記第1の薄膜をエッチングして、前記レジストパターンの存在しない領域の前記層間絶縁膜を露出させる工程と、
前記膜厚差を有するレジストパターンをアッシングして、前記レジストパターンの薄膜部を除去する工程と、
前記薄膜部が除去されたレジストパターンを介して、前記第2の薄膜をエッチングする工程と、を有するものである。
A method for producing a first multilayer thin film pattern according to the present invention includes:
Forming an interlayer insulating film on the substrate;
Forming a conductive first thin film on the interlayer insulating film;
Forming a second thin film on the first thin film;
Forming a resist pattern having a difference in film thickness on the second thin film by multiple gradation exposure;
Etching the second thin film and the first thin film through the resist pattern having the film thickness difference to expose the interlayer insulating film in a region where the resist pattern does not exist;
Ashing the resist pattern having the film thickness difference, and removing the thin film portion of the resist pattern;
Etching the second thin film through the resist pattern from which the thin film portion has been removed.
本発明にかかる第2の多層薄膜パターンの製造方法は、
基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に導電性を有する第1の薄膜を形成する工程と、
前記第1の薄膜上にさらに2層以上の薄膜を形成する工程と、
前記2層以上の薄膜上に、複数階調露光によって膜厚差を有するレジストパターンを形成する工程と、
前記膜厚差を有するレジストパターンを介して、前記2層以上の薄膜及び前記第1の薄膜をエッチングして、前記レジストパターンの存在しない領域の前記層間絶縁膜を露出させる工程と、
前記膜厚差を有するレジストパターンをアッシングして、前記レジストパターンの薄膜部を除去する工程と、
前記薄膜部が除去されたレジストパターンを介して、前記第1の薄膜上に形成された前記2層以上の薄膜をエッチングする工程と、を有するものである。
The method for producing a second multilayer thin film pattern according to the present invention includes:
Forming an interlayer insulating film on the substrate;
Forming a conductive first thin film on the interlayer insulating film;
Forming two or more layers of thin films on the first thin film;
Forming a resist pattern having a film thickness difference by multiple gradation exposure on the two or more thin films;
Etching the two or more thin films and the first thin film through the resist pattern having the film thickness difference to expose the interlayer insulating film in a region where the resist pattern does not exist;
Ashing the resist pattern having the film thickness difference, and removing the thin film portion of the resist pattern;
And etching the two or more thin films formed on the first thin film through the resist pattern from which the thin film portion has been removed.
本発明によれば、簡便に所望の形状のパターンを得ることのできる多層薄膜パターン及び表示装置の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the multilayer thin film pattern and display apparatus which can obtain the pattern of a desired shape simply can be provided.
始めに、図1を用いて、本発明に係る表示装置について説明する。図1は、液晶表示装置に用いられる電極基板の構成を示す正面図である。本発明に係る表示装置は、液晶表示装置を例として説明するが、あくまでも例示的なものであり、有機EL表示装置等の平面型表示装置(フラットパネルディスプレイ)等を用いることも可能である。この液晶表示装置の全体構成については、以下に述べる第1〜第6の実施形態で共通である。 First, a display device according to the present invention will be described with reference to FIG. FIG. 1 is a front view showing a configuration of an electrode substrate used in a liquid crystal display device. The display device according to the present invention will be described by taking a liquid crystal display device as an example. However, the display device is merely an example, and a flat display device (flat panel display) such as an organic EL display device can also be used. The overall configuration of the liquid crystal display device is common to the first to sixth embodiments described below.
本発明に係る表示装置は、電極基板10を有している。電極基板10には、表示領域11と表示領域を囲むように設けられた額縁領域12とが設けられている。この表示領域11には、複数の走査信号線13と複数の表示信号線14と形成されている。複数の走査信号線13は平行に設けられている。同様に、複数の表示信号線14は平行に設けられている。走査信号線13と、表示信号線14とは、互いに交差するように形成されている。走査信号線13と表示信号線14とは直交している。そして、隣接する走査信号線13と表示信号線14とで囲まれた領域が画素17となる。従って、電極基板10では、画素17がマトリクス状に配列される。このように、電極基板10はTFTアレイ基板である。
The display device according to the present invention has an
さらに、電極基板10の額縁領域12には、走査信号駆動回路15と表示信号駆動回路16とが設けられている。走査信号線13は、表示領域11から額縁領域12まで延設されている。そして、走査信号線13は、電極基板10の端部で、走査信号駆動回路15に接続される。表示信号線14も同様に表示領域11から額縁領域12まで延設されている。そして、表示信号線14は、電極基板10の端部で、表示信号駆動回路16と接続される。走査信号駆動回路15の近傍には、外部配線18が接続されている。また、表示信号駆動回路16の近傍には、外部配線19が接続されている。外部配線18、19は、例えば、FPC(Flexible Printed Circuit)などの配線基板である。
Further, a scanning
外部配線18、19を介して走査信号駆動回路15、及び表示信号駆動回路16に外部からの各種信号が供給される。走査信号駆動回路15は外部からの制御信号に基づいて、走査信号を走査信号線13に供給する。この走査信号によって、走査信号線13が順次選択されていく。表示信号駆動回路16は外部からの制御信号や、表示データに基づいて表示信号を表示信号線14に供給する。これにより、表示データに応じた表示電圧を各画素17に供給することができる。なお、走査信号駆動回路15と表示信号駆動回路16は、電極基板10上に配置される構成に限られるものではない。例えば、TCP(Tape Carrier Package)により駆動回路を接続してもよい。
Various external signals are supplied to the scanning
画素17内には、少なくとも1つのTFT20が形成されている。TFT20の上には層間絶縁膜が形成される。TFT20は表示信号線14と走査信号線13の交差点近傍に配置される。TFT20と画素とは層間絶縁膜に設けられたコンタクトホールを介して接続される。例えば、このTFT20が画素電極に表示電圧を供給する。即ち、走査信号線13からの走査信号によって、スイッチング素子であるTFT20がオンする。これにより、表示信号線14から、TFT20のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と対向電極との間に、表示電圧に応じた電界が生じる。なお、電極基板10の表面には、配向膜(図示せず)が形成されている。
At least one
ここで、画素17の構成について、図2を用いて詳細に説明する。ここでは、本発明に係る表示装置の一例である半透過型液晶表示装置の画素構成について説明する。図2(a)は、本発明に係る半透過型液晶表示装置の画素構成を模式的に示した平面図である。図2(b)は、図2(a)のA−A断面図である。なお、図2(a)には、電極基板10側の画素構成のみが記されている。図2(b)では、電極基板10のA−A断面図とともに、電極基板10のA−A断面に対応する対向基板側の断面構成も記載されている。図2では、チャネルエッチ型の逆スタガTFTを用いる場合について例示的に示したが、これに限られるものではない。例えば、エッチストッパ型やトップゲート型のTFTであってもよい。
Here, the configuration of the
図2において、複数の走査信号線(ゲート配線)13が縦方向に形成されている。複数の表示信号線(ソース配線)14が横方向に形成されている。隣接する走査信号線13と表示信号線14とで囲まれた領域が画素17となる。電極基板10の基板61上には、走査信号線13、ゲート電極62、及び共通容量電極63が同一の層によって形成されている。基板61は、ガラスやプラスチック等の透明絶縁性基板である。TFT20の外側において、走査信号線13はゲート電極62とつながっている。これらゲート電極62、走査信号線13、及び共通容量電極63を覆うようにゲート絶縁膜64が形成されている。
In FIG. 2, a plurality of scanning signal lines (gate wirings) 13 are formed in the vertical direction. A plurality of display signal lines (source lines) 14 are formed in the horizontal direction. A region surrounded by the adjacent
ゲート絶縁膜64の上には、TFT20の半導体層65が形成される。半導体層65は、走査信号線13と表示信号線14の交差点近傍に配置される。具体的には、ゲート絶縁膜64を介してゲート電極62の対面に半導体層65が設けられている。半導体層65は、i層65a及びn層65bより構成される。i層65aは、ゲート絶縁膜64上に設けられ、ゲート電極62と略同じ寸法を有している。n層65bはi層65aの上に設けられている。後述するソース電極66とドレイン電極67との間のn層65bは、バックチャネルエッチによって除去されている。すなわち、n層65bは、ソース電極66とi層65aとの間、及びドレイン電極67とi層65aとの間に形成される。
A
さらに、半導体層65のn層65bとそれぞれ接続するソース電極66及びドレイン電極67が、ゲート絶縁膜64上に設けられている。ソース電極66は、TFT20の外側において、表示信号線14と繋がっている。ドレイン電極67は、共通容量電極63上に延在されている。ドレイン電極67のうち、共通容量電極63と対向する部分は、各画素の付加容量を形成するための容量電極として機能する。この容量電極と、ゲート絶縁膜64を介して対向配置された共通容量電極63とにより蓄積容量が構成される。よって、共通容量電極63上のゲート絶縁膜64は、蓄積容量のキャパシタ誘電膜として機能する。共通容量電極63は、隣接する走査信号線13間に配置される。隣接する画素17間で共通容量電極63は繋がっており、共通容量配線を形成する。画素17内では共通容量配線は幅広く形成され、共通容量電極63となっている。共通容量配線は、表示信号線14と交差する部分では寄生容量を小さくするため、幅が狭くなっている。共通容量配線は走査信号線13と平行になっている。
Further, a
ソース電極66、及びドレイン電極67を覆うように、層間絶縁膜68が形成されている。層間絶縁膜68上には有機平坦化膜などの層間絶縁膜1が設けられる。層間絶縁膜1、68を貫通するコンタクトホール69がドレイン電極67上に形成されている。このコンタクトホール69を介して、ドレイン電極67と接続する画素電極70が設けられている。画素電極70として、透過領域9及び反射領域8には、第1の透明導電性膜2が形成される。また、画素電極70の反射領域8には、第1の透明導電性膜2の上にさらに金属膜3が形成されている。よって、画素17のうち、金属膜3の設けられた部分が反射領域8となる。反射領域8以外の画素17が透過領域9となる。金属膜3は、共通容量電極63の上に配置されている。すなわち、反射領域8では、金属膜3の下に蓄積容量が設けられている。なお、金属膜3の上には、焼き付き防止のために、第2の透明導電性膜4がさらに積層されることがあるが、図2(b)では記載していない。
An interlayer insulating
電極基板10の表面には、画素電極70を覆うように、配向膜72が形成されている。なお、反射領域8では、反射モードの表示特性を向上させるために、凹凸部71が設けられている。凹凸部71では、層間絶縁膜1の表面に凹凸のパターンが形成されている。そして、凹凸部71では、層間絶縁膜1の凹凸パターンに追従するように、その上に形成された金属膜3が凹凸になっている。
An
更に、電極基板10には、対向基板50が対向して配置されている。対向基板50は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板50には、カラーフィルタ53、ブラックマトリクス(BM)52、対向電極54、及び配向膜72等が形成されている。
Further, a
具体的には、基板51の電極基板10と対向する面に、顔料あるいはクロム等の金属から成り、光を遮光するブラックマトリクス52が形成されている。ブラックマトリクス52は、走査信号線13、表示信号線14と対向する領域に設けられている。そして、ブラックマトリクス52間を埋めるように顔料あるいは染料からなるカラーフィルタ53が形成されている。カラーフィルタ53は、画素電極70と対向配置される。カラーフィルタ53は例えばR(赤)、G(緑)、B(青)の着色層である。さらにブラックマトリクス52及びカラーフィルタ53を覆うように、対向電極54が表示領域11の略全面に形成されている。また、対向基板50の表面には、配向膜72が積層されている。なお、対向電極54は、電極基板10側に配置される場合もある。
Specifically, a black matrix 52 made of a metal such as pigment or chromium and blocking light is formed on the surface of the
そして、電極基板10と対向基板50との間に液晶層73が狭持される。即ち、電極基板10と対向基板50との間には液晶が注入されている。更に、電極基板10と対向基板50との外側の面には、偏光板、及び位相差板等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
Then, the
画素電極70と対向電極54との間の電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層73を通過する光の偏光状態が変化する。即ち、偏光板を通過して直線偏光となった光は液晶層73によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、電極基板10側の偏光板によって直線偏光になる。そして、この直線偏光が液晶層73を通過することによって、偏光状態が変化する。
The liquid crystal is driven by the electric field between the
従って、偏光状態によって、対向基板50側の偏光板を通過する光量が変化する。即ち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。
Accordingly, the amount of light passing through the polarizing plate on the
実施の形態1.
次に、図3を用いて、本実施の形態1に係る多層薄膜パターンの製造方法について説明する。図3は、本実施の形態1に係る多層薄膜パターンの製造工程を模式的に示した断面図である。本実施の形態では、多層薄膜パターン及び表示装置の好適な例として半透過型液晶表示装置の画素電極における反射電極および透過電極の製造方法を用いて説明するが、これに限らず、多層薄膜を形成する薄膜を種々変更することによって種々の多層薄膜パターン及び表示装置を構成することができる。
Next, the manufacturing method of the multilayer thin film pattern which concerns on this
まず始めに、図8と同様に図3では、有機平坦化膜などの層間絶縁膜1が、図2で示したようにTFT20、走査信号線13および表示信号線14の上部に形成されている。図3では、層間絶縁膜1の下を省略して記載している。図3(a)では、この層間絶縁膜1上に、第1の透明導電性膜2、反射電極となる金属膜3、焼き付き防止のための第2の透明導電性膜4をそれぞれ順に堆積する。金属膜3は、例えばAlまたはAlを主とする合金を用いる。また、第1の透明導電性膜2および第2の透明導電性膜4は、ITOやITZO等の透明導電性膜とする。そして、第2の透明導電性膜4の上に、所望の平面形状のレジストパターン5を写真製版によって形成する。
First, like FIG. 8, in FIG. 3, the
そして、図3(b)において、第2の透明導電性膜4を選択的にエッチングし、レジストパターン5の内側までエッチングする。この工程では、ウェットエッチング等の等方性エッチングを用いることができる。このとき、サイドエッチによる第2の透明導電性膜4のレジストパターン5端面からの後退量(サイドエッチ量)41は、後述する金属膜3のサイドエッチ量以上とし、ここでは目安として金属膜3の膜厚の約2倍以上とする。
Then, in FIG. 3B, the second transparent
次に、有機溶媒を使ったレジストのリフローにより、レジストパターン5が第2の透明導電性膜4の側壁を覆うようレジストパターン5を変形する。例えば、20〜35℃程度の低温度下においてレジストパターン5を有機溶媒雰囲気にさらすことで、短時間のうちにレジストパターン5が大きく変形する。これにより、図3(c)に示されるように、第2の透明導電性膜4全体がレジストパターン5により保護される。この有機溶媒を用いたレジストの変形については、SID 06 DIGEST p.1650〜,L-1: Late-News Paper: A14-in. LCD Panel Formed using New 4-Mask Technology with Chemical Re-Flow Technique, S. Kido et. al.に示されている。
Next, the resist
その後、図3(d)において、金属膜3を選択的に等方性エッチングする。例えば、ウェットエッチングを用いることができる。金属膜3が少しでも残留すると製品性能に悪影響を及ぼすので、金属膜3について十分なオーバーエッチングを行う必要がある。そのため、エッチングのばらつきや面内均一性を考慮して、金属膜3の膜厚の約1.5〜2倍に相当するエッチング処理を行う。このとき、サイドエッチによる金属膜3のレジストパターン5端面からの後退量(サイドエッチ量)31は、金属膜3の膜厚の1.5〜2倍程度となる。すなわち、先の第2の透明導電性膜4の後退量41よりも金属膜3の後退量31のほうが小さくなる。したがって、金属膜3のエッチング処理中に第2の透明導電性膜4の下表面が露出されることなく、第2の透明導電性膜4による庇の発生を防止することができる。
Thereafter, in FIG. 3D, the
さらに、図3(c)と同様、有機溶媒を使ったレジストのリフローにより、レジストパターン5が金属膜3の側壁を覆うようレジストパターン5を再び変形させる。これにより、図3(e)に示されるように、第2の透明導電性膜4および金属膜3の全体がレジストパターン5により保護される。
Further, as in FIG. 3C, the resist
その後、図3(f)において、第1の透明導電性膜2をエッチングする。このとき、第1の透明導電性膜2のレジストパターン5端面からの後退量21が金属膜3の後退量31よりも少なくなるよう、第1の透明導電性膜2のエッチングを行う。これにより、金属膜3が第1の透明導電性膜2の端面より突き出ることなく、庇の発生を防止することができる。ここでは、例えばウェットエッチングを用いることができる。
Thereafter, in FIG. 3F, the first transparent
最後に、レジストパターン5を除去すると、図3(g)に示すように庇の発生のない多層薄膜パターンが得られる。
Finally, when the resist
以上のように、本実施の形態では、レジストパターン5をマスクとして、その下に形成された第2の透明導電性膜4に対し等方性エッチングを行う。このとき、第2の透明導電性膜4の後退量41が金属膜3の膜厚の2倍以上となるまで選択的にエッチングする。そして、有機溶媒を使ったレジストのリフローによりレジストパターン5を第2の透明導電性膜4の側壁を覆うように変形させる。その後、第2の透明導電性膜4の下に形成された金属膜3をエッチングする。これにより、一つのレジストパターン5を用いた第2の透明導電性膜4および金属膜3のパターニングにおいて、第2の透明導電性膜4が金属膜3の端面より突出することなく、庇の発生を防止できる。また、一つのレジストパターン5を用いて2層以上の多層薄膜パターンのパターニングができる。有機溶媒を使ったレジストのリフローを用いることにより、短時間のうちにレジストパターン5を大幅に変形させることが可能である。
As described above, in this embodiment, isotropic etching is performed on the second transparent
さらに、本実施の形態では、金属膜3のエッチング後、再度有機溶媒を使ったレジストのリフローによりレジストパターン5を金属膜3の側壁を覆うように変形させ、金属膜3の下に形成された第1の透明導電性膜2をその後退量21が金属膜3の後退量31より少なくなるようエッチングする。これにより、第1の透明導電性膜2が金属膜3の端面より突出することなく、庇の発生を防止できる。すなわち、有機溶媒を使ったレジストのリフローによるレジストパターン5の変形とエッチングを繰り返すことにより、一つのレジストパターン5を用いた3層以上の多層薄膜パターンのパターニングにおいて、庇の発生を防止することができる。すなわち、多層薄膜パターンが階段状に形成される。特に、第1の透明導電性膜2と第2の透明導電性膜4とのエッチング選択比が低い場合に本実施の形態は好適である。また、一つのレジストパターン5を用いて3層以上の多層薄膜パターンのパターニングができる。従って、簡便に所望の断面形状の多層薄膜パターンを得ることができる。
Further, in the present embodiment, after the
実施の形態2.
次に、本実施の形態2に係る多層薄膜パターンの製造方法について説明する。本実施の形態では、レジストパターン5の変形方法が実施の形態1と異なり、それ以外の製造工程については実施の形態1と同様であるため説明を省略する。
Next, the manufacturing method of the multilayer thin film pattern which concerns on this
第2の透明導電性膜4をエッチングした後、図3(c)において、RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink)によるレジストサイズの拡大により、レジストパターン5が第2の透明導電性膜4の側壁を覆うようレジストパターン5全体を変形する。具体的には、レジストパターン5の上にRELACS材料を塗布し、加熱する。これにより、レジストパターン5の酸成分が拡散してRELACS材料と架反応を起こす。すなわち、レジストパターン5近傍のRELACS材料が変化してレジストパターン5の表面に付着し、熱硬化した樹脂層が形成される。その後、未付着部のRELACS材料は、現像または洗浄等により除去される。これにより、第2の透明導電性膜4の側壁を覆うように、レジストパターン5にRELACS材料が付着し、レジストパターン5全体が拡大する。
After the second transparent
RELACS材料に加える熱の温度は100〜120℃程度であるが、この温度を調節することによってレジストパターン5に付着する膜の厚さを制御することができ、0.5〜1μm程度のレジストパターン5寸法の拡大が可能である。第2の透明導電性膜4の膜厚は0.005〜0.01μm程度であるため、第2の透明導電性膜4全体がレジストパターン5およびそれに付着したRELACS材料により十分保護される。このRELACS材料を用いたレジストの変形については、1998IEDM p.333〜, 0.1μm Level Contact Hole Pattern Formation with KrF Lithography by Resolution Enhancement Lithography Assisted by Chemical Shrink(RELACS), T. Toyoshima et. al.に示されている。
The temperature of heat applied to the RELACS material is about 100 to 120 ° C. By adjusting this temperature, the thickness of the film attached to the resist
また、図3(e)においても同様に、RELACSによるレジストサイズの拡大により、レジストパターン5が金属膜3の側壁を覆うようレジストパターン5全体を変形する。
Similarly, in FIG. 3E, the entire resist
以上のように、本実施の形態では、第2の透明導電性膜4のエッチング処理後、RELACSによるレジストサイズの拡大によりレジストパターン5を変形させる。これにより、実施の形態1と同様に、一つのレジストパターン5を用いた第2の透明導電性膜4および金属膜3のパターニングにおいて、第2の透明導電性膜4が金属膜3の端面より突出することなく、庇の発生を防止できる。また、一つのレジストパターン5を用いて2層以上の多層薄膜パターンのパターニングができる。従って、簡便に所望の断面形状の多層薄膜パターンを得ることができる。
As described above, in the present embodiment, after etching the second transparent
さらに、本実施の形態では、金属膜3のエッチング後、再度RELACSによるレジストサイズの拡大によりレジストパターン5を金属膜3の側壁を覆うように変形させ、金属膜3の下に形成された第1の透明導電性膜2をエッチングする。これにより、実施の形態1と同様に、第1の透明導電性膜2が金属膜3の端面より突出することなく、庇の発生を防止できる。すなわち、RELACSによるレジストサイズの拡大によるレジストパターン5の変形とエッチングを繰り返すことにより、実施の形態1と同様の効果を奏し、一つのレジストパターン5を用いた3層以上の多層薄膜パターンのパターニングにおいて、庇の発生を防止することができる。特に、第1の透明導電性膜2と第2の透明導電性膜4とのエッチング選択比が低い場合に本実施の形態は好適である。また、一つのレジストパターン5を用いて3層以上の多層薄膜パターンのパターニングができる。
Furthermore, in the present embodiment, after etching the
実施の形態3.
次に、図4を用いて、本実施の形態3に係る多層薄膜パターンの製造方法について説明する。半透過型液晶表示装置の画素電極の製造方法において、透過電極および反射電極の形成に際し、グレートーンマスクやハーフトーンマスクによる多段階露光(複数階調露光)技術を用いることがある。この複数階調露光を用いた写真製版により、画素電極の透過領域には膜厚の厚いレジストパターン5a、反射領域には膜厚の薄いレジストパターン5bを同時に形成することができる。レジストパターン5の膜厚差を利用して、透過電極および反射電極を形成する。本実施の形態では、この複数階調露光を用いた写真製版により透過電極および反射電極を形成する際に、本発明の多層薄膜パターンの製造方法を適用する例について説明する。
Next, the manufacturing method of the multilayer thin film pattern which concerns on this
図4は、本実施の形態3に係る多層薄膜パターンの製造工程を模式的に示した断面図である。図4において、図3と同じ構成部分については同一の符号を付し、差異について説明する。まず始めに、図3と同様に図4では、有機平坦化膜などの層間絶縁膜1が、図2で示したようにTFT20、走査信号線13および表示信号線14の上部に形成されている図4では、層間絶縁膜1の下を省略して記載している。図4(a)では、この層間絶縁膜1上に、第1の透明導電性膜2、反射電極となる金属膜3、焼き付き防止のための第2の透明導電性膜4をそれぞれ順に堆積する。そして、第2の透明導電性膜4の上に、所望の平面形状のレジストパターン5を写真製版によって形成する。ここでは、グレートーンマスク等を用いて、反射領域8におけるレジストパターン5aの膜厚が透過領域9のレジストパターン5bよりも厚くなるように形成する。すなわち、膜厚差を有するレジストパターン5の厚膜部がレジストパターン5aとなり、薄膜部がレジストパターン5bとなる。
FIG. 4 is a cross-sectional view schematically showing the manufacturing process of the multilayer thin film pattern according to the third embodiment. 4, the same components as those in FIG. 3 are denoted by the same reference numerals, and differences will be described. First, like FIG. 3, in FIG. 4, the
次に、図4(b)において、第2の透明導電性膜4、金属膜3、及び第1の透明導電性膜2を一括でエッチングする。あるいは、第2の透明導電性膜4、金属膜3、及び第1の透明導電性膜2を個々にエッチングしてもよい。この場合、それぞれを選択的にエッチングするエッチング液を用い、上層から順にレジストパターン5の形状に合わせたパターニングをする。
Next, in FIG. 4B, the second transparent
そして、図4(c)のように、レジストパターン5が画素電極の透過領域9において除去され反射領域8のみに残るように、レジストパターン5のアッシングを行う。例えば、酸素プラズマ中でアッシングを行う。透過領域9において第2の透明導電性膜4の表面が露出するまでレジストを除去すると、レジストパターン5cは反射領域8を覆う形状となる。これにより、薄膜部のレジストパターン5bは除去され、厚膜部のレジストパターン5aは薄くなるが、レジストパターン5cとして残存する。このアッシングによって、レジストパターン5cは第2の透明導電性膜4の側壁から後退する。その後、第2の透明導電性膜4を等方性のエッチングにより選択的にパターニングする。等方性のエッチングを用いることで、第2の透明導電性膜4はレジストパターン5cの外形よりも小さくなり、図4(d)に示されるようにサイドエッチされる。このとき、第2の透明導電性膜4のレジストパターン5c端面からの後退量42が、後述する金属膜3の後退量以上であることが好ましい。ここでは目安として、後退量42が金属膜3の膜厚の約2倍以上となるまで第2の透明導電性膜4のエッチングを行う。
Then, as shown in FIG. 4C, ashing of the resist
次に、実施の形態1と同じように、有機溶媒を使ったレジストのリフローにより、レジストパターン5cが第2の透明導電性膜4の側壁を覆うようレジストパターン5cを変形する。これにより、図4(e)に示されるように、第2の透明導電性膜4全体がレジストパターン5cにより保護される。このとき、金属膜3および第1の透明導電性膜2の側壁はレジストパターン5cによって覆われておらず、露出している。
Next, as in the first embodiment, the resist
その後、図4(f)において、金属膜3を選択的に等方性エッチングする。例えば、ウェットエッチングを用いることができる。このとき、金属膜3が少しでも残留すると製品性能に悪影響を及ぼすので、金属膜3について十分なオーバーエッチングを行う必要がある。そのため、エッチングのばらつきや面内均一性を考慮して、金属膜3の膜厚の約1.5〜2倍に相当するエッチング処理を行う。これにより、金属膜3のレジストパターン5c端面からの後退量(サイドエッチ量)32は、金属膜3の膜厚の1.5〜2倍程度となる。すなわち、先の第2の透明導電性膜4の後退量42よりも金属膜3の後退量32のほうが小さくなる。したがって、金属膜3のエッチング処理中に第2の透明導電性膜4の下表面が露出されることなく、第2の透明導電性膜4による庇が発生しない。
Thereafter, in FIG. 4F, the
最後に、レジストパターン5cを除去すると、図4(g)に示すように庇の発生のない多層薄膜パターンが得られる。すなわち、多層薄膜パターンが階段状に形成される。
Finally, when the resist
以上のように、本実施の形態では、複数階調露光を用いた写真製版により透過電極および反射電極を形成する。このとき、焼き付き防止のための第2の透明導電性膜4を等方性エッチングにより、後退量42が反射電極となる金属膜3の膜厚の2倍以上となるまで選択的にエッチングする。そして、有機溶媒を使ったレジストのリフローによりレジストパターン5cを第2の透明導電性膜4の側壁を覆うように変形させた後、金属膜3をエッチングする。これにより、一つのレジストパターン5cを用いた第2の透明導電性膜4および金属膜3のパターニングにおいて、第2の透明導電性膜4が金属膜3の端面より突出することなく、庇の発生を防止できる。従って、簡便に所望の断面形状の多層薄膜パターンを得ることができる。また、有機溶媒を使ったレジストのリフローを用いることにより、短時間のうちにレジストパターン5cを大幅に変形させることが可能である。
As described above, in this embodiment, the transmissive electrode and the reflective electrode are formed by photolithography using multi-tone exposure. At this time, the second transparent
なお、本実施の形態では、レジストパターン5を変形させる工程において有機溶媒を使ったレジストのリフローを用いてレジストパターン5を変形させる場合について例示的に説明をしたが、実施の形態2と同様に、RELACSによるレジストサイズの拡大によりレジストパターン5を変形させることも可能である。これにより、実施の形態3と同様の効果が得られ、一つのレジストパターン5パターンを用いた多層薄膜パターンの形成において、庇の発生を防止することができる。
In the present embodiment, the case where the resist
実施の形態4.
本実施の形態4に係る多層薄膜パターンの製造方法について、図5を用いて、説明する。本実施の形態は、実施の形態3と同様に、この複数階調露光を用いた写真製版により透過電極および反射電極を形成する際に、本発明の多層薄膜パターンの製造方法を適用する別の適用例について示している。本実施の形態では、一部の工程が実施の形態3と異なり、それ以外の工程については実施の形態3と同様であるため説明を省略する。すなわち、本実施の形態4では、実施の形態3の図4(b)に相当する工程において、実施の形態3と異なる方法を用いる。
The manufacturing method of the multilayer thin film pattern which concerns on this
図5は、本実施の形態4に係る多層薄膜パターンの製造工程を模式的に示した断面図である。まず始めに、図4と同様に図5において、有機平坦化膜などの層間絶縁膜1が、図2で示したようにTFT20、走査信号線13および表示信号線14の上部に形成されている。図5では、層間絶縁膜1の下を省略して記載している。図5(a)では、図4(a)と同様、この層間絶縁膜1上に、第1の透明導電性膜2、反射電極となる金属膜3、焼き付き防止のための第2の透明導電性膜4をそれぞれ順に堆積し、さらにその上に所望の平面形状のレジストパターン5を写真製版によって形成する。グレートーンマスク等を用いて、反射領域8におけるレジストパターン5aの膜厚が透過領域9のレジストパターン5bよりも厚くなるようにレジストパターン5を形成する。
FIG. 5 is a cross-sectional view schematically showing the manufacturing process of the multilayer thin film pattern according to the fourth embodiment. First, in FIG. 5 as in FIG. 4, an
次に、図5(b)において、第2の透明導電性膜4に対して選択的に等方性のエッチングを行う。例えば、ウェットエッチングを用いることができる。ここで、第2の透明導電性膜4のレジストパターン5端面からの後退量43が後述する金属膜3の後退量以上であることが好ましく、例えば目安として後退量43が金属膜3の膜厚の約2倍以上となるまで第2の透明導電性膜4のエッチングを行う。これにより、第2の透明導電性膜4の一部が除去され、レジストパターン5の外側において金属膜3が露出する。そして、実施の形態1と同じように、有機溶媒を使ったレジストのリフローにより、レジストパターン5が第2の透明導電性膜4の側壁を覆うようレジストパターン5を変形する。これにより、図5(c)に示されるように、第2の透明導電性膜4全体がレジストパターン5により保護される。
Next, in FIG. 5B, isotropic etching is selectively performed on the second transparent
その後、図5(d)では、金属膜3を選択的に等方性エッチングする。例えば、ウェットエッチングを用いることができる。このとき、金属膜3の膜厚の約1.5〜2倍に相当する十分なエッチングを行っても、金属膜3のレジストパターン5端面からの後退量33は、先の第2の透明導電性膜4の後退量43よりも少なくなる。金属膜3のエッチング後、さらに、有機溶媒を使ったレジストのリフローによりレジストパターン5を金属膜3の側壁を覆うように再度変形させる。これにより、第2の透明導電性膜4および金属膜3の全体がレジストパターン5により保護される。そして、第1の透明導電性膜2にエッチング処理を施し、第1の透明導電性膜2のレジストパターン5からの後退量23が先の金属膜3の後退量33より少なくなるようにエッチングを行う。
Thereafter, in FIG. 5D, the
なお、図5(d)の工程では、金属膜3のエッチング後、金属膜3の側壁を覆うようにレジストパターン5を変形させてから第1の透明導電性膜2のエッチングを行ったが、レジストパターン5の変形を行わず、そのまま第1の透明導電性膜2のエッチングを行うことも可能である。例えば、金属膜3と第1の透明導電性膜2のエッチングに、ドライエッチなどを用いて一括にエッチングしてもよい。
5D, after etching the
このようにして、上層の膜の端面が下層の膜の端面よりも内側に形成され、上層の膜が突出しない形状にパターニングされる。その後、図5(e)以降の工程については、図4(c)〜(g)示す実施の形態3と同様である。すなわち、図5(e)では、レジストパターン5をアッシングして、透過領域9の第2の透明導電性膜4を露出する。そして、図5(f)〜(h)に示すように、第2の透明導電性膜4及び金属膜3のエッチングを行う。最後にレジストパターン5cを除去すると、図5(i)に示すように庇の発生のない多層薄膜パターンが得られる。すなわち、多層薄膜パターンが階段状に形成される。
In this way, the end face of the upper layer film is formed inside the end face of the lower layer film, and the upper layer film is patterned so as not to protrude. Thereafter, the steps after FIG. 5E are the same as those in the third embodiment shown in FIGS. That is, in FIG. 5E, the resist
以上のように、本実施の形態では、実施の形態3の図4(b)に相当する工程においても上層である第2の透明導電性膜4の側壁をレジストパターン5の変形により保護する。すなわち、第2の透明導電性膜4のエッチング後に下層の膜をエッチングする場合は、第2の透明導電性膜4の側壁がレジストパターン5によって覆われた状態にする。これにより、庇形状をさらに確実に抑制することができる。従って、簡便に所望の断面形状の多層薄膜パターンを得ることができる。特に、第1の透明導電性膜2と第2の透明導電性膜4とのエッチング選択比が低い場合に本実施の形態は好適である。
As described above, in the present embodiment, the sidewall of the second transparent
なお、本実施の形態では、レジストパターン5を変形させる工程において有機溶媒を使ったレジストのリフローを用いてレジストパターン5を変形させる場合について例示的に説明をしたが、実施の形態2と同様に、RELACSによるレジストサイズの拡大によりレジストパターン5を変形させることも可能である。これにより、実施の形態4と同様の効果が得られ、一つのレジストパターン5パターンを用いた多層薄膜パターンの形成において、庇の発生を防止することができる。
In the present embodiment, the case where the resist
実施の形態5.
本実施の形態5に係る多層薄膜パターンの製造方法について、図6を用いて、説明する。本実施の形態は、実施の形態3、4と同様に、複数階調露光を用いた写真製版により透過電極および反射電極を形成する際に、本発明の多層薄膜パターンの製造方法を適用する別の適用例について示している。
The manufacturing method of the multilayer thin film pattern which concerns on this
図6は、本実施の形態5に係る多層薄膜パターンの製造工程を模式的に示した断面図である。図6において、図4及び図5と同じ構成部分については同一の符号を付し、差異について説明する。まず始めに、図4及び図5と同様に図6では、有機平坦化膜などの層間絶縁膜1が、図2で示したようにTFT20、走査信号線13および表示信号線14の上部に形成されている。図6では、層間絶縁膜1の下を省略して記載している。本実施の形態では、図6(a)において、この層間絶縁膜1上に、透過電極となる第1の透明導電性膜2、反射電極となる金属膜3をそれぞれ順に堆積する。そして、金属膜3の上に、所望の平面形状のレジストパターン5を写真製版によって形成する。ここでは、複数階調露光技術を用いて、反射領域8におけるレジストパターン5aの膜厚が透過領域9のレジストパターン5bよりも厚くなるように形成する。これにより、膜厚差を有するレジストパターン5が金属膜3の上に形成される。
FIG. 6 is a cross-sectional view schematically showing the manufacturing process of the multilayer thin film pattern according to the fifth embodiment. In FIG. 6, the same components as those in FIGS. 4 and 5 are denoted by the same reference numerals, and differences will be described. First, as in FIGS. 4 and 5, in FIG. 6, an
次に、図6(b)では、レジストパターン5を介して、金属膜3及び第1の透明導電性膜2をエッチングする。このとき、後述するアッシングにおいて異常放電を防止するため、第1の透明導電性膜2までエッチングしておく。すなわち、レジストパターン5の設けられない領域において層間絶縁膜1が露出するように、金属膜3とともに第1の透明導電性膜2を除去しておく。ここでは、金属膜3と第1の透明導電性膜2を別々に順次エッチングしてもよく、また一括でエッチングしてもよい。金属膜3及び第1の透明導電性膜2のエッチングを一括で行う場合は、工程数が削減されるので、生産性を向上することができる。これにより、金属膜3及び第1の透明導電性膜2が、レジストパターン5の下のみに残存するようにパターニングされる。
Next, in FIG. 6B, the
そして、図6(c)のように、レジストパターン5が画素電極の透過領域9において除去され反射領域8のみに残るように、レジストパターン5のアッシングを行う。酸素雰囲気中でプラズマ処理を行い、アッシングをする。このとき、本実施の形態では、第1の透明導電性膜2が表面に露出していない。すなわち、アッシング開始時では第1の透明導電性膜2の全体がレジストパターン5に覆われていて、アッシング中に異常放電などの不具合を防止することができる。透過領域9において金属膜3の表面が露出するまでレジストを除去すると、レジストパターン5cは反射領域8を覆う形状となる。これにより、薄膜部のレジストパターン5bは除去され、厚膜部のレジストパターン5aは薄くなるが、レジストパターン5cとして残存する。このアッシングによって、レジストパターン5cは金属膜3の側壁から後退する。
Then, as shown in FIG. 6C, ashing of the resist
その後、レジストパターン5cを介して、金属膜3を選択的にエッチングする。これにより、透過領域9の金属膜3が除去される。最後に、レジストパターン5cを除去すると、図6(d)に示すような階段状の多層薄膜パターンが得られる。
Thereafter, the
以上のように、本実施の形態では、複数階調露光を用いた写真製版により透過電極および反射電極を形成する。膜厚差を有するレジストパターン5のアッシング前に、層間絶縁膜1が露出するように第1の透明導電性膜2までエッチングして除去しておく。このような方法により、アッシング中、異常放電などの不具合が発生するのを防止することができ、簡便に所望の形状の多層薄膜パターンを得ることができる。また、透過電極領域及び反射電極領域のパターンを、1回の写真製版工程によって形成することができ、生産性が向上する。
As described above, in this embodiment, the transmissive electrode and the reflective electrode are formed by photolithography using multi-tone exposure. Before the ashing of the resist
なお、本実施の形態は、実施の形態1〜4と組み合わせることが可能である。具体的には、図6(b)において金属膜3及び第1の透明導電性膜2を別々にエッチングする場合は、次のように行ってもよい。膜厚差を有するレジストパターン5を介して金属膜3のエッチングをする。そして有機溶媒を使ったレジストのリフロー、又はRELACSによるレジストサイズの拡大により、レジストパターン5が金属膜3の側壁を覆うようにレジストパターンを変形させる。その後、第1の透明導電性膜2をエッチングする。このとき、第1の透明導電性膜2のレジストパターン5端面からの後退量が、金属膜3の後退量よりも少なくなるよう、第1の透明導電性膜2のエッチングを行う。これにより、さらに庇の発生も防止できる。また、本実施の形態では、第1の透明導電性膜2の上に金属膜3が積層された、2層の導電性薄膜からなる多層薄膜パターンを形成する場合について例示的に説明をしたが、それに限定されるものではない。層間絶縁膜1の上の導電性薄膜に、例えば絶縁膜が積層された多層薄膜パターンを形成する場合であってもよい。
Note that this embodiment can be combined with
実施の形態6.
本実施の形態6に係る多層薄膜パターンの製造方法について、図7を用いて、説明する。本実施の形態は、実施の形態3〜5と同様に、複数階調露光を用いた写真製版により透過電極および反射電極を形成する際に、本発明の多層薄膜パターンの製造方法を適用する別の適用例について示している。
The manufacturing method of the multilayer thin film pattern which concerns on this
図7は、本実施の形態6に係る多層薄膜パターンの製造工程を模式的に示した断面図である。図7において、図4〜図6と同じ構成部分については同一の符号を付し、差異について説明する。まず始めに、図4〜図6と同様に図7では、有機平坦化膜などの層間絶縁膜1が、図2で示したようにTFT20、走査信号線13および表示信号線14の上部に形成されている。図7では、層間絶縁膜1の下を省略して記載している。本実施の形態では、図7(a)において、この層間絶縁膜1上に、透過電極となる第1の透明導電性膜2、反射電極となる金属膜3、焼き付き防止のための第2の透明導電性膜4をそれぞれ順に堆積する。そして、第2の透明導電性膜4の上に、所望の平面形状のレジストパターン5を写真製版によって形成する。複数階調露光技術を用いて、反射領域8におけるレジストパターン5aの膜厚が透過領域9のレジストパターン5bよりも厚くなるように形成する。これにより、膜厚差を有するレジストパターン5が金属膜3の上に形成される。
FIG. 7 is a cross-sectional view schematically showing the manufacturing process of the multilayer thin film pattern according to the sixth embodiment. In FIG. 7, the same components as those in FIGS. 4 to 6 are denoted by the same reference numerals, and differences will be described. First, as in FIGS. 4 to 6, in FIG. 7, the
次に、図7(b)では、レジストパターン5を介して、第2の透明導電性膜4、金属膜3、及び第1の透明導電性膜2をエッチングする。このとき、後述するアッシングにおいて異常放電を防止するため、第1の透明導電性膜2までエッチングしておく。すなわち、レジストパターン5の設けられない領域において層間絶縁膜1が露出するように、第2の透明導電性膜4とともに金属膜3、第1の透明導電性膜2を除去しておく。ここでは、第2の透明導電性膜4と金属膜3と第1の透明導電性膜2とを別々に順次エッチングしてもよく、また一括でエッチングしてもよい。第2の透明導電性膜4、金属膜3、及び第1の透明導電性膜2のエッチングを一括で行う場合は、工程数が削減されるので、生産性を向上することができる。これにより、第2の透明導電性膜4、金属膜3、及び第1の透明導電性膜2が、レジストパターン5の下のみに残存するようにパターニングされる。
Next, in FIG. 7B, the second transparent
そして、図7(c)のように、レジストパターン5が画素電極の透過領域9において除去され反射領域8のみに残るように、レジストパターン5のアッシングを行う。酸素雰囲気中でプラズマ処理を行い、アッシングをする。このとき、本実施の形態では、金属膜3及び第1の透明導電性膜2が表面に露出していない。すなわち、アッシング開始時では第1の透明導電性膜2の全体がレジストパターン5に覆われていて、アッシング中に異常放電などの不具合を防止することができる。透過領域9において第2の透明導電性膜4の表面が露出するまでレジストを除去すると、レジストパターン5cは反射領域8を覆う形状となる。これにより、薄膜部のレジストパターン5bは除去され、厚膜部のレジストパターン5aは薄くなるが、レジストパターン5cとして残存する。このアッシングによって、レジストパターン5cは第2の透明導電性膜4の側壁から後退する。
Then, as shown in FIG. 7C, ashing of the resist
その後、レジストパターン5cを介して、第2の透明導電性膜4及び金属膜3を選択的にエッチングする。これにより、透過領域9の第2の透明導電性膜4及び金属膜3が除去される。最後に、レジストパターン5cを除去すると、図7(d)に示すような階段状の多層薄膜パターンが得られる。
Thereafter, the second transparent
以上のように、本実施の形態では、複数階調露光を用いた写真製版により透過電極および反射電極を形成する。膜厚差を有するレジストパターン5のアッシング前に、層間絶縁膜1が露出するように第1の透明導電性膜2までエッチングして除去しておく。このような方法により、アッシング中、異常放電などの不具合が発生するのを防止することでき、簡便に所望の形状多層薄膜パターンを得ることができる。また、透過電極領域及び反射電極領域のパターンを、1回の写真製版工程によって形成することができ、生産性が向上する。
As described above, in this embodiment, the transmissive electrode and the reflective electrode are formed by photolithography using multi-tone exposure. Before the ashing of the resist
なお、本実施の形態は、実施の形態1〜4と組み合わせることが可能である。具体的には、図7(c)においてアッシングを行った後、図7(d)の代わりに実施の形態3の図4(d)〜図4(g)の方法を用いて第2の透明導電性膜4及び金属膜3をエッチングすることが可能である。また、図7(a)において膜厚差を有するレジストパターン5を形成した後、図7(b)の代わりに実施の形態4の図5(b)〜図5(d)の方法を用いて第2の透明導電性膜4、金属膜3、及び第1の透明導電性膜2をエッチングしてもよい。これにより、さらに庇の発生も防止できる。また、本実施の形態では、第1の透明導電性膜2、金属膜3、及び第2の透明導電性膜4が順次積層された、3層の導電性薄膜からなる多層薄膜パターン3を形成する場合について例示的に説明をしたが、それに限定されるものではない。すなわち、層間絶縁膜1の上の導電性薄膜に、2層以上の薄膜が積層された多層薄膜パターンを形成する場合であればよい。導電性薄膜の上に形成される2層以上の薄膜は、絶縁膜であってもよい。
Note that this embodiment can be combined with
実施の形態1〜6では、金属膜3はAlまたはAlを主とする合金からなる単層として例示的に説明をしたが、それに限らず、2種類以上の膜が積層されたものであってもよい。例えば、Cr,Mo,W,Ti,あるいはこれらを主な材料とする合金からなる層上に、Al,Ag,あるいはこれらを主な材料とする合金を積層した構造の金属膜3とすることも可能である。金属膜3の上層側にAl,Ag,あるいはこれらを主な材料とする合金を用いることによって、反射の光学特性等が向上する。また、金属膜3の下層側にCr,Mo,W,Ti,あるいはこれらを主な材料とする合金を用いることによって、金属膜3の下に形成された第1の透明導電性膜2との電気的接続が向上する。
In the first to sixth embodiments, the
また、反射の光学特性を向上するため、反射領域8の層間絶縁膜1には凹凸を形成する場合がある。図4〜図7では、この層間絶縁膜1の凹凸は図示していない。
Further, in order to improve the optical characteristics of reflection, irregularities may be formed in the
本実施の形態では、多層薄膜パターン及び表示装置の好適な例として半透過型液晶表示装置の画素電極における反射電極および透過電極の製造方法を用いて説明したが、これに限らず、多層薄膜を形成する薄膜を種々変更することによって種々の多層薄膜パターン及び表示装置を構成することができる。例えば、TFTのソース電極およびドレイン電極を形成する金属膜と、その上に形成されたITO等からなる透明導電性膜とを含む多層薄膜であってもよい。また、有機溶媒を使ったレジストのリフローと、RELACSによるレジストサイズの拡大との両方を組み合わせて用いてもよい。すなわち、1度目を有機溶媒を使ったレジストのリフローによりレジストパターン5を変形し、2度目をRELACSによるレジストサイズの拡大によりレジストパターン5を変形してもよい。逆に、1度目をRELACSによるレジストサイズの拡大によりレジストパターン5を変形し、2度目を有機溶媒を使ったレジストのリフローによりレジストパターン5を変形することも可能である。
In this embodiment, the multilayer thin film pattern and the display device have been described using the method of manufacturing the reflective electrode and the transmissive electrode in the pixel electrode of the transflective liquid crystal display device as a suitable example. Various multilayer thin film patterns and display devices can be configured by variously changing the thin film to be formed. For example, it may be a multilayer thin film including a metal film that forms a source electrode and a drain electrode of a TFT and a transparent conductive film made of ITO or the like formed thereon. Moreover, you may use combining the reflow of the resist using an organic solvent, and the expansion of the resist size by RELACS. That is, the resist
以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。 The above description describes the embodiment of the present invention, and the present invention is not limited to the above embodiment. Moreover, those skilled in the art can easily change, add, and convert each element of the above embodiment within the scope of the present invention.
1 層間絶縁膜、2 第1の透明導電性膜、
3 金属膜、4 第2の透明導電性膜、
5、5a、5b、5c レジストパターン、
6 隙間、7 エッチング表面、8 反射領域、9 透過領域、
10 電極基板、11 表示領域、12 額縁領域、13 走査信号線、
14 表示信号線、15 走査信号駆動回路、16 表示信号駆動回路、
17 画素、18、19 外部配線、20 TFT、
21、23、31、32、33、41、42、43 後退量、
50 対向基板、51 基板、52 ブラックマトリクス、
53 カラーフィルタ、54 対向電極、61 基板、
62 ゲート電極、63 共通容量電極、64 ゲート絶縁膜、
65 半導体層、65a i層、65b n層、66 ソース電極、
67 ドレイン電極、68 層間絶縁膜、69 コンタクトホール、
70 画素電極、71 凹凸部、72 配向膜、73 液晶層
1 interlayer insulating film, 2 first transparent conductive film,
3 metal film, 4 second transparent conductive film,
5, 5a, 5b, 5c resist pattern,
6 gap, 7 etching surface, 8 reflection area, 9 transmission area,
10 electrode substrate, 11 display area, 12 frame area, 13 scanning signal line,
14 display signal lines, 15 scanning signal drive circuits, 16 display signal drive circuits,
17 pixels, 18, 19 external wiring, 20 TFT,
21, 23, 31, 32, 33, 41, 42, 43 Retraction amount,
50 counter substrate, 51 substrate, 52 black matrix,
53 color filter, 54 counter electrode, 61 substrate,
62 gate electrode, 63 common capacitance electrode, 64 gate insulating film,
65 semiconductor layer, 65a i layer, 65b n layer, 66 source electrode,
67 drain electrode, 68 interlayer insulation film, 69 contact hole,
70 pixel electrode, 71 uneven portion, 72 alignment film, 73 liquid crystal layer
Claims (8)
前記層間絶縁膜上に導電性を有する第1の薄膜を形成する工程と、
前記第1の薄膜上に第2の薄膜を形成する工程と、
前記第2の薄膜上に、複数階調露光によって膜厚差を有するレジストパターンを形成する工程と、
前記膜厚差を有するレジストパターンを介して、前記第2の薄膜及び前記第1の薄膜をエッチングして、前記レジストパターンの存在しない領域の前記層間絶縁膜を露出させる工程と、
前記膜厚差を有するレジストパターンをアッシングして、前記レジストパターンの薄膜部を除去する工程と、
前記薄膜部が除去されたレジストパターンを介して、前記第2の薄膜をエッチングする工程と、を有する多層薄膜パターンの製造方法。 Forming an interlayer insulating film on the substrate;
Forming a conductive first thin film on the interlayer insulating film;
Forming a second thin film on the first thin film;
Forming a resist pattern having a difference in film thickness on the second thin film by multiple gradation exposure;
Etching the second thin film and the first thin film through the resist pattern having the film thickness difference to expose the interlayer insulating film in a region where the resist pattern does not exist;
Ashing the resist pattern having the film thickness difference, and removing the thin film portion of the resist pattern;
Etching the second thin film through the resist pattern from which the thin film portion has been removed.
前記層間絶縁膜上に導電性を有する第1の薄膜を形成する工程と、
前記第1の薄膜上にさらに2層以上の薄膜を形成する工程と、
前記2層以上の薄膜上に、複数階調露光によって膜厚差を有するレジストパターンを形成する工程と、
前記膜厚差を有するレジストパターンを介して、前記2層以上の薄膜及び前記第1の薄膜をエッチングして、前記レジストパターンの存在しない領域の前記層間絶縁膜を露出させる工程と、
前記膜厚差を有するレジストパターンをアッシングして、前記レジストパターンの薄膜部を除去する工程と、
前記薄膜部が除去されたレジストパターンを介して、前記第1の薄膜上に形成された前記2層以上の薄膜をエッチングする工程と、を有する多層薄膜パターンの製造方法。 Forming an interlayer insulating film on the substrate;
Forming a conductive first thin film on the interlayer insulating film;
Forming two or more layers of thin films on the first thin film;
Forming a resist pattern having a film thickness difference by multiple gradation exposure on the two or more thin films;
Etching the two or more thin films and the first thin film through the resist pattern having the film thickness difference to expose the interlayer insulating film in a region where the resist pattern does not exist;
Ashing the resist pattern having the film thickness difference, and removing the thin film portion of the resist pattern;
Etching the thin film of two or more layers formed on the first thin film through the resist pattern from which the thin film portion has been removed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012030712A JP2012137771A (en) | 2006-11-14 | 2012-02-15 | Methods for manufacturing multilayer thin film pattern and display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006307856 | 2006-11-14 | ||
JP2006307856 | 2006-11-14 | ||
JP2012030712A JP2012137771A (en) | 2006-11-14 | 2012-02-15 | Methods for manufacturing multilayer thin film pattern and display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007136972A Division JP4932602B2 (en) | 2006-11-14 | 2007-05-23 | Multilayer thin film pattern and display device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012137771A true JP2012137771A (en) | 2012-07-19 |
Family
ID=39607408
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007136972A Expired - Fee Related JP4932602B2 (en) | 2006-11-14 | 2007-05-23 | Multilayer thin film pattern and display device manufacturing method |
JP2012030712A Pending JP2012137771A (en) | 2006-11-14 | 2012-02-15 | Methods for manufacturing multilayer thin film pattern and display device |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007136972A Expired - Fee Related JP4932602B2 (en) | 2006-11-14 | 2007-05-23 | Multilayer thin film pattern and display device manufacturing method |
Country Status (4)
Country | Link |
---|---|
JP (2) | JP4932602B2 (en) |
KR (1) | KR20080043707A (en) |
CN (1) | CN101231940A (en) |
TW (1) | TW200839892A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014103902A1 (en) * | 2012-12-28 | 2014-07-03 | シャープ株式会社 | Conductive structure, method for producing conductive structure, and display device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5536986B2 (en) | 2008-04-30 | 2014-07-02 | 三菱電機株式会社 | Liquid crystal display |
WO2010090394A2 (en) * | 2009-02-06 | 2010-08-12 | 주식회사 엘지화학 | Method for manufacturing an insulated conductive pattern |
WO2010090489A2 (en) * | 2009-02-06 | 2010-08-12 | 주식회사 엘지화학 | Method for manufacturing insulated conductive pattern and laminate |
KR101049006B1 (en) | 2010-02-22 | 2011-07-12 | 삼성모바일디스플레이주식회사 | Touch screen panel and fabricating method thereof |
KR101898212B1 (en) * | 2011-11-21 | 2018-09-13 | 엘지디스플레이 주식회사 | Method of fabricating array substrate for fringe field switching mode liquid crystal display device |
KR102295611B1 (en) * | 2013-12-27 | 2021-08-30 | 엘지디스플레이 주식회사 | Manufacturing method of thin film transistor array substrate |
CN107037655A (en) * | 2017-05-26 | 2017-08-11 | 京东方科技集团股份有限公司 | A kind of display base plate and preparation method thereof, display device |
JP7022589B2 (en) * | 2018-01-05 | 2022-02-18 | 東京エレクトロン株式会社 | Board processing equipment, board processing method and computer storage medium |
CN109860043B (en) * | 2018-12-13 | 2021-03-16 | 深圳市华星光电半导体显示技术有限公司 | Array substrate preparation method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002107762A (en) * | 2000-10-02 | 2002-04-10 | Sharp Corp | Method for manufacturing matrix substrate for liquid crystal |
JP2003015145A (en) * | 2001-06-29 | 2003-01-15 | Koninkl Philips Electronics Nv | Electrode forming method and liquid crystal display device |
JP2003195329A (en) * | 2001-12-27 | 2003-07-09 | Sharp Corp | Display device and its manufacturing method |
JP2004271989A (en) * | 2003-03-10 | 2004-09-30 | Fujitsu Display Technologies Corp | Substrate for display device, method for manufacturing the same, and display device equipped with the same |
JP2005316399A (en) * | 2004-02-19 | 2005-11-10 | Sharp Corp | Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display device, liquid crystal display device and electronic information equipment |
JP2007133371A (en) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | Display device and method for manufacturing the same |
JP2007199708A (en) * | 2005-12-28 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | Display device and manufacturing method thereof |
JP2007218999A (en) * | 2006-02-14 | 2007-08-30 | Hitachi Displays Ltd | Method for manufacturing display |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248025A (en) * | 1985-08-28 | 1987-03-02 | Sharp Corp | Contacting hole forming method on insulating film |
JP4920140B2 (en) * | 2001-05-18 | 2012-04-18 | ゲットナー・ファンデーション・エルエルシー | Liquid crystal display device and manufacturing method thereof |
WO2004100235A1 (en) * | 2003-05-09 | 2004-11-18 | Fujitsu Limited | Method of processing resist, semiconductor device, and method of producing the device |
JP2005215277A (en) * | 2004-01-29 | 2005-08-11 | Quanta Display Japan Inc | Liquid crystal display and its manufacturing method |
JP4227055B2 (en) * | 2004-03-26 | 2009-02-18 | 三菱電機株式会社 | Manufacturing method of liquid crystal display device |
JP2006351866A (en) * | 2005-06-16 | 2006-12-28 | Sharp Corp | Processing method for processed layer |
JP4197691B2 (en) * | 2005-06-21 | 2008-12-17 | 株式会社東芝 | Manufacturing method of semiconductor device |
-
2007
- 2007-05-23 JP JP2007136972A patent/JP4932602B2/en not_active Expired - Fee Related
- 2007-10-18 TW TW096138995A patent/TW200839892A/en unknown
- 2007-11-07 KR KR1020070113022A patent/KR20080043707A/en active IP Right Grant
- 2007-11-14 CN CNA2007101997900A patent/CN101231940A/en active Pending
-
2012
- 2012-02-15 JP JP2012030712A patent/JP2012137771A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002107762A (en) * | 2000-10-02 | 2002-04-10 | Sharp Corp | Method for manufacturing matrix substrate for liquid crystal |
JP2003015145A (en) * | 2001-06-29 | 2003-01-15 | Koninkl Philips Electronics Nv | Electrode forming method and liquid crystal display device |
JP2003195329A (en) * | 2001-12-27 | 2003-07-09 | Sharp Corp | Display device and its manufacturing method |
JP2004271989A (en) * | 2003-03-10 | 2004-09-30 | Fujitsu Display Technologies Corp | Substrate for display device, method for manufacturing the same, and display device equipped with the same |
JP2005316399A (en) * | 2004-02-19 | 2005-11-10 | Sharp Corp | Method for manufacturing conductive element substrate, conductive element substrate, method for manufacturing liquid crystal display device, liquid crystal display device and electronic information equipment |
JP2007133371A (en) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | Display device and method for manufacturing the same |
JP2007199708A (en) * | 2005-12-28 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | Display device and manufacturing method thereof |
JP2007218999A (en) * | 2006-02-14 | 2007-08-30 | Hitachi Displays Ltd | Method for manufacturing display |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014103902A1 (en) * | 2012-12-28 | 2014-07-03 | シャープ株式会社 | Conductive structure, method for producing conductive structure, and display device |
Also Published As
Publication number | Publication date |
---|---|
JP2008147613A (en) | 2008-06-26 |
KR20080043707A (en) | 2008-05-19 |
JP4932602B2 (en) | 2012-05-16 |
CN101231940A (en) | 2008-07-30 |
TW200839892A (en) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4932602B2 (en) | Multilayer thin film pattern and display device manufacturing method | |
US7932183B2 (en) | Method of manufacturing multilayer thin film pattern and display device | |
JP5536986B2 (en) | Liquid crystal display | |
US7714963B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
US20140118656A1 (en) | Liquid crystal display and manufacturing method thereof | |
US20120113366A1 (en) | Array substrate and liquid crystal display | |
KR20070066070A (en) | The photo mask and method of fabricating the array substrate for liquid crystal display device using the same | |
KR20080000751A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR20090088575A (en) | Manufacturing method of thin film transistor substrate | |
US20070188682A1 (en) | Method for manufacturing a display device | |
JP2008026433A (en) | Tft array substrate and method of manufacturing the same, and display device using the same | |
JP5525773B2 (en) | TFT substrate and manufacturing method thereof | |
WO2013023561A1 (en) | Array substrate, preparation method thereof and display device | |
US20080191211A1 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device | |
JP4565572B2 (en) | Manufacturing method of liquid crystal display panel | |
JP2010181474A (en) | Thin film transistor array substrate, reflection type liquid crystal display device and method of manufacturing the same | |
JP6621673B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2009093145A (en) | Display device and method of manufacturing same | |
KR100413512B1 (en) | an array panel for liquid crystal display and manufacturing method thereof | |
KR20070072113A (en) | Liquid crystal display device and fabricating method | |
KR100655273B1 (en) | Method for Forming a Pixel Electrode of a Liquid Crystal Display Device and a LCD Device Using the Same | |
JP2008032855A (en) | Liquid crystal display | |
KR20070072204A (en) | Liquid crystal display device and method for fabricating liquid crystal dispaly device | |
JP5236370B2 (en) | Manufacturing method of TFT substrate and TFT substrate | |
KR20080057034A (en) | Liquid crystal display device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |