JP2009093145A - Display device and method of manufacturing same - Google Patents

Display device and method of manufacturing same Download PDF

Info

Publication number
JP2009093145A
JP2009093145A JP2008145751A JP2008145751A JP2009093145A JP 2009093145 A JP2009093145 A JP 2009093145A JP 2008145751 A JP2008145751 A JP 2008145751A JP 2008145751 A JP2008145751 A JP 2008145751A JP 2009093145 A JP2009093145 A JP 2009093145A
Authority
JP
Japan
Prior art keywords
conductive film
transparent conductive
film
pixel electrode
reflective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008145751A
Other languages
Japanese (ja)
Inventor
Osamu Aoki
理 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008145751A priority Critical patent/JP2009093145A/en
Priority to US12/212,847 priority patent/US20090079920A1/en
Publication of JP2009093145A publication Critical patent/JP2009093145A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device that allows a reduction in manufacturing costs and an improvement in yield, and a method of manufacturing the same. <P>SOLUTION: The method of manufacturing a liquid crystal display device includes: a TFT array substrate; an opposing substrate arranged to be opposed to the TFT array substrate; and a liquid crystal layer sandwiched between the TFT array substrate and the opposing substrate. The method includes the steps of: forming an organic planarization film 14 on the TFT array substrate; forming a reflective pixel electrode on the organic planarization film 14; forming a step at the organic planarization film 14 by decreasing film thickness of the film 14; and depositing an upper transparent conductive film 18 so as to be divided at the step of the organic planarization film 14. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、表示装置及び表示装置の製造方法に関する。   The present invention relates to a display device and a method for manufacturing the display device.

近年、ディスプレイ用電気光学素子として液晶を用いた液晶表示装置は、低消費電力、薄型等の特徴を有し、CRTに替わるフラットパネルディスプレイの1つとして、盛んに製品化されている。
液晶表示装置には、パッシブ(単純)マトリクス型液晶表示装置及びアクティブマトリクス型液晶表示装置がある。アクティブマトリクス型液晶表示装置には、薄膜トランジスタ(Thin Film Transistor、以下、TFTと称する。)をスイッチング素子として用いるTFT−LCDがある。TFT−LCDは、携帯性、表示品位の点で、CRTや単純マトリクス型液晶表示装置よりも優れた特徴を有する。そのため、TFT−LCDは、ノート型パソコン等に広く実用化されている。
2. Description of the Related Art In recent years, liquid crystal display devices that use liquid crystals as display electro-optical elements have features such as low power consumption and thinness, and are actively commercialized as one of flat panel displays that replace CRTs.
The liquid crystal display device includes a passive (simple) matrix type liquid crystal display device and an active matrix type liquid crystal display device. Active matrix liquid crystal display devices include TFT-LCDs that use thin film transistors (hereinafter referred to as TFTs) as switching elements. A TFT-LCD has characteristics superior to those of a CRT or a simple matrix type liquid crystal display device in terms of portability and display quality. For this reason, TFT-LCDs are widely used in notebook personal computers and the like.

TFT−LCDでは、TFTがアレイ状に形成されたTFTアレイ基板と対向基板との間に液晶層が挟持されている。
TFT−LCDには、反射型TFT−LCD、透過型TFT−LCD、及び半透過型TFT−LCDがある。半透過型TFT−LCDは、反射型と透過型の両方の特性を備えている。反射型TFT−LCDは、TFTアレイ基板に反射層を設けて周囲光を反射することにより表示を行う。透過型TFT−LCDは、TFTアレイ基板及び対向基板に透光層を設けている。そして、透過型TFT−LCDは、背面又は側面に設けられた光源の光を透過することにより表示を行う。
反射型TFT−LCDは、屋外において良好な表示特性を有する。しかし、反射型TFT−LCDは、屋内では周囲光が暗いため、視認性が低下する。一方、透過型TFT−LCDは、屋内において良好な表示特性を有する。しかし、透過型TFT−LCDは、屋外では周囲光に比べて光源の光が暗いため、視認性が低下してしまう。
In a TFT-LCD, a liquid crystal layer is sandwiched between a TFT array substrate on which TFTs are formed in an array and a counter substrate.
The TFT-LCD includes a reflective TFT-LCD, a transmissive TFT-LCD, and a transflective TFT-LCD. The transflective TFT-LCD has both reflective and transmissive characteristics. The reflective TFT-LCD performs display by providing a reflective layer on the TFT array substrate and reflecting ambient light. In the transmissive TFT-LCD, a light transmitting layer is provided on the TFT array substrate and the counter substrate. The transmissive TFT-LCD performs display by transmitting light from a light source provided on the back surface or side surface.
The reflective TFT-LCD has good display characteristics outdoors. However, the reflective TFT-LCD has poor visibility because the ambient light is dark indoors. On the other hand, the transmissive TFT-LCD has good display characteristics indoors. However, the visibility of the transmissive TFT-LCD is lowered because the light from the light source is darker than the ambient light outdoors.

近年、携帯電話用・携帯音楽プレーヤー用の小型ディスプレイや、携帯映像プレーヤー・PDA・車載ナビゲーション用等の中型ディスプレイ等のモバイル表示装置の需要が増加している。半透過型TFT−LCDは、屋内外の両方の環境下でも良好な表示特性を有している。そのため、これらモバイル表示装置の需要増加に伴って半透過型TFT−LCDの需要が増加している。   In recent years, there has been an increasing demand for mobile display devices such as small displays for mobile phones and portable music players, and medium-sized displays such as portable video players, PDAs, and in-vehicle navigation. The transflective TFT-LCD has good display characteristics even in both indoor and outdoor environments. Therefore, with the increase in demand for these mobile display devices, the demand for transflective TFT-LCDs has increased.

TFT−LCDでは、半導体技術を用いて、ガラス基板上に、1画素毎に、信号線及びゲート線を交差させて形成している。また、TFT−LCDでは、信号線とゲート線との交点にTFTを形成している。さらに、TFT−LCDでは、1画素毎に、反射画素電極(反射層)又は透過画素電極(透光層)を形成している。このようにして、TFTアレイ基板が作成される。そのため、TFTアレイ基板の製造には、多くの工程数を必要とする。そのため、TFTアレイ基板の製造に必要な装置数が多くなり、製造コストが高くなるという問題がある。特に、半透過型TFT−LCDでは、TFTアレイ基板上に、1画素毎に、反射画素電極及び透過画素電極の両方を形成する必要がある。そのため、反射型TFT−LCDや透過型TFT−LCDに比べて工程数はさらに多くなる。半透過型TFT−LCDでは、製造コストが増大することとなる。このため、製造工程数の削減が求められている。   In the TFT-LCD, a signal line and a gate line are crossed and formed for each pixel on a glass substrate using a semiconductor technology. In the TFT-LCD, a TFT is formed at the intersection of the signal line and the gate line. Further, in the TFT-LCD, a reflective pixel electrode (reflective layer) or a transmissive pixel electrode (translucent layer) is formed for each pixel. In this way, a TFT array substrate is produced. Therefore, many processes are required for manufacturing the TFT array substrate. Therefore, there is a problem that the number of devices necessary for manufacturing the TFT array substrate increases and the manufacturing cost increases. In particular, in the transflective TFT-LCD, it is necessary to form both the reflective pixel electrode and the transmissive pixel electrode for each pixel on the TFT array substrate. Therefore, the number of processes is further increased as compared with the reflective TFT-LCD and the transmissive TFT-LCD. In the transflective TFT-LCD, the manufacturing cost increases. For this reason, reduction of the number of manufacturing processes is required.

透過型TFT−LCDでは、TFTアレイ基板上に透過画素電極が、対向基板上に対向電極が形成されている。透過画素電極及び対向電極は、ITO(Indium Tin Oxide)等の透明導電性膜により形成される。そのため、透過画素電極と対向電極の仕事関数をほぼ同一とすることができる。これにより、液晶を交流駆動する際に、透過画素電極と対向電極は、互いに正、負電圧をほぼ同一の条件で液晶に印加することができる。一方、半透過型TFT−LCDでは、TFTアレイ基板上に透過画素電極及び反射画素電極が形成されている。また、半透過型TFT−LCDでは、対向基板上に対向電極が形成されている。透過画素電極及び対向電極は、ITO等の透明導電性膜により形成される。一方、反射画素電極は、Al等の金属膜により形成される。そのため、反射画素電極と対向電極の仕事関数が異なる。これにより、液晶駆動条件によっては、表示のちらつき(フリッカ)を生じてしまう。また、反射画素電極と対向電極の仕事関数の相違により、液晶駆動条件によっては、いわゆる焼きつきと呼ばれる現象を生じてしまう。ここで、焼きつきとは、前の画像が残像となって表示品位を低下させる現象である。   In a transmissive TFT-LCD, a transmissive pixel electrode is formed on a TFT array substrate, and a counter electrode is formed on a counter substrate. The transmissive pixel electrode and the counter electrode are formed of a transparent conductive film such as ITO (Indium Tin Oxide). Therefore, the work functions of the transmissive pixel electrode and the counter electrode can be made substantially the same. Thereby, when the liquid crystal is AC driven, the transmissive pixel electrode and the counter electrode can apply positive and negative voltages to the liquid crystal under substantially the same conditions. On the other hand, in a transflective TFT-LCD, a transmissive pixel electrode and a reflective pixel electrode are formed on a TFT array substrate. In a transflective TFT-LCD, a counter electrode is formed on a counter substrate. The transmissive pixel electrode and the counter electrode are formed of a transparent conductive film such as ITO. On the other hand, the reflective pixel electrode is formed of a metal film such as Al. Therefore, the work functions of the reflective pixel electrode and the counter electrode are different. As a result, display flickering may occur depending on the liquid crystal driving conditions. Also, due to the difference in work function between the reflective pixel electrode and the counter electrode, a so-called burn-in phenomenon occurs depending on the liquid crystal driving conditions. Here, burn-in is a phenomenon in which the previous image becomes an afterimage and the display quality is lowered.

そこで、このようなフリッカや焼きつきを回避するため、反射画素電極上に対向電極と同じ材料の透明導電性膜を形成する技術が特許文献1に記載されている。特許文献1では、まず、反射画素電極を形成する金属膜を成膜する。次に、当該金属膜上に透明導電性膜を成膜する。そして、同じマスクパターンを用いて、同じエッチング液により一括ウェットエッチングする。これにより、反射画素電極上に、当該反射画素電極と同一パターン形状を有する透明導電性膜を形成している。   In order to avoid such flicker and burn-in, Patent Document 1 discloses a technique for forming a transparent conductive film made of the same material as the counter electrode on the reflective pixel electrode. In Patent Document 1, first, a metal film for forming a reflective pixel electrode is formed. Next, a transparent conductive film is formed on the metal film. Then, collective wet etching is performed with the same etching solution using the same mask pattern. As a result, a transparent conductive film having the same pattern shape as the reflective pixel electrode is formed on the reflective pixel electrode.

しかしながら、特許文献1の方法により、金属膜と透明導電性膜とを一括ウェットエッチングすると、透明導電性膜の端部が金属膜の端部より側方に延出して庇状に残ることがある。図9に、特許文献1にかかる半透過型液晶表示装置のTFTアレイ基板の製造工程の一部を模式的に示した断面図を示す。
特許文献1の方法では、まず、TFT(図示省略)、走査信号線(図示省略)及び表示信号線(図示省略)の上部に層間絶縁膜21を形成する。次に、層間絶縁膜21の上に、透過画素電極となる下部透明導電性膜22を成膜する。次に、パターニングを行って、透過画素電極を形成する(図9(a))。次に、下部透明導電性膜22を覆うように反射画素電極となる金属膜23を成膜する。次に、金属膜23の上に、フリッカ及び焼きつき対策として、上部透明導電性膜24を成膜する。次に、上部透明導電性膜24の上に所望の形状でレジスト25を形成する(図9(b))。そして、金属膜23及び上部透明導電性膜24を一括してウェットエッチングする(図9(c))。次に、レジスト25を除去する(図9(d))。
そして、図9(d)に示すように、特許文献1の方法により多層薄膜パターンを形成すると、上層の上部透明導電性膜24の端部が下層の金属膜23の端部よりも側方に突出した庇状となる。特に、ウェットエッチング等の等方性エッチングを用いて一括エッチングを行うと、上部透明導電性膜24の端部が庇状となって残りやすい。
However, when the metal film and the transparent conductive film are collectively wet-etched by the method of Patent Document 1, the end of the transparent conductive film may extend laterally from the end of the metal film and remain in a bowl shape. . FIG. 9 is a cross-sectional view schematically showing a part of the manufacturing process of the TFT array substrate of the transflective liquid crystal display device according to Patent Document 1.
In the method of Patent Document 1, first, an interlayer insulating film 21 is formed on TFTs (not shown), scanning signal lines (not shown), and display signal lines (not shown). Next, a lower transparent conductive film 22 to be a transmissive pixel electrode is formed on the interlayer insulating film 21. Next, patterning is performed to form a transmissive pixel electrode (FIG. 9A). Next, a metal film 23 to be a reflective pixel electrode is formed so as to cover the lower transparent conductive film 22. Next, an upper transparent conductive film 24 is formed on the metal film 23 as a countermeasure against flicker and burn-in. Next, a resist 25 is formed in a desired shape on the upper transparent conductive film 24 (FIG. 9B). Then, the metal film 23 and the upper transparent conductive film 24 are wet etched together (FIG. 9C). Next, the resist 25 is removed (FIG. 9D).
Then, as shown in FIG. 9D, when the multilayer thin film pattern is formed by the method of Patent Document 1, the end of the upper transparent conductive film 24 in the upper layer is more lateral than the end of the lower metal film 23. Protruding bowl shape. In particular, when batch etching is performed using isotropic etching such as wet etching, the end of the upper transparent conductive film 24 tends to remain in a bowl shape.

そして、上述のように、上部透明導電性膜24の端部が庇状に形成されると、後工程において当該庇部分が剥がれる。特に、ラビング処理等の基板を擦る工程において、当該庇部分が剥がれやすい。そして、剥がれた庇部分が異物発生の原因となる。また、剥がれた庇部分が隣接する画素間のショートや画素電極(透過画素電極、反射画素電極)とのショートを引き起こす。そのため、剥がれた庇部分は、表示不良の原因となる。また、多層薄膜パターンにおいて当該庇部分が形成されると、当該多層薄膜パターンを被覆膜により被覆する場合に、当該庇部分により段切れが生じてしまう。そして、被覆膜が保護絶縁膜である場合には段切れの箇所で絶縁不良が生じる。また、被覆膜が導電膜である場合には段切れの箇所で接続不良が生じる。今後、画素サイズは隣接する画素間隔が小さくなると、庇部分の形成をより効果的に防止することが必要となる。   Then, as described above, when the end portion of the upper transparent conductive film 24 is formed in a hook shape, the hook portion is peeled off in a subsequent process. In particular, in the process of rubbing the substrate, such as rubbing, the heel portion is easily peeled off. And the peeled-off wrinkle part becomes a cause of foreign material generation. Further, the peeled ridge portion causes a short circuit between adjacent pixels and a short circuit with a pixel electrode (transmission pixel electrode, reflection pixel electrode). For this reason, the peeled-off wrinkle portion causes a display defect. Moreover, when the said ridge part is formed in a multilayer thin film pattern, when the said multilayer thin film pattern is coat | covered with a coating film, a step will arise with the said ridge part. And when a coating film is a protective insulating film, an insulation defect arises in the part of a step break. Further, when the coating film is a conductive film, a connection failure occurs at a stepped portion. In the future, as the pixel size becomes smaller, it becomes necessary to more effectively prevent the formation of wrinkles.

さらに、特許文献1では、下部透明導電性膜を成膜してパターニングを行うプロセスを備える。その後に、金属膜及び上部透明導電性膜を成膜して一括ウェットエッチングを行うプロセスを備える。そのため、製造プロセスが多いためコスト高となる。また、製造プロセスが多いことにより、異物などによる欠陥発生機会が増え、歩留りが低下する。   Furthermore, Patent Document 1 includes a process of forming a lower transparent conductive film and performing patterning. Thereafter, a process of forming a metal film and an upper transparent conductive film and performing batch wet etching is provided. Therefore, there are many manufacturing processes, resulting in high costs. In addition, due to the large number of manufacturing processes, the chance of occurrence of defects due to foreign matters increases and the yield decreases.

そこで、製造プロセス数を削減して半透過型TFT−LCDを製造する技術が特許文献2に記載されている。従来、TFTアレイ基板は、6回のフォトリソグラフィープロセスで形成されていた。特許文献2には、TFTアレイ基板を5回のフォトリソグラフィープロセスで形成する方法が開示されている。詳しくは、特許文献2では、ハーフトーン露光技術を用いてフォトマスク(感光性樹脂パターン)を形成する。そして、1枚の当該フォトマスクを用いて、反射画素電極と透過画素電極とを形成する。これにより製造工程を削減している。   Therefore, Patent Document 2 describes a technique for manufacturing a transflective TFT-LCD by reducing the number of manufacturing processes. Conventionally, a TFT array substrate has been formed by six photolithography processes. Patent Document 2 discloses a method of forming a TFT array substrate by five photolithography processes. Specifically, in Patent Document 2, a photomask (photosensitive resin pattern) is formed using a halftone exposure technique. Then, a reflective pixel electrode and a transmissive pixel electrode are formed using one photomask. This reduces the manufacturing process.

具体的には、特許文献2では、まず、基板上にゲート電極・配線、絶縁膜、半導体層、ソースドレイン電極・配線、有機平坦化層、及びこれらの層間に形成するコンタクトホール等を形成する。その後、透過画素電極となる透明導電性膜を成膜する。そして、透明導電性膜の上に金属膜を成膜する。その後、ハーフトーン露光技術を用いてフォトマスクを形成する。このとき、反射画素電極が形成される反射部のフォトマスクの膜厚は、透過部のフォトマスクに比べて厚く形成される。ここで、透過部とは、画素領域のうち、反射部以外の部分である。次に、金属膜をエッチングして、フォトマスクにより保護されている領域以外の透明導電性膜を露出させる。次に、アッシング処理を行って、フォトマスクの膜厚を減じる。これにより、透過部の金属膜を露出させる。ここで、アッシング処理とは、ドライエッチャー等によりレジストを酸化分解する灰化除去する処理、すなわち酸素プラズマ処理である。このとき、反射部には、膜減りしたフォトマスクが残っている。次に、フォトマスク及び透過部の金属膜により保護されている領域以外の透明導電性膜をエッチングする。次に、透過部の金属膜をエッチングして、透過画素電極を形成する。さらに、レジスト剥離液を用いて、反射部に残っているフォトマスクを除去して、反射画素電極を形成する。
特開2005−275323号公報 特開2005−215277号公報
Specifically, in Patent Document 2, first, a gate electrode / wiring, an insulating film, a semiconductor layer, a source / drain electrode / wiring, an organic planarization layer, and a contact hole formed between these layers are formed on a substrate. . Thereafter, a transparent conductive film to be a transmissive pixel electrode is formed. Then, a metal film is formed on the transparent conductive film. Thereafter, a photomask is formed using a halftone exposure technique. At this time, the thickness of the photomask in the reflective portion where the reflective pixel electrode is formed is thicker than that in the transmissive portion. Here, the transmissive part is a part other than the reflective part in the pixel region. Next, the metal film is etched to expose the transparent conductive film other than the region protected by the photomask. Next, ashing is performed to reduce the thickness of the photomask. Thereby, the metal film of the transmission part is exposed. Here, the ashing process is an ashing process that oxidizes and decomposes a resist with a dry etcher or the like, that is, an oxygen plasma process. At this time, the photomask with a reduced film remains in the reflecting portion. Next, the transparent conductive film other than the region protected by the photomask and the metal film of the transmission part is etched. Next, the transmissive pixel electrode is formed by etching the metal film in the transmissive portion. Further, the photomask remaining on the reflective portion is removed using a resist stripping solution to form a reflective pixel electrode.
JP 2005-275323 A JP 2005-215277 A

しかし、特許文献2のTFTアレイ基板の製造方法では、アッシング処理を行う際に、透明導電性膜が露出している。透明導電性膜表面が露出した状態でアッシング処理を行うと、異常放電が発生する。これにより、透明導電性膜だけでなく、その下層に形成されている凹凸層、絶縁層、さらに下層の配線層にダメージを与える。そのため、絶縁破壊やパターン断線による表示不良を引き起こしてしまう。   However, in the manufacturing method of the TFT array substrate of Patent Document 2, the transparent conductive film is exposed when the ashing process is performed. When the ashing process is performed with the transparent conductive film surface exposed, abnormal discharge occurs. This damages not only the transparent conductive film but also the concavo-convex layer, insulating layer, and further lower wiring layer formed thereunder. This causes display failure due to dielectric breakdown or pattern disconnection.

そこで、上述したアッシング処理による不具合を回避する方法として、フォトマスク形成後に、ウェットエッチングを行い、その後にアッシング処理を行う方法について、図10の製造工程断面図を用いつつ説明する。   Therefore, as a method for avoiding the above-described problems caused by the ashing process, a method of performing wet etching after the photomask is formed and then performing the ashing process will be described with reference to the manufacturing process sectional view of FIG.

まず、ガラス基板31上にスパッタ装置を用いてMo膜を250nmの厚みで成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ウェットエッチング処理を行って、レジストにより保護されていないMo膜を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、ゲート配線32を形成する(図10(a);ゲート形成工程)。   First, a Mo film is formed to a thickness of 250 nm on the glass substrate 31 using a sputtering apparatus. Next, the resist is patterned using a photoengraving apparatus. Next, a wet etching process is performed to remove the Mo film not protected by the resist. Next, a resist stripping process is performed to remove the resist. Thereby, the gate wiring 32 is formed (FIG. 10A; gate forming step).

次に、CVD装置を用いて、絶縁膜(SiN:膜厚400nm)33及び半導体膜(a−Si(i):膜厚130nm、a−Si(n):膜厚50nm)を成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ドライエッチング処理を行って、レジストにより保護されていない半導体膜を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、半導体層34を形成する(図10(b);半導体層形成工程)。   Next, an insulating film (SiN: film thickness 400 nm) 33 and a semiconductor film (a-Si (i): film thickness 130 nm, a-Si (n): film thickness 50 nm) are formed using a CVD apparatus. Next, the resist is patterned using a photoengraving apparatus. Next, dry etching is performed to remove the semiconductor film that is not protected by the resist. Next, a resist stripping process is performed to remove the resist. Thereby, the semiconductor layer 34 is formed (FIG. 10B; semiconductor layer forming step).

次に、スパッタ装置を用いてMo膜を300nmの厚みで成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ウェットエッチング処理を行って、レジストにより保護されていないMo膜を除去する。次に、ドライエッチング処理を行って、レジストにより保護されていない半導体膜(a−Si(n))を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、ソースドレイン配線35を形成する(図10(c);ソースドレイン及びチャネル形成工程)。   Next, a Mo film is formed to a thickness of 300 nm using a sputtering apparatus. Next, the resist is patterned using a photoengraving apparatus. Next, a wet etching process is performed to remove the Mo film not protected by the resist. Next, dry etching is performed to remove the semiconductor film (a-Si (n)) that is not protected by the resist. Next, a resist stripping process is performed to remove the resist. Thereby, the source / drain wiring 35 is formed (FIG. 10C; source / drain and channel formation step).

次に、CVD装置を用いて、絶縁膜(SiN:膜厚100nm)36を成膜する(図10(c))。次に、感光性有機樹脂膜を塗布形成する。次に、凹凸パターン形成用のフォトマスクを用いて、写真製版装置により、凹凸形状を有する有機平坦化膜37を形成する。ここで、凹凸形状は、反射部に形成される。次に、ドライエッチングを行い、コンタクトホール開口部の絶縁膜を除去する(図10(d);有機平坦化膜形成工程)。   Next, an insulating film (SiN: film thickness 100 nm) 36 is formed using a CVD apparatus (FIG. 10C). Next, a photosensitive organic resin film is formed by coating. Next, an organic flattening film 37 having a concavo-convex shape is formed by a photolithography apparatus using a photomask for forming a concavo-convex pattern. Here, the uneven shape is formed in the reflection portion. Next, dry etching is performed to remove the insulating film in the contact hole opening (FIG. 10D; organic planarization film forming step).

次に、スパッタ装置を用いて、下部透明導電性膜(ITO(Indium Tin Oxide)膜:膜厚80nm)38、金属膜(Mo:膜厚50nm、AlCu:膜厚300nm)39、上部透明導電性膜(ITO:膜厚5nm)40を順次成膜する(図10(e))。下部透明導電性膜38は、透過画素電極を構成する。また、金属膜39は反射画素電極を構成する。
次に、ハーフトーン露光技術を用いて、レジスト41をパターニングする。ここで、レジスト41の反射部に相当する部分の厚さは、透過部に相当する部分の厚さよりも厚い。また、反射部以外の領域及び透過部以外の領域でレジスト41を残す部分のレジスト41の厚さは、反射部における厚さと同じかそれ以上となっている。次に、ウェットエッチング処理を行う。これにより、レジスト41により保護されていない上部透明導電性膜40、金属膜39、下部透明導電性膜38を除去する(図10(f))。
次に、アッシング処理を行って、レジスト41の膜厚を減じる。これにより、透過部に形成されているレジスト41を除去する。このとき、反射部には、膜減りしたレジスト41が残る。また、反射部と同じ厚さ又はそれ以上の膜厚のレジスト41が形成された領域には、膜減りしたレジスト41が残る。同時に、この工程では、膜厚方向において、有機平坦化膜37の一部が除去される。よって、例えば、TFTの上層の有機平坦化膜37の膜厚が薄くなる(図10(g))。次に、ウェットエッチング処理を行う。これにより、透過部に積層されている上部透明導電性膜40及び金属膜39を除去する。これにより、透過画素電極を形成する。次に、レジスト剥離処理を行って、レジスト41を除去する。これにより、反射画素電極を形成する(図10(h))。以上により、TFTアレイ基板が形成される。
Next, using a sputtering apparatus, a lower transparent conductive film (ITO (Indium Tin Oxide) film: film thickness 80 nm) 38, a metal film (Mo: film thickness 50 nm, AlCu: film thickness 300 nm) 39, and an upper transparent conductive film A film (ITO: film thickness 5 nm) 40 is sequentially formed (FIG. 10E). The lower transparent conductive film 38 constitutes a transmissive pixel electrode. Further, the metal film 39 constitutes a reflective pixel electrode.
Next, the resist 41 is patterned using a halftone exposure technique. Here, the thickness of the portion corresponding to the reflective portion of the resist 41 is thicker than the thickness of the portion corresponding to the transmissive portion. Further, the thickness of the resist 41 where the resist 41 is left in the region other than the reflection portion and the region other than the transmission portion is equal to or greater than the thickness in the reflection portion. Next, a wet etching process is performed. Thus, the upper transparent conductive film 40, the metal film 39, and the lower transparent conductive film 38 that are not protected by the resist 41 are removed (FIG. 10F).
Next, an ashing process is performed to reduce the film thickness of the resist 41. Thereby, the resist 41 formed in the transmission part is removed. At this time, the resist 41 with a reduced film remains in the reflecting portion. In addition, the resist 41 with the reduced film remains in the region where the resist 41 having the same thickness as or more than the reflective portion is formed. At the same time, in this step, a part of the organic planarization film 37 is removed in the film thickness direction. Therefore, for example, the film thickness of the organic planarization film 37 on the upper layer of the TFT is reduced (FIG. 10G). Next, a wet etching process is performed. Thereby, the upper transparent conductive film 40 and the metal film 39 laminated on the transmission part are removed. Thereby, a transmissive pixel electrode is formed. Next, a resist stripping process is performed to remove the resist 41. Thereby, a reflective pixel electrode is formed (FIG. 10H). As a result, the TFT array substrate is formed.

しかしながら、上述した方法においても、図10(h)に示すウェットエッチング処理において上部透明導電性膜が金属膜とともに一括エッチングされる。そのため、反射画素電極において上部透明導電性膜の端部が金属膜の端部より側方に延出して残り、庇状となってしまう。   However, also in the method described above, the upper transparent conductive film is etched together with the metal film in the wet etching process shown in FIG. Therefore, in the reflective pixel electrode, the end portion of the upper transparent conductive film extends laterally from the end portion of the metal film and remains in a bowl shape.

また、上述の方法におけるTFTアレイ基板の製造方法では、下部透明導電性膜、金属膜、上部透明導電性膜が連続して積層成膜される。そして、アッシング処理後のウェットエッチング処理において(図10(h))、上部透明導電性膜及び金属膜をエッチングする。このとき、下部透明導電性膜はエッチングしないように選択的にエッチングしなければならない。そのため、プロセス自由度が低いという問題がある。   Moreover, in the manufacturing method of the TFT array substrate in the above-described method, the lower transparent conductive film, the metal film, and the upper transparent conductive film are successively laminated. Then, in the wet etching process after the ashing process (FIG. 10H), the upper transparent conductive film and the metal film are etched. At this time, the lower transparent conductive film must be selectively etched so as not to be etched. Therefore, there is a problem that the degree of process freedom is low.

本発明は、このような問題点を解決するためになされたものであり、製造コストが削減されるとともに、歩留りが向上された表示装置及び表示装置の製造方法を提供することを目的とする。   The present invention has been made to solve such problems, and it is an object of the present invention to provide a display device and a display device manufacturing method in which the manufacturing cost is reduced and the yield is improved.

本発明にかかる液晶表示装置の製造方法は、第1の基板と、前記第1の基板と対向して配置される第2の基板と、前記第1の基板と前記第2の基板との間に挟持される表示材料と、を備える表示装置の製造方法であって、前記第1の基板上に下地膜を形成するステップと、前記下地膜の上に反射画素電極を形成するステップと、前記下地膜に段差を形成するステップと、前記反射画素電極を形成するステップの後に、前記下地膜の段差において分断されるように透明導電性膜を成膜するステップと、を備えるものである。   The method for manufacturing a liquid crystal display device according to the present invention includes a first substrate, a second substrate disposed opposite to the first substrate, and between the first substrate and the second substrate. A display material sandwiched between the substrate, a step of forming a base film on the first substrate, a step of forming a reflective pixel electrode on the base film, A step of forming a step in the base film, and a step of forming a transparent conductive film so as to be divided at the step of the base film after the step of forming the reflective pixel electrode.

本発明によれば、製造コストが削減されるとともに、歩留りが向上される。   According to the present invention, the manufacturing cost is reduced and the yield is improved.

以下に、本発明を適用可能な実施の形態を説明する。なお、本発明は、以下の実施の形態に限定されるものではない。なお、以下の実施形態では、表示装置として液晶表示装置を例示して説明する。
[実施形態1]
Hereinafter, embodiments to which the present invention can be applied will be described. Note that the present invention is not limited to the following embodiments. In the following embodiments, a liquid crystal display device will be described as an example of the display device.
[Embodiment 1]

まず、本発明の実施形態1にかかる液晶表示装置400の構成について、図1、図2を参照しながら説明する。図1は、本発明の実施形態1にかかる液晶表示装置400の液晶表示パネル部分を示す部分断面図である。図2は、本発明の実施形態1にかかるTFTアレイ基板100の画素の構成を示す平面図である。   First, the configuration of the liquid crystal display device 400 according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a partial cross-sectional view showing a liquid crystal display panel portion of a liquid crystal display device 400 according to Embodiment 1 of the present invention. FIG. 2 is a plan view showing a configuration of a pixel of the TFT array substrate 100 according to the first embodiment of the present invention.

本実施形態1にかかる液晶表示装置400は、図1に示すように、TFTアレイ基板100(第1の基板)と、TFTアレイ基板100と対向して配置される対向基板200(第2の基板)と、TFTアレイ基板100と当該対向基板200との間に挟持される液晶層300(表示材料)とを備えて構成されている。なお、図1において、TFTアレイ基板100と対向基板200との間に挟持された液晶層300、TFTアレイ基板100と対向基板200との間隔を一定に保つためのシール材及びスペーサの図示を省略する。   As shown in FIG. 1, the liquid crystal display device 400 according to the first embodiment includes a TFT array substrate 100 (first substrate) and a counter substrate 200 (second substrate) disposed to face the TFT array substrate 100. ), And a liquid crystal layer 300 (display material) sandwiched between the TFT array substrate 100 and the counter substrate 200. 1, illustration of a liquid crystal layer 300 sandwiched between the TFT array substrate 100 and the counter substrate 200, a sealing material and a spacer for keeping the distance between the TFT array substrate 100 and the counter substrate 200 constant is omitted. To do.

TFTアレイ基板100には、TFT(Thin Film Transistor)1がアレイ状に形成されている。具体的には、TFTアレイ基板100では、透明絶縁性基板(以下、ガラス基板と称する。)10上に、1画素毎に、ゲート配線2及びソースドレイン配線3が交差されて形成されている(図2参照)。そして、ゲート配線2及びソースドレイン配線3の交点部分にTFT1が形成されている。さらに、TFTアレイ基板100には、ガラス基板10上に、1画素毎に、透過画素電極4を有する透過部5、反射画素電極6を有する反射部7、保持容量配線8、コンタクトホール9等が形成されている(図2参照)。そして、透過部5及び反射部7により画素領域が形成される。   A TFT (Thin Film Transistor) 1 is formed in an array on the TFT array substrate 100. Specifically, in the TFT array substrate 100, the gate wiring 2 and the source / drain wiring 3 are formed so as to intersect each other on a transparent insulating substrate (hereinafter referred to as a glass substrate) 10 for each pixel (see FIG. (See FIG. 2). A TFT 1 is formed at the intersection of the gate line 2 and the source / drain line 3. Further, the TFT array substrate 100 includes a transmissive portion 5 having a transmissive pixel electrode 4, a reflective portion 7 having a reflective pixel electrode 6, a storage capacitor wiring 8, a contact hole 9, and the like on a glass substrate 10 for each pixel. It is formed (see FIG. 2). A pixel region is formed by the transmissive portion 5 and the reflective portion 7.

ゲート配線2は、ゲート電極として、スイッチング素子となるTFT1を構成する。また、保持容量配線8はゲート配線2と平行に配置され、画素領域の中央近傍にある。保持容量配線8は透過画素電極4及び反射画素電極6に印加される電圧を一定時間保持するための保持容量を構成する。TFTアレイ基板100には、外部からの各種信号が供給されるドライバICが配置されている。そして、ゲート配線2の端部は、ゲート端子として、ドライバICに設けられているパッドと電気的に接続されている。これにより、外部からの画像走査信号をゲート配線2に入力する。そして、ゲート配線2はTFT1に画像走査信号を伝送する。   The gate wiring 2 constitutes a TFT 1 serving as a switching element as a gate electrode. The storage capacitor line 8 is arranged in parallel with the gate line 2 and is near the center of the pixel region. The storage capacitor line 8 constitutes a storage capacitor for holding a voltage applied to the transmissive pixel electrode 4 and the reflective pixel electrode 6 for a predetermined time. The TFT array substrate 100 is provided with a driver IC to which various signals from the outside are supplied. And the edge part of the gate wiring 2 is electrically connected with the pad provided in driver IC as a gate terminal. As a result, an external image scanning signal is input to the gate wiring 2. The gate wiring 2 transmits an image scanning signal to the TFT 1.

そして、透明性無機絶縁材料からなる絶縁膜11は、ゲート配線2、保持容量配線8、を覆うように形成されている。半導体層12は絶縁膜11を介してゲート配線2上に形成され、TFT1を構成する。また、ゲート配線2上に形成された半導体層12の一部を除去することにより、TFTチャネル部を構成している。   The insulating film 11 made of a transparent inorganic insulating material is formed so as to cover the gate wiring 2 and the storage capacitor wiring 8. The semiconductor layer 12 is formed on the gate wiring 2 via the insulating film 11 and constitutes the TFT 1. Further, a part of the semiconductor layer 12 formed on the gate wiring 2 is removed to constitute a TFT channel portion.

ソースドレイン配線3は、ソース電極として、TFT1を構成する。また、ソースドレイン配線3の端部は、ソース端子として、ドライバICに設けられているパッドと電気的に接続されている。これにより、外部からの画像信号をソースドレイン配線3に入力する。そして、ソースドレイン配線3はTFT1に画像信号を伝送する。そして、隣接するゲート配線2とソースドレイン配線3とで囲まれた領域が画素領域となり、TFTアレイ基板100上には画素がマトリクス状に配列される。   The source / drain wiring 3 constitutes the TFT 1 as a source electrode. Further, the end of the source / drain wiring 3 is electrically connected as a source terminal to a pad provided in the driver IC. As a result, an external image signal is input to the source / drain wiring 3. The source / drain wiring 3 transmits an image signal to the TFT 1. A region surrounded by the adjacent gate wiring 2 and source / drain wiring 3 is a pixel region, and pixels are arranged in a matrix on the TFT array substrate 100.

また、ソースドレイン配線3は、ドレイン電極として、TFT1を構成している。また、ソースドレイン配線3の少なくとも一部は絶縁膜11を介して下層の保持容量配線8とオーバーラップしている。これにより保持容量配線8とソースドレイン配線3との間に電荷が蓄えられ、保持容量を形成できる。   Further, the source / drain wiring 3 constitutes a TFT 1 as a drain electrode. Further, at least a part of the source / drain wiring 3 overlaps with the lower storage capacitor wiring 8 through the insulating film 11. As a result, charges are stored between the storage capacitor wiring 8 and the source / drain wiring 3, and a storage capacitor can be formed.

絶縁膜13は透明性無機絶縁材料からなり、TFT1、ゲート配線2、及びソースドレイン配線3を覆うように形成される。有機平坦化膜14(下地膜)は透明性有機樹脂材料からなり、絶縁膜13を覆うように形成される。   The insulating film 13 is made of a transparent inorganic insulating material and is formed so as to cover the TFT 1, the gate wiring 2, and the source / drain wiring 3. The organic planarizing film 14 (underlying film) is made of a transparent organic resin material and is formed so as to cover the insulating film 13.

また、有機平坦化膜14の一部には、反射光を散乱させるための凹凸形状14Aが複数個形成されている。各画素領域内のゲート配線2近傍から保持容量配線8までの領域のうちTFT1を除く領域に凹凸形状14Aが形成されている(図2参照)。これにより、有機平坦化膜14の表面に反射特性を決める凹凸が形成される。   In addition, a plurality of concavo-convex shapes 14 </ b> A for scattering reflected light are formed in part of the organic planarization film 14. A concave / convex shape 14A is formed in the region from the vicinity of the gate wiring 2 to the storage capacitor wiring 8 in each pixel region except the TFT 1 (see FIG. 2). Thereby, irregularities that determine the reflection characteristics are formed on the surface of the organic planarizing film 14.

そして、反射導電性膜である金属膜16が有機平坦化膜14の凹凸形状14Aの上に形成される。すなわち、金属膜16は凹凸形状14Aとほぼ同じ領域に設けられ、TFT1を除いて各画素領域の略半分に形成される。金属膜16が形成された領域が反射部7となる。これにより、視認側から入射してきた光が金属膜16により反射され、視認側に出射する。   Then, a metal film 16 that is a reflective conductive film is formed on the concavo-convex shape 14 </ b> A of the organic planarization film 14. That is, the metal film 16 is provided in substantially the same region as the concavo-convex shape 14A, and is formed in substantially half of each pixel region except for the TFT1. The region where the metal film 16 is formed becomes the reflecting portion 7. Thereby, the light incident from the viewing side is reflected by the metal film 16 and is emitted to the viewing side.

透過画素電極4を構成する下部透明導電性膜15は、TFT1を除いて各画素領域の略全体に設けられている。また、下部透明導電性膜15の上に金属膜16が配置されている。換言すれば、有機平坦化膜14の上に下部透明導電性膜15が形成され、下部透明導電性膜15の上に金属膜16が形成されている。そして、各画素領域において、下部透明導電性膜15の上に金属膜16が形成されていない領域は透過部5、下部透明導電性膜15の上に金属膜16が形成されている領域は反射部7となる。具体的には、下部透明導電性膜15の一部が、金属膜16が配置された領域からはみ出して形成されている。そして、金属膜16が配置された領域からはみ出した下部透明導電性膜15の部分が透過部5となる。また、下部透明導電性膜15は透明性導電材料からなる。そして、下部透明導電性膜15により形成される透過画素電極4は、液晶層300に信号電位を与える。   The lower transparent conductive film 15 constituting the transmissive pixel electrode 4 is provided over substantially the entire pixel region except for the TFT 1. A metal film 16 is disposed on the lower transparent conductive film 15. In other words, the lower transparent conductive film 15 is formed on the organic planarizing film 14, and the metal film 16 is formed on the lower transparent conductive film 15. In each pixel region, a region where the metal film 16 is not formed on the lower transparent conductive film 15 is a transmission portion 5, and a region where the metal film 16 is formed on the lower transparent conductive film 15 is a reflection. It becomes part 7. Specifically, a part of the lower transparent conductive film 15 is formed so as to protrude from the region where the metal film 16 is disposed. The portion of the lower transparent conductive film 15 that protrudes from the region where the metal film 16 is disposed serves as the transmission portion 5. The lower transparent conductive film 15 is made of a transparent conductive material. The transmissive pixel electrode 4 formed by the lower transparent conductive film 15 gives a signal potential to the liquid crystal layer 300.

そして、ソースドレイン配線3の上には、コンタクトホール9が形成されている。コンタクトホール9は絶縁膜13、有機平坦化膜14を貫通するように形成されている。そして、透過画素電極4はコンタクトホール9を介して下層のソースドレイン配線3に接続されている。   A contact hole 9 is formed on the source / drain wiring 3. The contact hole 9 is formed so as to penetrate the insulating film 13 and the organic planarizing film 14. The transmissive pixel electrode 4 is connected to the underlying source / drain wiring 3 through a contact hole 9.

対向基板200は、図1に示すように、ガラス基板200A、カラーフィルタ層200B、対向電極200Cを有している。カラーフィルタ層200Bは、例えばブラックマトリクス(BM)と、赤(R)緑(G)青(B)の着色層とを有している。カラーフィルタ層200Bは、ガラス等からなるガラス基板200Aの下面の画素領域に形成され、カラー表示を行う。対向電極200Cは、対向基板200の液晶層300側に配置され、液晶層300に信号電位を供給するための共通電位を与える。また、TFTアレイ基板100と対向基板200とをシール材を用いて対向して貼り合わせ、その間に液晶層300を入れて封止する。   As shown in FIG. 1, the counter substrate 200 has a glass substrate 200A, a color filter layer 200B, and a counter electrode 200C. The color filter layer 200B includes, for example, a black matrix (BM) and a colored layer of red (R) green (G) blue (B). The color filter layer 200B is formed in the pixel region on the lower surface of the glass substrate 200A made of glass or the like, and performs color display. The counter electrode 200 </ b> C is disposed on the liquid crystal layer 300 side of the counter substrate 200, and provides a common potential for supplying a signal potential to the liquid crystal layer 300. In addition, the TFT array substrate 100 and the counter substrate 200 are bonded to each other with a sealant, and the liquid crystal layer 300 is inserted between them to be sealed.

また、TFTアレイ基板100と対向基板200の表面には、液晶を配向させるための液晶配向膜(図示せず)が塗布形成されている。液晶配向膜としては、現在、一般的に広く適用されているラビング法を用いることができる。本実施形態1に係る半透過型液晶表示パネルは以上のように構成されている。   In addition, a liquid crystal alignment film (not shown) for aligning liquid crystals is applied and formed on the surfaces of the TFT array substrate 100 and the counter substrate 200. As the liquid crystal alignment film, a rubbing method that is currently widely applied can be used. The transflective liquid crystal display panel according to Embodiment 1 is configured as described above.

なお、液晶配向膜の形成方法として、ラビング法に代えて、光配向法、無機配向膜(垂直配向法)、斜方蒸着法、イオンビーム配向法、ナノインプリント法などを適用してもよい。これらの方法によれば、原理的に段差部などでの配向不良領域を、ラビング法に比してより少なくすることができる。その結果、有効画素領域を広く確保することができる。また、ラビング法の欠点である異物発生による歩留まり低下を防止することができる。さらに、静電気による素子へのダメージを低減することができる。しかも、異物除去のためのラビング後の洗浄工程を削減できるので、生産性が向上するというメリットを有する。   As a method for forming the liquid crystal alignment film, a photo-alignment method, an inorganic alignment film (vertical alignment method), an oblique deposition method, an ion beam alignment method, a nanoimprint method, or the like may be applied instead of the rubbing method. According to these methods, it is possible in principle to reduce the number of misalignment regions in stepped portions and the like as compared with the rubbing method. As a result, a wide effective pixel area can be secured. In addition, it is possible to prevent a decrease in yield due to the generation of foreign matter, which is a drawback of the rubbing method. Furthermore, damage to the element due to static electricity can be reduced. Moreover, since the cleaning process after rubbing for removing foreign substances can be reduced, there is a merit that productivity is improved.

本実施形態1に係る液晶表示装置400では、下部透明導電性膜15から構成されている透過画素電極4を駆動するため、それぞれの画素にはスイッチング素子であるTFT1が配置されている。そして、ソースドレイン配線3には、透過画素電極4が電気的に接続されている。また、TFT1はゲート配線2に接続されている。そして、ゲート配線2から入力される信号によってTFT1のONとOFFが制御されている。また、TFT1はソースドレイン配線3に接続されている。そして、TFT1に接続されたソースドレイン配線3から透過画素電極4に表示電圧が印加される。   In the liquid crystal display device 400 according to the first embodiment, in order to drive the transmissive pixel electrode 4 composed of the lower transparent conductive film 15, a TFT 1 serving as a switching element is disposed in each pixel. A transmissive pixel electrode 4 is electrically connected to the source / drain wiring 3. The TFT 1 is connected to the gate wiring 2. The ON / OFF of the TFT 1 is controlled by a signal input from the gate wiring 2. The TFT 1 is connected to the source / drain wiring 3. Then, a display voltage is applied to the transmissive pixel electrode 4 from the source / drain wiring 3 connected to the TFT 1.

これにより、透過画素電極4と、対向電極200Cとの間に、表示電圧に応じた電界が生じる。基板間で生じた電界によって、液晶は駆動される。すなわち、基板間の液晶の配向方向が変化し、液晶層300を通過する光の偏光状態が変化する。また、ソースドレイン配線3に印加する表示電圧を任意に制御することにより液晶に実際にかかる電圧(駆動電圧)を変えることができる。液晶に加える電圧はソースドレイン配線3で制御できるため、液晶駆動状態については、液晶の中間的な透過率も自由に設定できる。   Thereby, an electric field corresponding to the display voltage is generated between the transmissive pixel electrode 4 and the counter electrode 200C. The liquid crystal is driven by the electric field generated between the substrates. That is, the alignment direction of the liquid crystal between the substrates changes, and the polarization state of light passing through the liquid crystal layer 300 changes. In addition, the voltage (drive voltage) actually applied to the liquid crystal can be changed by arbitrarily controlling the display voltage applied to the source / drain wiring 3. Since the voltage applied to the liquid crystal can be controlled by the source / drain wiring 3, the intermediate transmittance of the liquid crystal can be freely set in the liquid crystal driving state.

さらに、TFTアレイ基板100と対向基板200の外面には、偏光板(図示省略)、及び位相差板(図示省略)等が設けられる。また、液晶表示パネルの反視認側には、バックライトユニット(図示省略)等が配設される。偏光板は、一方向に振動する光を吸収し、他の一方向に振動する光だけを通過させ、直線偏光を作る。位相差板とは、主としてλ/2やλ/4のような特定な位相差を生じさせるものである。これらはそれぞれλ/2板、λ/4板と呼ばれる。このような位相差板は、光学補償のために用いられ、視野角拡大のためにも使われる。   Further, a polarizing plate (not shown), a retardation plate (not shown), and the like are provided on the outer surfaces of the TFT array substrate 100 and the counter substrate 200. Further, a backlight unit (not shown) or the like is disposed on the non-viewing side of the liquid crystal display panel. The polarizing plate absorbs light that vibrates in one direction and passes only light that vibrates in the other direction, thereby producing linearly polarized light. The phase difference plate mainly causes a specific phase difference such as λ / 2 or λ / 4. These are called λ / 2 plate and λ / 4 plate, respectively. Such a retardation plate is used for optical compensation, and is also used for widening the viewing angle.

透過部5では、バックライトから入射した光がTFTアレイ基板100側の偏光板を通過して直線偏光となり、位相差板を通過して特定の位相差が生じる。さらに、ガラス基板10を通過し、液晶層300に入射する。液晶層300を通過することにより、光の偏光状態が変化する。その後、ガラス基板200A、位相差板、及び偏光板を通過し、直線偏光となって視認側へ出射する。   In the transmissive portion 5, light incident from the backlight passes through the polarizing plate on the TFT array substrate 100 side to become linearly polarized light, and passes through the phase difference plate to generate a specific phase difference. Further, the light passes through the glass substrate 10 and enters the liquid crystal layer 300. By passing through the liquid crystal layer 300, the polarization state of light changes. Thereafter, the light passes through the glass substrate 200A, the phase difference plate, and the polarizing plate, becomes linearly polarized light, and is emitted to the viewing side.

反射部7では、視認側から入射した光が対向基板200側の偏光板を通過して直線偏光となり、位相差板を通過して特定の位相差が生じる。さらに、ガラス基板200Aを通過し、液晶層300に入射する。液晶層300を通過することにより、光の偏光状態が変化する。そして、液晶層300に入射した光は、金属膜16で反射される。これにより、再び液晶層300を通過し、光の偏光状態が変化する。その後、ガラス基板200A、位相差板、及び偏光板を通過し、直線偏光となって視認側へ出射する。   In the reflecting portion 7, light incident from the viewing side passes through the polarizing plate on the counter substrate 200 side to become linearly polarized light, and passes through the retardation plate to generate a specific phase difference. Further, the light passes through the glass substrate 200 </ b> A and enters the liquid crystal layer 300. By passing through the liquid crystal layer 300, the polarization state of light changes. Then, the light incident on the liquid crystal layer 300 is reflected by the metal film 16. As a result, the light passes through the liquid crystal layer 300 again, and the polarization state of the light changes. Thereafter, the light passes through the glass substrate 200A, the phase difference plate, and the polarizing plate, becomes linearly polarized light, and is emitted to the viewing side.

また、液晶層300を通過する光の偏光状態によって、対向基板200側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光及び外部から入射した光の反射光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。   Further, the amount of light passing through the polarizing plate on the counter substrate 200 side varies depending on the polarization state of the light passing through the liquid crystal layer 300. That is, the amount of light that passes through the polarizing plate on the viewing side among the transmitted light that is transmitted from the backlight unit through the liquid crystal display panel and the reflected light that is incident from the outside changes. The alignment direction of the liquid crystal changes depending on the applied display voltage. Therefore, the amount of light passing through the viewing-side polarizing plate can be changed by controlling the display voltage. That is, a desired image can be displayed by changing the display voltage for each pixel.

次に、本発明の実施形態1にかかる液晶表示装置400の製造方法について説明する。ここでは、特に、液晶表示装置400の製造方法のうち、TFTアレイ基板100の製造方法について図3を用いて説明する。図3は、本実施形態1にかかるTFTアレイ基板100の製造工程を示す工程断面図である。なお、図3は、図2のIII−III断面に加えてゲート端子部の断面及びソース端子部の断面を示す断面図となっている。   Next, a method for manufacturing the liquid crystal display device 400 according to the first embodiment of the present invention will be described. Here, among the methods for manufacturing the liquid crystal display device 400, the method for manufacturing the TFT array substrate 100 will be described with reference to FIG. FIG. 3 is a process cross-sectional view illustrating the manufacturing process of the TFT array substrate 100 according to the first embodiment. 3 is a cross-sectional view showing a cross section of the gate terminal portion and a cross section of the source terminal portion in addition to the III-III cross section of FIG.

まず、ガラス基板10上にスパッタ装置を用いてMo膜を250nmの厚みで成膜する。次に、写真製版装置を用いてレジストをパターニングする。すなわち、フォトリソグラフィー法によりレジストパターンを形成する。次に、ウェットエッチング処理を行って、レジストにより保護されていないMo膜を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、ゲート配線2及び保持容量配線8を形成する(図3(a);ゲート形成工程)。   First, a Mo film is formed on the glass substrate 10 with a thickness of 250 nm using a sputtering apparatus. Next, the resist is patterned using a photoengraving apparatus. That is, a resist pattern is formed by photolithography. Next, a wet etching process is performed to remove the Mo film not protected by the resist. Next, a resist stripping process is performed to remove the resist. Thereby, the gate line 2 and the storage capacitor line 8 are formed (FIG. 3A; gate formation step).

次に、CVD装置を用いて、絶縁膜(SiN:膜厚400nm)11及び半導体膜(a−Si(i):膜厚130nm、a−Si(n):膜厚50nm)を成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ドライエッチング処理を行って、レジストにより保護されていない半導体膜を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、半導体層12を形成する(図3(b);半導体層形成工程)。   Next, an insulating film (SiN: film thickness 400 nm) 11 and a semiconductor film (a-Si (i): film thickness 130 nm, a-Si (n): film thickness 50 nm) are formed using a CVD apparatus. Next, the resist is patterned using a photoengraving apparatus. Next, dry etching is performed to remove the semiconductor film that is not protected by the resist. Next, a resist stripping process is performed to remove the resist. Thereby, the semiconductor layer 12 is formed (FIG. 3B; semiconductor layer forming step).

次に、スパッタ装置を用いてMo膜を300nmの厚みで成膜する。次に、写真製版装置を用いてレジストをパターニングする。次に、ウェットエッチング処理を行って、レジストにより保護されていないMo膜を除去する。次に、ドライエッチング処理を行って、レジストにより保護されていない半導体膜(a−Si(n))を除去する。次に、レジスト剥離処理を行って、レジストを除去する。これにより、ソースドレイン配線3を形成する(図3(c);ソースドレイン及びチャネル形成工程)。   Next, a Mo film is formed to a thickness of 300 nm using a sputtering apparatus. Next, the resist is patterned using a photoengraving apparatus. Next, a wet etching process is performed to remove the Mo film not protected by the resist. Next, dry etching is performed to remove the semiconductor film (a-Si (n)) that is not protected by the resist. Next, a resist stripping process is performed to remove the resist. Thus, the source / drain wiring 3 is formed (FIG. 3C; source / drain and channel formation step).

次に、CVD装置を用いて、絶縁膜(SiN:膜厚100nm)13を成膜する(図3(c))。次に、感光性有機樹脂膜を塗布形成する。次に、凹凸パターン形成用のフォトマスクを用いて、写真製版装置により、凹凸形状14Aを有する有機平坦化膜14を形成する。ここで、凹凸形状14Aは、反射画素電極6が形成される反射部7に形成される。また、同時に、コンタクトホール9となるコンタクトホール開口部がゲート端子部、ソース端子部、画素/ドレインコンタクト部に形成される。次に、ドライエッチングを行いコンタクトホール開口部の絶縁膜13と絶縁膜11を除去する(図3(d);有機平坦化膜形成工程)。ここまでの工程は、従来と略同じである。   Next, an insulating film (SiN: film thickness 100 nm) 13 is formed using a CVD apparatus (FIG. 3C). Next, a photosensitive organic resin film is formed by coating. Next, the organic flattening film 14 having the concavo-convex shape 14A is formed by a photolithography apparatus using a photomask for forming the concavo-convex pattern. Here, the concavo-convex shape 14 </ b> A is formed in the reflective portion 7 in which the reflective pixel electrode 6 is formed. At the same time, contact hole openings to be contact holes 9 are formed in the gate terminal portion, the source terminal portion, and the pixel / drain contact portion. Next, dry etching is performed to remove the insulating film 13 and the insulating film 11 at the contact hole opening (FIG. 3D; organic planarization film forming step). The process so far is substantially the same as the conventional process.

次に、スパッタ装置を用いて、下部透明導電性膜(ITO(Indium Tin Oxide)膜:膜厚80nm)15、反射導電性膜である金属膜(Mo:膜厚50nm、AlCu:膜厚300nm)16を順次成膜する(図3(e))。下部透明導電性膜15により、透過画素電極4が構成されている。また、金属膜16により、反射画素電極6が構成されている。   Next, using a sputtering apparatus, a lower transparent conductive film (ITO (Indium Tin Oxide) film: film thickness 80 nm) 15, a metal film that is a reflective conductive film (Mo: film thickness 50 nm, AlCu: film thickness 300 nm) 16 are sequentially formed (FIG. 3E). The lower transparent conductive film 15 constitutes the transmissive pixel electrode 4. The reflective pixel electrode 6 is constituted by the metal film 16.

次に、ハーフトーン露光技術を用いて、レジスト17をパターニングする。ここで、レジスト17の反射部7に相当する部分の厚さは、透過部5に相当する部分の厚さよりも厚い。ここで、透過部5とは、画素領域のうち、反射部7以外の領域である。また、反射部7以外の領域及び透過部5以外の領域でレジスト17を残す部分のレジスト17の厚さは、反射部7における厚さと同じかそれ以上となっている。   Next, the resist 17 is patterned using a halftone exposure technique. Here, the thickness of the portion corresponding to the reflecting portion 7 of the resist 17 is thicker than the thickness corresponding to the transmitting portion 5. Here, the transmission part 5 is an area other than the reflection part 7 in the pixel area. Further, the thickness of the resist 17 in the region other than the reflective portion 7 and the portion other than the transmissive portion 5 where the resist 17 is left is equal to or greater than the thickness in the reflective portion 7.

次に、金属膜16のウェットエッチング処理を行う。本実施形態1においては、レジストパターン端面を用いて、等方性エッチングを行う。従って、金属膜16の厚さ方向の断面形状は、非テーパー形状に加工される。金属膜16のウェットエッチング処理後、下部透明導電性膜15のウエットエッチング処理を行う。本実施形態1においては、同一のエッチング液により、一括してエッチング処理を行った。無論、別の薬液を用いてそれぞれをエッチングすることも可能である。これにより、レジスト17が被覆されていない金属膜16、及び下部透明導電性膜15が除去せしめられる(図3(f))。   Next, a wet etching process for the metal film 16 is performed. In the first embodiment, isotropic etching is performed using the end face of the resist pattern. Therefore, the cross-sectional shape in the thickness direction of the metal film 16 is processed into a non-tapered shape. After the wet etching process for the metal film 16, a wet etching process for the lower transparent conductive film 15 is performed. In the first embodiment, the etching process is collectively performed with the same etching solution. Of course, it is also possible to etch each using a different chemical. As a result, the metal film 16 not covered with the resist 17 and the lower transparent conductive film 15 are removed (FIG. 3F).

次に、アッシング処理を行って、レジスト17の膜厚を減じて、透過部5に形成されているレジスト17を除去する。これにより、透過部5の金属膜16が露出する。このとき、反射部7には、膜減りしたレジスト17が残る。また、反射部7と同じ厚さ又はそれ以上の膜厚のレジスト17が形成された領域には、膜減りしたレジスト17が残る。従って、反射部7の金属膜16はレジスト17により覆われている。   Next, an ashing process is performed to reduce the film thickness of the resist 17 and remove the resist 17 formed in the transmission part 5. Thereby, the metal film 16 of the transmission part 5 is exposed. At this time, the resist 17 having a reduced film remains on the reflecting portion 7. Further, the resist 17 having a reduced thickness remains in a region where the resist 17 having a thickness equal to or greater than that of the reflective portion 7 is formed. Accordingly, the metal film 16 of the reflecting portion 7 is covered with the resist 17.

同時に、この工程では、露出している有機平坦化膜14が、膜厚方向において一部除去される。よって、例えば、TFT1の上層の有機平坦化膜14の膜厚が薄くなる。ここでは、下部透明導電性膜15の下面から、アッシングにより除去された有機平坦化膜14までの間の段差を十分に確保する。これは、後述する上部透明導電性膜18を形成した際に、有機平坦化膜14上に積層された上部透明導電性膜18が下部透明導電性膜15と接触しないようにするためである。具体的には、アッシングによる有機平坦化膜14の膜減りによる段差を100nm以上設けるのが望ましい。本実施例では500nmの段差を設ける(図3(g))。   At the same time, in this step, the exposed organic planarization film 14 is partially removed in the film thickness direction. Therefore, for example, the film thickness of the organic planarization film 14 on the upper layer of the TFT 1 is reduced. Here, a sufficient level difference between the lower surface of the lower transparent conductive film 15 and the organic planarization film 14 removed by ashing is ensured. This is to prevent the upper transparent conductive film 18 laminated on the organic planarizing film 14 from coming into contact with the lower transparent conductive film 15 when the upper transparent conductive film 18 described later is formed. Specifically, it is desirable to provide a step of 100 nm or more due to the reduction of the organic planarization film 14 by ashing. In this embodiment, a step of 500 nm is provided (FIG. 3G).

次に、ウェットエッチング処理を行って、透過部5に積層されている金属膜16を除去する。これにより、透過画素電極4及び反射画素電極6を形成する(図3(h))。次に、レジスト剥離処理を行って、レジスト17を除去する。これにより、反射画素電極6が露出する。次に、上部透明導電性膜(ITO膜:膜厚5nm)18を成膜する(図3(i))。以上により、TFTアレイ基板100が形成される。   Next, a wet etching process is performed to remove the metal film 16 laminated on the transmission part 5. Thereby, the transmissive pixel electrode 4 and the reflective pixel electrode 6 are formed (FIG. 3H). Next, a resist stripping process is performed to remove the resist 17. Thereby, the reflective pixel electrode 6 is exposed. Next, an upper transparent conductive film (ITO film: film thickness 5 nm) 18 is formed (FIG. 3I). Thus, the TFT array substrate 100 is formed.

図3(i)の画素ドレインコンタクト部を含む反射部7と透過部5の拡大図を図4に示す。なお、図4において、画素ドレインコンタクト部及び反射画素電極6の凹凸形状14Aの図示を省略する。   FIG. 4 shows an enlarged view of the reflective portion 7 and the transmissive portion 5 including the pixel drain contact portion of FIG. In FIG. 4, the illustration of the uneven shape 14 </ b> A of the pixel drain contact portion and the reflective pixel electrode 6 is omitted.

上部透明導電性膜18の膜厚は、例えば、5nmとする。上部透明導電性膜18は、TFTアレイ基板100上の段差部分において分断されて成膜されている。例えば、上部透明導電性膜18は、図4に示すように、反射画素電極6及び透過画素電極4の外周部における段差において分断されている。すなわち、上部透明導電性膜18は、1画素毎に分断されて成膜されている。   The film thickness of the upper transparent conductive film 18 is 5 nm, for example. The upper transparent conductive film 18 is divided and formed at a step portion on the TFT array substrate 100. For example, as shown in FIG. 4, the upper transparent conductive film 18 is divided at a step in the outer peripheral portion of the reflective pixel electrode 6 and the transmissive pixel electrode 4. That is, the upper transparent conductive film 18 is formed by being divided for each pixel.

また、図3(i)に示すように、ゲート端子部やソース端子部の端部においても同様に分断されて成膜されている。反射画素電極6及び透過画素電極4の外周部やゲート端子部及びソース端子部の外周部における段差は、反射画素電極6を構成する金属膜16、下部透明導電性膜15、アッシング処理により膜減りした有機平坦化膜14の段差の合計となる。よって、反射画素電極6及び透過画素電極4の外周部やゲート端子部及びソース端子部の外周部における段差は、上部透明導電性膜18の膜厚よりはるかに大きい。そのため、上部透明導電性膜18は、反射画素電極6及び透過画素電極4の外周部やゲート端子部及びソース端子部の外周部における段差を乗り越えることができない。   Further, as shown in FIG. 3I, the gate terminal portion and the end portion of the source terminal portion are similarly divided and formed. The steps in the outer peripheral portions of the reflective pixel electrode 6 and the transmissive pixel electrode 4 and the outer peripheral portions of the gate terminal portion and the source terminal portion are reduced by the metal film 16, the lower transparent conductive film 15, and the ashing process that constitute the reflective pixel electrode 6. This is the sum of the steps of the organic planarizing film 14. Therefore, the steps at the outer peripheral portions of the reflective pixel electrode 6 and the transmissive pixel electrode 4 and the outer peripheral portions of the gate terminal portion and the source terminal portion are much larger than the film thickness of the upper transparent conductive film 18. For this reason, the upper transparent conductive film 18 cannot overcome the steps at the outer peripheral portions of the reflective pixel electrode 6 and the transmissive pixel electrode 4 and the outer peripheral portions of the gate terminal portion and the source terminal portion.

具体的には、本実施形態1では、アッシング処理前の有機平坦化膜14の表面とアッシング処理により膜減りした有機平坦化膜14の表面との段差は略500nmである。よって、反射画素電極6及び透過画素電極4の外周部やゲート端子部及びソース端子部の外周部における段差は、930nmとなる。上部透明導電性膜18の膜厚5nmは、当該段差の約1/180以下となっている。そのため、上部透明導電性膜18は、当該段差を乗り越えることができない。従って、上部透明導電性膜18をパターニングせずに、反射画素電極6上の上部透明導電性膜18と、有機平坦化膜14の段差に形成された上部透明導電性膜18とを電気的、物理的に分断することができる。   Specifically, in the first embodiment, the level difference between the surface of the organic planarization film 14 before the ashing process and the surface of the organic planarization film 14 reduced by the ashing process is approximately 500 nm. Therefore, the step in the outer periphery of the reflective pixel electrode 6 and the transmissive pixel electrode 4 and the outer periphery of the gate terminal portion and the source terminal portion is 930 nm. The film thickness of 5 nm of the upper transparent conductive film 18 is about 1/180 or less of the step. Therefore, the upper transparent conductive film 18 cannot get over the step. Therefore, without patterning the upper transparent conductive film 18, the upper transparent conductive film 18 on the reflective pixel electrode 6 and the upper transparent conductive film 18 formed at the step of the organic planarizing film 14 are electrically connected. Can be physically divided.

また、図3(i)に示すように、反射部7に成膜された上部透明導電性膜18の面積は、反射部7の面積と略同じか、反射部7の面積よりも僅かに狭い。また、透過部5に成膜された上部透明導電性膜18の面積は、透過部5の面積と略同じか、透過部5の面積よりも僅かに狭い。換言すれば、図4に示すように、反射部7と透過部5との境界部分において、反射画素電極6上の上部透明導電性膜18の端部の位置は、反射画素電極6のパターン端部と同じ位置か、当該パターン端部よりも内側に位置している。また、反射部7と透過部5との境界部分において、透過画素電極4上の上部透明導電性膜18の端部の位置は、透過部5の端部と同じ位置か、透過部5の端部よりも内側に位置している。すなわち、上部透明導電性膜18の端部は、反射画素電極6のパターン端部よりも側方に延出しておらず庇状とはなっていない。   Further, as shown in FIG. 3I, the area of the upper transparent conductive film 18 formed on the reflecting portion 7 is substantially the same as the area of the reflecting portion 7 or slightly smaller than the area of the reflecting portion 7. . The area of the upper transparent conductive film 18 formed on the transmission part 5 is substantially the same as the area of the transmission part 5 or slightly smaller than the area of the transmission part 5. In other words, as shown in FIG. 4, the position of the end portion of the upper transparent conductive film 18 on the reflective pixel electrode 6 at the boundary portion between the reflective portion 7 and the transmissive portion 5 is the pattern end of the reflective pixel electrode 6. It is located at the same position as the portion or inside the pattern end. Further, at the boundary portion between the reflective portion 7 and the transmissive portion 5, the position of the end portion of the upper transparent conductive film 18 on the transmissive pixel electrode 4 is the same position as the end portion of the transmissive portion 5 or the end portion of the transmissive portion 5. It is located inside the part. That is, the end portion of the upper transparent conductive film 18 does not extend laterally from the pattern end portion of the reflective pixel electrode 6, and does not have a bowl shape.

なお、上部透明導電性膜18は、対向基板200上に形成される対向電極200Cと略同じ仕事関数を有する材料で形成される。ここで、「略同じ仕事関数」とは、その差が02以下であるものを含む趣旨であり、両電極付近の電位差が抑えられ、より好適に効果を発揮することができる。従って、上部透明導電性膜18は、例えば、対向電極200Cと同じ材料で形成すればよい。上記例においては、上部透明導電性膜18としてITOを用いる例について説明したが、IZO、ITZO、ITSO等の透明導電性膜により形成してもよい。   The upper transparent conductive film 18 is formed of a material having substantially the same work function as the counter electrode 200C formed on the counter substrate 200. Here, “substantially the same work function” means that the difference is 02 or less, and the potential difference in the vicinity of both electrodes can be suppressed, and the effect can be exhibited more suitably. Therefore, the upper transparent conductive film 18 may be formed of the same material as the counter electrode 200C, for example. In the above example, the example in which ITO is used as the upper transparent conductive film 18 has been described, but it may be formed of a transparent conductive film such as IZO, ITZO, ITSO or the like.

以上、説明したように、本発明の実施形態1にかかる液晶表示装置400及び液晶表示装置400の製造方法では、TFTアレイ基板100上に有機平坦化膜14を形成し、次いで、有機平坦化膜14の上に透過画素電極4及び反射画素電極6を形成し、その形成過程において、有機平坦化膜14に段差を形成し、その後に、上部透明導電性膜18を成膜する。ここで、上部透明導電性膜18は、有機平坦化膜14の段差において分断される。より具体的には、上部透明導電性膜18は、反射画素電極6及び透過画素電極4の外周部やゲート端子部及びソース端子部の外周部における段差において分断される。また、上部透明導電性膜18の端部が反射画素電極6及び透過画素電極4の外周部やゲート端子部及びソース端子部の外周部より側方に延出しておらず庇状とならない。これにより、従来における、反射画素電極上の透明導電性膜の庇状部分が後工程において剥がれて生じる欠片を原因とする不具合を生じない。従って、液晶表示装置400の歩留りを向上させることができる。   As described above, in the liquid crystal display device 400 and the method for manufacturing the liquid crystal display device 400 according to the first embodiment of the present invention, the organic planarization film 14 is formed on the TFT array substrate 100, and then the organic planarization film is formed. A transmissive pixel electrode 4 and a reflective pixel electrode 6 are formed on 14, and in the formation process, a step is formed in the organic planarization film 14, and then an upper transparent conductive film 18 is formed. Here, the upper transparent conductive film 18 is divided at the step of the organic planarization film 14. More specifically, the upper transparent conductive film 18 is divided at steps in the outer peripheral portions of the reflective pixel electrode 6 and the transmissive pixel electrode 4 and in the outer peripheral portions of the gate terminal portion and the source terminal portion. Further, the end portion of the upper transparent conductive film 18 does not extend laterally from the outer peripheral portions of the reflective pixel electrode 6 and the transmissive pixel electrode 4 and the outer peripheral portions of the gate terminal portion and the source terminal portion, and thus does not have a bowl shape. As a result, there is no conventional problem caused by a piece formed by peeling off the ridge-shaped portion of the transparent conductive film on the reflective pixel electrode in a subsequent process. Therefore, the yield of the liquid crystal display device 400 can be improved.

また、反射画素電極6の上に対向電極200Cと略同じ仕事関数を有する上部透明導電性膜18が形成される。これにより、反射画素電極6を金属膜16等の対向電極200Cと異なる材料を用いて形成しても、フリッカや焼きつきが発生しない。よって、表示品質のよい液晶表示装置400を製造できる。   In addition, the upper transparent conductive film 18 having substantially the same work function as the counter electrode 200 </ b> C is formed on the reflective pixel electrode 6. Thus, even if the reflective pixel electrode 6 is formed using a material different from the counter electrode 200C such as the metal film 16, flicker and burn-in do not occur. Therefore, the liquid crystal display device 400 with good display quality can be manufactured.

さらに、上部透明導電性膜18は、有機平坦化膜14の段差よりも薄く成膜される。そのため、上部透明導電性膜18は、有機平坦化膜14の段差において分断されるように成膜される。すなわち、上部透明導電性膜18は、反射画素電極6及び透過画素電極4の外周部やゲート端子部及びソース端子部の外周部における段差において分断されている。これにより、上部透明導電性膜18をパターニングする必要がない。従って、エッチングプロセスを削減することができる。これにより、製造コストを削減することができる。   Further, the upper transparent conductive film 18 is formed thinner than the step of the organic planarizing film 14. Therefore, the upper transparent conductive film 18 is formed so as to be divided at the level difference of the organic planarization film 14. That is, the upper transparent conductive film 18 is divided at the steps in the outer peripheral portions of the reflective pixel electrode 6 and the transmissive pixel electrode 4 and the outer peripheral portions of the gate terminal portion and the source terminal portion. Thereby, it is not necessary to pattern the upper transparent conductive film 18. Therefore, the etching process can be reduced. Thereby, manufacturing cost can be reduced.

また、上部透明導電性膜18は、反射画素電極6及び透過画素電極4を形成した後に成膜される。従って、アッシング処理の後では、反射画素電極6となる金属膜16のみをエッチング処理すればよい。よって、図10に示す例のように、上部透明導電性膜18と金属膜16とを、金属膜16の下層に形成された下部透明導電性膜15を残しつつエッチング処理するという制約がなくなる。これにより、プロセス自由度を向上させることができる。   The upper transparent conductive film 18 is formed after the reflective pixel electrode 6 and the transmissive pixel electrode 4 are formed. Therefore, after the ashing process, only the metal film 16 to be the reflective pixel electrode 6 needs to be etched. Therefore, as in the example shown in FIG. 10, there is no restriction that the upper transparent conductive film 18 and the metal film 16 are etched while leaving the lower transparent conductive film 15 formed below the metal film 16. Thereby, a process freedom degree can be improved.

また、有機平坦化膜14の膜厚を減じた部分に形成された上部透明導電性膜18は、本液晶表示装置400において広範囲にわたり導電層を形成する。そのため、パネル組み立て製造工程中などに発生する静電気被害を防止する効果を有する。   In addition, the upper transparent conductive film 18 formed in the reduced portion of the organic planarizing film 14 forms a conductive layer over a wide range in the liquid crystal display device 400. Therefore, it has the effect of preventing static electricity damage that occurs during the panel assembly manufacturing process.

また、本実施形態1においては、ソース端子部、及びゲート端子部上に金属膜16を残すようにした。具体的には、画素電極透過部のパターニングのようにハーフトーン露光部とせずに、反射領域と同様に通常の残しパターンとした。端子部等の深さのあるコンタクトホール等の孔開口部において、ハーフトーン露光を行うと、レジスト膜厚が不均一性になりやすく、ハーフトーン露光プロセスが不安定になる恐れがある。本実施形態1においては、前述したように、ソース端子部、及びゲート端子部上に金属膜16を残しているので、パターン不良を低減し歩留まりを向上させることができる。   In the first embodiment, the metal film 16 is left on the source terminal portion and the gate terminal portion. Specifically, a normal remaining pattern was used in the same manner as in the reflection region, instead of using a halftone exposure portion as in the patterning of the pixel electrode transmission portion. If halftone exposure is performed in a hole opening such as a contact hole having a depth such as a terminal portion, the resist film thickness tends to be non-uniform, and the halftone exposure process may become unstable. In the first embodiment, as described above, since the metal film 16 remains on the source terminal portion and the gate terminal portion, pattern defects can be reduced and the yield can be improved.

なお、本実施形態1では、透過画素電極4が有機平坦化膜14上に形成されるシングルギャップ構造を例示して説明したが、透過画素電極4が有機平坦化膜14を除去した部分に形成されるデュアルギャップ構造であってもよい。
また、ゲート配線2、ソースドレイン配線3、反射画素電極6、絶縁膜11,13、透過画素電極4を各々形成する材料は、本実施形態1に示した材料に限られない。特に、透過画素電極4を形成する下部透明導電性膜15としては、ITOの他に、IZO、ITZO、ITSO等の透明導電性膜が使用されてもよい。また、単層構造のほか、多層構造としてもよい。上部透明導電性膜においても同様である。また、反射導電性膜の例として、2層の金属膜を積層した例について説明したが、単層構造としてもよいし、3層以上積層してもよい。多層構造とする場合の積層膜は、同一種類であっても異なる種類であってもよい。なお、上部透明導電性膜と下部透明導電性膜の直接的な接続は、これらが積層構造である場合には、少なくとも1層が直接的に接続されていればよい。
また、本実施形態1では、液晶表示装置400として反射画素電極6及び透過画素電極4の両方を備える半透過型液晶表示装置を例示したが、透過画素電極4を備えず、画素電極として反射画素電極6のみを備える反射型液晶表示装置であっても本発明を適用可能である。
また、本実施形態1では、下地膜として有機平坦化膜14を例示したが、これに限られるものではない。
また、第1の基板と、第2の基板の間隙に挟持される表示材料は液晶材料に限定されるものではなく、有機EL等の表示材料を適用することもできる。
In the first embodiment, the single gap structure in which the transmissive pixel electrode 4 is formed on the organic planarizing film 14 is described as an example. However, the transmissive pixel electrode 4 is formed in a portion where the organic planarizing film 14 is removed. It may be a dual gap structure.
The materials for forming the gate wiring 2, the source / drain wiring 3, the reflective pixel electrode 6, the insulating films 11 and 13, and the transmissive pixel electrode 4 are not limited to the materials shown in the first embodiment. In particular, as the lower transparent conductive film 15 forming the transmissive pixel electrode 4, a transparent conductive film such as IZO, ITZO, ITSO or the like may be used in addition to ITO. In addition to a single layer structure, a multilayer structure may be used. The same applies to the upper transparent conductive film. Moreover, although the example which laminated | stacked the metal film of two layers was demonstrated as an example of a reflective conductive film, you may have a single layer structure and may laminate | stack three or more layers. The laminated films in the case of a multilayer structure may be the same type or different types. Note that the direct connection between the upper transparent conductive film and the lower transparent conductive film may be such that at least one layer is directly connected in the case of a laminated structure.
In the first embodiment, the liquid crystal display device 400 is exemplified by a transflective liquid crystal display device including both the reflective pixel electrode 6 and the transmissive pixel electrode 4. The present invention can also be applied to a reflective liquid crystal display device including only the electrode 6.
In the first embodiment, the organic planarization film 14 is exemplified as the base film, but the present invention is not limited to this.
In addition, the display material sandwiched between the first substrate and the second substrate is not limited to the liquid crystal material, and a display material such as an organic EL can also be applied.

[実施形態2]
次に、上記実施形態1とは異なる液晶表示装置の一例について説明する。なお、以降の説明において、上記実施形態と同一の要素部材には同一の符号を付し、適宜その説明を省略する。
[Embodiment 2]
Next, an example of a liquid crystal display device different from the first embodiment will be described. In the following description, the same reference numerals are assigned to the same element members as those in the above embodiment, and the description thereof is omitted as appropriate.

本実施形態2にかかる液晶表示装置は、以下の点を除く基本的な構造及び製造方法は、上記実施形態1と同様である。すなわち、上記実施形態1にかかる液晶表示装置は、反射画素電極に設けられた反射導電性膜である金属膜のパターン側壁が非テーパー形状であったのに対し、本実施形態2にかかる液晶表示装置は、反射画素電極に設けられた反射導電性膜である金属膜のパターン側壁が順テーパー形状である点において相違する。そして、本実施形態2にかかる液晶表示装置においては、下部透明導電性膜と、上部透明導電性膜が直接的に電気的、かつ物理的にコンタクトしている点において相違する。   The basic structure and manufacturing method of the liquid crystal display device according to the second embodiment are the same as those of the first embodiment except for the following points. That is, in the liquid crystal display device according to the first embodiment, the pattern side wall of the metal film, which is the reflective conductive film provided on the reflective pixel electrode, has a non-tapered shape, whereas the liquid crystal display according to the second embodiment. The apparatus is different in that the pattern side wall of the metal film, which is a reflective conductive film provided on the reflective pixel electrode, has a forward tapered shape. The liquid crystal display device according to the second embodiment is different in that the lower transparent conductive film and the upper transparent conductive film are in direct electrical and physical contact.

図5に、本実施形態2にかかる液晶表示装置400aの液晶表示パネルの部分断面図を示す。なお、図5において、TFTアレイ基板100aと対向基板200との間に挟持された液晶層300、TFTアレイ基板100aと対向基板200との間隔を一定に保つためのシール材及びスペーサの図示を省略する。   FIG. 5 is a partial cross-sectional view of the liquid crystal display panel of the liquid crystal display device 400a according to the second embodiment. In FIG. 5, the illustration of the liquid crystal layer 300 sandwiched between the TFT array substrate 100a and the counter substrate 200, the sealant for keeping the distance between the TFT array substrate 100a and the counter substrate 200 constant, and the spacer are omitted. To do.

TFT本実施形態2にかかる反射導電性膜である金属膜16aは、パターン側壁が順テーパー形状19となっている。透過画素電極4となる下部透明導電性膜15は、上記実施形態1と同様に、TFT1を除いて各画素領域の略全体に設けられている。本実施形態2においては、下部透明導電性膜15と上部透明導電性膜18aとが物理的、かつ電気的に直接コンタクトされている。   The metal film 16a which is a reflective conductive film according to the present embodiment 2 has a forward tapered shape 19 on the pattern side wall. The lower transparent conductive film 15 to be the transmissive pixel electrode 4 is provided over substantially the entire pixel area except for the TFT 1 as in the first embodiment. In the second embodiment, the lower transparent conductive film 15 and the upper transparent conductive film 18a are in direct physical and electrical contact.

具体的には、有機平坦化膜14の段差部との境界部近傍に位置する下部透明導電性膜15は、平面視上、金属膜16aの外側に区画される領域に少なくとも縁状の延在領域A1が配設されている。そして、その延在領域A1の上層、順テーパー形状の金属膜16aのパターン側壁、及び金属膜16aの上層全体を一体的に被覆するように、上部透明導電性膜18aが被覆されている。これにより、下部透明導電性膜15と上部透明導電性膜18aとが直接的に接触する。   Specifically, the lower transparent conductive film 15 located in the vicinity of the boundary with the step portion of the organic planarizing film 14 extends at least in an edge shape in a region partitioned outside the metal film 16a in plan view. A region A1 is provided. Then, the upper transparent conductive film 18a is covered so as to integrally cover the upper layer of the extension region A1, the pattern side wall of the forward tapered metal film 16a, and the entire upper layer of the metal film 16a. Thereby, the lower transparent conductive film 15 and the upper transparent conductive film 18a are in direct contact.

次に、本実施形態2にかかる液晶表示装置400aのTFTアレイ基板100aの製造方法について図6を用いて説明する。図6は、本実施形態2にかかるTFTアレイ基板100aの製造工程を示す工程断面図であり、上記実施形態1の図3と同様の領域の工程断面図となっている。図3(a)〜(e)までの工程、すなわち、金属膜16aを成膜するプロセスまでは、上記実施形態1と同様であるので図示、及び説明を割愛する。   Next, a manufacturing method of the TFT array substrate 100a of the liquid crystal display device 400a according to the second embodiment will be described with reference to FIGS. FIG. 6 is a process cross-sectional view illustrating a manufacturing process of the TFT array substrate 100a according to the second embodiment, and is a process cross-sectional view in the same region as FIG. 3 of the first embodiment. The steps from FIGS. 3A to 3E, that is, the process of forming the metal film 16a are the same as those in the first embodiment, and therefore illustration and description thereof are omitted.

上記実施形態1と同様にして、有機平坦化膜14上に、下部透明導電性膜15、金属膜16aを順次成膜した後、ハーフトーン露光技術を用いて上記実施形態1と同様にレジスト17をパターニングする。その後、金属膜16aのウエットエッチング処理を行う。本実施形態2においては、レジストパターン端面を用いて、金属膜16aの側壁が順テーパー形状となるようにエッチングする。エッチング液としては、例えば、燐酸、酢酸、硝酸及び水の混合薬液を用いることができる。燐酸、酢酸、硝酸及び水の混合薬液は、一般的なAlやMo等のエッチング液としても用いられるが、エッチング液の組成比率として硝酸の比率を大きくすることによって、レジストパターン端面においてエッチングする金属膜の厚さ方向の断面形状を順テーパー形状に加工することができる。これにより、レジスト17により保護されていない金属膜16aを除去し、かつ、パターン側壁をテーパー形状とすることができる。   In the same manner as in the first embodiment, a lower transparent conductive film 15 and a metal film 16a are sequentially formed on the organic flattening film 14, and then a resist 17 is formed in the same manner as in the first embodiment using a halftone exposure technique. Is patterned. Thereafter, a wet etching process is performed on the metal film 16a. In the second embodiment, etching is performed using the resist pattern end face so that the side wall of the metal film 16a has a forward tapered shape. As the etching solution, for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid and water can be used. A mixed chemical solution of phosphoric acid, acetic acid, nitric acid and water is also used as a general etching solution for Al, Mo, etc., but by etching the resist pattern end face by increasing the ratio of nitric acid as the composition ratio of the etching solution. The cross-sectional shape in the thickness direction of the film can be processed into a forward tapered shape. Thereby, the metal film 16a not protected by the resist 17 can be removed, and the pattern side wall can be tapered.

次に、下部透明導電性膜15のウェットエッチング処理を行う。エッチング液として、例えば、蓚酸を用いることができる。場合によっては、塩酸と硝酸と水との混合薬液を用いてもよい。これにより、レジスト17により保護されていない下部透明導電性膜15を除去することができる(図6(a)参照)。   Next, a wet etching process for the lower transparent conductive film 15 is performed. For example, oxalic acid can be used as the etchant. In some cases, a mixed chemical solution of hydrochloric acid, nitric acid and water may be used. As a result, the lower transparent conductive film 15 not protected by the resist 17 can be removed (see FIG. 6A).

続いて、アッシング処理を行って、レジスト17の膜厚を減じて、透過部5に形成されているレジスト17を除去する。これにより、透過部5の金属膜16aが露出し、反射部7には、膜減りしたレジスト17が残る(図6(b)参照)。また、反射部7と同じ厚さ又はそれ以上の膜厚のレジスト17が形成された領域には、膜減りしたレジスト17が残る。   Subsequently, an ashing process is performed to reduce the film thickness of the resist 17 and remove the resist 17 formed in the transmission part 5. As a result, the metal film 16a of the transmission part 5 is exposed, and the resist 17 with the reduced film remains in the reflection part 7 (see FIG. 6B). Further, the resist 17 having a reduced thickness remains in a region where the resist 17 having a thickness equal to or greater than that of the reflective portion 7 is formed.

同時に、この工程では、膜厚方向において、有機平坦化膜14の一部が除去される(図6(b))。よって、例えば、TFT1の上層の有機平坦化膜14の膜厚が薄くなる。ここでは、上記実施形態1と同様に、下部透明導電性膜15の下面から、アッシングにより除去された有機平坦化膜14までの間の段差を十分に確保する。具体的には、アッシングによる有機平坦化膜14の膜減りによる段差を100nm以上設けるのが望ましい。本実施例では500nmの段差を設ける。   At the same time, in this step, a part of the organic planarizing film 14 is removed in the film thickness direction (FIG. 6B). Therefore, for example, the film thickness of the organic planarization film 14 on the upper layer of the TFT 1 is reduced. Here, as in the first embodiment, a sufficient level difference between the lower surface of the lower transparent conductive film 15 and the organic planarization film 14 removed by ashing is ensured. Specifically, it is desirable to provide a step of 100 nm or more due to the reduction of the organic planarization film 14 by ashing. In this embodiment, a step of 500 nm is provided.

次に、ウェットエッチング処理を行って、透過部5に積層されている金属膜16aを除去する。これにより、透過画素電極4及び反射画素電極6aを形成する(図6(c))。次に、レジスト剥離処理を行って、レジスト17を除去する。これにより、反射画素電極6aが露出する。次に、上部透明導電性膜(ITO膜:膜厚5nm)18aを成膜する(図6(d))。以上により、TFTアレイ基板100aが形成される。   Next, a wet etching process is performed to remove the metal film 16a laminated on the transmission part 5. Thereby, the transmissive pixel electrode 4 and the reflective pixel electrode 6a are formed (FIG. 6C). Next, a resist stripping process is performed to remove the resist 17. Thereby, the reflective pixel electrode 6a is exposed. Next, an upper transparent conductive film (ITO film: film thickness 5 nm) 18a is formed (FIG. 6D). Thus, the TFT array substrate 100a is formed.

図6(d)の画素ドレインコンタクト部を含む反射部7と透過部5の拡大図を図7に、ゲート端子部、ソース端子部の拡大図を図8に示す。なお、図7において、画素ドレインコンタクト部及び反射画素電極6aの凹凸形状14Aの図示を省略する。   FIG. 7 is an enlarged view of the reflective portion 7 and the transmissive portion 5 including the pixel drain contact portion of FIG. 6D, and FIG. 8 is an enlarged view of the gate terminal portion and the source terminal portion. In FIG. 7, the illustration of the concavo-convex shape 14A of the pixel drain contact portion and the reflective pixel electrode 6a is omitted.

上部透明導電性膜18aの膜厚は、例えば、5nmとする。上部透明導電性膜18aは、前述したように、下部透明導電性膜15とは、直接的に接触している。その一方で、上部透明導電性膜18aは、図7に示すように、TFTアレイ基板100a上の有機平坦化膜14との段差部分において分断されて成膜されている。すなわち、上部透明導電性膜18aは、1画素毎に分断されて成膜されている。また、ゲート端子部やソース端子部の端部においても同様に、有機平坦化膜14との段差部分において分断されて成膜されている。   The film thickness of the upper transparent conductive film 18a is, for example, 5 nm. As described above, the upper transparent conductive film 18a is in direct contact with the lower transparent conductive film 15. On the other hand, as shown in FIG. 7, the upper transparent conductive film 18a is divided and formed at a step portion with the organic planarization film 14 on the TFT array substrate 100a. That is, the upper transparent conductive film 18a is formed by being divided for each pixel. Similarly, the end portions of the gate terminal portion and the source terminal portion are separated and formed at the step portion with respect to the organic planarization film 14.

透過画素電極4の外周部や、ゲート端子部及びソース端子部の外周部における段差は、下部透明導電性膜15、アッシング処理により膜減りした有機平坦化膜14の段差の合計となる。よって、透過画素電極4の外周部やゲート端子部及びソース端子部の外周部における段差は、上部透明導電性膜18aの膜厚よりはるかに大きい。そのため、上部透明導電性膜18aは、透過画素電極4の外周部やゲート端子部及びソース端子部の外周部における段差を乗り越えることができない。また、図7や図8に示すように、上部透明導電性膜18aの端部は、反射画素電極6aのパターン端部よりも側方に延出しておらず庇状とはなっていない。   The steps at the outer peripheral portion of the transmissive pixel electrode 4 and the outer peripheral portions of the gate terminal portion and the source terminal portion are the sum of the steps of the lower transparent conductive film 15 and the organic planarization film 14 reduced by ashing. Therefore, the steps in the outer peripheral portion of the transmissive pixel electrode 4 and the outer peripheral portions of the gate terminal portion and the source terminal portion are much larger than the film thickness of the upper transparent conductive film 18a. Therefore, the upper transparent conductive film 18a cannot get over the steps in the outer peripheral portion of the transmissive pixel electrode 4 and the outer peripheral portions of the gate terminal portion and the source terminal portion. Further, as shown in FIGS. 7 and 8, the end portion of the upper transparent conductive film 18a does not extend laterally from the pattern end portion of the reflective pixel electrode 6a and is not in the shape of a bowl.

本実施形態2によれば、上記実施形態1と同様に、反射画素電極上の透明導電性膜の庇状部分が後工程において剥がれて生じる欠片を原因とする不具合を生じない。従って、液晶表示装置の歩留りを向上させることができる。また、フリッカや焼きつきが発生しないので、表示品質のよい液晶表示装置400を製造できる。さらに、上部透明導電性膜18aをパターニングする必要がないので、エッチングプロセスを削減することができる。また、図10で示した例のように、上部透明導電性膜と金属膜とを、金属膜の下層に形成された下部透明導電性膜を残しつつエッチング処理するという工程がないので、プロセス自由度を向上させることができる。しかも、広範囲に亘り上部透明導電性膜18aを形成しているので、パネル組み立て製造工程中などに発生する静電気被害を防止する効果を有する。   According to the second embodiment, similarly to the first embodiment, there is no problem caused by a piece formed by peeling off the ridge-shaped portion of the transparent conductive film on the reflective pixel electrode in a subsequent process. Therefore, the yield of the liquid crystal display device can be improved. Further, since flicker and burn-in do not occur, the liquid crystal display device 400 with good display quality can be manufactured. Further, since it is not necessary to pattern the upper transparent conductive film 18a, the etching process can be reduced. Further, unlike the example shown in FIG. 10, there is no process of etching the upper transparent conductive film and the metal film while leaving the lower transparent conductive film formed in the lower layer of the metal film. The degree can be improved. Moreover, since the upper transparent conductive film 18a is formed over a wide range, it has an effect of preventing static electricity damage that occurs during the panel assembly manufacturing process.

また、本実施形態2によれば、金属膜16aのパターン側壁をテーパー形状とし、かつ、金属膜16aの外側に区画される領域に、少なくとも縁状の下部透明導電性膜15の延在領域A1を形成している。そして、金属膜16aの上層から、金属膜16aのパターン側壁、及び下部透明導電性膜15の延在領域A1に一体的に上部透明導電性膜18aを成膜している。これにより、上部透明導電性膜18aと下部透明導電性膜15が直接的に接触する。その結果、各電極や端子接触面の電気抵抗を低くすることが可能となり、反射電極の材料の選択肢を拡大させることができる。このため、プロセス自由度が向上する。例えば、上部透明導電性膜18aと接触する金属膜16aを選定するに当たって、界面での電気抵抗が高い材料とを選ぶことも可能となる。従って、金属膜16aの材料として反射率の高い材料を優先して選定し、反射率の優れた明るい表示装置を提供することもできる。逆に、同じ明るさであれば、機器の消費電力を削減することができる。   Further, according to the second embodiment, the pattern side wall of the metal film 16a is tapered, and at least the edge-shaped extension region A1 of the lower transparent conductive film 15 is formed in a region partitioned outside the metal film 16a. Is forming. Then, the upper transparent conductive film 18a is integrally formed on the pattern side wall of the metal film 16a and the extending region A1 of the lower transparent conductive film 15 from the upper layer of the metal film 16a. Thereby, the upper transparent conductive film 18a and the lower transparent conductive film 15 are in direct contact. As a result, the electrical resistance of each electrode and terminal contact surface can be lowered, and the choice of material for the reflective electrode can be expanded. For this reason, process freedom improves. For example, when selecting the metal film 16a in contact with the upper transparent conductive film 18a, it is possible to select a material having a high electric resistance at the interface. Therefore, a material having high reflectance can be selected preferentially as the material of the metal film 16a, and a bright display device having excellent reflectance can be provided. Conversely, if the brightness is the same, the power consumption of the device can be reduced.

なお、本実施形態2においては、上部透明導電性膜18aと下部透明導電性膜15とを直接的にコンタクトさせる方法として、反射導電性膜である金属膜のパターン側壁をテーパー形状とし、かつ、金属膜16aの外側に区画される領域に縁状の下部透明導電性膜15の延在領域A1を形成し、当該延在領域A1、金属膜16aのパターン側壁、及び金属膜16aの上層に亘って一体的に上部透明導電性膜18aを被覆する例について説明したが、上部透明導電性膜18aと下部透明導電性膜15とが直接的にコンタクトできればよく、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。例えば、下部透明導電性膜15としては、そのパターン側壁が非テーパー形状である例について説明したが、下部透明導電性膜15のパターン側壁も金属膜16aと同様に順テーパー形状とし、下部透明導電性膜のパターン側壁と、金属膜のテーパー形状のパターン側壁に上部透明導電性膜を被覆させることにより、上部透明導電性膜と下部透明導電性膜とを直接的にコンタクトさせてもよい。   In the second embodiment, as a method of directly contacting the upper transparent conductive film 18a and the lower transparent conductive film 15, the pattern side wall of the metal film that is the reflective conductive film is tapered, and An extended region A1 of the edge-shaped lower transparent conductive film 15 is formed in a region partitioned outside the metal film 16a, and extends over the extended region A1, the pattern side wall of the metal film 16a, and the upper layer of the metal film 16a. The upper transparent conductive film 18a is integrally covered with the upper transparent conductive film 18a. However, the upper transparent conductive film 18a and the lower transparent conductive film 15 need only be in direct contact with each other and do not depart from the spirit of the present invention. Various modifications are possible. For example, as the lower transparent conductive film 15, the example in which the pattern side wall has a non-tapered shape has been described, but the pattern side wall of the lower transparent conductive film 15 has a forward tapered shape like the metal film 16 a, and the lower transparent conductive film 15 The upper transparent conductive film and the lower transparent conductive film may be brought into direct contact with each other by covering the patterned side wall of the conductive film and the tapered pattern side wall of the metal film with the upper transparent conductive film.

また、レジスト17のパターン端は、図6(a)に示すように、金属膜16aがテーパー形状に加工された量に対応して若干庇状になるが、レジスト17は、透過画素電極4や反射画素電極6aを形成した後に除去するものであるので、特に問題となることはない。なお、図3及び図10においても、レジスト17のパターン端は、若干庇状となっている(不図示)が、同様に、透過画素電極4や反射画素電極6を形成した際に除去するものであるので特に問題となることはない。   Further, as shown in FIG. 6A, the pattern edge of the resist 17 has a slightly ridge shape corresponding to the amount of the metal film 16a processed into a taper shape. Since the reflective pixel electrode 6a is formed and then removed, there is no particular problem. 3 and 10, the pattern edge of the resist 17 has a slightly bowl shape (not shown), but is similarly removed when the transmissive pixel electrode 4 and the reflective pixel electrode 6 are formed. Therefore, there is no particular problem.

実施形態1にかかる液晶表示装置の液晶表示パネル部分を示す部分断面図である。3 is a partial cross-sectional view showing a liquid crystal display panel portion of the liquid crystal display device according to Embodiment 1. FIG. 実施形態1にかかるTFTアレイ基板の画素の構成を示す平面図である。3 is a plan view showing a configuration of a pixel of the TFT array substrate according to Embodiment 1. FIG. 実施形態1にかかるTFTアレイ基板の製造工程を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the manufacturing process of the TFT array substrate according to the first embodiment. 図3(i)の画素ドレインコンタクト部を含む反射部と透過部を拡大して示す断面図である。It is sectional drawing which expands and shows the reflection part and transmission part containing the pixel drain contact part of FIG.3 (i). 実施形態2にかかるTFTアレイ基板の製造工程を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating a manufacturing process of a TFT array substrate according to the second embodiment. 実施形態2にかかるTFTアレイ基板の製造工程を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating a manufacturing process of a TFT array substrate according to the second embodiment. 図6(d)の画素ドレインコンタクト部を含む反射部と透過部を拡大して示す断面図である。It is sectional drawing which expands and shows the reflection part and transmission part containing the pixel drain contact part of FIG.6 (d). 図6(d)のゲート端子、及びソース端子を拡大して示す断面図である。It is sectional drawing which expands and shows the gate terminal and source terminal of FIG.6 (d). 従来のTFTアレイ基板の製造工程を模式的に示す工程断面図である。It is process sectional drawing which shows the manufacturing process of the conventional TFT array substrate typically. 従来のTFTアレイ基板の製造工程を示す工程断面図である。It is process sectional drawing which shows the manufacturing process of the conventional TFT array substrate.

符号の説明Explanation of symbols

4 透過画素電極
5 透過部
6 反射画素電極
7 反射部
14 有機平坦化膜(下地膜)
15 下部透明導電性膜
16 金属膜
17 レジスト
18 上部透明導電性膜(透明導電性膜)
19 テーパー形状
100 TFTアレイ基板(第1の基板)
200 対向基板(第2の基板)
200C 対向電極
300 液晶層(表示材料)
400 液晶表示装置(表示装置)
4 transmissive pixel electrode 5 transmissive portion 6 reflective pixel electrode 7 reflective portion 14 Organic planarization film (underlying film)
15 Lower transparent conductive film 16 Metal film 17 Resist 18 Upper transparent conductive film (transparent conductive film)
19 Tapered shape 100 TFT array substrate (first substrate)
200 Counter substrate (second substrate)
200C Counter electrode 300 Liquid crystal layer (display material)
400 Liquid crystal display device (display device)

Claims (12)

第1の基板と、前記第1の基板と対向して配置される第2の基板と、前記第1の基板と前記第2の基板との間に挟持される表示材料と、を備える表示装置の製造方法であって、
前記第1の基板上に下地膜を形成するステップと、
前記下地膜の上に反射画素電極を形成するステップと、
前記下地膜に段差を形成するステップと、
前記反射画素電極を形成するステップの後に、前記下地膜の段差において分断されるように上部透明導電性膜を成膜するステップと、を備える表示装置の製造方法。
A display device comprising: a first substrate; a second substrate disposed opposite to the first substrate; and a display material sandwiched between the first substrate and the second substrate. A manufacturing method of
Forming a base film on the first substrate;
Forming a reflective pixel electrode on the base film;
Forming a step in the base film;
And a step of forming an upper transparent conductive film so as to be divided at a step of the base film after the step of forming the reflective pixel electrode.
前記第1の基板上に前記反射画素電極のパターンよりはみ出すように透過画素電極を形成するステップをさらに備え、
前記上部透明導電性膜を成膜するステップにおいては、少なくとも前記反射画素電極及び前記透過画素電極の上に、前記上部透明導電性膜を成膜することを特徴とする請求項1に記載の表示装置の製造方法。
Forming a transmissive pixel electrode on the first substrate so as to protrude from the pattern of the reflective pixel electrode;
2. The display according to claim 1, wherein, in the step of forming the upper transparent conductive film, the upper transparent conductive film is formed on at least the reflective pixel electrode and the transmissive pixel electrode. Device manufacturing method.
前記反射画素電極を形成するステップにおいて、少なくとも1層の反射導電性膜を成膜し、当該反射導電性膜のパターン側壁が順テーパー形状となるようにエッチングする請求項1又は2に記載の表示装置の製造方法。   The display according to claim 1, wherein in the step of forming the reflective pixel electrode, at least one layer of a reflective conductive film is formed, and etching is performed so that a pattern side wall of the reflective conductive film has a forward tapered shape. Device manufacturing method. 前記透過画素電極を形成するステップにおいて、前記反射導電性膜の下層であって前記下地膜の上層に下部透明導電性膜を成膜し、
前記上部透明導電性膜を成膜するステップにおいて、前記下部透明導電性膜と、前記上部透明導電性膜とが直接的に接触するように、前記反射導電性膜のパターン側壁に前記上部透明導電性膜を被覆させる請求項3に記載の表示装置の製造方法。
In the step of forming the transmissive pixel electrode, a lower transparent conductive film is formed as a lower layer of the reflective conductive film and an upper layer of the base film,
In the step of forming the upper transparent conductive film, the upper transparent conductive film is formed on a pattern side wall of the reflective conductive film so that the lower transparent conductive film and the upper transparent conductive film are in direct contact with each other. The method for manufacturing a display device according to claim 3, wherein the conductive film is coated.
前記第2の基板は、前記第1の基板側に設けられる対向電極を有し、
前記上部透明導電性膜は、前記対向電極と略同じ仕事関数を有する請求項1乃至4の何れか一項に記載の表示装置の製造方法。
The second substrate has a counter electrode provided on the first substrate side,
The display device manufacturing method according to claim 1, wherein the upper transparent conductive film has substantially the same work function as the counter electrode.
前記上部透明導電性膜は、前記下地膜の段差よりも薄く成膜される請求項1乃至5の何れか一項に記載の表示装置の製造方法。   The display device manufacturing method according to claim 1, wherein the upper transparent conductive film is formed to be thinner than a step of the base film. 第1の基板と、
前記第1の基板と対向して配置された第2の基板と、
前記第1の基板と前記第2の基板との間に挟持された表示材料と、
前記第1の基板上に形成され、段差を有する下地膜と、
前記下地膜の上に形成された反射画素電極と、
前記反射画素電極の上層に、前記下地膜の段差において分断されて形成された上部透明導電性膜と、
を備える表示装置。
A first substrate;
A second substrate disposed opposite the first substrate;
A display material sandwiched between the first substrate and the second substrate;
An underlying film formed on the first substrate and having a step;
A reflective pixel electrode formed on the base film;
An upper transparent conductive film formed on the reflective pixel electrode by being divided at the step of the base film,
A display device comprising:
前記第1の基板上に前記反射画素電極のパターンよりはみ出すようにして形成された透過画素電極を備え、
前記上部透明導電性膜は、少なくとも前記反射画素電極及び前記透過画素電極の上層に形成される請求項7に記載の表示装置。
A transmissive pixel electrode formed on the first substrate so as to protrude from the pattern of the reflective pixel electrode;
The display device according to claim 7, wherein the upper transparent conductive film is formed at least above the reflective pixel electrode and the transmissive pixel electrode.
前記反射画素電極は、少なくとも1層の反射導電性膜から成り、
当該反射導電性膜のパターン側壁は、順テーパー形状である請求項7又は8に記載の表示装置。
The reflective pixel electrode is composed of at least one layer of a reflective conductive film,
The display device according to claim 7, wherein a pattern side wall of the reflective conductive film has a forward tapered shape.
前記透過画素電極は、前記下地膜の上層であって、前記反射導電性膜の下層に形成された下部透明導電性膜により構成され、
前記上部透明導電性膜と前記下部透明導電性膜とが直接的に接触するように、前記反射導電性膜の上層、前記反射導電性膜のパターン側壁、及び前記反射導電性膜のパターン側壁から延在される前記下部透明導電性膜に亘って前記上部透明導電性膜が被覆されている請求項9に記載の表示装置。
The transmissive pixel electrode is an upper layer of the base film, and includes a lower transparent conductive film formed in a lower layer of the reflective conductive film,
From the upper layer of the reflective conductive film, the pattern sidewall of the reflective conductive film, and the pattern sidewall of the reflective conductive film so that the upper transparent conductive film and the lower transparent conductive film are in direct contact with each other The display device according to claim 9, wherein the upper transparent conductive film is covered over the extended lower transparent conductive film.
前記第2の基板は、前記第1の基板側に設けられる対向電極を有し、
前記透明導電性膜は、前記対向電極と略同じ仕事関数を有する請求項7乃至10の何れか一項に記載の表示装置。
The second substrate has a counter electrode provided on the first substrate side,
The display device according to claim 7, wherein the transparent conductive film has substantially the same work function as the counter electrode.
前記透明導電性膜は、前記下地膜の段差よりも薄い請求項7乃至11の何れか一項に記載の表示装置。   The display device according to claim 7, wherein the transparent conductive film is thinner than a step of the base film.
JP2008145751A 2007-09-20 2008-06-03 Display device and method of manufacturing same Pending JP2009093145A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008145751A JP2009093145A (en) 2007-09-20 2008-06-03 Display device and method of manufacturing same
US12/212,847 US20090079920A1 (en) 2007-09-20 2008-09-18 Display device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007243821 2007-09-20
JP2008145751A JP2009093145A (en) 2007-09-20 2008-06-03 Display device and method of manufacturing same

Publications (1)

Publication Number Publication Date
JP2009093145A true JP2009093145A (en) 2009-04-30

Family

ID=40665157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145751A Pending JP2009093145A (en) 2007-09-20 2008-06-03 Display device and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2009093145A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027274A (en) * 2012-07-24 2014-02-06 Planse Se Etchant composition, and method for etching multi-layered metal film
US10162233B2 (en) 2015-06-25 2018-12-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
JPWO2018037676A1 (en) * 2016-08-25 2019-01-31 パナソニックIpマネジメント株式会社 Optical device
JP2022160411A (en) * 2016-12-27 2022-10-19 株式会社半導体エネルギー研究所 Display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027274A (en) * 2012-07-24 2014-02-06 Planse Se Etchant composition, and method for etching multi-layered metal film
US10162233B2 (en) 2015-06-25 2018-12-25 Seiko Epson Corporation Electro-optical device and electronic apparatus
JPWO2018037676A1 (en) * 2016-08-25 2019-01-31 パナソニックIpマネジメント株式会社 Optical device
JP2022160411A (en) * 2016-12-27 2022-10-19 株式会社半導体エネルギー研究所 Display device

Similar Documents

Publication Publication Date Title
JP5536986B2 (en) Liquid crystal display
US8259271B2 (en) Color filter substrate and liquid crystal display panel including the same
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
JP4560005B2 (en) Liquid crystal display panel and manufacturing method thereof
US20050270446A1 (en) Liquid crystal display device having structure of color filter on TFT and using in plane switching mode
JP2004240268A (en) Liquid crystal display
JP2000275660A (en) Liquid crystal display device and its production
JP2008147613A (en) Method of manufacturing multilayer thin-film pattern, and display device
US20090079920A1 (en) Display device and method of manufacturing the same
JP4646018B2 (en) Liquid crystal display device and manufacturing method thereof
JP2008076702A (en) Method of manufacturing display device
US20070188682A1 (en) Method for manufacturing a display device
JP2009093145A (en) Display device and method of manufacturing same
US7505097B2 (en) Manufacturing method of reflective layer of display device, reflective LCD device and transflective LCD device
US20120314170A1 (en) Liquid crystal display panel, and liquid crystal display device
US9897866B2 (en) Liquid crystal display and method for manufacturing the same
KR101988006B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
JP2010181474A (en) Thin film transistor array substrate, reflection type liquid crystal display device and method of manufacturing the same
JP2008003151A (en) Liquid crystal display device and method for manufacturing the same
JP2008157997A (en) Liquid crystal device and electronic equipment
JP5745125B2 (en) Liquid crystal display
KR100995581B1 (en) Color filter substrate, liquid crystal display apparatus having the same and method for manufacturing the same
KR20060094434A (en) Liquid crystal display and fabricating method thereof
JP2008275889A (en) Electro-optical device and electronic apparatus
KR20050053283A (en) Thin film transistor array substrate and fabricating method thereof